SU1718365A1

SU1718365A1 - Low-frequency generator

Info

Publication number: SU1718365A1
Application number: SU904784085A
Authority: SU
Inventors: Станислав Николаевич Болдырев; Юрий Алексеевич Петров
Original assignee: Филиал Всесоюзного научно-исследовательского института электромеханики
Priority date: 1990-01-17
Filing date: 1990-01-17
Publication date: 1992-03-07

Abstract

Изобретение относитс к импульсной технике и может быть использовано при построении генераторов низкой частоты. Цель изобретени - расширение функциональных возможностей и упрощение. Генератор низкой частоты содержит два пороговых элемента 1, 2, два элемента И-НЕ 3, 4, хронирующий конденсатор 5, конденсаторы 6,7, 8, диоды 9,10, 11, 12, 13, 14, резисторы 15, 16, 17, 18, 19, 20, две клеммы 21. 22 дл подключени источника питани и клемму 23 дл подключени сигнала регулировани скважности выходных импульсов. Генера2/ тор низкой частоты выполнен на основе вре- м задающего RC-моста и двух пороговых элементов 1, 2 с триггерными обратными св з ми, его выходные противофазные импульсы поступают на входы логических элементов И-НЕ 3, 4. Регулирование скважности выходных импульсов достигаетс введением задержки на переключение логических элементов И-НЕ 3. 4 путем подключени к их входам соответствующего конденсатора, ток зар да которого задаетс от внешней цепи регулировани . С помощью переменного резистора 24, включенного параллельно конденсатору 8, а средним выводом подключенного к общей клемме 22 источника питани , осуществл етс корректировка величины тока зар да конденсатора 8 в обоих полупериодах и тем самым достигаетс симметрирование по длительности противофазных выходных импульсов . Расширение функциональных возможностей в генераторе достигаетс за счет реализации регулировани скважности импульсов , а упрощение - за счет реализации функций на одном корпусе микросхемы малой степени интеграции. 1 з.п. ф-лы, 1 ил. сл 00 CJ О слThe invention relates to a pulse technique and can be used in the construction of low frequency generators. The purpose of the invention is enhanced functionality and simplification. The low-frequency generator contains two threshold elements 1, 2, two elements AND-HE 3, 4, a timed capacitor 5, capacitors 6.7, 8, diodes 9, 10, 11, 12, 13, 14, resistors 15, 16, 17 , 18, 19, 20, two terminals 21. 22 for connecting a power source and terminal 23 for connecting a signal for adjusting the duty cycle of the output pulses. The low frequency generator2 is made on the basis of the time of the driving RC bridge and two threshold elements 1, 2 with trigger feedback, its output antiphase pulses are fed to the inputs of the AND – NE logic gates, 4. The pulse output ratio of the output pulses is reached introducing a delay for switching the NAND 3. gates by connecting to their inputs a corresponding capacitor, the charge current of which is set from an external control circuit. Using a variable resistor 24 connected in parallel to the capacitor 8, and the average output of the power supply connected to common terminal 22, corrects the charge current of the capacitor 8 in both half-periods and thereby balances the duration of the antiphase output pulses. Expansion of functionality in the generator is achieved through the implementation of the regulation of the pulse duty cycle, and simplification through the implementation of functions on a single package of a chip with a small degree of integration. 1 hp f-ly, 1 ill. sl 00 CJ Oh cl

Description

Изобретение относитс к импульсной технике, а именно к электронным импульсным генераторам, и может быть использоватьс , например, в преобразовательной технике.The invention relates to a pulse technique, namely an electronic pulse generator, and can be used, for example, in converter technology.

Цель изобретени - расширение функциональных возможностей за счет возможности регулировани скважности выходных импульсов и упрощение за счет уменьшени количества элементов.The purpose of the invention is to expand the functionality due to the possibility of adjusting the duty cycle of the output pulses and simplifying by reducing the number of elements.

На чертеже представлена принципиальна схема генератора низкой частоты.The drawing shows a schematic diagram of a low frequency generator.

Генератор низкой частоты содержит два пороговых элемента 1 и 2, два элемента И-НЕ 3 и 4 хронирующий конденсатор 5, конденсаторы 6-8, диоды 9-14, резисторы 15-20, две клеммы 21 и 22 дл подключени источника питани и клемму 23 дл подключени сигнала регулировани скважности выходных импульсов, при этом первый 15 и второй 16 резисторы мостового врем зада- ющего элемента соединены первыми выводами с положительной клеммой 21 источника питани , а вторыми - с разными обкладками хронирующего конденсатора 5 и анодами первого 9 и второго 10 диодов, катод первого диода 9 соединен с входом первого порогового элемента 1 и через третий резистор 18, параллельно которому включен первый конденсатор 6, с выходом второго порогового элемента 2 и катодами п того 14 и третьего 12 диодов, анод последнего соединен с анодом второго диода 10, катод которого соединен с входом второго порогового элемента 2, а через четвер- тый резистор 17, параллельно которому включен второй конденсатор 7, - с выходом первого порогового элемента 1 и катодами шестого 13 и четвертого 11 диодов, анод последнего соединен с анодом первого ди- ода 9, анод п того диода 14 соединен с входом первого элемента И-НЕ 4 и первыми выводами п того резистора 20 и третьего конденсатора 8, второй вывод которого соединен с анодом шестого диода 13, входом второго элемента И-НЕ 3 и первым выводом шестого резистора 19., вторые выводы шестого 19 и п того 20 резисторов соединены с клеммой 23 дл подключени сигнала регулировани скважности импульсов, па- раллельно третьему конденсатору 8 подсоединен переменный резистор 24, средний вывод которого соединен с общей клеммой 22 источника питани .The low frequency generator contains two threshold elements 1 and 2, two NAND elements 3 and 4, a timing capacitor 5, capacitors 6-8, diodes 9-14, resistors 15-20, two terminals 21 and 22 for connecting the power supply and terminal 23 for connecting the signal for adjusting the duty cycle of the output pulses, the first 15 and second 16 resistors of the bridge time of the driver element are connected by the first terminals to the positive terminal 21 of the power source, and the second to the different plates of the clock capacitor 5 and the anodes of the first 9 and second 10 diodes, first cathode The electrode 9 is connected to the input of the first threshold element 1 and through the third resistor 18, in parallel with which the first capacitor 6 is connected, with the output of the second threshold element 2 and the cathodes of the fifth 14 and third 12 diodes, the anode of the latter is connected to the anode of the second diode 10, the cathode of which is connected with the input of the second threshold element 2, and through the fourth resistor 17, in parallel with which the second capacitor 7 is connected, with the output of the first threshold element 1 and the cathodes of the sixth 13 and fourth 11 diodes, the anode of the latter is connected to the anode of the first diode 9, and One fifth diode 14 is connected to the input of the first element AND-HE 4 and the first terminals of the fifth resistor 20 and the third capacitor 8, the second terminal of which is connected to the anode of the sixth diode 13, the input of the second element AND-HE 3 and the first terminal of the sixth resistor 19. The second terminals of the sixth 19 and fifth resistors are connected to terminal 23 to connect a pulse duty control signal, a variable resistor 24 is connected in parallel with the third capacitor 8, the middle output of which is connected to the common terminal 22 of the power supply.

Устройство работает следующим обра- зом.The device works as follows.

В исходном состо нии сигналы управлени на клемме регулировани 23 отсутствуют . При подаче напр жени на клеммы 21 и 22 питани через первый 16, второй 15In the initial state, the control signals on the control terminal 23 are absent. When power is applied to terminals 21 and 22 of the power supply through the first 16, the second 15

резисторы и первый 9, второй 10 диоды положительное напр жение поступает на измерительные входы пороговых элементов 1 и 2 (элементы И-НЕ), способству по влению на их выходах нулевых уровней напр жени . Так как быстродействие логических элементов не может быть одинаковым, то по вление нулевого уровн на одном из них происходит быстрее, например, на первом 1. С выхода первого порогового элемента 1 через четвертый резистор 17 нулевой сигнал обратной св зи подаетс на вход второго порогового элемента 2 и переключает его в единичное состо ние. Через третий резистор 18 единичный сигнал обратной св зи подаетс на вход первого порогового элемента 1, поддержива его в устойчивом состо нии .resistors and first 9, second 10 positive voltage diodes are applied to the measuring inputs of threshold elements 1 and 2 (AND – NOT elements), facilitating zero voltage levels at their outputs. Since the speed of logic elements cannot be the same, the zero level appears on one of them faster, for example, on the first 1. From the output of the first threshold element 1, through the fourth resistor 17, the zero feedback signal is fed to the input of the second threshold element 2 and switches it to the single state. Through the third resistor 18, a single feedback signal is applied to the input of the first threshold element 1, maintaining it in a steady state.

Хронирующий конденсатор 5 начинает зар жатьс по цепи: клемма 21, первый резистор 16, хронирующий конденсатор 5, четвертый диод 11, пороговый элемент 1, клемма 22.The timing capacitor 5 starts charging in the circuit: terminal 21, the first resistor 16, the timing capacitor 5, the fourth diode 11, the threshold element 1, terminal 22.

В момент, когда величина напр жени на входе порогового элемента 2 превысит пороговое напр жение U ОИпор, происходит его переключение в нулевое состо ние. При этом через третий резистор 18 нулевой сигнал обратной св зи переводит пороговый элемент 1 в единичное состо ние. Конденсатор 5 начинает перезар жатьс по цепи: клемма 21, второй резистор 15, конденсатор 5, третий диод 12, второй пороговый элемент 2, клемма 22 и в момент, когда величина напр жени на входе порогового элемента 1 превысит пороговое напр жение U 0,1 пор, происходит его переключение в нулевое состо ние. Далее процессы повтор ютс . Таким образом, генераци управл ющих импульсов в предлагаемом устройстве достигаетс -меньшими средствами , чем в известном, за счет исключени триггера.At the moment when the magnitude of the voltage at the input of the threshold element 2 exceeds the threshold voltage U ОИпор, it switches to the zero state. In this case, through the third resistor 18, the zero feedback signal converts the threshold element 1 to a single state. Capacitor 5 starts to recharge across the circuit: terminal 21, second resistor 15, capacitor 5, third diode 12, second threshold element 2, terminal 22, and at the moment when the voltage at the input of threshold element 1 exceeds the threshold voltage U 0.1 then, it switches to the zero state. Further, the processes are repeated. Thus, the generation of control pulses in the proposed device is achieved by less means than in the known, by eliminating the trigger.

Импульсы управлени на выходе устройства при этом отсутствуют, так как входы первого 3 и второго 4 логических элементов И-НЕ через п тый 20и шестой 19 резисторы блокированы нулевым сигналом от клеммы 23 регулировани . На обоих выходах присутствуют сигналы логической единицы. При подаче положительного сигнала регулировани и нулевом уровне напр жени на выходе первого порогового элемента 1 по цепи: клемма 23 регулировани , п тый резистор 20, третий конденсатор 8, шестой диод 13, первый пороговый элемент 1, обща клемма 22 протекает ток, зар жающий конденсатор 8. При этом величина напр жени на входе первого логического элемента И- НЕ 4 плавно увеличиваетс и при достижении порога срабатывани последней переключаетс в нулевое состо ние, которое удерживаетс до момента переключени второго порогового элемента 2 из единичного в нулевое состо ние, после чего кон- денсатор 8 начинает перезар жатьс по цепи: клемма 23 регулировани , шестой резистор 19, третий конденсатор 8, п тый диод 14, второй пороговый элемент 2, обща клемма 22. При этом напр жение на входе второго логического элемента И-НЕ 3 плавно увеличиваетс и при достижении порога срабатывани переводит его в нулевое состо ние , которое удерживаетс до момента переключени первого порогового элемен- та 1 из единичного в нулевое состо ние. Далее процессы повтор ютс . Увеличение величины сигнала регулировани уменьшает врем перезар да конденсатора 8 и за- держку переключени логических элементов И-НЕ 3 и 4 из единичного в нулевое состо ние. Поэтому изменением велиг чины сигнала регулировани достигаетс изменение скважности противофазных выходных импульсов устройства при неизмен- ной частоте.There are no control pulses at the output of the device, since the inputs of the first 3 and second 4 NAND logic elements through the fifth 20th and sixth 19 resistors are blocked by a zero signal from the control terminal 23. At both outputs there are signals of logical units. When a positive control signal is applied and the voltage level at the output of the first threshold element 1 is the following: control terminal 23, fifth resistor 20, third capacitor 8, sixth diode 13, first threshold element 1, common terminal 22 current flows, charging capacitor 8. At the same time, the voltage at the input of the first logical element AND- NOT 4 increases smoothly and when the threshold is reached, the latter switches to the zero state, which is held until the second threshold element 2 is switched from unit to the zero state, after which the capacitor 8 begins to recharge across the circuit: control terminal 23, sixth resistor 19, third capacitor 8, fifth diode 14, second threshold element 2, common terminal 22. At the same time, the input voltage The second NAND gate 3 increases smoothly and, when the trigger threshold is reached, transforms it to the zero state, which is held until the first threshold element 1 switches from the single state to the zero state. Further, the processes are repeated. An increase in the magnitude of the control signal reduces the recharge time of the capacitor 8 and the delay in switching the AND-NE 3 and 4 logic elements from one to the zero state. Therefore, by changing the magnitude of the control signal, a change in the duty ratio of the antiphase output pulses of the device is achieved at a constant frequency.

Введение переменного резистора 24 позвол ет компенсировать погрешности от возможных , разных падений напр жений диодов 13 и 14, резисторов 19 и 20, пороговых элементов 1 и 2 и порогов срабатываний элементов И-Н Е 3 и 4 путем ручной установки разных в полупериодах токов зар да конденсатора 8 с целью симметрировани по длительности противофазных выходных импульсов .The introduction of the variable resistor 24 makes it possible to compensate for errors from possible different drops in the voltage of diodes 13 and 14, resistors 19 and 20, threshold elements 1 and 2, and thresholds for the pick-ups of elements AND-E 3 and 4 by manually setting different charge currents in half-periods. the capacitor 8 for the purpose of balancing the duration of antiphase output pulses.

Таким образом, расширение функциональных возможностей в устройстве по сравнению с известным достигаетс за счет реализации регулировани скважности импульсов , а упрощение - за счет достижени целей малым числом радиоэлементов и за счет реализации функции генератора без триггера на логических элементах И-НЕ.Thus, the expansion of functionality in the device as compared to the known one is achieved by implementing pulse rate control, while simplification is achieved by achieving goals with a small number of radio elements and by implementing the function of a generator without a trigger on the AND-NES logic elements.

Claims

1. A low-frequency generator containing a time master element, the first and second resistors of which are connected by the first terminals to the positive terminal of the power source, and the second to the different plates of the clock capacitor and the anodes of the first and second diodes, the third and fourth diodes, the first and second threshold elements, characterized in that, in order to extend the functionality and simplify, the threshold elements are made on the AND-NOT logical elements and additionally introduced two AND-NOT logical elements, two diodes, three capacitors the capacitor, four resistors and a terminal for connecting a signal for adjusting the pulse duty ratio, the cathode of the first diode connected to the input of the first threshold element and through the third resistor, in parallel with which the first capacitor is connected, to the output of the second threshold element and the cathodes of the fifth and third diodes, the last anode with the anode of the second diode, the cathode of which is connected to the input of the second threshold element, and through the fourth resistor, in parallel with which the second capacitor is connected, with the output of the first threshold el the cathodes of the sixth and fourth diodes, the anode of the latter is connected to the anode of the first diode, while the anode of the fifth diode is connected to the input of the first AND – NEA element and the first terminals of the fifth resistor and the third capacitor, the second output of which is connected to the anode of the sixth diode the second element IS-NOT and the first terminal of the sixth resistor, the second terminals of the sixth and fifth resistors are connected to the terminal for connecting the signal for adjusting the pulse ratio,

2. Pop-1 device, characterized in that, in order to balance output pulses, a variable resistor is connected in parallel with the third capacitor, the middle terminal of which is connected to the common terminal of the power supply.