SU1711164A1

SU1711164A1 - Priority device

Info

Publication number: SU1711164A1
Application number: SU904837507A
Authority: SU
Inventors: Виктор Васильевич Голубцов; Сергей Павлович Кузнецов; Вячеслав Александрович Маленков; Анатолий Никифорович Пархоменко
Original assignee: Войсковая Часть 25840
Priority date: 1990-05-03
Filing date: 1990-05-03
Publication date: 1992-02-07

Abstract

Изобретение относитс к вычислительной технике, в частности к устройствам приоритетного обслуживани запросов, и может быть использовано при построении систем коллективного пользовани . Цель изобретени - повышение быстродействи устройства путем совмещени циклов анализа кодов и обслуживани ранее выбранного запроса. Устройство дополнительно содержит регистр 9, триггер 5.1, элемент ИЛИ 2.1-2.4, элементы И 4.1-4.3, 4.5. элемент НЕ 3 и линию 12 задержки. В устройстве сокращаетс врем работы на подготовку очередного запроса к обслуживанию , так как врем обслуживани значи- тельно превышает врем подготовки очередного запроса к обслуживанию. Следовательно , устройство имеет меньшее врем реакции при обслуживании поступающих запросов. 1 ил.The invention relates to computing technology, in particular, to devices for the priority service of requests, and can be used in the construction of collective use systems. The purpose of the invention is to increase the speed of the device by combining the code analysis and service cycles of a previously selected request. The device additionally contains a register 9, a trigger 5.1, an element OR 2.1-2.4, elements AND 4.1-4.3, 4.5. item NOT 3 and line 12 delay. The device reduces the work time for preparing the next service request, since the service time is much longer than the time for preparing the next service request. Consequently, the device has a shorter response time when servicing incoming requests. 1 il.

Description

Изобретение относится к вычислительной технике, в частности к устройствам η риоритетного обслуживания запросов, и может быть использовано при построении систем коллективного пользования.The invention relates to computer technology, in particular to devices η of priority service requests, and can be used in the construction of collective use systems.

Цель изобретения - повышение быстродействия устройства путем организации параллельного цикла подготовки к обслуживанию очередного запроса во время обслуживания старшего по приоритету.The purpose of the invention is to increase the speed of the device by organizing a parallel cycle of preparation for servicing the next request during the servicing of the priority one.

На чертеже приведена функциональная схе ..ла устройства.The drawing shows a functional diagram .. la device.

Устройство приоритета содержит регистр 1 заявок, элементы ИЛИ 2,1-2.5. элемент НЕ 3. элементы И 4.1-4.6, триггерыThe priority device contains a register of 1 applications, elements OR 2,1-2.5. element NOT 3. elements AND 4.1-4.6, triggers

5.1-5.3, мультиплексор 6, счетчик 7, блок 8 памяти, регистр 9, дешифратор 10, генератор 11 импульсов и линию 12 задержки.5.1-5.3, multiplexer 6, counter 7, memory unit 8, register 9, decoder 10, pulse generator 11 and delay line 12.

Запросные входы 13 устройства соединены с группрй единичных входов регистра 1 заявок и с группой входов элемента ИЛИ 2.4, прямой выход которого соединен с первым входом элемента И 4.2. Инверсный выход элемента ИЛИ 2.4 соединен с первым входом элемента И 4,3. Кодовые входы 14 устройства соединены с группами информационных входов счетчика 7 и блока 8 памяти. Вход 15 режима работы устройства соединен с входом записи счетчика 7, счетный вход которого соединен с выходом элемента И 4.1. Вход 1-6 записи устройства соединен с входом разрешения записи блока 8 памяти. Вход 17 признака адреса устройства соединен с первым входом элемента И 4.1, второй вход которого сое-, динен с выходом генератора 11 импульсов, с входом элемента НЕ 3 и с инверсным стробирующим входом мультиплексора б. Вход 18 запуска устройства соединен с вторым входом элемента ИЛИ 2.3, с единичным входом триггера 5.2 и с первым входом элемента ИЛИ 2.1, выход которого соединен с входом уста новки в 0 счетчика и с вторым входом элемента ИЛИ 2.5. Ответный вход 19 устройства соединен с вторым входом элемента И 4.3, с первым входом элемента ИЛИ 2.3 и с входом линии 12 задержки, выход которой соединен с первым входом элемента ИЛИ 2.5.The request inputs 13 of the device are connected to the group of single inputs of the register 1 of applications and to the group of inputs of the element OR 2.4, the direct output of which is connected to the first input of the element And 4.2. The inverse output of the OR element 2.4 is connected to the first input of the AND element 4.3. The code inputs 14 of the device are connected to groups of information inputs of the counter 7 and the memory unit 8. The input 15 of the operating mode of the device is connected to the recording input of the counter 7, the counting input of which is connected to the output of the And 4.1 element. The input 1-6 of the recording device is connected to the input enable recording block 8 of the memory. The input 17 of the address attribute of the device is connected to the first input of the And 4.1 element, the second input of which is connected to the output of the pulse generator 11, with the input of the HE 3 element and with the inverse gate input of multiplexer b. The device start-up input 18 is connected to the second input of the OR element 2.3, with a single input of trigger 5.2 and to the first input of the OR element 2.1, the output of which is connected to the setting input 0 of the counter and to the second input of the OR element 2.5. The response input 19 of the device is connected to the second input of the AND element 4.3, with the first input of the OR element 2.3 and with the input of the delay line 12, the output of which is connected to the first input of the OR element 2.5.

Информационные выходы' регистра 1 заявок соединены с группой информационных входов мультиплексора 6, группа адресных входов которого соединена с группой информационных выходов блока памяти и с группой информационных входов регистра 9. Группа выходов счетчика 7 соединена с группой адресных входов блока 8 памяти.The information outputs of the register 1 of the applications are connected to the group of information inputs of the multiplexer 6, the group of address inputs of which are connected to the group of information outputs of the memory unit and to the group of information inputs of the register 9. The group of outputs of the counter 7 is connected to the group of address inputs of the memory unit 8.

Выход элемента НЕ 3 соединен с вторым входом элемента И 4.4, выход которого соединен с единичным входо? ι триггера 5.3. Выход мультиплексора 6 соединен с первыми входами элементов И Л4 и 4.5. Выход элемента И 4.2 соединен с вторым входом элемента ИЛИ 2.-1. Выход элемента И 4.5 соединен с единичным входом триггера 5.1 и с входом разрешения записи регистра 9. группа выходов которого соединена с группой информационных входов дешифратора 10. Выход элемента И 4.6 соединен с входом запуска генератора 11 импульсов. Выход элемента И 4.3 соединен с нулевым входом триггера 5.2, прямой выход которого соединен с вторым входом элемента И 4.-6.The output of element NOT 3 is connected to the second input of AND 4.4, the output of which is connected to a single input? ι trigger 5.3. The output of the multiplexer 6 is connected to the first inputs of the elements And L4 and 4.5. The output of the AND 4.2 element is connected to the second input of the OR element 2.-1. The output of the AND 4.5 element is connected to the single input of the trigger 5.1 and with the write enable input of the register 9. The group of outputs of which is connected to the group of information inputs of the decoder 10. The output of the And 4.6 element is connected to the start input of the 11 pulse generator. The output of the AND 4.3 element is connected to the zero input of the trigger 5.2, the direct output of which is connected to the second input of the And 4.-6 element.

Инверсный выход триггера 5.3 соединен с первым входом элемента И 4,6. Прямой выход триггера 5.1 соединен со стробирующим входом дешифратора 10.The inverse output of trigger 5.3 is connected to the first input of AND 4.6. The direct output of the trigger 5.1 is connected to the gate input of the decoder 10.

Выход элемента ИЛИ 2.5 соединен с нулевым входом триггера 5.3. Инверсный выход элемента ИЛИ 2.2 соединен с вторым входом элемента И 4.5. Прямой выход элемента ИЛИ 2.2 соединен с вторым входом элемента И 4.5. Прямой выход элемента ИЛИ 2.2 соединен с вторым входом элемента И 4.2 и с третьим входом элемента И 4.4. Выход элемента ИЛИ 2.3 соединен с нулевым входом триггера 5.1.The output of the OR 2.5 element is connected to the zero input of trigger 5.3. The inverse output of the OR element 2.2 is connected to the second input of the AND element 4.5. The direct output of the OR element 2.2 is connected to the second input of the AND element 4.5. The direct output of the OR element 2.2 is connected to the second input of the AND 4.2 element and to the third input of the AND 4.4 element. The output of the OR element 2.3 is connected to the zero input of the trigger 5.1.

Группа выходов дешифратора 10 является информационной группой выходов 20 устройства и соединена с группой нулевых входов регистра 1 заявок и с группой входов элемента ИЛИ 2.2,The group of outputs of the decoder 10 is an information group of outputs of the device 20 and is connected to the group of zero inputs of the register 1 of applications and to the group of inputs of the element OR 2.2,

В режиме анализа запросов от абонентов производится выбор, обслуживание старшего по приоритету абонента и одновременно с этим подготовка очередного запроса к обслуживанию. В этом режиме на входе 15 поддерживают высокий потенциал (логическую. ”1). Счетчик 7 при этом переводится я режим счета. На вход 18 запуска устройства подают единичный импульс, который устанавливает в единичное состояние триггер 5.2, через элемент ИЛИ 2,1 обнуляет счетчик 7 и через элемент ИЛИ 2.5 устанавливает триггер 5.3 в нулевое состояние. Следовательно, одновременно на двух входах элемента И устанавливаются высокие потенциалы, что приводит к формированию на выходе этого элемента сигнала запуска генератора 11 им пульсов.In the mode of analysis of requests from subscribers, the choice is made, the highest priority subscriber is served, and at the same time, the preparation of the next service request is made. In this mode, input 15 maintains a high potential (logical. ”1). Counter 7 at the same time translates the account mode. A single pulse is applied to the device start-up input 18, which sets the trigger 5.2 to a single state, resets the counter 7 through the OR element 2.1 and sets the trigger 5.3 to the zero state through the OR element 2.5. Therefore, at the two inputs of the element And simultaneously high potentials are established, which leads to the formation of the start signal of the pulse generator 11 at the output of this element.

В закрытом состоянии генератор 11 импульсов поддерживает на своем выходе высокий потенциал. Последующий низкий потенциал (логический ’ 0)с выхода генератора 11 импульсов разрешает работу мультиплексора 6 и через элемент НЕ 3 открывает по второму входу элемент И 4.4. К этому времени на· адресных входах муль типлексора 6 будет сформирован код приоритета, записанный по нулевому адресу блока 8 памяти. Если в выбранном по коду приоритета разряде регистра 1 заявок нет запроса, то триггер 5.1 остается в нулевом состоянии, дешифратор 10 закрыт и на выходах 20 устройства не появляется сигнал разрешения на обслуживание. Очередным положительным фронтом тактовой частоты (из 0 в Г) счетчик 7 прибавляет единицу. Мультиплексор 6 на время выборки'информации из блока 8 памяти закрыт. С появлением следующего логического 0 с выхода генератора 11 импульсов начинается анализ следующего кода, находящегося в первой ячейке блока 8 памяти, на наличие по нему запроса.In the closed state, the pulse generator 11 maintains a high potential at its output. The subsequent low potential (logical ’0) from the output of the pulse generator 11 allows the multiplexer 6 to work and through the element 3, opens the AND element 4.4 at the second input. By this time, a priority code written at the zero address of memory unit 8 will be generated at the address inputs of the muliplexer 6. If there is no request in the category of register 1 register category selected by priority code, trigger 5.1 remains in the zero state, decoder 10 is closed and the service permission signal does not appear at device outputs 20. The next positive edge of the clock frequency (from 0 to G) counter 7 adds one. Multiplexer 6 at the time of sampling information from block 8 of the memory is closed. With the appearance of the next logical 0, from the output of the 11 pulse generator, the analysis of the next code, located in the first cell of the memory unit 8, begins for a request.

Если при анализе i-ro кода приоритета в i-м разряде регистра 1 заявок оказывается 1, триггер 5.1 устанавливается в единичное состояние, что разрешает работу дешифратора 10, и на соответствующем выходе 20 устройства появляется сигнал разрешения на обслуживание i-ro абонента. Этот сигнал сбрасывает в 0 соответствующий разряд регистра -1 заявок и изменяет на противоположные значения сигналов на прямом и инверсном выходах элемента ИЛИ 2.2. Нулевой потенциал с инверсного выхода этого элемента закрывает элемент И 4.5, а единичный потенциал с прямого выхода элемента ИЛИ 2.2 открывает элементы И 4.2 и 4.4. Если на запросных входах 13 устройства присутствует еще хотя бы один запрос, то единичный потенциал с прямого выхода элемента ИЛИ 2.4 через элементы И 4.2 и ИЛИ 2.1 устанавливает счетчик 7 в нулевое состояние, а нулевой потенциал о инверсного выхода элемента ИЛИ 2.4 закрывает элемент И 4.3, что предотвращает возможную установку в 0 триггера 5.2. Счетчик 7 начнет снова формировать на своих выходах последовательность от 0 go П (где П - количество абонентов, т.е. разрядов регистра 1 заявок). Анализ кодов приоритетов производится аналогично анализу первого активного запроса. При обнаружении в i+K-м коде соответствующей единицы в i+K-м разряде регистра 1 заявок на выходе мультиплексора 6 вновь формируется единичный потенциал, который через элемент И 4.4 устанавливает в единичное состояние триггер 5.3. Нулевой потенциал с инверсного' выхода триггера 5.3 закрывает элемент И 4.6 и останавливает тем самым работу генератора 11 импульсов и счетчика 7 на.том адресе блока 8 памяти, в котором обнаружен активный код запроса.If during the analysis of the i-ro priority code in the i-th category of the register 1 of applications there is 1, the trigger 5.1 is set to a single state, which allows the decoder 10 to work, and a permission signal for servicing the i-ro subscriber appears on the corresponding output 20 of the device. This signal resets to 0 the corresponding bit of the register -1 of applications and changes to opposite values of the signals at the direct and inverse outputs of the OR element 2.2. Zero potential from the inverse output of this element closes the And 4.5 element, and a unit potential from the direct output of the OR 2.2 element opens And 4.2 and 4.4 elements. If at least one request is present at the request inputs 13 of the device, then the unit potential from the direct output of the OR 2.4 element through the AND 4.2 and OR 2.1 elements sets the counter 7 to zero, and the zero potential of the inverse output of the OR 2.4 element closes the AND 4.3 element, which prevents possible setting of trigger 5.2 to 0. Counter 7 will again begin to form at its outputs a sequence from 0 go P (where P is the number of subscribers, i.e., bits of the register of 1 applications). The analysis of priority codes is performed similarly to the analysis of the first active request. If the corresponding unit is detected in the i + Kth code in the i + Kth category of register 1 of applications, the unit potential is again formed at the output of multiplexer 6, which sets the trigger 5.3 to the single state through the AND 4.4 element. Zero potential from the inverse 'output of trigger 5.3 closes the And 4.6 element and thereby stops the operation of the pulse generator 11 and counter 7 at that address of the memory unit 8 in which the active request code is detected.

Таким образом, устройство в данный момент времени продолжает обслуживать первый из активных запросов и подготавливает к сеансу обмена второй активный запрос, совмещая по времени два ранее независимых цикла работы устройства.Thus, the device at the given moment continues to serve the first of the active requests and prepares the second active request for the exchange session, combining in time two previously independent cycles of the device.

При завершении обслуживания первого активного запроса на входе 19 появляется единичный импульс, который, поступая через элемент ИЛИ 2.3. устанавливает триггерUpon completion of the service of the first active request at input 19, a single pulse appears, which, coming through the element OR 2.3. sets the trigger

5.1 е нулевое состояние и, поступая через линию 12 задержки и элемент ИЛИ 2.5, устанавливает в 0 триггер 5.3. Линия 12 задержки определяет интервал времени срабатывания триггера 5.1 из 1 в 0 и установки его через элемент И 4.5 в 1 по высокому потенциалу с выхода мультиплексора 6, который остановлен по тому адресному входу счетчика 7 и блоком 8 памяти, по которому записан код второго активного запроса. Следовательно, за время действия импульса на ответном входе 19 устройства триггеры 5.1 и 5.3 устанавливаются в нулевое состояние и затем триггер 5.1 устанавливается в единичное состояние, соответствующее по информации в регистре 9 и на выходных шинах дешифратора 10 выбору ί+Κ-го запроса. На соответствующем выходе 20 устройства появляется сигнал разрешения на обслуживание i+K-ro запроса, который устанавливает соответствующий разряд регистра 1 заявок в нулевое состояние и открывает элементы И 4.2 и 4.4. При наличии еще одного запроса цикл анализа кода повторяется аналогично вышеописанному.5.1 e zero state and, entering through the delay line 12 and the OR element 2.5, sets trigger 5.3 to 0. The delay line 12 determines the trigger time interval of the trigger 5.1 from 1 to 0 and sets it through the And 4.5 in 1 element at high potential from the output of the multiplexer 6, which is stopped at the address of the counter 7 and the memory unit 8, which records the code of the second active request . Therefore, during the duration of the pulse at the response input 19 of the device, the triggers 5.1 and 5.3 are set to zero and then the trigger 5.1 is set to a single state, which, according to the information in the register 9 and on the output buses of the decoder 10, matches the ί + Κ -th request. At the corresponding output 20 of the device, a permission signal for servicing the i + K-ro request appears, which sets the corresponding bit of the register 1 of applications to zero and opens the elements And 4.2 and 4.4. If there is another request, the code analysis cycle is repeated in the same way as described above.

В случае отсутствия очередного запроса на инверсном выходе элемента ИЛИ 2.4 формируется сигнал высокого потенциала, который, поступая на второй вход элемента И 4.3, открывает его и импульс, поступающий по окончании обслуживания последнего запроса на ответный вход 19 устройства, устанавливает триггер 5.2 в нулевое состояние. Обслуживание заявок прекращается.If there is no next request at the inverted output of the OR element 2.4, a high potential signal is generated, which, entering the second input of the And 4.3 element, opens it and the pulse received at the end of servicing the last request to the response input 19 of the device sets trigger 5.2 to zero. Application service is terminated.

При поступлении последующих запросов на вход 18 запуска устройства поступает единичный импульс, который начинает цикл анализа кодов и обслуживания поступивших запросов аналогично описанной последовательности.Upon receipt of subsequent requests to the input 18 of the launch device receives a single impulse, which begins a cycle of code analysis and service of incoming requests in the same way as described.

Таким образом, предлагаемое устройство приоритета имеет большее быстродействие за счет совмещения цикла анализа кодов с циклом обслуживания уже выбранного запроса.Thus, the proposed priority device has a higher performance due to the combination of the code analysis cycle with the service cycle of the already selected request.

Claims

The priority device, comprising a register of applications, a multiplexer, a pulse generator, a counter, a memory unit, a decoder, two triggers, two OR elements and an AND element, moreover, the group of single inputs of the application register is a group of request inputs of the device, the group of code inputs of the device is connected to groups information inputs of the counter and information inputs of the memory block, the input of the operating mode of the device is connected to the input enable recording counter, the recording input of the device is connected to the recording input of the memory block, gr the address input addresses are connected to the group of outputs of the counter, the input of the address indicator of the device is connected to the first input of the first element And, the second input of which is connected to the output of the pulse generator and with the inverse gate input of the multiplexer, the output of the first element And is connected to the counting input of the counter, the output is The 20th OR element is connected to the installation input at ”0 counter, the device start-up input is connected to the first input of the first OR element, the decoder outputs group is a group of 25 information device outputs a and is connected to the group of zero inputs of the order register and to the group of inputs of the second OR element, the group of outputs of the register of applications is connected to the group of information inputs of the multiplexer, the single output of the first trigger is connected to the control input of the decoder, the output of the third element is connected to the zero input of the first trigger, inputs of the third element OR. 35 are connected respectively to the start input and response input of the device, the group of outputs of the memory block is connected to the group of address inputs of the multiplexer, characterized in that, in order to increase 40 speed by combining the code analysis cycle with the service cycle of the selected request, it is additionally contains a register, a trigger, five AND elements, three OR elements, an NOT element and a delay line, and the group of outputs of the application register is connected to the group of inputs of the fourth OR element, the direct output of which 5 is connected to the first input of the And element, the inverse output of the fourth OR element is connected to the first input of the third And element, the device start input is connected to the single input of the second trigger, '10 the device response input is connected to the second input of the third And element and to the input of the delay line, the output of which is connected to the first the input of the fifth OR element, the output of the second AND element is connected to the second 15 input of the first OR element, the output of which is connected to the second input of the fifth OR element, the output of the fourth AND element is connected to a single input of the third trigger the inverse output of which is connected to the first input of the sixth element AND, the multiplexer output is connected to the first inputs of the fourth and fifth elements And, the group of outputs of the memory block is connected to the group of information inputs of the register, the group of outputs of which is connected to the group of information inputs of the decoder, the output of the fifth element And is connected with a register write enable input and with a single input of the first trigger, the output of the pulse generator is connected to the input of the element NOT, the output of which is connected to the second input of the fourth element And, the output of the fifth OR element is connected to the zero input of the third trigger, the direct output of the second trigger is connected to the second input of the sixth element And, the output of which is connected to the start input of the pulse generator, the inverse output of the second element OR is connected to the second input of the fifth element AND, the direct output of the second OR element connected to the second input of the second and the third input of the fourth element And, the output of the third element And is connected to the zero input of the second trigger.