SU1075384A2 - Step voltage former - Google Patents
Step voltage former Download PDFInfo
- Publication number
- SU1075384A2 SU1075384A2 SU823399864A SU3399864A SU1075384A2 SU 1075384 A2 SU1075384 A2 SU 1075384A2 SU 823399864 A SU823399864 A SU 823399864A SU 3399864 A SU3399864 A SU 3399864A SU 1075384 A2 SU1075384 A2 SU 1075384A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- voltage
- adder
- key
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000003990 capacitor Substances 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
ФОРМИРОВАТЕЛЬ СТУПЕНЧАТОГО НАПРЯЖЕНИЯ по авт.св. 705654, о т личающи и с тем, что, с целью расширени функциональных возможностей устройства путем обеспечени формировани экспоненциального измен ющегос ступенчатого напг р жени , в него введен дополнительный ключ, вход которого подключен к выходу первого запомшнаюцегд элемента, выход соединен с третьим входом сумматора, а управл ющий вход дополнительного ключа соединен с шестым выходом тактового генератора . (Л | сд 00 00 4FORMER OF STEPS VOLTAGE on aut.St. 705654, which is so demanding that, in order to expand the functional capabilities of the device by ensuring the formation of an exponential variable stepwise loading, an additional key was introduced into it, the input of which is connected to the output of the first memory element, the output is connected to the third input of the adder, and the control input of the auxiliary key is connected to the sixth output of the clock generator. (L | sd 00 00 4
Description
Изобретение относитс к импуль ной технике и предназначено дл использовани в формирующих устройствах с высокой временной стабильностью параметров выходного сигнала. По основному авт.св. № 705654 известно устройство Дл формирова ни ступенчатого напр жени , соде жащее входной ключ, вход которого соединен с источником входного на пр жени , запоминающий элемент, тактовый генератор, первый и втор входы которого соединены соответс венно с управл ющими входами запоминающего элемента и входного ключа, сумматор, дополнительный запоминающий элемент, первый и вто рой выходные ключи, входы которых соединены соответственно с выходами запоминающего и дополнительного запоминающего элементов, выходы подключены к первому входу сумматора , второй вход которого соединен с выходом входного ключа, а выход сумматора соединен с входами запоминающего элемента и дополнительного запоминающего элемента, причем управл ющие входы первого и второго выходных ключей и дополнительного запоминающего элемента подключены с.оответственно к третье му, четвертому и п тому выходам тактового генератора JY . Известное устройство формирует ступенчатое напр жение, нарастающее по линейному закону. Однако известное устройство не обеспечивает формирование ступенчатог о напр жени ,измен ющегос по экспоненциальному закону. Указанный недостаток известного формировател ступенчатого напр жени ограничивает его функциональ ные возможности и не позвол ет использовать его дл моделировани широкого класса автоматических уст ройств . Целью изобретеЕш вл етс расширение функциональных возможностей формировател ступенчатого напр жени путем обеспечени формировани ступенчатого напр жени измен ющегос по экспоненциальноь:у закону. Поставленна цель достигаетс тем,что в устройство введен дополнительный ключ, вход которого подк чен к выходу первого запоминающего элемента,, выход этого ключа соединен с третьим входом сумматора, а .управл ющий вход дополнительного ключа соединен с шестым выходом та тового генератора. ° На фиг.1 показана схема устрой ства; на фиг.2 - временные диаграм мы, по сн ющие его работу. Устройство содержит источник 1 входного напр жени , выход которого через входной ключ 2 соединен с первым входом сумматора 3, первый и второй запоминающие элементы 4 и 5, причем первый запоминающий элемент 4 образован ключом 6, вход которого вл етс входом запоминающего элемента и подключен к выходу сумматора 3, конденсатором ,7 и усилителем 8, выход которого вл етс выходом запоминающего элемента . Второй запоминающий элемент 5 образован ключом 9, вход которого вл етс входом запоминающего элемента и подключен к выходу сумматора 3, конденсатором 10 и усилителем 11, выход которого вл етс выходом запоминающего элемента. Дополнительный ключ 12 входом подключен к выходу усилител 8, а выходом -соединен с третьим входом сумматора 3. Тактовый генератор 13, выходы которого подключены соответственно к управл ющим входам ключей 2,6,9 и. 12, а также к управл ющим входам выходных ключей 14 и 15, выходы которых объединены и подключены к второму входу сумматора 3, выходы запоминающих элементов 4 и 5 подключены к входам ключей 14 и 15. Устройство работает следующим образом. Тактовый генератор 13 формирует два импульсных напр жени , сдвинутые на 180 (фиг.2а,Б). Формирователь обеспечивает работу в двух режимах: формирование ступенчатого напр жени , нарастающего по линейному закону; формирование ступенчатого напр жени , нарастающего по экспоненциальному законуг При работе схемы в первом режиме первое импульсное напр жение (фиг.2 ) управл ет работой ключей 2,14 и 9, а второе напр жение (фиг.2б) управл ет работой ключей 15 и 6. Дополнительный ключ 12 в этом режиме остаетс замкнутым. Сумматор 3 имеет по первому и третьему входам коэффициент передачи K«il, а по второму входу коэффициент передачи равным 1. Конденсаторы 7 и 10 перед включением схемы разр жены. При поступлении первого управл ющего импульса замыкаютс ключи 2,14 и 9. На выходе сумматора 3 устанавливаетс напр жение, равное К и, где и - напр жение источника 1. При этом конденсатор 10 зар жаетс через малое выходное сопротивление сумматора 3 до напр жени КU ( фиг.2Ь).The invention relates to a pulse technique and is intended for use in forming devices with a high temporal stability of the output signal parameters. According to the main auth. No. 705654, a device is known. For shaping a step voltage, comprising an input key, the input of which is connected to an input source at the yarn, a storage element, a clock generator, the first and second inputs of which are connected respectively to the control inputs of the storage element and the input key, an adder, an additional storage element, the first and second output keys, the inputs of which are connected respectively to the outputs of the storage and additional storage elements, the outputs are connected to the first input of the sums The second input is connected to the output of the input key, and the output of the adder is connected to the inputs of the storage element and the additional storage element, and the control inputs of the first and second output keys and the additional storage element are connected respectively to the third, fourth and fifth outputs JY clock generator. The known device forms a stepwise voltage, which increases according to a linear law. However, the known device does not provide for the formation of a stepwise voltage, varying exponentially. This disadvantage of the known step voltage shaper limits its functionality and does not allow it to be used for modeling a wide class of automatic devices. The aim of the invention is to extend the functionality of a step voltage shaper by providing stepwise voltage variation that changes exponentially: in law. The goal is achieved by adding an additional key to the device, the input of which is connected to the output of the first storage element, the output of this key is connected to the third input of the adder, and the control input of the additional key is connected to the sixth output of the product generator. ° Figure 1 shows the layout of the device; 2 shows time diagrams that explain his work. The device contains an input voltage source 1, the output of which is connected via the input key 2 to the first input of the adder 3, the first and second storage elements 4 and 5, the first storage element 4 being formed by the key 6, the input of which is the input of the storage element and connected to the output an adder 3, a capacitor, 7 and an amplifier 8, the output of which is the output of the memory element. The second memory element 5 is formed by a key 9, the input of which is the input of the memory element and connected to the output of the adder 3, a capacitor 10 and an amplifier 11 whose output is the output of the memory element. Additional key 12 input is connected to the output of amplifier 8, and the output is connected to the third input of the adder 3. The clock generator 13, the outputs of which are connected respectively to the control inputs of the keys 2,6,9 and. 12, as well as to the control inputs of the output keys 14 and 15, the outputs of which are combined and connected to the second input of the adder 3, the outputs of the storage elements 4 and 5 are connected to the inputs of the keys 14 and 15. The device operates as follows. The clock generator 13 forms two pulse voltages shifted by 180 (Fig. 2a, B). The shaper provides operation in two modes: the formation of a step voltage, which increases according to a linear law; the formation of a step voltage, increasing according to the exponential law. When the circuit operates in the first mode, the first pulse voltage (Fig. 2) controls the operation of the keys 2,14 and 9, and the second voltage (Fig. 2b) controls the operation of the keys 15 and 6 The auxiliary key 12 in this mode remains locked. The adder 3 has a transmission coefficient K ≈ il on the first and third inputs, and a transmission coefficient on the second input equal to 1. Capacitors 7 and 10 are discharged before switching on the circuit. When the first control pulse arrives, the switches are 2.14 and 9. At the output of the adder 3, the voltage is set to K and, where and is the voltage of source 1. At the same time, the capacitor 10 is charged through a small output resistance of the adder 3 to the voltage KU (FIG. 2b).
Параметры схемы выбраны так, чтобы выпо.тк лись соотношени :The parameters of the scheme are chosen so that the following ratios are chosen:
.{) . {)
( 2), (2)
где Rwhere r
- выходное сопротивление сумматора 3; - output impedance of the adder 3;
-емкость запоминающего конденсатора;- storage capacitor capacity;
гg
-длительность управл ющего импульса;-the duration of the control pulse;
входное сопротивление усилител запоминающего элемента . input impedance of the storage element amplifier.
При выполнении неравенства (1) напр жение, до которого зар жаетс конде.нсатор, не будет зависеть от изменени величины его емкости, а при выполнении неравенства (2) напр жение на конденсаторе будет оставатьс неизменным в течение времени t, когда ключ запоминающего элемента разомкнут.When inequality (1) is fulfilled, the voltage to which the conditioner is charged will not depend on the change of its capacitance value, and if inequality (2) is fulfilled, the voltage on the capacitor will remain unchanged during time t when the storage element is open. .
Таким образом, в течение первого периода напр жение на конденсаторе 10 остаетс неизменным и равным К и.Thus, during the first period, the voltage on the capacitor 10 remains unchanged and is equal to K and.
При открывании ключа 15 и ключа остальные ключи запираютс .When opening the key 15 and the key, the other keys are locked.
Напр жение, равное К и, с выхода усилител 11 через ключ 15 поступает на второй вход сумматора 3, коэффициент передачи которого равен 1. Вследствие этого конденсатор 7 чере открытый ключ б зар жаетс до напр жени К и. Далее вновь замыкаютс ключи 2,14 и 9. При этом на выходе сумматора 3 устанавливаетс напр жение 2К U, так как на первом входе сумматора 3 действует напр жение величиной и, и коэффициент передачи по этому входу равен К, а на второй вход сумматора 3 действуе через ключ 4 напр жение К U и коэффициент передачи по этому входу равен 1.The voltage equal to K and from the output of amplifier 11 through the switch 15 is fed to the second input of the adder 3, the transfer coefficient of which is 1. As a result, the capacitor 7 than the public key b is charged before the voltage K and. Next, the keys are closed again at 2.14 and 9. At the same time, the output of the adder 3 sets a voltage of 2K U, since the first input of the adder 3 has a voltage of and, and the transmission coefficient over this input is K, and the second input of the adder 3 acting through the key 4, the voltage K U and the transmission coefficient for this input is equal to 1.
Напр жение с выхода сумматора 3 запоминаетс на конденсаторе 10 и на выходе усилител 11 устанавливаетс напр жение 2К.и (фиг.2 )л при следующем такте это напр жениеThe voltage from the output of the adder 3 is stored on the capacitor 10 and at the output of the amplifier 11 a voltage of 2K is set (Fig. 2) l at the next cycle this voltage
вновь переписываетс на конденсатор 7.rewritten to capacitor 7 again.
Далее процессы повтор ютс с периодом 2. В результате этого на выходах усилителей 8, и 11 формируютс ступенчатые напр жени , нарастающие по линейному закону и сдвинутые на врем J , при этом величина приращени на каждый такт составл ет К «и (ФИГ.2&, 1-й режим).Further, the processes are repeated with period 2. As a result, stepped voltages are generated at the outputs of amplifiers 8 and 11, linearly increasing and shifted by time J, with the increment value for each clock cycle being K and (FIG.2 & , 1st mode).
00
При. работе схемы во вторсм режиме дополнительный ключ 12 подключен к инвертирующему (третьему) входу сумматора 3, следовательно при каждом такте, когда- замыкаютс ключи 2,14, 9 и 12, из напр жение которое переписываетс на конден-сатор 10, будет вычитатьс напр жение , равное KUg, где Ug - напр жение на выходе усилител 8.At. in the second mode, the additional switch 12 is connected to the inverting (third) input of the adder 3, therefore, at each clock cycle, when the keys are 2,14, 9 and 12, the voltage will be subtracted from the voltage that is copied to the capacitor 10 equal to KUg, where Ug is the voltage at the output of the amplifier 8.
2020
Таким образом, величина приращени напр жени на конденсаторах 7 и 10 с каждым тактом будет уменьшатьс , а ступенчатое напр жение на Thus, the magnitude of the voltage increment on capacitors 7 and 10 will decrease with each clock cycle, and the step voltage on
5 выходах усилителей 8 и 11 будет измен тьс по экспоненциальному закону (фиг.2Ь, 2-й режим). При этом дл изменени посто нной времени экспоненты необходимо измен ть ко0 эффициент передачи сумматора 3 по третьему входу.The 5 outputs of the amplifiers 8 and 11 will vary exponentially (Fig. 2b, 2nd mode). In this case, in order to change the time constant of the exponent, it is necessary to vary the transfer coefficient of adder 3 on the third input.
Технический эффект от использовани изобретени выражаетс в расширении функциональных возможностей формировател ступенчатого напр 5 жени . Это выражаетс в том, что изобретение позвол ет формировать не только высокостабильное ступен .чатое напр жение, измен ющеес по линейному закону, но и высокостабильное ступенчатое напр жение, измен ющеес по экспоненциальному закону, что позвол ет использовать его дл моделировани широкого класса автоматических устройств.The technical effect of the use of the invention is expressed in expanding the functionality of the stepped tension shaper. This is expressed in that the invention allows to form not only a highly stable step voltage varying linearly, but also a highly stable step voltage varying exponentially, which allows it to be used to simulate a wide class of automatic devices.
В предложенном устройстве исключена нестабильность параметров схемы, обусловленна временной нестабильностью величины емкости конденсаторов .In the proposed device, the instability of the circuit parameters is excluded, due to the temporary instability of the capacitance capacitance.
ф1,г.2F1, D.2
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823399864A SU1075384A2 (en) | 1982-02-22 | 1982-02-22 | Step voltage former |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823399864A SU1075384A2 (en) | 1982-02-22 | 1982-02-22 | Step voltage former |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU705654 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1075384A2 true SU1075384A2 (en) | 1984-02-23 |
Family
ID=20998520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823399864A SU1075384A2 (en) | 1982-02-22 | 1982-02-22 | Step voltage former |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1075384A2 (en) |
-
1982
- 1982-02-22 SU SU823399864A patent/SU1075384A2/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР №705654, кл. Н 03 К 4/02, 1979. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611135A (en) | Analog switch circuit and signal attenuator employing an analog switch circuit | |
| US4496861A (en) | Integrated circuit synchronous delay line | |
| EP0692879A1 (en) | Ring oscillator with frequency control loop | |
| KR890016871A (en) | Electronic filter, signal converter, hearing aid and operation method | |
| US3659031A (en) | Monophonic electronic musical instrument with a variable frequency oscillator employing positive feed back | |
| US4349779A (en) | Volume control apparatus | |
| SU1075384A2 (en) | Step voltage former | |
| KR850003091A (en) | Oscillator circuit | |
| US4213065A (en) | Device for providing a selectively variable proportion of an electrical signal | |
| US4160235A (en) | Pulse generator | |
| US5010577A (en) | Electronic volume device | |
| US2903648A (en) | Electrical audio range sweep oscillator | |
| US5128634A (en) | Oscillator cirucit independent or parasitic capacitors | |
| US4367670A (en) | Envelope generator employing dual charge pump | |
| US4084111A (en) | Apparatus for the digital control of analog signal | |
| US4178520A (en) | Binary frequency divider stages | |
| CN216981879U (en) | Earphone delay reset circuit and wireless headphone | |
| USRE24379E (en) | bissonette | |
| JPS56131245A (en) | Signal detecting circuit | |
| KR0137962Y1 (en) | Oscillator for Frequency Variable | |
| US3020422A (en) | Time sequence control circuit | |
| KR890004378B1 (en) | Dynamic devider 2 circuit | |
| US2756332A (en) | Tone generator system | |
| JP2551839B2 (en) | Attenuation waveform generator | |
| KR100238536B1 (en) | Vartable resistor |