Изобретение относитс к импульсной технике и может быть использовано в автоматических телефонных „станци х, в частности в кваэиэлектронных станци х в качестве корректора импульсов, а также в различных устройствах автоматики. Известен корректор импульсов, выполненный на двух каналах коррекции , каждый из которых содержит триггер и схему совпадени на общий выходной триггер. Коррекци осуществл етс при помощи двух серий тактовых импульсов, перва из которых подаетс на входы триггеров, а вторые - на входы схем совпадени каждого из каналов. Выходной сигнал снимаетс с общего триггера П11. Недостатком данного корректора и пyльooв вл етс нестабильность коррекции импульсов за счет использовани двух серий тактовых импульс значительно усложн ет.устройство. Наиболее близким по технической сущности к предлагаемому вл етс формирователь импульсов, содержащий ре-гистр сдвига , инверторы , выходной триггер, информационный вход которого соединен с Входной шиной, а тактовый вход соединен с выходом первого, элемен та Р1ЛИ, входы которого соединены с вьах Г дами первого и второго элементов И, один вход первого элемента И непосредственно , а второго элемента И через первый инвертор соединены с входной шиной . Существенным недостатком- данного устройства вл етс то, что имеетс зависимость длительности импульсов, воспроизводимого на выходе-от по вл€5ни помех в начале и в конце поступающего на вход импульса, что при водит к из eнeнию длительности выходного сигнала по сравнению .с вход ным. Кроме того, в данном формирова теле ограничена возможность регулировки коррекции поступающих сигналов вследствие ограничени числа исполь зуемых комбинаций, т.е. комбинаций, предполагающих по вление одного и того же сигнала на всех задействованных зыходах регистра сдвига (логических единиц или нул ), ограни чена возможность расширени диапазона селекции помех поступающих сигналов. Это также снижает помехоустойчивость при обработке сигналов Цель изобретени - повышение помехозашищенности и расширение функ циональных возможностей формировател . Поставленна цель достигаетс тем, что в формирователь импульсов, содержащий инверторы и выходной триг гер, информационный вход которого соединен с входной шиной, а тактовый вход соединен- с выходом первого элемента ИЛИ, вх-оды которого соединены с выхода)ии первого и второго элементов И, один вход первого элемента И непосредственно, а второго элемета и через первый инвертор соединены с входной шиной, введены первый счетчик, второй счетчик, дешифратор, третий, четвертый, п тый и шестой элементы И и второй элемент ИЛИ, причем вход первого счетчика через п тый элемент И, а второго счетчика через последовательно включенные шестой элемент И и второй инвертор соединены с входной и-иной, выходы упом нутых счетчиков соединены с первыми входам; третьего и четвертого элементов И соответственно , вторые входы третьего и четвертого элементов И подключены соответственно к входной шине и выходу второго инвертора, выходы третьего и четвертого элементов И через второй элемент ИЛИ соединены с входами дешифратора, один выход которого через третий инвертор соединен с вторыми входами первого и второго элементов И, а второй выход дешифратора через четвертый инвертор соединен с установочными входами счетчиков, при этом вторые входы п того и шестого элементов И св заны с шиной тактовых импульсов. На чертеже представлена схема формировател импульсов. Формирователь и yльcoв содержит первый элемент И 1, второй элемент И 2, выходы которых через первый элемент ИЛИ 3 соединены с тактовым входом выходЕ1ОГО триггера 4, информационный вход которого и первый вход первого элемента И 1 непосредственно , а второго И 2 через инвертор- 5 соединены с входной шиной. В качестве элемента коррекции формирователь содержит второй счетчик б (логических нулей), первый счетчик 7 (логических: единицей дешиф ратор 8 состо ний счетчиков. Однозначные выходы очетчиков б и 7 соединены с входами соответствующего разр да дешифратора 8 через второй элемент ИЛИ 9 и двухвходовые чейки третьего и четвертого элементов И 10 и 11. Первые входы второго элемента ИЛИ 9 соединены с выходами третьего элемента И 10, а вторые входы второго элемента ИЛИ 9 соединены с выходами четвертого элемента И 11. Первые входы чеек третьего элемента И 10 соединены с выходами соответствующих разр дов счетчика 7 логических единиц, а вторые входы - с входной шиной. Первые входы всех чеек четвертого элемента И 11 соединены с Выходами соответствующих разр дов счетчика 6 логических нулей, а вторые входы - с входом формировател через инвертор 12. Тактовые импульсы на синхровходы б и 7 поступают через п тый элемент И 13 и шестой элемент И 14 соответственно . Второй вход п того- элемента И 13 непосредственно, а шестого элемента И 14 через инвертор 12. соединены с входной шиной. Один из выходов дешифратора 8 через инвертор 15 соединен с вторыми входами первого и второго элементов И 1 и 2 а последующий за ним выход дешифратора 8,через инвертор 16 соединен с установочными входами двоичных счетчиков б и 7. Счетчики б и 7 логических единиц и нулей представл ют собой двоичные счетчики и обеспечивают отсчет тактовых импульсов при по влении на входе формировател логического нул или единицы соответственно. Дешифратор 8 служит дл преобразовани двоичного кода в позиционный и рвеспечивает селекцию поступающих сигналов по длительности, исключа реакцию -формировател на кратковременные помехи.. Третий и четвертый элементы И 10. и 11 и элементы ИЛИ 9 обеспечивают раздельную подачу сигн лов от каждого счетчика 6 и 7 на входы дешифратора 8. Инверторы 5 и 13, элементы И 1 и 2 и элемент ИЛИ вьщают разрешение на запись входног сигнала в выходной триггер 4 при совпадении информации, поступающей от дешифратора 8 через инвертор 15 с сигналом на входе формировател . Выходной три.ггер 4 служит дл записи поступающих входных сигналов по. команде с выхода элемент.а ИЛИ 3 и. обе печивает нечувствительность к помех в начале, конце и середине импульса поступающего на вход формировател . Формирователь импульсов работае следующим образом. Сигнал, поступающий на вход формировател , запускает один из двоич ных счетчиков 6 или 7 в зависимости от пол рности сигналов. Работающий счетчик отсчитывает тактовые импульсы , поступающие на его счетный вход. Информаци с выходов счетчиков через элементы 10 11 и 9 поступает на входы дешифратора 8, на выходах которого по вл етс информаци о поступающих импульсах в позиционном коде. При отсчете заднего числа импульсов, соответствующего по влению информации на задействованном выходе дешифратора 8, сигнал по вл етс на входе элементов 1 или 2 и, следовательно, на выходе элемента ИЛИ 3, после чего разрешаетс запись входного сигнала в ВЫХОДНОЙ триггер 4. При по влении помех . в начале или конце передаваемого сигнала запись в выходной триггер 4 не произ- водитс , так как счетчиками б или 7 не будет отсчитано заданное коли ество тактовых импульсов и на задействованном выходе дешифратора 8 информаци не по витс . При этом во ирем кратковременной помехи предыдущее количество отсчетов запоминаетс счетчиками за счет по влени запрещающего логического нул на вторые входы элементов 13 и 14, что позвол ет при исчезновении помехи продолжать отсчеты, а не начинать их сначала. Это приводит к более точному воспроизведению поступающих импульсов. Аналогическа ситуаци возникает при по влении помехи в середине передаваемого импульса. В этом случае помеха не по витс на воспроизводимом сигнале. Так как число производимых отсчетов , обеспечивающих селекцию помех, одинаковое, то передаваемый сигнал не искажаетс . После записи входной информации в выходной триггер, счетг чики 6 и 7 обнул ютс сигналом со следующего выхода дешифратора 8. . Таким образом, формирователь импульсов готов к коррекции входных сигналов .The invention relates to a pulse technique and can be used in automatic telephone stations, in particular, in electronic power stations as a pulse corrector, as well as in various automation devices. A pulse corrector is known that is implemented on two correction channels, each of which contains a trigger and a matching circuit for a common output trigger. Correction is performed using two series of clock pulses, the first of which is fed to the trigger inputs and the second to the inputs of the coincidence circuits of each channel. The output signal is removed from common trigger P11. The disadvantage of this corrector and pulse is the instability of the correction of pulses due to the use of two series of clock pulses, which significantly complicates the device. The closest in technical essence to the present invention is a pulse shaper comprising a shift register, inverters, an output trigger, whose information input is connected to the input bus, and a clock input connected to the output of the first one, a P1LI element, whose inputs are connected to all the first and second elements And, one input of the first element And directly, and the second element And through the first inverter connected to the input bus. A significant disadvantage of this device is that there is a dependence of the duration of the pulses reproduced at the output — on the occurrence of interference at the beginning and at the end of the pulse arriving at the input, which results in the duration of the output signal being compared with the input signal. . In addition, in this formulated body, the possibility of adjusting the correction of incoming signals is limited due to the limited number of combinations used, i.e. combinations that imply the appearance of the same signal on all the involved zykhods of the shift register (logical ones or zero), limited the possibility of extending the range of interference selection of incoming signals. It also reduces noise immunity in signal processing. The purpose of the invention is to increase noise immunity and enhance the functionality of the driver. The goal is achieved by the fact that a pulse shaper containing inverters and an output trigger, whose information input is connected to the input bus, and a clock input connected to the output of the first OR element, whose inputs are connected to the output of the first and second elements , one input of the first element And directly, and the second element and through the first inverter are connected to the input bus, the first counter, the second counter, the decoder, the third, fourth, fifth and sixth elements And and the second element OR, the first input with the meter through the fifth element I, and the second counter through the series-connected sixth element I and the second inverter are connected to the input terminal and the other, the outputs of said meters are connected to the first inputs; The third and fourth elements And respectively, the second inputs of the third and fourth elements And connected respectively to the input bus and the output of the second inverter, the outputs of the third and fourth elements And through the second element OR connected to the inputs of the decoder, one output of which through the third inverter is connected to the second inputs of the first and the second elements And, and the second output of the decoder through the fourth inverter is connected to the installation inputs of the counters, while the second inputs of the fifth and sixth elements And connected to the bus clock pulses. The drawing shows a diagram of the pulse shaper. The shaper and ylco contains the first element AND 1, the second element AND 2, the outputs of which through the first element OR 3 are connected to the clock input of the output of the ELECTRONAL TRIGGER 4, whose information input and the first input of the first element I 1 are directly, and the second AND 2 through the inverter-5 are connected with input bus. As a correction element, the former contains the second counter b (logical zeros), the first counter 7 (logical: the counter status of the counter states is 8 units. The unambiguous outputs of counters b and 7 are connected to the inputs of the corresponding bit of the decoder 8 via the second element OR 9 and two-input cells the third and fourth elements And 10 and 11. The first inputs of the second element OR 9 are connected to the outputs of the third element And 10, and the second inputs of the second element OR 9 are connected to the outputs of the fourth element And 11. The first inputs of the cells of the third element These And 10 are connected to the outputs of the corresponding bits of the counter 7 logical units, and the second inputs - with the input bus. The first inputs of all cells of the fourth element And 11 are connected to the Outputs of the corresponding bits of the counter 6 logical zeros, and the second inputs - with the inverter input 12. Clock pulses to sync inputs b and 7 are received through the fifth element And 13 and the sixth element And 14, respectively, the second input of the fifth element And 13 directly, and the sixth element And 14 through an inverter 12. connected to the input bus. One of the outputs of the decoder 8 through the inverter 15 is connected to the second inputs of the first and second elements And 1 and 2 and the subsequent output of the decoder 8, through the inverter 16 is connected to the installation inputs of binary counters b and 7. Counters b and 7 logical ones and zeros represent They are binary counters and provide a counting of clock pulses when a logical zero or one appears at the input of the driver, respectively. The decoder 8 serves to convert a binary code to a positional one and allows the selection of incoming signals in duration, excluding the response of the former to short-term interference. The third and fourth elements AND 10. and 11 and the elements OR 9 provide separate signaling from each counter 6 and 7 to the inputs of the decoder 8. Inverters 5 and 13, the elements And 1 and 2 and the element OR give permission to record the input signal to the output trigger 4 when the information from the decoder 8 through the inverter 15 coincides with the input signal being formed l. Output three. Gge 4 is used to record the incoming input signals by. command output element.a or 3 and. both are made insensitive to interference at the beginning, end, and middle of the pulse arriving at the input of the imager. The pulse shaper is as follows. The signal arriving at the driver input triggers one of the binary counters 6 or 7, depending on the polarity of the signals. A working counter counts the clock pulses received at its counting input. Information from the outputs of the counters through the elements 10 11 and 9 is fed to the inputs of the decoder 8, the outputs of which receive information about the incoming pulses in the positional code. When counting the back number of pulses, corresponding to the appearance of information at the output of the decoder 8, the signal appears at the input of elements 1 or 2 and, therefore, at the output of the element OR 3, after which the input signal is allowed to be output to the OUTPUT trigger 4. interference. At the beginning or end of the transmitted signal, the recording into the output trigger 4 is not performed, since the specified number of clock pulses will not be counted by counters B or 7 and the output of the decoder 8 will not receive information. In this case, during the short-term interference, the previous number of samples is remembered by counters due to the occurrence of a prohibiting logical zero at the second inputs of elements 13 and 14, which allows for the disappearance of the interference to continue the readings rather than starting them all over again. This leads to more accurate reproduction of incoming pulses. A similar situation arises when interference occurs in the middle of a transmitted pulse. In this case, the interference does not show on the reproduced signal. Since the number of samples produced providing interference selection is the same, the transmitted signal is not distorted. After the input information is written to the output trigger, the counters 6 and 7 are zeroed by the signal from the next output of the decoder 8.. Thus, the pulse shaper is ready to correct the input signals.