SE1251236A1 - Substratgenomgående vior - Google Patents
Substratgenomgående viorInfo
- Publication number
- SE1251236A1 SE1251236A1 SE1251236A SE1251236A SE1251236A1 SE 1251236 A1 SE1251236 A1 SE 1251236A1 SE 1251236 A SE1251236 A SE 1251236A SE 1251236 A SE1251236 A SE 1251236A SE 1251236 A1 SE1251236 A1 SE 1251236A1
- Authority
- SE
- Sweden
- Prior art keywords
- substrate
- needles
- glass
- impressions
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
- B81B1/002—Holes characterised by their shape, in either longitudinal or sectional plane
- B81B1/004—Through-holes, i.e. extending from one face to the other face of the wafer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00095—Interconnects
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
11 Sammandrag Uppfinningen avser en metod att tillverka substratgenomgaende vior i glassubstrat. Ett forsta substrat (10) tillhandahalls pa vilket en uppsattning nalar (11) som skjuter ut vertikalt fran substratet tillverkas. Ett andra substrat (14) tillverkat av glas tillhandahalls darefter. Substraten lokaliseras intill varandra sa att nalarna pa det forsta substratet vetter mot det andra substratet. Varme tillfiirs till en temperatur dar glaset mjuknar, genom att varma glaset eller nalsubstratet eller bagge. En kraft (F) palaggs sa att nalarna pa det fOrsta substratet tranger in i glaset for att tillhandahalla intryckningar i glaset. Slutligen avlagsnas det forsta substratet och material tillhandahalls som fyller intryckningarna i det andra substratet tillverkat av glas. (Figur la)
Description
Bakgrund mom MEMS-teknologiomildet fcireligger en kontinuerlig stravan att reducera komponentstorleken och speciellt komponentemas tjocklek for att mojliggora exempelvis att mobiltelefoner Ors tunnare.
Idag innefattar de fiesta MEMS-komponenter s.k. vior for att fordela ut signaler fran ett signalgenererande element genom ett substrat for ytterligare utfordelning till elektroniska kretsar for signalbehandling. Speciellt s.k. TSV:er (Through Silicon Vias; kiselgenomgdende vior) är vanliga, och saledes foreligger otaliga teknologier som avser denna typ av vior.
Exempel pa de namnda signalgenererande elementen är accelerometrar, gyron, etc. Speciellt nar signalen baseras pa kapacitansforandringar kan den faktiska detekterade signalvariationen vara sâ liten som inom omrklet femto- till atto-Farad (- till -18 F).
Detta bar beaktas i relation till de strokapacitanser som fororsakas av vioma sjalva, vilket vanligtvis for TSV:er baserade pa kisel kan ligga i aim-Met 1-5 pF, och for metallvior i intervallet 5-20 pF. Salunda inser man att det kravs mycket sofistikerad signalbehandling for att plocka ut relevanta delar av den totala signalen.
Det yore darfor onskvart att tillhandahalla en teknologi dar striikapacitansema hos viastrukturema skulle kunna reduceras vasentligt.
Eftersom strokapacitans beror pa ytan av vians omkrets yore det onskvart med reduktion av storleken, foretradesvis diametem, men aven en reduktion av vians langd skulle vara onskvard. Reduktionen i langd ges automatiskt av kravet att reducera substratets tjocklek.
Kapacitansen beror ocksa pa materialet i substratet. Nar vior tillverkas i kiselskivor sa att den faktiska vian är isolerad fran substratet medelst en oxid, kommer det att upptrada en 2 kapacitans over isolatorn, och nar vian är gjord av metall kommer det att upptrada en kapacitans Over substratet, dvs. mellan metallen och nagon jord.
En losning pa detta problem är att anvanda glassubstrat som är mycket mindre ledande an kisel.
En teknologi for tillverkning av vior i glas marknadsfors av Planoptik som havdar en patenterad process for detta. Denna process, beskriven i US-7,416,961 och US-7,259,080, omfattar tillhandahallande av intryckningar i en kiselskiva, anslutning av kiselskivan till en glasskiva med negativt tryck for att skapa ett undertryck i intryckningarna inuti kiselskivan, och i ett tempereringssteg som tinker en glasskiva att smalta och flyta in i intryckningarna. Avlagsnande av material fran bagge sidor av det sammansatta skivpaketet som pa detta salt skapats resulterar i en glasskiva som genomtrangts av en uppsattning halvledarperforeringar. Denna process kraver saledes all det skapats ett under negativ inuti intryckningarna.
Sammanfattning av uppfinningen I ljuset av kravet pa mindre dimensioner inom MEMS-omeadet och problem man darvid stoter pa, är syftet med foreliggande uppfinning att tillhandahalla en forbattrad metod att forma elektriska genomgdende anslutningar i substrat med lag dielektrisk konstant, sasom glas, vilket mojliggor tunnare substrat, och som reducerar strokapacitanser i avsevard utstrackning jamfOr med kiselbaserad teknologi.
Detta syfte uppfylls med en metod som definieras i krav 1.
Metodens huvudsakliga kannetecken är att nalar, i foredragna utforingsformer av kisel, skapas pa ett kiselsubstrat, valfritt belagda med metall, och dessa pressas under tryck in i glassubstrat som varms till en temperatur vid vilket det är deformerbart. Valfritt varms ocksa substratet och nalarna pa detta, antingen induktivt eller med anvandning av en "het platta" i kontakt med substratet. Vidare kan nalarna vara helt av metall i alternativa utforingsformer. 3 Alternativa utforingsformer ges och dessa definieras i de beroende kraven.
I en forsta utffiringsform anvandes nalarna for att skapa en form i glaset genom att pressa dem in i det mjuknade glassubstratet och darefter dra ut dem. Marna i denna utffiringsform kan vara av vilket lampligt material som heist som klarar av processbetingelserna. Darefter kan Mien som gjorts av nalarna fyllas med smalt metall. Substratet slipas till planaritet fOr att tillhandahalla de vertikala genomgdende anslutningarna som ligger i plan med substratets yta.
I en andra utforingsform metalliseras nalarna, vilka lampligtvis är tillverkade av kisel, och pressas in i det mjuknade glassubstratet. Nor glaset stelnat avlagsnas bararsubstratet pa vilket nalarna är anordnade vilket lamnar kvar de metalliserade nalarna begravda i glaset. Efter slipning for att exponera nalarnas spetsar erhalls de onskade vertikala genomgaende anslutningarna.
I en tredje utforingsform anyands ett forsta substrat med nalar, nalarna pressas in i det mjuknande glaset och dras ut, varigenom hal tillverkas i glassubstratet. Darefter infors ett andra substrat med nalar som har en metallbelaggning i Mien. Darvid kan diametern vara en brakdel stone an Miens diameter for att tillhandahalla en tat passning. I denna 20 utffiringsform reduceras risken for att metallbelaggningen lossnar under inforandet avsevart jamfort med den andra utforingsformen.
Kort beskrivning av bifogade ritningar Fig. la illustrerar schematiskt ett substrat med nalar och ett glassubstrat innan de pressas 25 samman; fig. lb är en SEM-bild av en faktisk nal; fig. 2 illustrerar schematiskt substratet som nu pressats in i glassubstratet; fig. 3a illustrerar en nal med en metallbelaggning; fig. 3b illustrerar hur metallbelaggningen kan skjuvas eller skalas av nalen dâ den pressas in i ett glassubstrat; fig. 4 illustrerar en utforingsform dar nalhuvudena har diameter vid huvudbasen som ar nagot stone an sjalva nalens diameter. 4 fig. 5 illustrerar den slutliga strukturen som erhalles med metoden; fig. 6 illustrerar avskalning av metall under penetrering; fig. 7 illustrerar ett mellanliggande stadium i en utfOringsform av metoden; fig. 8 illustrerar ett ytterligare steg i en utforingsform; och fig. 9 illustrerar en altemativ geometri av nalar som är anvandbara i en utforingsform av metoden.
Detaljerad beskrivning Generellt avser uppfinningen en metod for att tillverka substratgenomgaende vior i substrat som har lag dielektrisk konstant, sasom glas eller syntetiska polymerer, innefattande steget att tillhandahalla ett forsta substrat pa vilken en uppsattning vertikalt utskjutande ndlar är anordnade (dvs. som skjuter ut vertikalt fran substratet); att tillhandahalla ett andra substrat tillverkat av glas; att lokalisera substraten intill varandra sa att ndlarna pd det forsta substratet vetter mot det andra substratet; att varma det andra substratet som är tillverkat av glas till en temperatur ddr det mjuknar, foretradesvis utan att smalta; att lagga pd en kraft pd det forsta substratet sâ att ndlarna darpd tranger in i glaset for att skapa intryckningar i glaset; och att avldgsna ett forsta substrat och tillhandahalla material som fyller intryckningar i det andra substratet tillverkat av glas. Lampligen slipas det andra substratet pa bagge sidor for att tillhandahalla plana ytor sa att det material som fyller intryckningama exponeras. Riretradesvis är materialet som fyller intryckningama kisel, valfritt dopat och/eller innefattar vidare metallskikt vid gransytan mot glasmaterialet i substratet. I en utfOringsform avldgsnas hela det fOrsta substratet med sina ndlar fran glassubstratet sâ att det ldmnas kvar ett strukturerat substrat med en uppsattning intryckningar formade dari, och intryckningarna fylls med metall. Altemativt avlagsnas hela det forsta substratet med sina ndlar fran glassubstratet och lamnar kvar eft strukturerat substrat som har en uppsattning intryckningar formade dari; ett tredje substrat tillhandahalles med ndlar anordnade darpd; nalama infors i intryckningama; substratet avldgsnas men nalarna bryts av och lamnar kvar nalarna inuti intryckningarna; och bagge sidor av glassubstratet slipas for att tillhandahalla plana ytor sa att nalarna som fyller 30 intryckningarna exponeras. I denna utfOringsform har nalarna ldmpligen en nagot storre diameter an intryckningama. I ytterligare en utfOringsform innefattas steget att avlagsna substratet att substratet separeras fran nalama sa att nalarna stannar kvar i intryckningama; och bagge sidor av glassubstratet slipas for att tillhandahalla plana ytor sâ aft nalarna som fyller intryckningarna exponeras.
En utforingsform av metoden illustreras schematiskt i fig. 1 och 2, och det bar noteras att strukturerna som visas inte är skalenliga. Saledes tillhandahalles ett kiselsubstrat 10 med en uppsattning nalar 11 som skjuter ut vertikalt fran substratets yta, och som har en nalstam 12 och ett avfasat eller spetsigt huvud 13. Emellertid maste huvudena vara tillrackligt robusta for att motsta kraftema under penetrering utan att fragment lossnar. Saledes är de former som visas i figurema schematiska och i realiteten skulle de foretradesvis se ut mer som den infallda detaljen i fig. la. Ett verkligt exempel i form av en SEM-bild av en nal som faktiskt tillverkats visas i fig. lb. Hdr kan man se att spetsama är spetsiga men har en plan yta alldeles vid sina spetsar, for att undvika att den faktiska spetsdelen bryts av under penetrering. I fig. lc visas en individuell nal. Hdr kan man se att spetsen är "lag" och "bred" och saledes robust awn om den fortfarande har en tamligen spetsig spets. Denna flats dimensioner är typiska, dvs. de har en hojd i intervallet ungefar 2-300 m, med en diameter i intervallet ungefar 100 pm. Sadana nalar kan tillverkas med vilken metod som heist som är tillganglig for fackmannen. Lampliga metoder beskrivs i sokandens egen WO 2007/070004 A2.
Ett glassubstrat 14 tillhandahalls ocksa. Lämpliga glaskvaliteter är borsilikatglas, fosforbaserat glas. Glassubstratet varms med lampliga medel, t.ex. genom att placera det pa en het platta 16, till ungefar 650°C, sâ att det blir deformerbart. Det bOr inte varmas till den punkt ndr det borjar smalta dock. Den faktiska temperaturen är naturligtvis materialberoende, och ju renare glaset är desto hogre kan temperaturen vara. Dessutom 25 satter den faktiska metallen som anvands begransningar pa de anvandbara temperaturema. Saledes är temperaturer i intervallet 400-1000°C mojliga. Det är naturligtvis ocksà mojligt att varma nalsubstratet ocksa., i vilket fall det kan vara anordnat en het platta 16' i kontakt armed. Fordelen med att inte smalta glaset är att glasstrukturen bevaras.
Kiselsubstratet 10 med sina nalar 11 placeras ovanfor glassubstratet (sasom man ser i figuren) i en uppstallning som medger att kiselsubstratet rors mot glassubstratet och det finns ocksa anordnat lampliga organ for att medge palaggning av en tryckkraft F pa 6 kiselsubstratet. Naturligtvis skulle substratens orientering kunna vara motsatt. Medlen for att lagga pA tryck skulle kunna vara vilken mekanisk anordning som heist, sasom pneumatisk, hydraulisk eller rent mekanisk, sâ lange som det är mojligt att lagga pa och kontrollera en konstant kraft som far nalarna att penetrera in i glassubstratet pa ett kontrollerat satt.
I fig. 2 visas situationen dar nalarna under tryck har penetrerat glaset 14 i viss utstrackning, har visas ungefar halften av nalarnas langd inpressade i glaset. Idealt bar emellertid hela nalens langd tranga in i glaset, men det är i praktiken omojligt. Darefter avlagsnas sub stratet fran nalarna med lampliga tekniker, i vilket fall glassubstratet kommer att fungera som en barare. A andra sidan, om sA onskas, kan glaset slipas for att exponera nalarna innan kiselsubstratet avlagsnas, i vilket fall kiselsubstratet kommer att fungera sasom barare.
I fig. 3 har substratet avlagsnats och som indikerats schematiskt finns intryckningar I i glassubstratet omkring nalarna 11. En SEM-bild av ett faktiskt experiment visas i fig. 4 dar dessa intryckningar tydligt syns.
Den struktur som erhalls och som visas i figurerna 3 och 4 slipas pa bagge sidor for att planarisera skivan. Bottensidan (sett i fig. 3) slipas till en punkt dar nalamas 11 spetsar har avlagsnats, varvid slutresultatet, som visas i fig. 5, är en tunn glasskiva med kiselvior med en metallbelaggning fOr att tillhandahalla hOggradigt ledande anslutningar genom glaset. Naturligtvis är ledningsformagan beroende av materialet i nalarna 11, och lampligtvis är kislet dopat for att aka konduktiviteten. En resistans om ned till 1 kan erhallas med anvandning av dopat kisel.
For att tillhandahalla hogre konduktivitet metalliseras nalarna 11 lampligen. Sadan metallisering kan erhallas med olika metoder, sasom platering (bade elektroplatering och kemisk platering), deponering av metall med fysikaliska tekniker (PVD), kemiska metoder 30 (CVD), ALD, evaporering, vatkemi, dvs. deponering fran losningar. 7 Foredragna material är metaller eller metallegeringar, en foredragen metall är koppar (Cu). Altemativ till koppar skulle kunna vara Au, Ag, Pt, Ru. Ibland är det for vissa metaller Onskvart att tillhandahalla en barriar mot diffusion av metallen in i kislet. En sa.dan barriar kan vara ett lager av nickel (Ni), som kan deponeras med liknande metoder som namnts 5 ovan. Andra material som är mOjliga är volfram (W), Ti, TiN, Ni, Ru, TA och legeringar ddray.
Emellertid foreligger ett potentiellt problem med metallbelagda nalar som illustreras i fig. 6. Fig. 6a visar en nal 11 belagd med metallbelaggning 16. Om nu vidhaftningen av metallen mot kislet inte är tillrackligt bra, kan en "avskalning" av metallbelaggningen upptrada nar nalen pressas in i glassubstratet. Detta illustreras schematiskt i fig. 6b, dar det visas hur metallbelaggningen 16 har lossnat fran den del av nalen 11 som har trangt in i glaset 14 och blivit "rynkad" langs med nalstammen 12.
Ett sat att atgarda detta är som foljer.
Metoden utfors namligen i tva steg, ett forsta steg ddr ett nalbarande substrat, likt det som visas i fig. 1 och 2, pressas in i ett glassubstrat. I detta fall kan substratet och nalarna tillverkas av andra material an kisel, Oven om kisel foredras. Istallet for att lamna kvar nalama inuti glaset dras istallet nalsubstratet tillbaka sa att det kommer att foreligga hal formade i glaset. Altemativt, om nalarna är tillverkade av t.ex. kisel kan de etsas bort med anvandning av valets sasom KOH eller liknande, eller med anvandning av DRIE. Detta visas i fig. 7, dar Hien som erhallits efter avlagsnande genom etsning eller mekaniskt avlagsnande av dem betecknas med hanvisningssiffran 18. Darefter tillhandahalls ett andra nalsubstrat med metalliserade nalar 12' (metallisering visas ej) med en diameter som ar bara en brakdel stone an halets 18 diameter och linjeras upp Over halen (se fig. 8). Ndr dessa nalar pressas in i Mien kommer friktionen inte att vara sa hog att metalliseringen skalas ay.
I ytterligare en utforingsform tillverkas nalarna 11 sasom visas i fig. 9a, namligen sa att det spetsiga eller avfasade nalhuyudet 13 har en diameter 0 = D2 vid sin bas 13' som ar 8 store an diameter 0 = D1 f6r nalstammen 12. Lampligtvis är D2 atminstone 3 % stone an Dl.
Denna geometri kommer effektivt att fungera som att den "plojer" genom glaset 14, och skyddar darvid metalliseringen pa stammen 12 fran att skalas ay. Detta illustreras schematiskt i fig. 9b, dar det framgar att glasmaterialet forskjuts men flyter Over den kant som bildas vid basen av nalspetsen utan att utOva nagon kraft pa nalstammen (schematiskt illustrerat med pilar), och forhindrar darigenom att metallen skalas ay. Naturligtvis är det mojligt att metallen pa det faktiska nalhuvudpartiet kommer att skalas av, men detta är inte 10 viktigt eftersom slipning for att astadkomma en plan yta kommer att avlagsna nalhuvudet och eventuell metall som skalas bort fran huvudet.
Claims (15)
1. En metod Mr att era substratgenomga.ende vior i substrat, innefattande stegen: att tillhandahalla ett fOrsta substrat pa vilket det fOreligger en uppsattning nalar som skjuter ut vertikalt fran substratet; att tillhandahalla ett andra substrat av ett material med lag dielektricitetskonstant; att placera substraten intill varandra sa att nalarna pa det fOrsta substratet vetter mot det andra substratet; att tillfOra varme vid en temperatur dar materialet med lag dielektricitetskonstant mjuknar; att lagga pa en kraft sá att nalarna pa det fOrsta substratet tranger in i materialet med lag dielektricitetskonstant Mr att astadkomma intryckningar i materialet; att avlagsna det forsta substratet och tillhandahalla material som fyller intryckningarna i det andra substratet av material med lag dielektricitetskonstant; att slipa det andra substratet pa bagge sidor Mr att astadkomma plana ytor sa att materialet som fyller intryckningarna exponeras.
2. Metod enligt krav 1, dar materialet som fyller intryckningarna ãr kisel, valfritt dopat och/eller ytterligare innefattande metall i ett skikt eller gransyta mot materialet i substratet.
3. Metod enligt krav 1, dar det fOrsta substratet och nalar ãr gjorda av kisel.
4. Metod enligt krav 1, innefattande att hela det fOrsta substratet och dess nalar avlagsnas fran det andra substratet sâ att ett strukturerat substrat kvarlamnas med en uppsattning intryckningar formade dari, och att dessa intryckningar fylls med metall.
5. Metod enligt krav 4, dar substratet och nalarna avlagsnas medelst etsning.
6. Metod enligt krav 4, dar substratet och nalarna avlagsnas genom att nalarna dras tillbaka ur det andra substratet.
7. Metod enligt krav 1, innefattande att hela det fOrsta substratet med sina na.lar avlagsnas fran det andra substratet sa att ett strukturerat substrat kvarlamnas med en uppsattning intryckningar formade dari: att ett tredje substrat tillhandahalles med nalar anordnade darpa; att nalarna fors in i intryckningarna; att substratet avldgsnas men lamnar nalarna kvar i intryckningarna; och att bagge sidor av det andra substratet slipas fOr att tillhandahalla plana ytor sâ att nalarna som fyller intryckningarna exponeras.
8. Metod enligt krav 7, dar nalarna pa det tredje substratet har nagot stOrre diameter an intryckningarna.
9. Metod enligt krav 7 eller 8, dar nalarna pa det tredje substratet ãr fOrsedda med en metallbelaggning.
10. Metod enligt krav 1, ddr substratet avlagsnas men nalarna kvarlamnas i det andra substratet, och dar bagge sidor av det andra substratet slipas for att tillhandahalla plana ytor sa att nalarna som fyller intryckningarna exponeras.
11. Metod enligt krav 10, ddr nalarna an forsedda med en metallbelaggning.
12. Metod enligt nagot av foregaende krav, dar varmen tillfors genom att det andra substratet varms eller genom att det fOrsta substratet som bar nalarna varms, eller en kombination av bagge.
13. Metod enligt nagot av forega.ende krav, dar materialet med lag dielektricitetskonstant är glas. // A A AA AA AA t //// / / /0 / D -1
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE1251236A SE537869C2 (sv) | 2012-11-01 | 2012-11-01 | Substratgenomgående vior |
| PCT/SE2013/051273 WO2014070091A2 (en) | 2012-11-01 | 2013-10-31 | Through substrate vias and device |
| US14/440,084 US9607915B2 (en) | 2012-11-01 | 2013-10-31 | Through substrate vias and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE1251236A SE537869C2 (sv) | 2012-11-01 | 2012-11-01 | Substratgenomgående vior |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| SE1251236A1 true SE1251236A1 (sv) | 2014-05-02 |
| SE537869C2 SE537869C2 (sv) | 2015-11-03 |
Family
ID=50628221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE1251236A SE537869C2 (sv) | 2012-11-01 | 2012-11-01 | Substratgenomgående vior |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9607915B2 (sv) |
| SE (1) | SE537869C2 (sv) |
| WO (1) | WO2014070091A2 (sv) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9718674B2 (en) | 2013-08-26 | 2017-08-01 | Silex Microsystems Ab | Thin capping for MEMS devices |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201704177A (zh) * | 2015-06-10 | 2017-02-01 | 康寧公司 | 蝕刻玻璃基板的方法及玻璃基板 |
| WO2017029822A1 (ja) * | 2015-08-18 | 2017-02-23 | 三菱電機株式会社 | 半導体装置 |
| US12341116B2 (en) * | 2021-01-06 | 2025-06-24 | Huawei Technologies Co., Ltd. | Chip package structure, preparation method, and electronic device |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4129971B2 (ja) * | 2000-12-01 | 2008-08-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
| WO2002073684A1 (de) | 2001-03-14 | 2002-09-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur strukturierung eines aus glasartigen material bestehenden flächensubstrats |
| JP4401070B2 (ja) | 2002-02-05 | 2010-01-20 | ソニー株式会社 | 半導体装置内蔵多層配線基板及びその製造方法 |
| DE50313283D1 (de) | 2002-09-06 | 2011-01-05 | Fraunhofer Ges Forschung | Glasartiges flächensubstrat, seine verwendung und verfahren zu seiner herstellung |
| SG111972A1 (en) * | 2002-10-17 | 2005-06-29 | Agency Science Tech & Res | Wafer-level package for micro-electro-mechanical systems |
| JP4082322B2 (ja) * | 2003-09-18 | 2008-04-30 | 松下電器産業株式会社 | 回路基板の製造方法および回路基板 |
| KR20050076149A (ko) * | 2004-01-19 | 2005-07-26 | 엘지전자 주식회사 | 압전 구동형 알에프 미세기전 시스템 스위치 및 그 제조방법 |
| US7351641B2 (en) * | 2004-08-12 | 2008-04-01 | Tessera, Inc. | Structure and method of forming capped chips |
| US8308960B2 (en) | 2005-12-14 | 2012-11-13 | Silex Microsystems Ab | Methods for making micro needles and applications thereof |
| US7402905B2 (en) * | 2006-08-07 | 2008-07-22 | Honeywell International Inc. | Methods of fabrication of wafer-level vacuum packaged devices |
| US8279615B2 (en) * | 2006-12-21 | 2012-10-02 | Continental Teves Ag & Co. Ohg | Encapsulation module method for production and use thereof |
| US7775119B1 (en) * | 2009-03-03 | 2010-08-17 | S3C, Inc. | Media-compatible electrically isolated pressure sensor for high temperature applications |
| US8324006B1 (en) * | 2009-10-28 | 2012-12-04 | National Semiconductor Corporation | Method of forming a capacitive micromachined ultrasonic transducer (CMUT) |
| JP5218497B2 (ja) * | 2009-12-04 | 2013-06-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP5115618B2 (ja) * | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
| CN102986312B (zh) | 2010-07-16 | 2015-09-09 | 株式会社藤仓 | 配线板的制造方法 |
| JP5206826B2 (ja) * | 2011-03-04 | 2013-06-12 | 株式会社デンソー | 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法 |
| US8895362B2 (en) * | 2012-02-29 | 2014-11-25 | Corning Incorporated | Methods for bonding material layers to one another and resultant apparatus |
-
2012
- 2012-11-01 SE SE1251236A patent/SE537869C2/sv unknown
-
2013
- 2013-10-31 US US14/440,084 patent/US9607915B2/en active Active
- 2013-10-31 WO PCT/SE2013/051273 patent/WO2014070091A2/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9718674B2 (en) | 2013-08-26 | 2017-08-01 | Silex Microsystems Ab | Thin capping for MEMS devices |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014070091A3 (en) | 2014-06-26 |
| SE537869C2 (sv) | 2015-11-03 |
| WO2014070091A2 (en) | 2014-05-08 |
| US9607915B2 (en) | 2017-03-28 |
| US20150279756A1 (en) | 2015-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102798471B (zh) | 一种红外探测器及其制备方法 | |
| JP2007512707A (ja) | 基板間においてプレスされるコンプライアント素子を有するデバイス | |
| SE537874C2 (sv) | CTE-anpassad interposer och metod att tillverka en sådan | |
| TW201205759A (en) | Microelectronic elements having metallic pads overlying vias | |
| EP2831913B1 (en) | Method of providing a via hole and routing structure | |
| SE1251236A1 (sv) | Substratgenomgående vior | |
| TW200411723A (en) | Three-dimensional integrated CMOS-MENS device and process for making the same | |
| TW200903773A (en) | Three-dimensional dice-stacking package structure and method for manufactruing the same | |
| CN109196638A (zh) | 用于3d集成器件中的互连件的阻挡层 | |
| EP2337067A2 (fr) | Realisation de structures d'interconnexions TSV formées d'un contour isolant et d'une zône conductrice située dans le contour et disjointe du contour | |
| TWI738706B (zh) | 封裝用基板及其製造方法 | |
| TWI581325B (zh) | 晶片封裝體及其製造方法 | |
| US20110219612A1 (en) | Method for metalizing blind vias | |
| US10825794B2 (en) | Method for preparing a semiconductor apparatus | |
| CN103915357A (zh) | 一种超细间距微凸点的制备方法 | |
| US7354799B2 (en) | Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring | |
| CN107154361A (zh) | 包覆模制芯片规模封装 | |
| US9718674B2 (en) | Thin capping for MEMS devices | |
| TW201336041A (zh) | 用於電子元件之三維封裝之方法 | |
| JP2010129952A (ja) | 貫通電極配線の製造方法 | |
| CN104900547B (zh) | 多元合金成分的微凸点制备工艺 | |
| JP2002110736A (ja) | 半導体装置及びその製造方法 | |
| DE10054038B4 (de) | Verfahren zum Trennen eines plattenförmigen Körpers, insbesondere eines Halbleiterwafers, in Einzelstücke | |
| TWI283916B (en) | Manufacturing method of chip package structure | |
| CN103367240A (zh) | 于穿硅通孔的背面薄化工艺中防止铜污染的方法 |