Claims (1)
Изобретение относится к средствам обнаружения электрических повреждений в блоках систем управления, регулирования, защиты, автоматики (СУРЗы). Целью изобретения является расширение функциональных возможностей при полной автоматизации процесса тестирования. Поставленная цель достигается тем, что обеспечивается автоматический ввод тестируемых устройств в работу после контроля при их частичном поверждении, предусмотрено разделение цепей блокировки выходных реле на две группы, разделение тестируемого оборудования на основное и резернове, тестирование при частично отключенном оборудовании запрет его при полностью отключенном оборудовании, дополнительное тестирование после включения оборудования, диалоговый режим АСУ с устройством контроля. Технически это реализуется введением в устройство тестового контроля, использующего регистр сдвига с избыточным числом выходов пуска защит и кнопкой пропуска такта, дополнительных логических элементов, элементов памяти, элементов выдержки времени и дифференцирующих цепочек с использованием дополнительной группы выходных реле и использованием дополнительно входа "пропуск такта" регистра.The invention relates to the detection of electrical damage in the blocks of control systems, regulation, protection, automation (SURZ). The aim of the invention is to expand the functionality with full automation of the testing process. This goal is achieved by ensuring that the tested devices are automatically put into operation after monitoring when they are partially tested, separating the output relay locking circuits into two groups, separating the equipment under test into main and reserve, testing with partially disconnected equipment, prohibiting it with fully disconnected equipment, additional testing after switching on the equipment, interactive control system mode with a control device. Technically, this is implemented by introducing into the device a test control using a shift register with an excess number of protection start outputs and a tact skip button, additional logic elements, memory elements, time delay elements and differentiating chains using an additional group of output relays and using an additional tact skip input register.