[go: up one dir, main page]

RU2635852C2 - Микросхемная сборка и способ изготовления микросхемной сборки - Google Patents

Микросхемная сборка и способ изготовления микросхемной сборки Download PDF

Info

Publication number
RU2635852C2
RU2635852C2 RU2015134401A RU2015134401A RU2635852C2 RU 2635852 C2 RU2635852 C2 RU 2635852C2 RU 2015134401 A RU2015134401 A RU 2015134401A RU 2015134401 A RU2015134401 A RU 2015134401A RU 2635852 C2 RU2635852 C2 RU 2635852C2
Authority
RU
Russia
Prior art keywords
connecting substrate
microcircuits
microcircuit
contact surface
contact pads
Prior art date
Application number
RU2015134401A
Other languages
English (en)
Other versions
RU2015134401A (ru
Inventor
Гассем АЗДАШТ
Original Assignee
Пэк Тек - Пэкиджинг Текнолоджиз Гмбх
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пэк Тек - Пэкиджинг Текнолоджиз Гмбх filed Critical Пэк Тек - Пэкиджинг Текнолоджиз Гмбх
Publication of RU2015134401A publication Critical patent/RU2015134401A/ru
Application granted granted Critical
Publication of RU2635852C2 publication Critical patent/RU2635852C2/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B23K1/0056—Soldering by means of radiant energy soldering by means of beams, e.g. lasers, E.B.
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
    • B23K26/1462—Nozzles; Features related to nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Использование: для микросхемной сборки. Сущность изобретения заключается в том, что микросхемная сборка содержит соединительную подложку с несколькими расположенными на соединительной подложке полупроводниковыми подложками, прежде всего микросхемами, причем расположенные на контактной поверхности микросхем контактные площадки соединены с контактными площадками на соединительной подложке, причем микросхемы боковой кромкой простираются параллельно, а контактной поверхностью - перпендикулярно контактной поверхности соединительной подложки, причем в соединительной подложке расположены сквозные соединения, которые соединяют расположенные на внешней контактной стороне внешние контакты с выполненными на контактной поверхности соединительной подложки в виде внутренних контактов контактными площадками, причем расположенные смежно боковой кромке контактные площадки микросхем соединены с внутренними контактами соединительной подложки посредством переплавленного запаса припоя. Технический результат: обеспечение возможности простого изготовления микросхемной сборки. 2 н. и 23 з.п. ф-лы, 7 ил.

Description

Настоящее изобретение относится к микросхемной сборке с соединительной подложкой и несколькими расположенными на соединительной подложке полупроводниковыми подложками, причем расположенные на контактной поверхности полупроводниковой подложки контактные площадки соединены с контактными площадками на контактной поверхности соединительной подложки.
С увеличивающейся миниатюризацией электронных приборов возрастают также требования к плотности упаковки используемых в них электронных модулей. В особой степени это касается модулей памяти или расширений памяти, которые, как правило, собраны из большого числа микросхем памяти, которые находятся в электрическом контакте через общую контактную подложку.
Из DE 19626126 А1 известна показанная схематически на фиг. 1 микросхемная сборка, которая собрана как штабельная укладка в виде многослойной конструкции с чередующимся расположением микросхем 1 и расположенных между ними клеевых слоев 2, которые, с одной стороны, обеспечивают монолитность штабельной сборки, а с другой стороны, делают возможным расположением отдельных микросхем 1 на расстоянии друг от друга. Сбоку от штабельной сборки предусмотрены подложки 3 с контактными проводниками, которые оснащены отдельными токопроводящими дорожками 4, которые делают возможным контактирование контактных площадок 5 микросхем 1 с ограничивающей штабельную сборку вверху и внизу соединительной подложкой 6, соединительные контакты 7 которой служат для внешнего электрического контактирования микросхемной сборки. Для создания электрического контакта между контактными площадками 5 микросхем 1 и токопроводящими дорожками 4 подложки 3 с контактными проводниками предусмотрены паяные соединения 8.
Учитывая сложную конструкцию показанной на фиг. 1 микросхемной сборки, является очевидным, что и изготовление микросхемной сборки является, соответственно, трудоемким с большим числом следующих друг за другом стадий способа, которые делают необходимым использование разных инструментов для изготовления штабельной сборки с расположенными друг над другом и отделенными друг от друга клеевыми слоями 2 микросхемами 1 и для создания паяных соединений 8 между контактными площадками 5 микросхемы 1 и токопроводящими дорожками 4 подложки 3 с контактными проводниками.
Исходя из уровня техники, в основу изобретения положена задача предложить микросхемную сборку, которая является легко изготавливаемой, а также способ, который делает возможным простое изготовление микросхемной сборки.
Эта задача решена микросхемной сборкой с признаками п. 1 формулы изобретения, а также способом изготовления микросхемной сборки с признаками п. 7 формулы изобретения.
У микросхемной сборки согласно изобретению микросхемы боковой кромкой простираются параллельно, а контактной поверхностью - перпендикулярно контактной поверхности соединительной подложки, причем в соединительной подложке расположены сквозные соединения, которые соединяют расположенные на внешней контактной стороне внешние контакты с выполненными на контактной поверхности соединительной подложки в виде внутренних контактов контактными площадками, причем расположенные смежно боковой кромке контактные площадки полупроводниковых подложек через переплавленный запас (депо) припоя соединены с внутренними контактами соединительной подложки. Микросхемная сборка согласно изобретению делает возможным, таким образом, рядовое расположение микросхем, причем микросхемы соединены с соединительной подложкой только на одной боковой кромке.
Предпочтительно, внутренние контакты соединительной подложки и контактные площадки микросхем расположены относительно друг друга так, что они образуют пространственный угол, так что переплавка расположенных только на внутренних контактах соединительной подложки запасов припоя делает возможным смачивание контактных площадок микросхем.
Является предпочтительным, если образованный между внутренними контактами и контактными площадками пространственный угол имеет угол раствора α между 30° и 150°, причем угол раствора α между 60° и 120°, и прежде всего 90°, делает возможным особо компактное выполнение микросхемной сборки.
Если боковые кромки микросхем и контактная поверхность соединительной подложки находятся на расстоянии друг от друга за счет заполняемой щели, то эта заполняемая щель для создания особо устойчивого к действию нагрузки механического соединения между микросхемами и соединительной подложкой может быть заполнена заливочным компаундом.
В предложенном в изобретении способе изготовления микросхемной сборки с соединительной подложкой и несколькими расположенными на соединительной подложке полупроводниковыми подложками, прежде всего микросхемами, причем расположенные на контактной поверхности полупроводниковой подложки контактные площадки соединены с контактными площадками на контактной поверхности соединительной подложки, микросхемы располагают с их боковой кромкой параллельно, а их контактной поверхностью перпендикулярно контактной поверхности соединительной подложки таким образом, что расположенные смежно боковой кромке контактные площадки микросхем соотнесены с образующими внутренние контакты контактными площадками соединительной подложки, которые через выполненные в соединительной подложке сквозные соединения соединены с расположенными на внешней контактной стороне соединительной подложки внешними контактами, и затем происходит соединение внутренних контактов с контактными площадками посредством переплавленного запаса припоя.
Когда для создания соединения между контактными площадками микросхемы и внутренними контактами соединительной подложки происходит размещение запасов припоя на внутренних контактах соединительной подложки, можно отказаться от нанесения припоя на несколько микросхем. Более того, необходимо нанесение запасов припоя только на внутренние контакты соединительной подложки, которая, кроме этого, уже может находиться в подходящем для оснащения микросхемами положении.
Если размещение запасов припоя на внутренних контактах соединительной подложки происходит перед позиционированием полупроводниковых подложек на контактной поверхности соединительной подложки, то нанесение припоя не затрудняется уже установленными микросхемами.
Является особо предпочтительным, когда позиционирование микросхем на контактной поверхности происходит посредством монтажного инструмента так, что микросхемы захватываются монтажным инструментом, ориентируются согласно желаемому положению относительно соединительной подложки и удерживаются в этом положении.
Предпочтительно, микросхемы позиционно удерживаются так, что между боковыми кромками микросхем и контактной поверхностью соединительной подложки образуется заполняемая щель.
Является особо предпочтительным, когда позиционирование микросхем происходит так, что внутренние контакты соединительной подложки и контактные площадки микросхем расположены относительно друг друга так, что между ними образован угол раствора α.
Предпочтительно, удержание микросхем происходит посредством пониженного давления.
Когда происходит переплавка запаса припоя для создания соединения между внутренними контактами соединительной подложки и контактными площадками микросхемы во время позиционирования микросхемы, позиционирование и переплавка могут происходить в общей стадии способа.
Предпочтительно, переплавка запаса припоя происходит посредством энергии лазера так, что воздействие лазерного излучения на запас припоя осуществляется сквозь монтажный инструмент.
Для особо простого выполнения рядового расположения микросхем позиционирование микросхем на контактной поверхности соединительной подложки и соединение контактных площадок микросхем с внутренними контактами соединительной подложки происходит последовательно так, что в направлении монтажа параллельно контактной поверхности соединительной подложки позиционируют одну микросхему за другой и соединяют с соединительной подложкой.
Ниже изобретение будет более подробно разъяснено со ссылкой на рисунки, причем, прежде всего, более подробно будет разъяснен способ изготовления микросхемной сборки согласно изобретению.
Показано на:
Фиг. 1: микросхемная сборка согласно уровню техники,
Фиг. 2: пример выполнения пригодного для изготовления микросхемной сборки монтажного инструмента,
Фиг. 3: изображение в продольном разрезе монтажного инструмента,
Фиг. 4: соединительная подложка микросхемной сборки,
Фиг. 5: позиционирование микросхемы на показанной на фиг. 4 соединительной подложке,
Фиг. 6: продолжающееся в направлении монтажа позиционирование микросхем на соединительной подложке,
Фиг. 7: микросхемная сборка с заливкой.
На фиг. 4-7 показаны следующие друг за другом стадии способа изготовления микросхемной сборки 18, которая для образования корпуса снабжена заливочным компаундом, причем сначала происходит подготовка показанной на фиг. 4 соединительной подложки 12, которая снабжена сквозными соединениями 13 для создания электропроводящего соединения между внутренними контактами 14, которые расположены на контактной поверхности соединительной подложки 12, и внешними контактами 15, которые расположены на стороне внешних контактов соединительной подложки 12.
На фиг. 2 и 3 показан используемый для изготовления представленной на фиг. 7 микросхемной сборки 18 монтажный инструмент 9 в изометрическом изображении. Монтажный инструмент 9 на конце канала имеет оконное отверстие 10 с позиционирующей рамкой 11, которая, как показано на фиг. 3, делает возможным точное позиционирование микросхемы 1 в оконном отверстии 10. Канал монтажного инструмента 9 делает возможным как приложение пониженного давления U к помещенной в позиционирующую рамку 11 микросхеме 1, так и воздействие лазерным излучением L на микросхему 1. Пониженное давление U делает возможным фиксированное удержание микросхемы 1 на позиционирующей рамке 11. Воздействие лазерным излучением L на микросхему 1 делает возможным определенное нагревание кремниевого корпуса микросхемы 1 и, таким образом, расположенных на контактной поверхности микросхемы 1 контактных площадок 5.
Как показано на фиг. 4, внутренние контакты 14 соединительной подложки 12 для подготовки к последующему контактированию с контактными площадками 5 микросхемы 1 снабжены запасом 16 припоя.
Затем проводится, как показано на фиг. 5 и 6, начиная с расположенной на краю соединительной подложки 12 микросхемы 1, последовательное контактирование отдельных микросхем 1, причем монтажным инструментом 9 посредством пониженного давления захватывается каждая отдельная микросхема 1 и ориентируется согласно ее желательного положения относительно соединительной подложки 12 так, что внутренние контакты 14 и контактные площадки 5 расположены относительно друг друга так, что они образуют пространственные углы, причем в данном случае образованный между внутренними контактами 14 и контактными площадками 5 угол раствора α образуется равным 90°. В этом относительном положении происходит, по меньшей мере, частичное расплавление запаса 16 припоя посредством излучающего лазерное излучение L источника энергии, так что после кратковременного расплавления происходит быстрое затвердевание выполненного из запаса 16 припоя паяного соединения 8.
Затем, как показано на фиг. 6, для выполнения рядового расположения микросхем 1 посредством монтажного инструмента 9 друг за другом последовательно позиционируются и контактируются дополнительные микросхемы 1. При этом микросхемы 1 позиционируются так, что между боковой кромкой 21 микросхем и контактной поверхностью соединительной подложки 12 образуется заполняемая щель 20, которая, как понятно из фиг. 7, после окончательного изготовления ряда из микросхем 1 заполняется заливочным компаундом 17.
Монтажный инструмент 9 делает возможным, таким образом, как определенное позиционирование микросхем 1 на соединительной подложке 12, так и расплавление запаса 16 припоя для создания паяного соединения 8 между внутренними контактами 14 соединительной подложки 12 и контактными площадками 5 микросхем 1. За счет этого происходит размещение микросхем 1 на соединительной подложке 12 и создание электропроводящего соединения путем расплавления запаса 16 припоя для образования паяного соединения 8 в одной общей стадии процесса, а не последовательно посредством двух разных инструментов, как это имеет место в случае описанного со ссылкой на фиг. 1 уровня техники.
Как показано на фиг. 6, все микросхемы 1 одна за другой располагаются на соединительной подложке 12 и электропроводяще соединяются с соединительной подложкой 12, причем микросхемы 1 после произошедшего расплавления запаса 16 припоя до повторного затвердевания паяного соединения в виде паяного соединения 8 удерживаются монтажным инструментом 9, так что для фиксации относительного расположения микросхем 1 не требуются расположенные между отдельными микросхемами 1 клеевые слои 2, как это имеет место в случае показанного на фиг. 1 уровня техники.
После окончательного оснащения соединительной подложки 12 желаемым количеством микросхем 1 теперь, как показано на фиг. 7, посредством заливочного компаунда 17, который наносится на соединительную подложку 12, может быть создано герметично закрытое, экранированное от внешних воздействий соединение микросхем 1 с соединительной подложкой 12.

Claims (25)

1. Микросхемная сборка (18) с соединительной подложкой (12) и несколькими расположенными на соединительной подложке полупроводниковыми подложками, прежде всего микросхемами (1), причем расположенные на контактной поверхности микросхем контактные площадки (5) соединены с контактными площадками на соединительной подложке, отличающаяся тем, что микросхемы боковой кромкой простираются параллельно, а контактной поверхностью - перпендикулярно контактной поверхности соединительной подложки, причем в соединительной подложке расположены сквозные соединения (13), которые соединяют расположенные на внешней контактной стороне внешние контакты (15) с выполненными на контактной поверхности соединительной подложки в виде внутренних контактов (14) контактными площадками, причем расположенные смежно боковой кромке контактные площадки микросхем соединены с внутренними контактами соединительной подложки посредством переплавленного запаса (16) припоя.
2. Микросхемная сборка по п. 1, отличающаяся тем, что внутренние контакты (14) соединительной подложки (12) и контактные площадки (5) микросхем (1) расположены относительно друг друга так, что они образуют пространственный угол.
3. Микросхемная сборка по п. 2, отличающаяся тем, что образованные между внутренними контактами (14) и контактными площадками (5) пространственные углы имеют угол раствора α между 30° и 150°.
4. Микросхемная сборка по п. 3, отличающаяся тем, что угол раствора α составляет между 60° и 120°.
5. Микросхемная сборка по п. 4, отличающаяся тем, что угол раствора α составляет 90°.
6. Микросхемная сборка по одному из предшествующих пунктов, отличающаяся тем, что боковые кромки микросхем (1) и контактная поверхность соединительной подложки (12) находятся на расстоянии друг от друга за счет заполняемой щели (20).
7. Способ изготовления микросхемной сборки (18) с соединительной подложкой (12) и несколькими расположенными на соединительной подложке полупроводниковыми подложками, прежде всего микросхемами (1), причем расположенные на контактной поверхности микросхем контактные площадки (5) соединены с контактными площадками на контактной поверхности соединительной подложки, отличающийся тем, что микросхемы позиционируют боковой кромкой (21) параллельно, а контактной поверхностью - перпендикулярно контактной поверхности соединительной подложки таким образом, что расположенные смежно боковой кромке контактные площадки микросхем соотнесены с образующими внутренние контакты (14) контактными площадками соединительной подложки, которые через выполненные в соединительной подложке сквозные соединения (13) соединены с расположенными на внешней контактной стороне соединительной подложки внешними контактами (15), и затем происходит соединение внутренних контактов с контактными площадками посредством переплавленного запаса (16) припоя.
8. Способ по п. 7, отличающийся тем, что перед созданием соединения между контактными площадками (5) микросхемы (1) и внутренними контактами (14) соединительной подложки (12) происходит размещение запасов (16) припоя на внутренних контактах соединительной подложки.
9. Способ по п. 8, отличающийся тем, что размещение запасов (16) припоя на внутренних контактах (14) соединительной подложки (12) происходит перед позиционированием микросхем (1) на контактной поверхности соединительной подложки.
10. Способ по одному из пп. 7-9, отличающийся тем, что позиционирование микросхем (1) на контактной поверхности соединительной подложки (12) посредством монтажного инструмента (9) происходит таким образом, что микросхемы захватываются монтажным инструментом, ориентируются согласно желаемому положения относительно соединительной подложки и удерживаются в этом положении.
11. Способ по п. 10, отличающийся тем, что микросхемы (1) позиционно удерживают таким образом, что между боковыми кромками (21) микросхем и контактной поверхностью соединительной подложки (12) образуется заполняемая щель (20).
12. Способ по одному из пп. 7-9 или 11, отличающийся тем, что позиционирование микросхем (1) происходит так, что внутренние контакты (14) соединительной подложки (12) и контактные площадки (5) микросхем (1) расположены относительно друг друга так, что между ними образован угол раствора α.
13. Способ по п. 10, отличающийся тем, что позиционирование микросхем (1) происходит так, что внутренние контакты (14) соединительной подложки (12) и контактные площадки (5) микросхем (1) расположены относительно друг друга так, что между ними образован угол раствора α.
14. Способ по п. 10, отличающийся тем, что удержание микросхем (1) происходит посредством пониженного давления.
15. Способ по п. 11 или 13, отличающийся тем, что удержание микросхем (1) происходит посредством пониженного давления.
16. Способ по п. 12, отличающийся тем, что удержание микросхем (1) происходит посредством пониженного давления.
17. Способ по одному из пп. 7-9, 11, 13, 14, 16, отличающийся тем, что переплавка запаса (16) припоя для создания паяного соединения (8) между внутренними контактами (14) соединительной подложки (12) и контактными площадками (5) микросхемы (1) происходит во время позиционирования микросхемы.
18. Способ по п. 10, отличающийся тем, что переплавка запаса (16) припоя для создания паяного соединения (8) между внутренними контактами (14) соединительной подложки (12) и контактными площадками (5) микросхемы (1) происходит во время позиционирования микросхемы.
19. Способ по одному из пп. 7-9, 11, 13, 14, 16, 18, отличающийся тем, что переплавка запаса (16) припоя происходит посредством энергии лазера.
20. Способ по п. 10, отличающийся тем, что переплавка запаса (16) припоя происходит посредством энергии лазера.
21. Способ по п. 17, отличающийся тем, что переплавка запаса (16) припоя происходит посредством энергии лазера.
22. Способ по п. 19, отличающийся тем, что воздействие лазерного излучения на запас (16) припоя происходит сквозь монтажный инструмент (9).
23. Способ по п. 20 или 21, отличающийся тем, что воздействие лазерного излучения на запас (16) припоя происходит сквозь монтажный инструмент (9).
24. Способ по одному из пп. 7-9, 11, 13, 14, 16, 18, 20-22, отличающийся тем, что позиционирование микросхем (1) на контактной поверхности соединительной подложки (12) и соединение контактных площадок (5) микросхем с внутренними контактами (14) соединительной подложки (12) происходит последовательно так, что в направлении монтажа параллельно контактной поверхности соединительной подложки позиционируют одну микросхему за другой и соединяют с соединительной подложкой.
25. Способ по п. 10, отличающийся тем, что позиционирование микросхем (1) на контактной поверхности соединительной подложки (12) и соединение контактных площадок (5) микросхем с внутренними контактами (14) соединительной подложки (12) происходит последовательно так, что в направлении монтажа параллельно контактной поверхности соединительной подложки позиционируют одну микросхему за другой и соединяют с соединительной подложкой.
RU2015134401A 2013-01-31 2014-01-22 Микросхемная сборка и способ изготовления микросхемной сборки RU2635852C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013001642.8 2013-01-31
DE102013001642 2013-01-31
PCT/EP2014/051194 WO2014118044A2 (de) 2013-01-31 2014-01-22 Chipanordnung und verfahren zur herstellung einer chipanordnung

Publications (2)

Publication Number Publication Date
RU2015134401A RU2015134401A (ru) 2017-03-06
RU2635852C2 true RU2635852C2 (ru) 2017-11-16

Family

ID=50101868

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015134401A RU2635852C2 (ru) 2013-01-31 2014-01-22 Микросхемная сборка и способ изготовления микросхемной сборки

Country Status (8)

Country Link
US (1) US9685423B2 (ru)
EP (1) EP2951861B1 (ru)
JP (1) JP6263554B2 (ru)
KR (1) KR101845143B1 (ru)
CN (1) CN104981900B (ru)
RU (1) RU2635852C2 (ru)
TW (1) TWI539536B (ru)
WO (1) WO2014118044A2 (ru)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10040140B2 (en) * 2014-12-29 2018-08-07 Sae Magnetics (H.K.) Ltd. Nozzle for connecting or disconnecting solder joints between head bonding pads in a hard disk drive, and laser soldering or reflowing tool with the same
DE102015114129A1 (de) 2015-08-26 2017-03-02 Pac Tech - Packaging Technologies Gmbh Vorrichtung zur Entfernung eines Prüfkontakts einer Prüfkontaktanordnung
TWI765122B (zh) * 2016-08-18 2022-05-21 日商鎧俠股份有限公司 半導體裝置
US20190187179A1 (en) * 2017-12-15 2019-06-20 International Business Machines Corporation Portable Electrical Testing Device with Electrical Probe and Laser Soldering Device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US5592364A (en) * 1995-01-24 1997-01-07 Staktek Corporation High density integrated circuit module with complex electrical interconnect rails
US5602420A (en) * 1992-09-07 1997-02-11 Hitachi, Ltd. Stacked high mounting density semiconductor devices
DE19626126A1 (de) * 1996-06-28 1998-01-02 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US6188127B1 (en) * 1995-02-24 2001-02-13 Nec Corporation Semiconductor packing stack module and method of producing the same
WO2007056997A1 (de) * 2005-11-18 2007-05-24 Pac Tech - Packaging Technologies Gmbh Verfahren zur herstellung einer kontaktanordnung zwischen einem mikroelektronischen bauelement und einem trägersubstrat sowie eine mit dem verfahren hergestellte bauteileinheit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
JPS62293750A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 配線板およびその製造方法
JP3164391B2 (ja) 1991-01-14 2001-05-08 テキサス インスツルメンツ インコーポレイテツド 垂直リードオンチップパッケージ
JP2876789B2 (ja) * 1991-01-16 1999-03-31 富士通株式会社 半導体モジュール
US5113314A (en) * 1991-01-24 1992-05-12 Hewlett-Packard Company High-speed, high-density chip mounting
US5327327A (en) * 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
US5828031A (en) * 1996-06-27 1998-10-27 International Business Machines Corporation Head transducer to suspension lead termination by solder ball place/reflow
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6147411A (en) 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
US6784372B1 (en) * 2000-05-26 2004-08-31 Albert T. Yuen Orthogonal electrical connection using a ball edge array
DE102008051853B4 (de) * 2008-10-17 2010-07-15 Pac Tech-Packaging Technologies Gmbh Vorrichtung zur Platzierung und Kontaktierung von Prüfkontakten
KR20110107125A (ko) * 2010-03-24 2011-09-30 주식회사 하이닉스반도체 반도체 패키지
US8870051B2 (en) * 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US5602420A (en) * 1992-09-07 1997-02-11 Hitachi, Ltd. Stacked high mounting density semiconductor devices
US5592364A (en) * 1995-01-24 1997-01-07 Staktek Corporation High density integrated circuit module with complex electrical interconnect rails
US6188127B1 (en) * 1995-02-24 2001-02-13 Nec Corporation Semiconductor packing stack module and method of producing the same
DE19626126A1 (de) * 1996-06-28 1998-01-02 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
WO2007056997A1 (de) * 2005-11-18 2007-05-24 Pac Tech - Packaging Technologies Gmbh Verfahren zur herstellung einer kontaktanordnung zwischen einem mikroelektronischen bauelement und einem trägersubstrat sowie eine mit dem verfahren hergestellte bauteileinheit

Also Published As

Publication number Publication date
CN104981900B (zh) 2018-02-23
EP2951861A2 (de) 2015-12-09
KR101845143B1 (ko) 2018-05-18
JP6263554B2 (ja) 2018-01-17
KR20150115755A (ko) 2015-10-14
WO2014118044A2 (de) 2014-08-07
WO2014118044A9 (de) 2014-12-04
JP2016507899A (ja) 2016-03-10
TWI539536B (zh) 2016-06-21
US20150364446A1 (en) 2015-12-17
EP2951861B1 (de) 2020-10-28
US9685423B2 (en) 2017-06-20
RU2015134401A (ru) 2017-03-06
TW201438120A (zh) 2014-10-01
CN104981900A (zh) 2015-10-14
WO2014118044A3 (de) 2014-10-02

Similar Documents

Publication Publication Date Title
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
US9472483B2 (en) Integrated circuit cooling apparatus
US8441121B2 (en) Package carrier and manufacturing method thereof
KR101895021B1 (ko) 상호접속 구성요소의 제조 방법
CN111357102A (zh) 用于多芯片模块的非嵌入式硅桥芯片
CN102956594A (zh) 带有引线框连接的功率覆盖结构
CN102347282B (zh) 包括无源组件电容器的半导体器件及制造方法
WO2017222918A1 (en) Chip package assembly having conformal lid
CN105720033A (zh) 具有预先施加的填充材料的引线框封装体
US9184112B1 (en) Cooling apparatus for an integrated circuit
RU2635852C2 (ru) Микросхемная сборка и способ изготовления микросхемной сборки
TW201533869A (zh) 半導體元件及其製作方法
US11367709B2 (en) Semiconductor chip stack arrangement and semiconductor chip for producing such a semiconductor chip stack arrangement
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US9508677B2 (en) Chip package assembly and manufacturing method thereof
CN105655304A (zh) 电子封装件及其制法
CN111052366A (zh) 具有保护机制的半导体装置及其相关系统、装置及方法
CN112368830A (zh) 电力组件、功率模块、用于制造功率模块和电力组件的方法
TW200729367A (en) Method of fabricating integrated circuit device with three-dimensional stacked structure
US20190037707A1 (en) Printed circuit board with edge soldering for high-density packages and assemblies
DK177868B1 (en) Contact mechansim for electrical substrates
CN112992776A (zh) 封装方法、封装结构及封装模块
CN107305849A (zh) 封装结构及其制作方法
JP6511947B2 (ja) 高周波モジュール
CN106024738A (zh) 具有倾斜侧壁的半导体器件及相关方法