[go: up one dir, main page]

RU2678153C2 - Neuron circuit - Google Patents

Neuron circuit Download PDF

Info

Publication number
RU2678153C2
RU2678153C2 RU2017120077A RU2017120077A RU2678153C2 RU 2678153 C2 RU2678153 C2 RU 2678153C2 RU 2017120077 A RU2017120077 A RU 2017120077A RU 2017120077 A RU2017120077 A RU 2017120077A RU 2678153 C2 RU2678153 C2 RU 2678153C2
Authority
RU
Russia
Prior art keywords
current
transistor
voltage
implemented
neuron
Prior art date
Application number
RU2017120077A
Other languages
Russian (ru)
Other versions
RU2017120077A (en
RU2017120077A3 (en
Inventor
Владимир Александрович Сколота
Ирина Анатольевна Белова
Мирослав Владимирович Мартинович
Original Assignee
Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Образования "Новосибирский Государственный Технический Университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Образования "Новосибирский Государственный Технический Университет" filed Critical Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Образования "Новосибирский Государственный Технический Университет"
Priority to RU2017120077A priority Critical patent/RU2678153C2/en
Publication of RU2017120077A publication Critical patent/RU2017120077A/en
Publication of RU2017120077A3 publication Critical patent/RU2017120077A3/ru
Application granted granted Critical
Publication of RU2678153C2 publication Critical patent/RU2678153C2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

FIELD: computer systems.SUBSTANCE: invention relates to computer systems based on biological models, and can be used in the development of a hardware implementation of a neural network. Device contains at least one synapse and one neuron body, and the synapse contains a non-linear element converting voltage into current, implemented on one transistor, a current converter implemented on one transistor for a positive conversion factor and one transistor for a negative conversion factor and acting as a controlled weighting factor, converting the current from the voltage converter into the current, and the neuron body contains a current mirror for negative conversion factors, the input of which receives the current from the current transducer with a negative conversion factor, implemented on two transistors, and the element converting current into voltage, implemented on a current mirror, to the input of which current is supplied from a current converter with a positive conversion coefficient, as well as a current mirror for negative conversion factors, performed on two transistors, and a transistor that converts the current from the current mirror to voltage.EFFECT: technical result is the implementation of a neuron circuit with a neuron body, providing a wider working zone of the output pair of transistors.1 cl, 1 dwg

Description

Предлагаемое изобретение относится к Компьютерным системам, основанным на биологических моделях, и может быть использовано при разработке аппаратной реализации нейронной сети.The present invention relates to computer systems based on biological models, and can be used in the development of hardware implementation of a neural network.

Известна схема нейрона US 3476954, G06G 7/12, H03K 19/08, 19/12 4.11.1969, включающая операционный усилитель и симулирующую переходную характеристику биологического нейрона. Однако указанное устройство имеет значительные размеры за счет наличия в нем операционного усилителя и большого количества резисторов.The known neuron circuit US 3476954, G06G 7/12, H03K 19/08, 19/12 11/4/1969, including an operational amplifier and simulating a transition characteristic of a biological neuron. However, this device has a significant size due to the presence in it of an operational amplifier and a large number of resistors.

Кроме того, известна схема нейрона US 20020167332 A1, H03K 19/23, 14.11.2002, являющаяся прототипом предлагаемого изобретения, содержит синапс, выполненный на 3 транзисторах, один из которых контролируется с помощью взвешенного ввода, и тело нейрона, соединенное с указанным синапсом, состоящее из 5 транзисторов и включающее в себя токовое зеркало, схему суммирования и схему инвертора.In addition, the known circuit of the neuron US 20020167332 A1, H03K 19/23, 11/14/2002, which is the prototype of the present invention, contains a synapse made on 3 transistors, one of which is controlled by a weighted input, and the body of the neuron connected to the specified synapse, consisting of 5 transistors and including a current mirror, a summation circuit and an inverter circuit.

Однако, указанная схема тела нейрона не обеспечивает достаточно широкую рабочую зону выходной пары транзисторов.However, the specified circuit of the body of the neuron does not provide a sufficiently wide working area of the output pair of transistors.

Задачей (техническим результатом) предлагаемого изобретения является реализация схемы нейрона, с телом нейрона, обеспечивающим более широкую рабочую зону выходной пары транзисторов.The objective (technical result) of the present invention is the implementation of a neuron circuit with a neuron body providing a wider working area of the output pair of transistors.

Поставленная задача достигается тем что, схема нейрона содержит по меньшей мере один синапс и одно тело нейрона, отличающаяся тем, что синапс содержит нелинейный элемент преобразования напряжения в ток, реализованный на одном транзисторе, преобразователь тока, реализованный на одном транзисторе для положительного коэффициента преобразования и одном транзисторе для отрицательного коэффициента преобразования, и выполняющий роль управляемого весового коэффициента, преобразующего ток, поступающий от преобразователя напряжения в ток, а тело нейрона содержит токовое зеркало для отрицательных коэффициентов преобразования, на вход которого поступает ток от преобразователя тока с отрицательным коэффициентом преобразования, реализованное на двух транзисторах, и элемент преобразования тока в напряжение, реализованный на токовом зеркале, на вход которого поступает ток от преобразователя тока с положительным коэффициентом преобразования а также токового зеркала для отрицательных коэффициентов преобразования, выполненном на двух транзисторах, и транзисторе, преобразующем ток от токового зеркала в напряжение.The task is achieved in that the neuron circuit contains at least one synapse and one neuron body, characterized in that the synapse contains a nonlinear element for converting voltage to current, implemented on one transistor, a current converter, implemented on one transistor for a positive conversion coefficient and one a transistor for a negative conversion coefficient, and acting as a controlled weight coefficient that converts the current coming from the voltage to current converter, and the neuron’s body contains a current mirror for negative conversion coefficients, the input of which receives current from a current transducer with a negative conversion coefficient, implemented on two transistors, and an element for converting current to voltage, implemented on a current mirror, to the input of which current is supplied from a current transformer with positive conversion coefficient as well as current mirror for negative conversion coefficients performed on two transistors, and a transistor, transforming Am current from current mirror to voltage.

На чертеже приведена принципиальная схема нейрона.The drawing shows a schematic diagram of a neuron.

Схема нейрона включает в себя по меньшей мере один синапс 1 и тело нейрона 2. Синапс содержит инвертор тока, образованный транзистором 3, а также преобразователь тока, образованный транзистором 4 для отрицательного коэффициента преобразования и транзистором 5 для положительного коэффициента преобразования. Блок синапсов 1 включает в себя три транзистора n-типа 3-5. Стоки транзисторов 4 и 5 подключены к входам 6, 7, соответственно. Входы 6, 7 предназначены для подключения непоказанных на рисунке синапсов, если всего синапсов более одного. Затворы транзисторов 4 и 5 соединены с входами 8 и 9, соответственно. Истоки транзисторов 4, 5 соединены со стоком транзистора 3. Затвор транзистора 3 соединен со входом 10, и исток транзистора 3 соединен с землей.The neuron circuit includes at least one synapse 1 and the body of neuron 2. The synapse contains a current inverter formed by a transistor 3, as well as a current transformer formed by a transistor 4 for a negative transform coefficient and a transistor 5 for a positive transform coefficient. The synapse block 1 includes three n-type transistors 3-5. The drains of transistors 4 and 5 are connected to inputs 6, 7, respectively. Inputs 6, 7 are intended for connecting synapses not shown in the figure, if there are more than one synapse. The gates of transistors 4 and 5 are connected to inputs 8 and 9, respectively. The sources of transistors 4, 5 are connected to the drain of transistor 3. The gate of transistor 3 is connected to input 10, and the source of transistor 3 is connected to ground.

Блок-схема тела нейрона 2 включает в себя токовое зеркало, а также преобразователь тока в напряжение, образованный токовым зеркалом и транзистором. Схема токового зеркала включает в себя два транзистора р-типа 11 и 12. Сток транзистора 11 и затворы транзисторов 11 и 12 соединены со входом 6. Сток транзистора 12 соединен со входом 7.The block diagram of the body of neuron 2 includes a current mirror, as well as a current to voltage converter formed by a current mirror and a transistor. The current mirror circuit includes two p-type transistors 11 and 12. The drain of the transistor 11 and the gates of the transistors 11 and 12 are connected to the input 6. The drain of the transistor 12 is connected to the input 7.

Преобразователь тока в напряжение, образован токовым зеркалом на транзисторах р-типа 13 и 14, и транзистором 15. Затворы транзисторов 13 и 14 соединены со стоком транзистора 12 и входом 7. Сток транзистора 15 соединен со стоком транзистора 14 и с выходом 16. Затвор транзистора 15 соединен с истоками транзисторов 13, 14. Исток транзистора 15 соединен с землей.The current to voltage converter is formed by a current mirror on p-type transistors 13 and 14, and a transistor 15. The gates of the transistors 13 and 14 are connected to the drain of the transistor 12 and input 7. The drain of the transistor 15 is connected to the drain of the transistor 14 and to the output 16. The gate of the transistor 15 is connected to the sources of transistors 13, 14. The source of transistor 15 is connected to ground.

Схема нейрона работает следующим образом: входное напряжение поступает на вход 10 синапса 1, т.к. вход 10 соединен со входом транзистора 3, следовательно, входное напряжение поступает на вход преобразователя напряжения в ток 3, полученные токи поступают на преобразователи тока 4 и 5, где преобразуются в соответствии с поданными на преобразователи тока напряжениями управления весовыми коэффициентами. На вход синапса 9 поступает напряжение управления положительным весовым коэффициентом, и на вход 8 поступает напряжение управления отрицательным весовым коэффициентом. После этого токи от преобразователей с отрицательным коэффициентом преобразования разных синапсов (если в схеме несколько синапсов) суммируются между собой и поступают на токовое зеркало 11-12. Токи от преобразователей с положительным коэффициентом преобразования суммируются между собой, из них вычитаются ток от токового зеркала. Результирующий ток поступает на вход преобразователя тока в напряжение 13-15, где преобразуется в выходное напряжение. Это напряжение поступает на выход 16. Синапсы и тело нейрона имеют нелинейный коэффициент преобразования.The neuron circuit works as follows: the input voltage is supplied to input 10 of synapse 1, because the input 10 is connected to the input of the transistor 3, therefore, the input voltage is supplied to the input of the voltage converter into current 3, the received currents are fed to the current converters 4 and 5, where they are converted in accordance with the weighting control voltages supplied to the current converters. At the input of synapse 9, a positive weighting control voltage is supplied, and a negative weighting control voltage is supplied to input 8. After that, the currents from the converters with a negative conversion coefficient of different synapses (if there are several synapses in the circuit) are added together and fed to the current mirror 11-12. The currents from the converters with a positive conversion coefficient are added together, the current from the current mirror is subtracted from them. The resulting current is fed to the input of the current transducer into a voltage of 13-15, where it is converted into an output voltage. This voltage goes to output 16. The synapses and the body of the neuron have a nonlinear conversion coefficient.

Техническим результатом является реализация схемы нейрона, с телом нейрона, обеспечивающим более широкую рабочую зону выходной пары транзисторов за счет использования преобразователя тока в напряжение, выполненного на токовом зеркале и транзисторе.The technical result is the implementation of a neuron circuit with a neuron body providing a wider working area of the output pair of transistors due to the use of a current to voltage converter made on a current mirror and a transistor.

Claims (1)

Схема нейрона, содержащая по меньшей мере один синапс и одно тело нейрона, отличающаяся тем, что синапс содержит нелинейный элемент преобразования напряжения в ток, реализованный на одном транзисторе, преобразователь тока, реализованный на одном транзисторе для положительного коэффициента преобразования и одном транзисторе для отрицательного коэффициента преобразования и выполняющий роль управляемого весового коэффициента, преобразующего ток, поступающий от преобразователя напряжения в ток, а тело нейрона содержит токовое зеркало для отрицательных коэффициентов преобразования, на вход которого поступает ток от преобразователя тока с отрицательным коэффициентом преобразования, реализованное на двух транзисторах, и элемент преобразования тока в напряжение, реализованный на токовом зеркале, на вход которого поступает ток от преобразователя тока с положительным коэффициентом преобразования, а также токового зеркала для отрицательных коэффициентов преобразования, выполненном на двух транзисторах, и транзисторе, преобразующем ток от токового зеркала в напряжение.A neuron circuit containing at least one synapse and one neuron body, characterized in that the synapse contains a non-linear voltage to current conversion element implemented on one transistor, a current converter implemented on one transistor for a positive conversion coefficient and one transistor for a negative conversion coefficient and playing the role of a controlled weight coefficient that converts the current coming from the voltage to current converter, and the body of the neuron contains a current mirror For negative conversion coefficients, the input of which receives current from a current transducer with a negative conversion coefficient, implemented on two transistors, and an element for converting current to voltage, implemented on a current mirror, whose input receives current from a current transducer with a positive conversion coefficient, and a current mirror for negative conversion coefficients performed on two transistors, and a transistor that converts current from a current mirror to voltage .
RU2017120077A 2017-06-07 2017-06-07 Neuron circuit RU2678153C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017120077A RU2678153C2 (en) 2017-06-07 2017-06-07 Neuron circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017120077A RU2678153C2 (en) 2017-06-07 2017-06-07 Neuron circuit

Publications (3)

Publication Number Publication Date
RU2017120077A RU2017120077A (en) 2018-12-07
RU2017120077A3 RU2017120077A3 (en) 2018-12-07
RU2678153C2 true RU2678153C2 (en) 2019-01-23

Family

ID=64576947

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017120077A RU2678153C2 (en) 2017-06-07 2017-06-07 Neuron circuit

Country Status (1)

Country Link
RU (1) RU2678153C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2796649C2 (en) * 2020-06-25 2023-05-29 ПолиН Текнолоджи Лимитед Analogue hardware implementation of neural networks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU943765A1 (en) * 1980-06-04 1982-07-15 За витель Controlled neuron model
JPH0668287A (en) * 1992-08-18 1994-03-11 Sony Corp New circuit
US20020167332A1 (en) * 2001-04-26 2002-11-14 International Business Machines Corporation Neuron circuit
US6809558B1 (en) * 2003-05-29 2004-10-26 Winbond Electronics Corporation Push-pull output neuron circuit
RU170159U1 (en) * 2016-03-02 2017-04-17 Владимир Александрович Сколота Hardware implementation of an artificial neuron

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU943765A1 (en) * 1980-06-04 1982-07-15 За витель Controlled neuron model
JPH0668287A (en) * 1992-08-18 1994-03-11 Sony Corp New circuit
US20020167332A1 (en) * 2001-04-26 2002-11-14 International Business Machines Corporation Neuron circuit
US6809558B1 (en) * 2003-05-29 2004-10-26 Winbond Electronics Corporation Push-pull output neuron circuit
RU170159U1 (en) * 2016-03-02 2017-04-17 Владимир Александрович Сколота Hardware implementation of an artificial neuron

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2796649C2 (en) * 2020-06-25 2023-05-29 ПолиН Текнолоджи Лимитед Analogue hardware implementation of neural networks

Also Published As

Publication number Publication date
RU2017120077A (en) 2018-12-07
RU2017120077A3 (en) 2018-12-07

Similar Documents

Publication Publication Date Title
CN106815636B (en) A memristor-based neuron circuit
CN108880529B (en) Pulse neuron circuit based on tunneling field effect transistor
US20110106742A1 (en) Neuromorphic computer
JP2021047530A (en) Processing apparatus and inference system
EP3259735B1 (en) Spike domain convolution circuit
US20210216856A1 (en) Switched artificial synapse
Shamsi et al. Hyperbolic tangent passive resistive-type neuron
Khateb et al. 1 V rectifier based on bulk-driven quasi-floating-gate differential difference amplifiers
RU2678153C2 (en) Neuron circuit
WO2008152908A1 (en) Resistive element, neuron element, and neural network information processing apparatus
KR102144361B1 (en) Retina neuron circuit
KR20220107808A (en) A mixed-signal binarized neural network circuit device
Weber et al. Amplifier-based MOS analog neural network implementation and weights optimization
RU170159U1 (en) Hardware implementation of an artificial neuron
Ibrayev et al. Memristive operational amplifiers
Cai et al. Circuit Design of Piecewise Linear Activation Function for Memristive Neural Networks
DŁugosz et al. Łukasiewicz fuzzy logic networks and their ultra low power hardware implementation
Hamilton et al. Silicon implementation of the generalized integrate-and-fire neuron model
CN114139692A (en) CMOS artificial neuron functional circuit based on analog state framework
Song et al. Analog neural network building blocks based on current mode subthreshold operation
Archana et al. Design of CMOS current mode and voltage mode Winner Take all circuit on 180nm technology
Baxevanakis et al. Accurate harmonic distortion estimation in cmos circuits using a cross-product g m-stage modeling
Keles et al. Pattern recognition using N-input neuron circuits based on floating gate MOS transistors
Shah et al. Investigation of Adders for Retinal Neuromorphic Circuits
Shah et al. Dependency of spiking behaviors of an integrate-and-fire neuron circuit on shunt capacitor