RU2520426C1 - Method and scheme for threshold voltage loss reduction and stabilisation of mos transistors at ic - Google Patents
Method and scheme for threshold voltage loss reduction and stabilisation of mos transistors at ic Download PDFInfo
- Publication number
- RU2520426C1 RU2520426C1 RU2013101711/08A RU2013101711A RU2520426C1 RU 2520426 C1 RU2520426 C1 RU 2520426C1 RU 2013101711/08 A RU2013101711/08 A RU 2013101711/08A RU 2013101711 A RU2013101711 A RU 2013101711A RU 2520426 C1 RU2520426 C1 RU 2520426C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- substrate
- voltage
- mos transistors
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000006641 stabilisation Effects 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 230000002441 reversible effect Effects 0.000 claims abstract description 77
- 230000000087 stabilizing effect Effects 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000011105 stabilization Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- LPXPTNMVRIOKMN-UHFFFAOYSA-M sodium nitrite Substances [Na+].[O-]N=O LPXPTNMVRIOKMN-UHFFFAOYSA-M 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Группа изобретений относится к электронике и может быть использована в субмикронных МОП интегральных схемах (ИС) обработки сигналов.The group of inventions relates to electronics and can be used in submicron MOS integrated circuits (ICs) of signal processing.
Современные субмикронные КМОП технологии ИС характеризуются пониженными пороговыми напряжениями и повышенным уровнем утечек сток-исток. Проблему утечек усугубляет разброс пороговых напряжений МОП транзисторов (Vth) из-за девиации параметров технологического процесса при изготовлении ИС, а также дрейфа пороговых напряжений в процессе эксплуатации ИС при изменениях температуры и воздействиях, приводящих к генерации заряда в окисле. Повышенные значения пороговых напряжений приводят к снижению быстродействия схем, а пониженные - к повышеным утечкам сток-исток. Для аналоговых ИС разброс пороговых напряжений и их изменение в процессе эксплуатации может приводить к деградации точностных параметров и нарушениям функционирования ИС еще задолго до проявления проблемы токов утечки, поэтому одним из важнейших направлений повышения надежности аналоговых схем является стабилизация пороговых напряжений, то есть компенсация технологического разброса и дрейфа пороговых напряжений при эксплуатации ИС.Modern submicron CMOS IC technologies are characterized by lower threshold voltages and increased drain-source leakage. The leakage problem is exacerbated by the spread of threshold voltages of MOS transistors (Vth) due to deviation of the process parameters in the manufacture of ICs, as well as drift of threshold voltages during the operation of ICs with temperature changes and influences leading to charge generation in the oxide. Higher threshold voltage values lead to lower circuit speed, and lower thresholds lead to higher drain-source leaks. For analog ICs, the spread of threshold voltages and their change during operation can lead to degradation of accuracy parameters and disturbances in the functioning of the IC long before the leakage current problem appears, therefore, one of the most important ways to increase the reliability of analog circuits is to stabilize threshold voltages, i.e., compensate for the technological spread and threshold voltage drift during IP operation.
Цель изобретения - уменьшение тока утечки сток-исток субмикронных МОП транзисторов, а также стабилизация пороговых напряжений в МОП ИС.The purpose of the invention is to reduce the leakage current of the drain-source of submicron MOS transistors, as well as the stabilization of threshold voltages in the MOS IC.
Известно, что обратное смещение подложки относительно истоков повышает пороговое напряжение МОП транзисторов и, тем самым, уменьшает ток утечки сток-исток, см. например, С. Зи «Физика полупроводниковых приборов», Москва, изд-во «Мир», 1984 г., т.2, стр.18-19. Также обратное смещение подложки уменьшает ток утечки сток-исток МОП транзисторов в подпороговой области, резко уменьшая так называемое характерное напряжение затвор-исток S, требующееся для уменьшения на порядок тока утечки сток-исток в подпороговой области (С. Зи «Физика полупроводниковых приборов», Москва, изд-во «Мир», 1984 г., т.2, стр.23).It is known that the reverse bias of the substrate relative to the sources increases the threshold voltage of MOS transistors and, thereby, reduces the drain-source leakage current, see, for example, S. Zi, Physics of Semiconductor Devices, Moscow, Mir, 1984. , vol. 2, pp. 18-19. The reverse bias of the substrate also reduces the drain-source leakage current of MOS transistors in the subthreshold region, drastically reducing the so-called characteristic gate-source voltage S, which is required to reduce the drain-source leakage current in the subthreshold region by an order of magnitude (S. Zi “Physics of Semiconductor Devices”, Moscow, Mir Publishing House, 1984, v. 2, p. 23).
Известны схемы, формирующие обратное смещение подложки для уменьшения тока утечки МОП транзисторов в ИС, например, схемы по патентам США US 4401897, US 4581546, US 5909140, US 7504876B1, US 7746160B1 и заявке US 20080191791, A1.Known circuits that form a reverse bias of the substrate to reduce the leakage current of MOS transistors in the IC, for example, the circuit according to US patents US 4401897, US 4581546, US 5909140, US 7504876B1, US 7746160B1 and application US 20080191791, A1.
Основой всех этих схем является устройство накачки заряда, генерирующее пульсирующее напряжение, либо выше напряжения источника питания для n-подложки p-канальных МОП транзисторов, либо ниже напряжения общей шины (земли) для p-подложки n-канальных МОП транзисторов. Это пульсирующее напряжение подается на подложку, формируя ее обратное смещение относительно истоков МОП транзисторов. Обычно это смещение используетя в пассивном (stby) режиме ИС для снижения тока потребления за счет утечек транзисторов, при этом пульсирующий характер напряжения смещения подложки некритичен. Однако пульсирующее напряжение смещения подложки в активном режиме ИС может вызывать проблемы, особенно в аналоговых ИС, критичных к помехам от пульсирующего напряжения подложки.The basis of all these schemes is a charge pump that generates a pulsating voltage, either higher than the voltage of the power source for the n-substrate of p-channel MOS transistors, or lower than the voltage of the common bus (ground) for the p-substrate of n-channel MOS transistors. This ripple voltage is applied to the substrate, forming its reverse bias relative to the sources of MOS transistors. Usually this bias is used in the passive (stby) mode of the IC to reduce the current consumption due to transistor leaks, while the pulsating nature of the bias voltage of the substrate is uncritical. However, the ripple bias voltage of the substrate in the active mode of the IC can cause problems, especially in analog ICs, which are critical to interference from the ripple voltage of the substrate.
Наиболее близким к заявляемому является источник обратного смещения подложки по патенту США «Substrate Bias Feedback Scheme to Reduce Chip Leakage Power» №8085085B1, M.Кл. G05F 1/10, пр. 28.06.2010 г., опубл. 27.12.2011 г., представленный на Фиг.1. Известный источник обратного смещения подложки включает устройство накачки заряда (charge pump) 100, формирующее пульсирующее напряжение смещения подложки МОП транзисторов Vsub 140, и два операционных усилителя (ОУ) 110 и 120. Первый ОУ 110 совместно с транзистором 115 и резистором Rbias 116 формирует опорный ток, величина которого определяется опорным напряжением Vref 103 и резистором Rbias 116. Ток транзистора 112, пропорциональный опорному току, сравнивается с током утечки сток-исток эталонного n-канального МОП транзистора 113, с закороченным на исток и общий вывод 104 затвором. Если ток утечки тразистора 113 больше тока транзистора 112, то напряжение на инвертирующем входе второго ОУ 120 уменьшается и становится ниже напряжения Vpwr 105, заданного на неинвертирующем входе. Выходное напряжение ОУ 120 возрастает, обуславливая увеличение абсолютной величины отрицательного выходного напряжения Vsub 140 устройства накачки. Таким образом, ОУ 120 регулирует выходное напряжение устройства накачки заряда, обеспечивая усредненный ток утечки эталонного МОП тразистора на уровне тока, задаваемого транзистором 112.Closest to the claimed is a source of reverse bias of the substrate according to US patent "Substrate Bias Feedback Scheme to Reduce Chip Leakage Power" No. 8085085B1, M. Cl. G05F 1/10, pr. 06.28.2010, publ. 12/27/2011, presented in Figure 1. A known source of reverse bias of the substrate includes a
Описанный источник обратного смещения может быть использован как в пассивном, так и в активном режиме, уменьшая влияние тока утечки на параметры ИС при вариациях техпроцесса, температуры и напряжения питания (в литературе и далее эти условия: process - Р, voltage - V, temperature - Т обозначаются «PVT»). Однако этот источник имеет уже упомянутый недостаток, связанный с пульсирующим характером напряжения обратного смещения, формируемого устройством накачки заряда, что делает его неприемлимым в аналоговых схемах. Недостатком этого источника обратного смещения является также невозможность адекватной компенсации технологического разброса порогового напряжения и его дрейфа, вызванного условиями эксплуатации. Последнее обусловлено тем, что токовый компаратор, активизирующий накачку заряда, является пороговым устройством, настроенным на одно конкретное значение тока утечки МОП транзистора-датчика с закороченным на исток затвором, и не может адекватно реагировать на изменение тока утечки в подпороговой области с экспоненциальной зависимостью от напряжения затвор-исток. Третий недостаток обусловлен наличием жестких ограничений максимального напряжения сток-подложка МОП транзисторов. Очевидно, что максимальное значение пульсирующего напряжения обратного смещения подложки не должно превышать разности максимального напряжения сток-подложка и максимального напряжения питания. При этом минимального значения пульсирующего напряжения обратного смещения может оказаться недостаточным для достижения поставленной цели - устранения утечек с учетом зависимости эффективности накачки заряда от PVT. Кроме того, для предотвращения возможного отказа ИС из-за превышения максимального напряжения сток-подложка МОП транзисторов с обратным смещением на подложке, в известном источнике обратного смещения используется дополнительное устройство ограничения напряжения обратного смещения, что ведет к усложнению и повышению собственного тока потребления источника (на Фиг.1 устройство ограничения уровня, с целью упрощения, не показано).The described reverse bias source can be used both in the passive and in the active mode, reducing the influence of the leakage current on the parameters of the IC with variations in the process technology, temperature, and supply voltage (in the literature on these conditions: process - P, voltage - V, temperature - T are denoted by "PVT"). However, this source has the aforementioned drawback associated with the pulsating nature of the reverse bias voltage generated by the charge pump, which makes it unacceptable in analog circuits. The disadvantage of this source of reverse bias is the inability to adequately compensate for the technological variation of the threshold voltage and its drift caused by operating conditions. The latter is due to the fact that the current comparator that activates the charge pump is a threshold device configured for one specific value of the leakage current of the MOS transistor-sensor with a gate shorted to the source, and cannot adequately respond to changes in the leakage current in the subthreshold region with an exponential dependence on voltage shutter source. The third drawback is due to the presence of severe restrictions on the maximum voltage of the drain-substrate of MOS transistors. Obviously, the maximum value of the ripple voltage of the reverse bias of the substrate should not exceed the difference between the maximum voltage of the drain-substrate and the maximum supply voltage. In this case, the minimum value of the ripple voltage of the reverse bias may not be sufficient to achieve the goal of eliminating leaks, taking into account the dependence of the charge pump efficiency on PVT. In addition, to prevent possible failure of the IC due to exceeding the maximum voltage of the drain-substrate of MOS transistors with reverse bias on the substrate, an additional reverse bias voltage limiting device is used in the well-known reverse bias source, which leads to the complication and increase of the source current consumption (by 1, a level limiting device is not shown for simplicity).
Целью изобретения является уменьшение тока утечки сток-исток и стабилизация пороговых напряжений МОП транзисторов в МОП ИС.The aim of the invention is to reduce the leakage current drain-source and the stabilization of the threshold voltage of the MOS transistors in the MOS IC.
Поставленные цели достигаются тем, что в способе уменьшения утечки сток-исток и стабилизации пороговых напряжений МОП транзисторов в ИС, включающем формирование устройством накачки заряда пульсирующего напряжения и формирование напряжения обратного смещения подложки МОП транзисторов, пульсирующее напряжение выхода устройства накачки заряда с абсолютной величиной, большей абсолютной величины напряжения обратного смещения подложки МОП транзисторов преобразуют в стабилизированное напряжение обратного смещения подложки МОП транзисторов, увеличивающееся с уменьшением порогового напряжения МОП транзистора-датчика.The goals are achieved in that in a method of reducing drain-source leakage and stabilizing threshold voltages of MOS transistors in an IC, including generating a ripple voltage by the charge pumping device and generating a reverse bias voltage of the MOS transistors, a ripple output voltage of the charge pump device with an absolute value greater than the absolute the values of the reverse bias voltage of the MOS transistor substrate are converted to a stabilized reverse bias voltage of the MOS transistor substrate tori, increasing with decreasing threshold voltage of the MOS transistor-sensor.
Поставленные цели достигаются также тем, что в схеме уменьшения утечки сток-исток и стабилизации пороговых напряжений МОП транзисторов в ИС, включающей источник обратного смещения подложки относительно истоков, содержащий устройство накачки заряда и операционный усилитель, устройство накачки заряда формирует пульсирующее напряжение с абсолютной величиной большей абсолютной величины напряжения обратного смещения подложки, неинвертирующий вход операционного усилителя подключен к выходу датчика порогового напряжения МОП транзисторов, инвертирующий вход к выходу резистивного делителя, включенного между выводами опорного напряжения и выхода усилителя, а выход усилителя образует выход источника напряжения обратного смещения и подключен к подложке МОП транзисторов, причем выходной каскад операционного усилителя запитан от выхода устройства накачки заряда.The goals are also achieved by the fact that in the circuit to reduce drain-source leakage and stabilize threshold voltages of MOS transistors in an IC, including a source of reverse bias of the substrate relative to the sources, containing a charge pump device and an operational amplifier, the charge pump device generates a pulsating voltage with an absolute value of a larger absolute the reverse bias voltage of the substrate, the non-inverting input of the operational amplifier is connected to the output of the threshold voltage sensor MOS transistor s, inverting the input to the output of the resistive divider connected between the terminals of the reference voltage and the output of the amplifier, and the output of the amplifier forms the output of a reverse bias voltage source and is connected to the substrate of the MOS transistors, and the output stage of the operational amplifier is powered from the output of the charge pump.
В частном случае в схеме уменьшения утечки сток-исток и стабилизации пороговых напряжений n-канальных МОП транзисторов поставленные цели достигаются тем, что устройство накачки заряда формирует пульсирующее отрицательное напряжение с абсолютной величиной, большей абсолютной величины напряжения обратного смещения подложки, неинвертирующий вход операционного усилителя подключен к выходу датчика порогового напряжения n-канальных МОП транзисторов, инвертирующий вход к выходу резистивного делителя, включенного между выводами опорного напряжения и выхода усилителя, а выход усилителя образует выход источника напряжения отрицательного смещения и подключен к p-подложке n-канальных МОП транзисторов, причем исток и подложка n-канального МОП транзистора выходного каскада операционного усилителя подключены к выходу устройства накачки заряда.In a particular case, in the circuit to reduce drain-source leakage and stabilize threshold voltages of n-channel MOS transistors, the goals are achieved in that the charge pump device generates a pulsating negative voltage with an absolute value greater than the absolute value of the reverse bias voltage of the substrate, a non-inverting input of the operational amplifier is connected to the output of the threshold voltage sensor of n-channel MOS transistors, an inverting input to the output of a resistive divider connected between the terminals of the reference voltage and output of the amplifier, and the output of the amplifier forms the output of a negative bias voltage source and is connected to the p-substrate of n-channel MOS transistors, the source and substrate of the n-channel MOS transistor of the output stage of the operational amplifier connected to the output of the charge pump.
В частном случае в схеме уменьшения утечки сток-исток и стабилизации пороговых напряжений p-канальных МОП транзисторов поставленные цели достигаются тем, что устройство накачки заряда формирует пульсирующее напряжение с величиной большей суммы напряжений питания и положительного смещения n-подложки, неинвертирующий вход операционного усилителя подключен к выходу датчика порогового напряжения p-канальных МОП транзисторов, инвертирующий вход к выходу резистивного делителя, включенного между выводами земли и выхода усилителя, а выход усилителя образует выход источника напряжения положительного смещения и подключен к n-подложке p-канальных МОП транзисторов, причем исток и подложка p-канального МОП транзистора выходного каскада операционного усилителя подключены к выходу устройства накачки заряда.In a particular case, in the circuit to reduce drain-source leakage and stabilize threshold voltages of p-channel MOS transistors, the goals are achieved by the fact that the charge pump device generates a pulsating voltage with a value greater than the sum of the supply voltages and the positive bias of the n-substrate, the non-inverting input of the operational amplifier is connected to the output of the threshold voltage sensor of p-channel MOS transistors, the inverting input to the output of the resistive divider connected between the terminals of the ground and the output of the amplifier, and the output the amplifier forms the output of a positive bias voltage source and is connected to the n-substrate of the p-channel MOS transistors, the source and substrate of the p-channel MOS transistor of the output stage of the operational amplifier connected to the output of the charge pump.
В частном случае в схеме уменьшения утечки сток-исток и стабилизации пороговых напряжений n-канальных МОП транзисторов поставленные цели достигаются тем, что датчик порогового напряжения n-канальных МОП транзисторов включает токозадающий резистор, включенный между выводом опорного напряжения и стоком n-канального МОП транзистора, исток которого соединен с его подложкой и выводом земли, а затвор, соединенный со стоком, образует выход датчика, причем соотношение тока, задаваемого токозадающим резистором, и крутизны МОП транзистора-датчика определяет крутизну зависимости обратного смещения подложки от порогового напряжения.In a particular case, in the circuit to reduce drain-source leakage and stabilize threshold voltages of n-channel MOS transistors, the goals are achieved in that the threshold voltage sensor of n-channel MOS transistors includes a current-sensing resistor connected between the reference voltage output and the drain of the n-channel MOS transistor, the source of which is connected to its substrate and the earth outlet, and the gate connected to the drain forms the output of the sensor, and the ratio of the current specified by the current-setting resistor and the slope of the MOS transistor-sensor and determines the steepness of the dependence of the reverse bias of the substrate on the threshold voltage.
В частном случае в схеме уменьшения утечки сток-исток и стабилизации пороговых напряжений p-канальных МОП транзисторов поставленные цели достигаются тем, что датчик порогового напряжения р-канальных МОП транзисторов включает токозадающий резистор, включенный между выводом земли и стоком p-канального МОП транзистора, исток, которого соединен с его подложкой и выводом питания, а затвор, соединенный со стоком, образует выход датчика, причем соотношение тока, задаваемого токозадающим резистором, и крутизны МОП транзистора-датчика определяет крутизну зависимости обратного смещения подложки от порогового напряжения.In a particular case, in the circuit to reduce drain-source leakage and stabilize threshold voltages of p-channel MOS transistors, the goals are achieved in that the threshold voltage sensor of r-channel MOS transistors includes a current-sensing resistor connected between the ground terminal and the drain of the p-channel MOS transistor, the source , which is connected to its substrate and the power output, and the gate connected to the drain forms the output of the sensor, and the ratio of the current set by the current-setting resistor and the slope of the MOS transistor-sensor is determined t the steepness of the dependence of the reverse bias of the substrate on the threshold voltage.
Поставленная цель уменьшения тока утечки сток-исток МОП транзисторов в заявляемых способе и схемах достигается за счет обратного смещения подложки МОП транзисторов относительно их истоков. Эффект уменьшения тока утечки достигается, как за счет повышения порогового напряжения пропорционально квадратному корню из напряжения обратного смещения (см., например, С. Зи «Физика полупроводниковых приборов», Москва, изд-во «Мир», 1984 г., т.2, стр.18-19), так и за счет уменьшения характерного напряжения затвор-исток S, требующегося для уменьшения на порядок тока утечки сток-исток в подпороговой области (С. Зи «Физика полупроводниковых приборов», Москва, изд-во «Мир», 1984 г., т.2, стр.23). Известно, что обратное смещение подложки МОП транзисторов повышает пороговое напряжение МОП транзисторов тем больше, чем толще затворный диэлектрик и выше концентрация примеси в подложке, поэтому обратное смещение подложки еще более эффективно устраняет утечки по паразитным каналам под толстым диэлектриком, которые могут возникнуть, например, в результате воздействия эксплуатационных факторов, генерирующих заряд в окисле. В отличие от известных, в заявляемых способе и схеме напряжение обратного смещения подложки не импульсное, а стабилизированное, что дает возможность их использования в аналоговых ИС, без ухудшения точностных параметров.The goal of reducing the leakage current of the drain-source of MOS transistors in the inventive method and circuits is achieved by reverse biasing the substrate of MOS transistors relative to their sources. The effect of reducing the leakage current is achieved, both by increasing the threshold voltage in proportion to the square root of the reverse bias voltage (see, for example, S. Zi, “Physics of Semiconductor Devices,” Moscow, Mir Publishing House, 1984, vol. 2 , pp. 18-19), and by reducing the characteristic gate-source voltage S, required to reduce the drain-source leakage current by an order of magnitude in the subthreshold region (S. Z. “Physics of Semiconductor Devices”, Moscow, Mir ", 1984, v. 2, p. 23). It is known that the reverse bias of the substrate of MOS transistors increases the threshold voltage of MOS transistors the more, the thicker the gate dielectric and the higher the concentration of impurities in the substrate, therefore, reverse bias of the substrate even more effectively eliminates leakage through spurious channels under a thick dielectric, which can occur, for example, in the result of exposure to operational factors generating a charge in the oxide. Unlike the known ones, in the inventive method and circuit, the reverse bias voltage of the substrate is not pulse, but stabilized, which makes it possible to use them in analog ICs without sacrificing accuracy parameters.
Поставленная цель стабилизации пороговых напряжений достигается тем, что в заявляемых схемах источник обратного смещения подложки формирует напряжение обратного смещения, увеличивающееся с уменьшением порогового напряжения МОП транзистора с закороченным на подложку истоком, выделяемого МОП транзистором-датчиком. При этом пороговое напряжение МОП транзистора-датчика соответствует технологическому углу процесса изготовления (полученным в процессе изготовления значениям толщины затворного диэлектрика, концентрации примеси в подложке и т.д.) и зависит от текущих условий эксплуатации и внешних воздействий (например, уменьшается с ростом температуры, изменяется при изменении заряда в окисле). Таким образом, если по каким-либо технологическим или эксплуатационным причинам, эффективное пороговое напряжение МОП транзистора-датчика уменьшилось или увеличилось относительно заданного значения, напряжение обратного смещения соответственно увеличится или уменьшится, тем самым уменьшая величину изменения эффективного порогового напряжения МОП транзисторов с обратным смещением на их подложке.The goal of stabilization of threshold voltages is achieved by the fact that in the claimed schemes the source of reverse bias of the substrate generates a reverse bias voltage that increases with decreasing threshold voltage of the MOS transistor with a source shorted to the substrate, emitted by the MOS transistor-sensor. In this case, the threshold voltage of the MOS transistor-sensor corresponds to the technological angle of the manufacturing process (the values of the gate dielectric thickness, impurity concentration in the substrate, etc. obtained during the manufacturing process) and depends on the current operating conditions and external influences (for example, decreases with increasing temperature, changes when the charge in the oxide changes). Thus, if, for some technological or operational reasons, the effective threshold voltage of the MOS transistor-sensor decreases or increases relative to the set value, the reverse bias voltage will increase or decrease accordingly, thereby reducing the magnitude of the change in the effective threshold voltage of MOS transistors with reverse bias by the substrate.
Сущность изобретения поясняется чертежами.The invention is illustrated by drawings.
На Фиг.1 представлена схема уменьшения тока утечки сток-исток МОП транзисторов в ИС с известным по прототипу источником обратного смещения подложки МОП транзисторов.Figure 1 presents a diagram of reducing the leakage current of the drain-source of MOS transistors in an IC with a well-known prototype source of reverse bias of the substrate of MOS transistors.
На Фиг.2 представлена схема уменьшения тока утечки сток-исток и стабилизации пороговых напряжений МОП транзисторов транзисторов в ИС с заявляемым источником обратного смещения подложки МОП транзисторов по пп.1 и 2 Формулы.Figure 2 presents a diagram of the reduction of leakage current drain-source and stabilization of the threshold voltage of the MOS transistors in the IC with the claimed source of reverse bias of the substrate of the MOS transistors according to claims 1 and 2 of the Formula.
На Фиг.3 представлена схема уменьшения тока утечки сток-исток и стабилизации пороговых напряжений n-канальных МОП транзисторов транзисторов в ИС с заявляемым источником обратного смещения p-подложки и датчиком порогового напряжения n-канальных МОП транзисторов по пп.3 и 4 Формулы.Figure 3 presents a diagram of reducing the drain-source leakage current and stabilizing the threshold voltages of n-channel MOS transistors in ICs with the claimed source of reverse bias of the p-substrate and the threshold voltage sensor of n-channel MOS transistors according to claims 3 and 4 of the Formula.
На Фиг.4 представлена схема уменьшения тока утечки сток-исток и стабилизации пороговых напряжений p-канальных МОП транзисторов транзисторов в ИС с заявляемым источником обратного смещения n-подложки и датчиком порогового напряжения p-канальных МОП транзисторов по пп.5 и 6 Формулы.Figure 4 presents a diagram of reducing the drain-drain leakage current and stabilizing the threshold voltages of the p-channel MOS transistors in the IC with the claimed source of reverse bias of the n-substrate and the threshold voltage sensor of the p-channel MOS transistors according to claims 5 and 6 of the Formula.
На Фиг.5 транзисторов в ИС представлены схемы подключения операционного усилителя в заявляемых источниках обратного смещения подложки по пп.3 и 5 Формулы.Figure 5 transistors in the IP presents the connection diagram of the operational amplifier in the inventive sources of reverse bias of the substrate according to claims 3 and 5 of the Formula.
Ниже, на примере чертежей, приведено описание устройства и работы заявляемых схем источников обратного смещения подложки МОП транзисторов.Below, by the example of the drawings, a description is given of the device and operation of the inventive circuits of sources of reverse bias of the substrate of MOS transistors.
На Фиг.2 представлена схема уменьшения тока утечки сток-исток и стабилизации пороговых напряжений МОП транзисторов с заявляемым источником обратного смещения подложки МОП транзисторов относительно истоков по пп.1 и 2 Формулы. Схема источника обратного смещения включает устройство накачки заряда 100, формирущее на его выходе 201 пульсирующее с частотой входной тактовой частоты 102 (Fclk) напряжение с абсолютной величиной, большей абсолютной величины требуемого напряжения обратного смещения подложки и подаваемое на выходной каскад операционного усилителя 210. Неинвертирующий вход 212 усилителя 210 подключен к выходу датчика порогового напряжения МОП транзисторов 260, инвертирующий вход 211 к выходу резистивного делителя из резисторов 220 (R1) и 230 (R2), включенного между выводами опорного напряжения 250 и выхода усилителя 240. Выход 240 усилителя является также выходом источника напряжения обратного смещения и подключен к подложке МОП транзисторов, ток утечки которых требуется уменьшать.Figure 2 presents a diagram of reducing the leakage current of the drain-source and stabilization of the threshold voltage of the MOS transistors with the claimed source of reverse bias of the substrate of the MOS transistors relative to the sources according to claims 1 and 2 of the Formula. The reverse bias source circuit includes a
На Фиг.3 представлена схема уменьшения тока утечки сток-исток и стабилизации пороговых напряжений n-канальных МОП транзисторов с заявляемыми по пп.3 и 4 Формулы источником обратного смещения p-подложки и датчиком порогового напряжения n-канальных МОП транзисторов. Приведенная схема источника обратного смещения включает устройство накачки заряда 100, формирущее на его выходе 301 пульсирующее с частотой входной тактовой частоты 102 (Fclk) отрицательное напряжение с абсолютной величиной, большей абсолютной величины требуемого напряжения обратного смещения p-подложки и подаваемое на выходной каскад операционного усилителя 310. Неинвертирующий вход 212 усилителя 310 подключен к выходу датчика порогового напряжения n-канальных МОП транзисторов 360, инвертирующий вход 211 к выходу резистивного делителя из резисторов 220 (R1) и 230 (R2), включенного между выводами опорного напряжения 350 и выхода усилителя 340. Выход 340 усилителя является также выходом источника отрицательного напряжения обратного смещения (- Vpbulk) и подключен к p-подложке n-канальных МОП транзисторов, ток утечки которых требуется уменьшать. Датчик порогового напряжения n-канальных МОП транзисторов 360 в соответствии с п.3 Формулы включает токозадающий резистор 370, включенный между выводом опорного напряжения 350 и стоком n-канального МОП транзистора 380, исток, которого соединен с его подложкой и выводом земли 390, а затвор, соединенный со стоком, образует выход датчика, причем соотношение тока, задаваемого токозадающим резистором, и крутизны МОП транзистора-датчика 380 определяет крутизну зависимости обратного смещения подложки от порогового напряжения.Figure 3 presents a diagram of reducing the drain-drain leakage current and stabilization of threshold voltages of n-channel MOS transistors with the p-substrate reverse bias source and threshold voltage sensor of n-channel MOS transistors claimed in claims 3 and 4 of the Formula. The above reverse bias source circuit includes a
На Фиг.4 представлена схема уменьшения тока утечки сток-исток и стабилизации пороговых напряжений p-канальных МОП транзисторов с заявляемыми по пп.5 и 6 Формулы источником обратного смещения n-подложки и датчиком порогового напряжения p-канальных МОП транзисторов. Приведенная схема источника обратного смещения включает устройство накачки заряда 100, формирущее на его выходе 401 пульсирующее с частотой входной тактовой частоты 102 (Fclk) положительное напряжение, большее суммы напряжения питания и требуемого напряжения положительного смещения n-подложки и подаваемое на выходной каскад операционного усилителя 410. Неинвертирующий вход 212 усилителя 410 подключен к выходу датчика порогового напряжения p-канальных МОП транзисторов 460, инвертирующий вход 211 к выходу резистивного делителя из резисторов 220 (R1) и 230 (R2), включенного между выводами земли 490 и выхода усилителя 440. Выход 440 усилителя является также выходом источника напряжения обратного смещения (Vnbulk) и подключен к n-подложке p-канальных МОП транзисторов, ток утечки которых требуется уменьшать. Датчик порогового напряжения p-канальных МОП транзисторов 460 в соответствии с п.5 Формулы включает токозадающий резистор 470, включенный между выводом земли 490 и стоком p-канального МОП транзистора 480, исток которого соединен с его подложкой и выводом питания 450, а затвор, соединенный со стоком, образует выход датчика, причем соотношение тока, задаваемого токозадающим резистором, и крутизны МОП транзистора-датчика 480 определяет крутизну зависимости обратного смещения подложки от порогового напряжения.Figure 4 presents a diagram of reducing the drain-drain leakage current and stabilization of threshold voltages of p-channel MOS transistors with the reverse bias source of the n-substrate and the threshold voltage sensor of p-channel MOS transistors as claimed in paragraphs 5 and 6 of the Formula. The above reverse bias source circuit includes a
На Фиг.5 представлены схемы подключения операционного усилителя в заявляемых источниках обратного смещения подложки по пп.3 и 5 Формулы. На Фиг.5а представлена схема подключения операционного усилителя в заявляемом по п.3 Формулы источнике обратного (отрицательного) смещения p-подложки n-канальных МОП транзисторов. Входной каскад 510 усилителя с неинвертирующим 212 и инвертирующим 211 входами подключен к выводам напряжения питания 350 и земли 390. Выходной каскад усилителя состоит из управляемой выходами входного каскада комплементарной пары n- и p-канальных МОП транзисторов 5 13 и 5 14, объединенные стоки которых образуют выход усилителя 340, подключаемый к смещаемой p-подложке n-канальных МОП транзисторов. Исток и подложка выходного p-канального транзистора подключены к выводу напряжения питания 350, а исток и подложка выходного n-канального транзистора подключены к выходу устройства накачки заряда 301 с пульсирующим отрицательным напряжением, абсолютная величина которого больше абсолютной величины требуемого смещения p-подложки. При этом на выходе усилителя формируется стабилизированное отрицательное напряжение (-Vpbulk) обратного смещения p-подложки требуемой величины и с существенно уменьшенной величиной пульсаций.Figure 5 presents the connection diagram of the operational amplifier in the inventive sources of reverse bias of the substrate according to claims 3 and 5 of the Formula. On figa presents a connection diagram of an operational amplifier in the claimed source according to claim 3 of the Formula of the reverse (negative) bias of the p-substrate of n-channel MOS transistors. The
На Фиг.5б представлена схема подключения операционного усилителя в заявляемом по п.5 Формулы источнике обратного (положительного) смещения n-подложки p-канальных МОП транзисторов. Входной каскад 510 усилителя с неинвертирующим 212 и инвертирующим 211 входами подключен к выводам напряжения питания 450 и земли 490. Выходной каскад усилителя состоит из управляемой выходами входного каскада комплементарной пары n- и p-канальных МОП транзисторов 515 и 516, объединенные стоки которых образуют выход усилителя 440, подключаемый к смещаемой n-подложке p-канальных МОП транзисторов. Исток и подложка выходного n-канального транзистора подключены к выводу земли 490, а исток и подложка выходного p-канального транзистора подключены к выходу устройства накачки заряда 401 с пульсирующим положительным напряжением большим суммы напряжения питания и требуемого напряжения положительного смещения n-подложки. При этом на выходе усилителя формируется стабилизированное положительное напряжение (Vnbulk) обратного смещения n-подложки требуемой величины и с существенно уменьшенной величиной пульсаций.On figb presents a connection diagram of an operational amplifier in the claimed source according to claim 5 of the Formula of the reverse (positive) bias of the n-substrate of p-channel MOS transistors. The
Рассмотрим работу заявляемой по пп.3 и 4 Формулы схемы уменьшения тока утечки сток-исток n-канальных МОП транзисторов с источником обратного смещения p-подложки и датчиком порогового напряжения n-канальных МОП транзисторов, приведенной на Фиг.3. Устройство накачки заряда 100 формирует на его выходе 301 пульсирующее с частотой входной тактовой частоты 102 (Fclk) отрицательное напряжение с абсолютной величиной, большей абсолютной величины требуемого напряжения обратного смещения p-подложки. Пульсирующий характер и большое по абсолютной величине выходное напряжение устройства накачки заряда не позволяют подавать его непосредственно на подложку n-канальных МОП транзисторов в аналоговых ИС из-за его влияния на параметры через паразитные емкости сток-подложка, канал-подложка и затвор-подложка, а также из-за превышения допустимого напряжения сток-подложка n-канальных МОП транзисторов. Отметим, что величина напряжения затвор-подложка некритична, поскольку при напряжении на затворе n-канального МОП транзистора выше порогового, затвор экранируется от подложки областью канала и обедненным слоем p-n перехода между n-каналом и p-подложкой. Операционный усилитель 310 в инвертирующем включении выполняет функцию формирования на своем выходе 340 стабилизированного отрицательного напряжения обратного смещения p-подложки n-канальных МОП транзисторов, с абсолютной величиной, увеличивающейся с уменьшением порогового напряжения n-канального МОП транзистора-датчика с истоком, закороченным с подложкой. Для выполнения этой функции неинвертирующий вход 212 усилителя 210 подключен к выходу датчика порогового напряжения n-канальных МОП транзисторов 360, инвертирующий вход 211 к выходу резистивного делителя из резисторов 220 (R1) и 230 (R2), включенного между выводами опорного напряжения 350 и выхода усилителя 340. Выход 340 усилителя является выходом источника напряжения обратного смещения и подключен к p-подложке n-канальных МОП транзисторов, ток утечки которых требуется уменьшать.Consider the work of the claimed formula 3 and 4 of the Formula for reducing the leakage current of the drain-source of n-channel MOS transistors with a source of reverse bias of the p-substrate and the threshold voltage sensor of n-channel MOS transistors shown in FIG. 3. The
Датчик порогового напряжения n-канальных МОП транзисторов 360 в соответствии с п.3 формирует на своем выходе напряжение Vgsn, равное напряжению затвор-исток транзистора 380 при токе, определяемому по формулам (1) и (2)The threshold voltage sensor of n-channel MOS transistors 360 in accordance with claim 3 generates a voltage Vgsn at its output equal to the gate-source voltage of
, ,
где Idsn - ток стока МОП транзистора-датчика, задаваемый сопротивлением токозадающего резистора Rt, от источника опорного напряжения Vref;where Idsn is the drain current of the MOS transistor-sensor, specified by the resistance of the current-setting resistor Rt, from the reference voltage source Vref;
Kn - крутизна n-канального МОП транзистора-датчика;Kn is the slope of the n-channel MOS transistor-sensor;
Vthn - пороговое напряжение n-канального МОП транзистора-датчика.Vthn is the threshold voltage of the n-channel MOSFET sensor.
Из (1) видно, что выходное напряжение датчика Vgsn в общем случае зависит от порогового напряжения Vthn и крутизны Kn МОП транзистора датчика. Однако уменьшением тока датчика Idsn, задаваемого сопротивлением токозадающего резистора Rt и увеличением крутизны Kn можно практически исключить влияние крутизны Kn, на выходное напряжение датчика, тогда при Idsn много меньше Kn можно считать, что Vthn равно Vgsn.It can be seen from (1) that the output voltage of the sensor Vgsn generally depends on the threshold voltage Vthn and the slope Kn of the MOS transistor. However, by decreasing the sensor current Idsn given by the resistance of the current-sensing resistor Rt and increasing the slope Kn, we can almost eliminate the influence of the slope Kn on the output voltage of the sensor, then with Idsn much less than Kn we can assume that Vthn is equal to Vgsn.
Выбором малой величины отношения Idsn/Kn можно ввести МОП транзистор-датчика в подпороговую область с экспоненциальной зависимостью тока стока от напряжения затвор-исток, при этом выходное напряжение датчика Vgsn меньше порогового напряжения и его зависимость от величины тока существенно слабее. В то же время в подпороговой области малые изменения порогового напряжения приводят к большим изменениям выходного напряжения датчика и, соответственно, к более сильной зависимости величины обратного смещения от порогового напряжения.By choosing a small value of the Idsn / Kn ratio, the MOS transistor sensor can be introduced into the subthreshold region with the exponential dependence of the drain current on the gate-source voltage, while the output voltage of the sensor Vgsn is less than the threshold voltage and its dependence on the current value is much weaker. At the same time, in the subthreshold region, small changes in the threshold voltage lead to large changes in the output voltage of the sensor and, accordingly, to a stronger dependence of the magnitude of the reverse bias on the threshold voltage.
Уравнение состояния инвертирующего усилителя 340 можно записать в виде (3)The equation of state of the inverting
где Vin - напряжение на инвертирующем входе ОУ, приближенно равное Vgsn;where Vin is the voltage at the inverting input of the op-amp, approximately equal to Vgsn;
R1 и R2 - сопротивления резисторов делителя;R1 and R2 are the resistances of the divider resistors;
Vbulk - напряжение выхода ОУ, используемое для обратного смещения p-подложки.Vbulk is the op amp output voltage used to reverse bias the p-substrate.
Пренебрегая смещением нуля усилителя выражения (3) и учитывая, что Vgsn равно Vthn, можно записать в виде (4):Neglecting the zero offset of the amplifier, expressions (3) and taking into account that Vgsn is equal to Vthn, can be written in the form (4):
Из выражения (4), зная величины Vthn, Vref и требуемое значение Vbulk, можно определить требуемую величину отношения сопротивлений резисторов делителя R2/R1.From expression (4), knowing the values of Vthn, Vref and the required value of Vbulk, we can determine the required value of the ratio of the resistances of the resistors of the divider R2 / R1.
Аналогичным образом работает и описывается симметричная схема источника обратного смещения n-подложки p-МОП транзисторов по пп.5, 6 Формулы, приведенная на Фиг.4.The symmetric scheme of the source of reverse bias of the n-substrate p-MOS transistors according to claims 5, 6 of the Formula shown in FIG. 4 works and is described in a similar way.
Для проверки реализуемости и оценки параметров разработана схема источника отрицательного обратного смещения p-подложки 5 В n-канальных МОП транзисторов по 180 нм КМОП технологии для использования в ИС прецизионных цифроаналоговых и аналого-цифровых преобразователей. Схема источника смещения включает блок накачки заряда на переключаемых конденсаторах, работающий с входной тактовой частотой Fclk=2МГц, операционный усилитель с малым энергопотреблением, поликремниевый резистивный делитель и датчик порогового напряжения на МОП тразисторе с шириной и длиной канала 8 мкм и 0,5 мкм соответственно и закороченным на подложку истоком. Датчик порогового напряжения работает при типовом токе 3,6 мкА, задаваемым поликремниевым резистором. Вся схема источника выполнена на 5B МОП транзисторах и рассчитана на работу в диапазоне напряжений питания от 3В до 5,5В. При этом схема источника разработана с учетом гаранитии отсутствия превышения допустимых рабочих напряжений сток-подложка, исток-подложка, затвор-исток и затвор-сток МОП транзисторов 5,5В, заданных предприятием-изготовителем.To verify the feasibility and evaluation of the parameters, a scheme for the source of negative reverse bias of the p-substrate of 5 V n-channel MOS transistors with 180 nm CMOS technology for use in precision digital-to-analog and analog-to-digital converters was developed. The bias source circuit includes a switching pump charge unit operating with an input clock frequency of Fclk = 2 MHz, a low-power operational amplifier, a polysilicon resistive divider, and a threshold voltage sensor on a MOS transistor with a channel width and length of 8 μm and 0.5 μm, respectively, and source shorted to substrate. The threshold voltage sensor operates at a typical current of 3.6 μA, set by a polysilicon resistor. The entire source circuit is made on 5V MOS transistors and is designed to operate in the range of supply voltages from 3V to 5.5V. In this case, the source circuit was developed taking into account the guarantee of the absence of exceeding the permissible operating voltages of the drain-substrate, source-substrate, gate-source and gate-drain of 5.5V MOS transistors specified by the manufacturer.
Результаты моделирования разработанной схемы источника отрицательного обратного смещения p-подложки 5 В n-канальных МОП транзисторов в диапазоне напряжений питания представлены в Таблице 1.The simulation results of the developed scheme of the source of negative reverse bias of the p-substrate of 5 V n-channel MOS transistors in the range of supply voltages are presented in Table 1.
В столбцах 1 и 2 приведены условия моделирования: технологический корнер (wp-worst power, typ-типовой процесс, ws-worst speed) и температура. Следует отметить, что напряжение питания схемы в диапазоне 3В-5,5В практически не влияет на результаты. В столбцах 3, 4 и 5, 6 приведены средние напряжения на выходе устройства накачки заряда и выходе источника (выходе усилителя) и амплитуды их пульсаций. В столбцах 7 и 8 приведены пороговые напряжения n-канального МОП транзистора-датчика с закороченным на подложку истоком (Vbulk=0) и такого же МОП транзистора с поданным на подложку смещением (Vbulk<0). В столбцах 9 и 10 приведены токи утечки сток-исток n-канального МОП транзистора с закороченным на подложку истоком (Vbulk=0) и такого же МОП транзистора с поданным на подложку смещением (Vbulk<0).Columns 1 and 2 show the simulation conditions: technological corner (wp-worst power, typ-type process, ws-worst speed) and temperature. It should be noted that the supply voltage of the circuit in the range of 3V-5.5V practically does not affect the results. Columns 3, 4, and 5, 6 show the average voltages at the output of the charge pump and the output of the source (amplifier output) and their ripple amplitudes. Columns 7 and 8 show the threshold voltages of the n-channel MOS transistor with a source shorted to the substrate (Vbulk = 0) and the same MOS transistor with the bias applied to the substrate (Vbulk <0). Columns 9 and 10 show the drain-source leakage currents of an n-channel MOS transistor with a source shorted to the substrate (Vbulk = 0) and the same MOS transistor with the bias applied to the substrate (Vbulk <0).
Как видно из данных таблицы, заявляемая схема источника обратного смещения p-подложки n-канальных МОП транзисторов уменьшает максимальный ток утечки сток-исток 5 В МОП транзисторов с минимальной длиной канала 0,5 мкм в 37 раз с 48пА до 1,3пА на микрон ширины канала, уменьшает разброс эффективного порогового напряжения более, чем в 2 раза с 0,31 В до 0,15 В, снижает амплитуду пульсаций на выходе источника в 76 раз с 56 мВ до 0,74 мВ. Отметим, что максимальное по абсолютной величине обратное смещение 588 мВ получено в условиях (wp, 125°С) с минимальным пороговым напряжением 0,74 В. В этих же условиях абсолютная величина напряжения на выходе устройства накачки заряда существенно больше: 748 мВ, что обеспечивает возможность дальнейшего увеличения обратного смещения на p-подложке в случае уменьшения порогового напряжения n-канального МОП транзистора-датчика при эксплуатации, и тем самым, частичной компенсации этого уменьшения.As can be seen from the table, the claimed circuit of the reverse bias source of the p-substrate of n-channel MOS transistors reduces the maximum leakage current of the drain-source 5 V MOS transistors with a minimum channel length of 0.5 μm by 37 times from 48 pA to 1.3 pA per micron width channel, reduces the spread of the effective threshold voltage by more than 2 times from 0.31 V to 0.15 V, reduces the amplitude of the ripple at the source output by 76 times from 56 mV to 0.74 mV. Note that the maximum absolute reverse bias of 588 mV was obtained under conditions (wp, 125 ° С) with a minimum threshold voltage of 0.74 V. Under these same conditions, the absolute value of the voltage at the output of the charge pump is significantly larger: 748 mV, which ensures the possibility of further increasing the reverse bias on the p-substrate in the case of a decrease in the threshold voltage of the n-channel MOS transistor-sensor during operation, and thereby, partial compensation for this decrease.
Таким образом, заявляемые способ и схема уменьшения утечек и стабилизация пороговых напряжений МОП транзисторов обладают новизной, могут быть реализованы и позволяют существенно уменьшить ток утечки МОП транзисторов, а также снизить разброс и дрейф пороговых напряжений при эксплуатации ИС.Thus, the inventive method and circuit for reducing leakage and stabilization of threshold voltage of MOS transistors are new, can be implemented and can significantly reduce the leakage current of MOS transistors, as well as reduce the spread and drift of threshold voltage during operation of the IC.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013101711/08A RU2520426C1 (en) | 2013-01-15 | 2013-01-15 | Method and scheme for threshold voltage loss reduction and stabilisation of mos transistors at ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013101711/08A RU2520426C1 (en) | 2013-01-15 | 2013-01-15 | Method and scheme for threshold voltage loss reduction and stabilisation of mos transistors at ic |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2520426C1 true RU2520426C1 (en) | 2014-06-27 |
Family
ID=51217856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2013101711/08A RU2520426C1 (en) | 2013-01-15 | 2013-01-15 | Method and scheme for threshold voltage loss reduction and stabilisation of mos transistors at ic |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2520426C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU172597U1 (en) * | 2017-04-07 | 2017-07-13 | Акционерное общество "Научно-исследовательский институт молекулярной электроники" | SOURCE OF REFERENCE VOLTAGE AND REFERENCE CURRENT |
| CN112702032A (en) * | 2020-12-10 | 2021-04-23 | 深圳市智慧海洋科技有限公司 | Single-power-supply operational amplifier bias circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1288666A1 (en) * | 1984-07-27 | 1987-02-07 | Специальное Конструкторское Бюро Харьковского Завода "Электромашина" | Pulsed voltage stabilizer with protection of active-inductive load |
| SU1453378A1 (en) * | 1987-06-22 | 1989-01-23 | Ленинградское Научно-Производственное Объединение "Электронмаш" | Supply voltage stabilizer for integrated watch circuit |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US7863968B1 (en) * | 2008-11-07 | 2011-01-04 | Altera Corporation | Variable-output current-load-independent negative-voltage regulator |
| US8085085B1 (en) * | 2006-06-28 | 2011-12-27 | Cypress Semiconductor Corporation | Substrate bias feedback scheme to reduce chip leakage power |
-
2013
- 2013-01-15 RU RU2013101711/08A patent/RU2520426C1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1288666A1 (en) * | 1984-07-27 | 1987-02-07 | Специальное Конструкторское Бюро Харьковского Завода "Электромашина" | Pulsed voltage stabilizer with protection of active-inductive load |
| SU1453378A1 (en) * | 1987-06-22 | 1989-01-23 | Ленинградское Научно-Производственное Объединение "Электронмаш" | Supply voltage stabilizer for integrated watch circuit |
| US7649402B1 (en) * | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
| US8085085B1 (en) * | 2006-06-28 | 2011-12-27 | Cypress Semiconductor Corporation | Substrate bias feedback scheme to reduce chip leakage power |
| US7863968B1 (en) * | 2008-11-07 | 2011-01-04 | Altera Corporation | Variable-output current-load-independent negative-voltage regulator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU172597U1 (en) * | 2017-04-07 | 2017-07-13 | Акционерное общество "Научно-исследовательский институт молекулярной электроники" | SOURCE OF REFERENCE VOLTAGE AND REFERENCE CURRENT |
| CN112702032A (en) * | 2020-12-10 | 2021-04-23 | 深圳市智慧海洋科技有限公司 | Single-power-supply operational amplifier bias circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459173B (en) | Reference voltage generation circuit and reference voltage generation method | |
| JP6204772B2 (en) | Cascode amplifier | |
| US7859243B2 (en) | Enhanced cascode performance by reduced impact ionization | |
| US20090096510A1 (en) | Reference voltage generating circuit for use of integrated circuit | |
| CN111176358B (en) | Low-power-consumption low-dropout linear voltage regulator | |
| US6104179A (en) | Low-power consumption noise-free voltage regulator | |
| US7098729B2 (en) | Band gap circuit | |
| TWI700571B (en) | Reference voltage generator | |
| US9946276B2 (en) | Voltage regulators with current reduction mode | |
| RU2520426C1 (en) | Method and scheme for threshold voltage loss reduction and stabilisation of mos transistors at ic | |
| WO2015178271A1 (en) | Dummy load circuit and charge detection circuit | |
| CN108549455B (en) | A Buck Circuit with Wide Input Range | |
| CN111756235A (en) | power circuit | |
| JP6672067B2 (en) | Stabilized power supply circuit | |
| KR20100098954A (en) | Level detector and voltage generator comprising the same | |
| CN115729296A (en) | A circuit for keeping the on-resistance of a power tube constant in a load switch | |
| CN109643137B (en) | Low-voltage reference current circuit | |
| JP7203581B2 (en) | power circuit | |
| JPH0934572A (en) | Power supply circuit | |
| US10877504B2 (en) | Low-voltage reference current circuit | |
| CN112068634B (en) | Reference voltage generating device | |
| US20200091885A1 (en) | Voltage follower circuit | |
| JP6802644B2 (en) | Regulated power supply circuit | |
| US11320851B1 (en) | All-MOSFET voltage reference circuit with stable bias current and reduced error | |
| US20250306619A1 (en) | Voltage regulator and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200116 |