RU2546201C2 - Flash element of memory - Google Patents
Flash element of memory Download PDFInfo
- Publication number
- RU2546201C2 RU2546201C2 RU2013136229/08A RU2013136229A RU2546201C2 RU 2546201 C2 RU2546201 C2 RU 2546201C2 RU 2013136229/08 A RU2013136229/08 A RU 2013136229/08A RU 2013136229 A RU2013136229 A RU 2013136229A RU 2546201 C2 RU2546201 C2 RU 2546201C2
- Authority
- RU
- Russia
- Prior art keywords
- layer
- flash memory
- memory element
- thickness
- element according
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000000694 effects Effects 0.000 claims abstract description 12
- 230000003071 parasitic effect Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010936 titanium Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000007751 thermal spraying Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 3
- 241001175904 Labeo bata Species 0.000 claims description 3
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 3
- 229910020684 PbZr Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910006501 ZrSiO Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- -1 titanium nitrides Chemical class 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 238000007667 floating Methods 0.000 abstract description 13
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract 2
- 239000000126 substance Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BLOIXGFLXPCOGW-UHFFFAOYSA-N [Ti].[Sn] Chemical compound [Ti].[Sn] BLOIXGFLXPCOGW-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 230000008672 reprogramming Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
Description
Техническое решение относится к микроэлектронике, вычислительной технике, в частности, к флэш электрически перепрограммируемым постоянным запоминающим устройствам (ЭППЗУ), сохраняющим информацию при отключенном питании (быстрая или флэш-память), и может быть использовано в устройствах памяти вычислительных машин, в планшетниках, в микропроцессорах, в электронных паспортах, в портативных электронных устройствах, в электронных карточках.The technical solution relates to microelectronics, computing, in particular, to flash electrically reprogrammable read-only memory (EEPROM), which stores information when the power is off (fast or flash memory), and can be used in memory devices of computers, tablets, microprocessors, in electronic passports, in portable electronic devices, in electronic cards.
Известен флэш элемент памяти (Т.-К. Kim, S. Chang, J.-H. Choi, Floating gate technology for high perfomance 8-level 3 bit NAND flash memory, Solid-State Electronics, v. 53, p.p.792-797, 2009), содержащий полупроводниковую подложку с истоком и стоком, сформированными в ней, и последовательно выполненные на подложке между истоком и стоком туннельный слой, запоминающий слой, блокирующий слой и проводящий затвор. Полупроводниковая подложка изготовлена из кремния р-типа, туннельный слой - из оксида кремния, толщиной от 6 до 10 нм, запоминающий слой - из легированного поликремния, толщиной от 200 до 400 нм, блокирующий слой - в составе трехслойного диэлектрика, а именно, в составе последовательности слоев оксида кремния, нитрида кремния, оксид кремния.Known flash memory element (T.-K. Kim, S. Chang, J.-H. Choi, Floating gate technology for high perfomance 8-level 3 bit NAND flash memory, Solid-State Electronics, v. 53, pp792- 797, 2009) comprising a semiconductor substrate with a source and a drain formed therein, and a tunnel layer, a storage layer, a blocking layer and a conductive gate, sequentially formed on the substrate between the source and the drain. The semiconductor substrate is made of p-type silicon, the tunnel layer is silicon oxide, 6 to 10 nm thick, the storage layer is doped polysilicon, 200 to 400 nm thick, the blocking layer is composed of a three-layer dielectric, namely, sequences of layers of silicon oxide, silicon nitride, silicon oxide.
К причинам, препятствующим достижению технического результата, который обеспечивается в предлагаемом решении, относится следующее.The reasons that impede the achievement of the technical result, which is provided in the proposed solution, include the following.
В приведенном решении используется плавающий затвор из поликремния. Толщина поликремния значительна, 200 до 400 нм. Для используемой конструкции с использованием поликремния значительной толщины характерны: эффект интерференции, возникновение между соседними плавающими затворами элементов памяти паразитной емкости, стирание информации. Кроме того, в результате интерференции, паразитной емкости существует ограничение на возможность уменьшения проектной нормы размеров элемента до экстремально малых размеров, что препятствует наращиванию информационной емкости.The above solution uses a floating shutter made of polysilicon. The thickness of polysilicon is significant, 200 to 400 nm. The structure used with considerable polysilicon is characterized by the following effects: interference effect, occurrence of parasitic memory elements between adjacent floating gates, erasing information. In addition, as a result of interference, parasitic capacitance, there is a limitation on the possibility of reducing the design norm of element sizes to extremely small sizes, which prevents the build-up of information capacity.
Наиболее близким техническим решением к заявляемому является флэш элемент памяти (В. Govoreanu, R. Degraeve, Understanding the potential and limitations of HfAlO as interpoly dielectric, Microelectronic Engineering, v. 86, p.p.1807-1811, 2009), содержащий полупроводниковую подложку с истоком и стоком, сформированными в ней, и последовательно выполненные на подложке между истоком и стоком туннельный слой, запоминающий слой, блокирующий слой и проводящий затвор. Полупроводниковая подложка изготовлена из кремния р-типа, туннельный слой - из оксида кремния, толщиной от 6 до 10 нм, запоминающий слой - из легированного поликремния толщиной от 200 до 400 нм, блокирующий слой - из диэлектрика с высокой диэлектрической проницаемостью.The closest technical solution to the claimed one is a flash memory element (B. Govoreanu, R. Degraeve, Understanding the potential and limitations of HfAlO as interpoly dielectric, Microelectronic Engineering, v. 86, pp1807-1811, 2009), containing a semiconductor substrate with a source and a drain formed therein and sequentially formed on a substrate between the source and the drain, a tunnel layer, a storage layer, a blocking layer and a conductive gate. The semiconductor substrate is made of p-type silicon, the tunnel layer is made of silicon oxide, 6 to 10 nm thick, the storage layer is made of doped polysilicon 200 to 400 nm thick, and the blocking layer is made of a dielectric with high dielectric constant.
В отношении ближайшего аналога к причинам, препятствующим достижению технического результата, который обеспечивается в предлагаемом решении, относится следующее.In relation to the closest analogue to the reasons that impede the achievement of the technical result that is provided in the proposed solution, the following applies.
В приведенном решении используется плавающий затвор из поликремния значительной толщины - от 200 до 400 нм. Для используемой конструкции на основе поликремния значительной толщины характерны: эффект интерференции, возникновение между соседними плавающими затворами элементов памяти паразитной емкости, стирание информации. Кроме того, в результате интерференции, паразитной емкости существует ограничение на возможность уменьшения проектной нормы размеров элемента до экстремально малых размеров, что препятствует наращиванию информационной емкости.The above solution uses a floating gate made of polysilicon of significant thickness - from 200 to 400 nm. The structure used on the basis of polysilicon of considerable thickness is characterized by: interference effect, occurrence of parasitic memory elements between adjacent floating gates, erasing information. In addition, as a result of interference, parasitic capacitance, there is a limitation on the possibility of reducing the design norm of element sizes to extremely small sizes, which prevents the build-up of information capacity.
Техническим результатом предлагаемого решения является:The technical result of the proposed solution is:
- снижение паразитной емкости между плавающими затворами соседних флэш элементов памяти;- reduction of stray capacitance between floating gates of adjacent flash memory elements;
- предотвращение стирания информации соседних флэш элементов памяти;- prevention of erasing the information of neighboring flash memory elements;
- достижение возможности наращивания информационной емкости устройства памяти в целом.- achieving the possibility of increasing the information capacity of the memory device as a whole.
Технический результат достигают тем, что во флэш элементе памяти, содержащем полупроводниковую подложку с истоком и стоком, сформированными в ней, и последовательно выполненные на подложке между истоком и стоком туннельный слой, запоминающий слой, блокирующий слой и проводящий затвор, запоминающий слой выполнен в виде сплошного инертного проводящего слоя из нитрида тантала TaN или нитрида титана TiN, нижний предел толщины запоминающего слоя ограничен возможностью существования сплошного слоя, а верхний предел - желанием снизить эффект интерференции и величину паразитной емкости.The technical result is achieved in that in a flash memory element containing a semiconductor substrate with a source and a drain formed in it, and a tunnel layer, a storage layer, a blocking layer and a conductive gate are sequentially formed on the substrate between the source and the drain, the storage layer is made in the form of a continuous an inert conductive layer of tantalum nitride TaN or titanium nitride TiN, the lower limit of the thickness of the storage layer is limited by the possibility of a continuous layer, and the upper limit by the desire to reduce the effect of erferentsii size and parasitic capacitance.
Во флэш элементе памяти запоминающий слой получен путем термического напыления металлического тантала Та или титана Ti с характерным островковым механизмом роста с переходом от роста отдельных островков к сплошной пленке, обладающей проводимостью, и последующим азотированием в азотной плазме, минимальной толщины, при которой возможно существование сплошного слоя, - от 20 нм до 30 нм включительно.In a flash memory element, a storage layer is obtained by thermal spraying of metallic tantalum Ta or titanium Ti with a characteristic island growth mechanism with the transition from the growth of individual islands to a continuous film with conductivity and subsequent nitriding in a nitrogen plasma, the minimum thickness at which a continuous layer can exist , - from 20 nm to 30 nm inclusive.
Во флэш элементе памяти запоминающий слой из нитрида тантала TaN или нитрида титана TiN сформирован минимально возможной толщины.In the flash memory element, a storage layer of tantalum nitride TaN or titanium nitride TiN is formed of the smallest possible thickness.
Во флэш элементе памяти в качестве диэлектрика для блокирующего слоя использован материал со значением диэлектрической проницаемости от 4,5 до 4000.In the flash memory element, a material with a dielectric constant of 4.5 to 4000 was used as the dielectric for the blocking layer.
Во флэш элементе памяти в качестве диэлектрика для блокирующего слоя использован материал: BaTa2O6, BaxSr1-xTiO3, BaxSr1-xNbO6, PbZnxNb1-xO3, PbZrxTi1-xO3, LiNbO3, Bi4-xLaxTi3O12, Bi2Sr2CuOx, Bi4Ti3O12, SrBi2Ta2O9, SrBi2TaxV1-xO9, SrTi1-xNbxO3, Sr2Nb2O7, SrTa2O6, SrZrO3, PbTiO3, LaAlO3, KTaO3, TiO2, Ta2O5, AlxTayOz, TaOxNy, HfO2, HfSiOxNy, HfOxNy, Er2O3, La2O3, ZrO2, ZrOxNy, ZrSiOx, Gd2O3, Y2O3, SiOxNy, Al2O3, AlOxNy.In the flash memory element, the material used as the dielectric for the blocking layer is BaTa 2 O 6 , Ba x Sr 1-x TiO 3 , Ba x Sr 1-x NbO 6 , PbZn x Nb 1-x O 3 , PbZr x Ti 1- x O 3 , LiNbO 3 , Bi 4-x La x Ti 3 O 12 , Bi 2 Sr 2 CuO x , Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9 , SrBi 2 Ta x V 1-x O 9 , SrTi 1-x Nb x O 3 , Sr 2 Nb 2 O 7 , SrTa 2 O 6 , SrZrO 3 , PbTiO 3 , LaAlO 3 , KTaO 3 , TiO 2 , Ta 2 O 5 , Al x Ta y O z , TaO x N y , HfO 2 , HfSiO x N y , HfO x N y , Er 2 O 3 , La 2 O 3 , ZrO 2 , ZrO x N y , ZrSiO x , Gd 2 O 3 , Y 2 O 3 , SiO x N y , Al 2 O 3 , AlO x N y .
Во флэш элементе памяти блокирующий слой выполнен трехслойным в составе слоев: оксид кремния-нитрид кремния-оксид кремния.In the flash memory element, the blocking layer is made three-layer in the composition of the layers: silicon oxide-silicon nitride-silicon oxide.
Во флэш элементе памяти туннельный слой выполнен из оксида кремния толщиной 3,0÷5,0 нм.In the flash memory element, the tunnel layer is made of silicon oxide with a thickness of 3.0 ÷ 5.0 nm.
Во флэш элементе памяти блокирующий слой выполнен толщиной 3,0÷100,0 нм.In the flash memory element, the blocking layer is 3.0 to 100.0 nm thick.
Во флэш элементе памяти затвор выполнен из поликремния, или тугоплавкого металла, или силицида тугоплавкого металла, или нитридов тантала или титана.In the flash memory element, the shutter is made of polysilicon, or a refractory metal, or a silicide of a refractory metal, or tantalum or titanium nitrides.
Сущность решения поясняется нижеследующим описанием и прилагаемой фигурой. На Фиг. схематически изображен флэш элемент памяти, где 1 - полупроводниковая подложка, 2 - исток, 3 - сток, 4 - туннельный слой, 5 - запоминающий слой, 6 - блокирующий слой, 7 - затвор.The essence of the solution is illustrated by the following description and the attached figure. In FIG. A flash memory element is schematically shown, where 1 is a semiconductor substrate, 2 is a source, 3 is a drain, 4 is a tunnel layer, 5 is a storage layer, 6 is a blocking layer, 7 is a gate.
Достижение технического результата в предлагаемом решении (см. Фиг.) базируется на устранении эффекта интерференции, возникновения между соседними плавающими затворами элементов памяти паразитной емкости, стирания информации. Как следствие, в результате устранения интерференции, паразитной емкости снимается ограничение на возможность уменьшения проектной нормы размеров элемента памяти до экстремально малых размеров, открывается возможность наращивания информационной емкости ЭППЗУ. Указанное достигается путем отказа использования во флэш элементе памяти поликремния в качестве материала запоминающего слоя 5, что обуславливает использование запоминающих слоев значительной толщины, и перехода к использованию в этих целях нитрида тантала TaN или титана TiN, из которых формируют инертные проводящие слои, выполняющие функцию запоминающего слоя.The achievement of the technical result in the proposed solution (see. Fig.) Is based on the elimination of the effect of interference, the occurrence of parasitic memory elements between adjacent floating gates, erasing information. As a result, as a result of eliminating interference, stray capacitance, the restriction on the possibility of reducing the design norm of the size of the memory element to extremely small sizes is removed, the possibility of increasing the information capacity of the EEPROM is opened. This is achieved by refusing to use polysilicon in the flash memory element as the material of the storage layer 5, which leads to the use of storage layers of significant thickness, and switching to the use of tantalum nitride TaN or titanium TiN for these purposes, from which inert conductive layers form the function of the storage layer .
Устранение эффекта интерференции и возникновения между соседними плавающими затворами элементов памяти паразитной емкости в случае использования в качестве материала запоминающего слоя нитрида тантала TaN или титана TiN обусловлено тем, что толщина плавающего затвора может быть уменьшена существенным образом, в частности, до величины 20÷30 нм, что невозможно в случае поликремния. Влияние эффекта интерференции и возникновения между соседними плавающими затворами элементов памяти паразитной емкости уменьшается значительным образом - в отношении толщины плавающего затвора из поликремния к толщине плавающего затвора из нитрида тантала TaN или титана TiN. Запоминающий слой 5 формируют минимально возможной толщины. Чем меньше его толщина, тем сильнее выражен эффект устранения. Минимальная толщина соответствует величине, при которой возможно существование сплошного слоя.The elimination of the effect of interference and the occurrence of parasitic capacitance memory elements between adjacent floating gates when tantalum nitride TaN or titanium TiN is used as the storage layer material is due to the fact that the thickness of the floating gate can be substantially reduced, in particular, to 20–30 nm, which is impossible in the case of polysilicon. The influence of the interference effect and the occurrence of parasitic capacitance memory elements between adjacent floating gates is significantly reduced - in relation to the thickness of the floating gate made of polysilicon to the thickness of the floating gate made of tantalum nitride TaN or titanium TiN. The storage layer 5 is formed of the smallest possible thickness. The smaller its thickness, the more pronounced the elimination effect. The minimum thickness corresponds to the value at which the existence of a continuous layer is possible.
Флэш элемент памяти (Фиг.) содержит полупроводниковую подложку 1, исток 2, сток 3, туннельный слой 4, запоминающий слой 5, блокирующий слой 6, затвор 7.Flash memory element (Fig.) Contains a semiconductor substrate 1, source 2, drain 3, tunnel layer 4, storage layer 5, blocking layer 6, shutter 7.
Флэш элемент памяти представляет собой транзистор. На полупроводниковой подложке 1 с пленарной стороны выполнены исток 2 и сток 3. Между истоком 2 и стоком 3 на этой же стороне подложки 1 последовательно выполнены туннельный слой 4, запоминающий слой 5, блокирующий слой 6 и затвор 7. При этом в качестве подложки 1 использована пластина кремния р-типа проводимости, а исток 2 и сток 3 выполнены в виде областей с противоположным типом проводимости, n-типа.Flash memory element is a transistor. A source 2 and a drain 3 are made on the semiconductor substrate 1 from the plenary side. Between the source 2 and the drain 3 on the same side of the substrate 1, a tunnel layer 4, a storage layer 5, a blocking layer 6, and a shutter 7 are sequentially made. the silicon wafer is of p-type conductivity, and the source 2 and drain 3 are made in the form of regions with the opposite type of conductivity, n-type.
Туннельный слой 4, например, традиционно выполнен из оксида кремния. Его толщина составляет 3,0÷5,0 нм. Данный интервал толщин обусловлен следующими причинами. При толщинах туннельного слоя 4 менее 3,0 нм в элементе памяти происходит резкое ускорение стекания заряда за счет туннелирования носителей заряда через туннельный слой 4 в подложку 1. Стекание заряда обуславливает уменьшение пороговых напряжений, соответствующих логическим «0» и «1», и, следовательно, к снижению надежности флэш элементов памяти. С другой стороны, чрезмерное увеличение толщины туннельного слоя 4, до величин более 5,0 нм, обуславливает наличие падения напряжения на туннельном слое 4, вызывающего нежелательное увеличение длительности и амплитуды перепрограммирующего импульса. Таким образом, оптимальная толщина туннельного слоя 4 из оксида кремния лежит в диапазоне 3,0÷5,0 нм.The tunnel layer 4, for example, is traditionally made of silicon oxide. Its thickness is 3.0 ÷ 5.0 nm. This thickness range is due to the following reasons. When the thickness of the tunnel layer 4 is less than 3.0 nm, a draining charge accelerates in the memory element due to the tunneling of charge carriers through the tunnel layer 4 into the substrate 1. The draining of the charge causes a decrease in threshold voltages corresponding to logical “0” and “1”, and, therefore, reducing the reliability of flash memory elements. On the other hand, an excessive increase in the thickness of the tunnel layer 4, to values greater than 5.0 nm, causes the presence of a voltage drop on the tunnel layer 4, causing an undesirable increase in the duration and amplitude of the reprogramming pulse. Thus, the optimal thickness of the tunnel layer 4 of silicon oxide lies in the range of 3.0 ÷ 5.0 nm.
Также для предотвращения нежелательного увеличения длительности и амплитуды перепрограммирующего импульса в качестве материала блокирующего слоя 6 предпочтительно использовать материал с более высоким значением диэлектрической проницаемости (4,5÷4000), чем у материала туннельного слоя. Диэлектрическая проницаемость оксида кремния, из которого выполнен туннельный слой 4, составляет величину 3,9. Блокирующий слой 6 выполняют из материала со значением диэлектрической проницаемости большим, чем значение диэлектрической проницаемости туннельного слоя 4, что обеспечивает усиление электрического поля в туннельном слое 4. Последнее приводит к увеличению тока инжекции электронов и дырок из подложки 1. Большой ток инжекции позволяет накапливать заряд в запоминающем слое 5 при использовании перепрограммирующего импульса меньшего напряжения и меньшей длительности.Also, to prevent an undesirable increase in the duration and amplitude of the reprogramming pulse, it is preferable to use a material with a higher dielectric constant (4.5 ÷ 4000) as the material of the blocking layer than the material of the tunnel layer. The dielectric constant of silicon oxide, of which the tunnel layer 4 is made, is 3.9. The blocking layer 6 is made of a material with a dielectric constant greater than the dielectric constant of the tunnel layer 4, which provides amplification of the electric field in the tunnel layer 4. The latter leads to an increase in the injection current of electrons and holes from the substrate 1. A large injection current allows the charge to accumulate in storage layer 5 when using a reprogramming pulse of lower voltage and shorter duration.
Выполнение данного условия обеспечивается путем использования в качестве диэлектрика для блокирующего слоя материала, например: BaTa2O6, BaxSr1-xTiO3, BaxSr1-xNbO6, PbZnxNb1-xO3, PbZrxTi1-xO3, LiNbO3, Bi4-xLaxTi3O12, Bi2Sr2CuOx, Bi4Ti3O12, SrBi2Ta2O9, SrBi2TaxV1-xO9, SrTi1-xNbxO3, Sr2Nb2O7, SrTa2O6, SrZrO3, PbTiO3, LaAlO3, KTaO3, TiO2, Ta2O5, AlxTayOz, TaOxNy, HfO2, HfSiOxNy, HfOxNy, Er2O3, La2O3, ZrO2, ZrOxNy, ZrSiOx, Gd2O3, Y2O3, SiOxNy, Al2O3, AlOxNy.The fulfillment of this condition is ensured by using as a dielectric material for the blocking layer, for example: BaTa 2 O 6 , Ba x Sr 1-x TiO 3 , Ba x Sr 1-x NbO 6 , PbZn x Nb 1-x O 3 , PbZr x Ti 1-x O 3 , LiNbO 3 , Bi 4-x La x Ti 3 O 12 , Bi 2 Sr 2 CuO x , Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9 , SrBi 2 Ta x V 1-x O 9 , SrTi 1-x Nb x O 3 , Sr 2 Nb 2 O 7 , SrTa 2 O 6 , SrZrO 3 , PbTiO 3 , LaAlO 3 , KTaO 3 , TiO 2 , Ta 2 O 5 , Al x Ta y O z , TaO x N y , HfO 2 , HfSiO x N y , HfO x N y , Er 2 O 3 , La 2 O 3 , ZrO 2 , ZrO x N y , ZrSiO x , Gd 2 O 3 , Y 2 O 3 , SiO x N y , Al 2 O 3 , AlO x N y .
Блокирующий слой 6 может быть выполнен трехслойным в составе слоев оксид кремния-нитрид кремния-оксид кремния.The blocking layer 6 can be made three-layer in the composition of the layers of silicon oxide-silicon nitride-silicon oxide.
Блокирующий слой 6 выполняют толщиной от 3,0 до 100 нм. При выполнении блокирующего слоя 6 толщиной менее 3,0 нм возможна прямая туннельная инжекция носителей из проводящего электрода (затвора 7), приводящая к уменьшению заряда, накопленного в запоминающем слое 5 за счет инжекции из полупроводниковой подложки 1. При выполнении блокирующего слоя 6 толщиной более 100,0 нм возможно увеличение паразитного падения напряжения на блокирующем слое 6, которое вызывает уменьшение поля в туннельном слое 4, и как следствие, уменьшение заряда, накопленного в запоминающем слое 5. Таким образом, оптимальная толщина блокирующего слоя 6 лежит в интервале 3,0÷100,0 нм.The blocking layer 6 is performed with a thickness of from 3.0 to 100 nm. When performing the blocking layer 6 with a thickness of less than 3.0 nm, direct tunnel injection of carriers from the conductive electrode (gate 7) is possible, leading to a decrease in the charge accumulated in the storage layer 5 due to injection from the semiconductor substrate 1. When performing the blocking layer 6 with a thickness of more than 100 , 0 nm, an increase in the parasitic voltage drop across the blocking layer 6 is possible, which causes a decrease in the field in the tunnel layer 4, and as a result, a decrease in the charge accumulated in the storage layer 5. Thus, the optimal thickness blocking layer 6 is in the range 3.0 ÷ 100.0 nm.
Запоминающий слой 5 выполнен в виде сплошного инертного проводящего слоя из нитрида тантала TaN или нитрида титана TiN минимальной толщины, при которой возможно существование сплошного слоя. В частности, его выполняют толщиной от 20 до 30 нм. Запоминающий слой 5 получен путем термического напыления металлического тантала Та или титана Ti с характерным островковым механизмом роста с переходом от роста отдельных островков к сплошной пленке и последующим азотированием в азотной плазме. В случае формирования запоминающего слоя 5 с использованием термического напыления минимальная толщина его не может быть меньше 20 нм, так как при меньших толщинах при напылении происходит только образование отдельных островков металла. Пленка не обладает проводимостью, она не является сплошной.The storage layer 5 is made in the form of a continuous inert conductive layer of tantalum nitride TaN or titanium nitride TiN of a minimum thickness at which a continuous layer is possible. In particular, it is made with a thickness of 20 to 30 nm. The storage layer 5 was obtained by thermal spraying of metallic tantalum Ta or titanium Ti with a characteristic island growth mechanism with a transition from the growth of individual islands to a continuous film and subsequent nitriding in a nitrogen plasma. In the case of the formation of the storage layer 5 using thermal spraying, its minimum thickness cannot be less than 20 nm, since at smaller thicknesses during spraying only the formation of individual metal islands occurs. The film is not conductive, it is not continuous.
Запоминающий слой 5 формируют минимально возможной толщины. Возможность использования меньших толщин может быть достигнута при других методиках формирования запоминающего слоя.The storage layer 5 is formed of the smallest possible thickness. The possibility of using smaller thicknesses can be achieved with other methods of forming a storage layer.
Нижний предел толщины запоминающего слоя ограничивается возможностью существования сплошного слоя, верхний предел - желанием снизить эффект интерференции и величину паразитной емкости. При использовании термического напыления величины толщин 20÷30 нм гарантируют наличие сплошного слоя.The lower limit of the thickness of the storage layer is limited by the possibility of the existence of a continuous layer, the upper limit - by the desire to reduce the interference effect and the value of stray capacitance. When using thermal spraying, thicknesses of 20–30 nm guarantee the presence of a continuous layer.
Затвор 7 выполнен из поликремния, или тугоплавкого металла (например, вольфрама), или силицида тугоплавкого металла (силицида вольфрама), или нитридов тантала или титана.The shutter 7 is made of polysilicon, or a refractory metal (for example, tungsten), or a refractory metal silicide (tungsten silicide), or tantalum or titanium nitrides.
Предлагаемый флэш элемент памяти работает следующим образом.The proposed flash memory element works as follows.
Допустим, что транзистор, которым является флэш элемент памяти, находится в проводящем состоянии, соответствующем логической «1». Для записи информации (логического «0») на затвор 7 (см. Фиг. 1) подают относительно подложки 1 положительное напряжение с амплитудой, обеспечивающей напряженность электрического поля в туннельном слое 4, равную по величине (9÷14)×106 В/см. При этом электроны туннелируют из подложки 1 через туннельный слой 4 в запоминающий слой 5, характеризующийся высокой плотностью электронных ловушек, в котором впоследствии захватываются ловушками. Захват электронов на ловушки в нитриде тантала или титана приводит к накоплению отрицательного заряда и переводит транзистор в непроводящее состояние (поскольку канал транзистора находится в непроводящем состоянии) с высоким положительным пороговым напряжением, соответствующим логическому «0».Suppose that a transistor, which is a flash memory element, is in a conductive state corresponding to a logical “1”. To record information (logical “0”), a positive voltage with an amplitude providing the electric field strength in the tunnel layer 4 equal to (9 ÷ 14) × 10 6 V / is applied to the gate 7 (see Fig. 1) cm. In this case, the electrons tunnel from the substrate 1 through the tunnel layer 4 into the storage layer 5, which is characterized by a high density of electronic traps, in which they are subsequently trapped. The capture of electrons into traps in tantalum or titanium nitride leads to the accumulation of a negative charge and puts the transistor in a non-conducting state (since the transistor channel is in a non-conducting state) with a high positive threshold voltage corresponding to a logical "0".
Для перепрограммирования флэш элемента памяти (запись логической «1») к затвору 7 относительно подложки 1 прикладывают отрицательное напряжение. При этом в туннельном слое 4 возникает электрическое поле, стимулирующее уход из запоминающего слоя 5 захваченных ловушками электронов в подложку 1 и инжекцию дырок из подложки 1. В результате инжектированные дырки захватываются запоминающим слоем 5, накапливая в нем положительный заряд. Положительный заряд, накопленный в запоминающем слое 5, обуславливает сдвиг порогового напряжения в направлении отрицательного потенциала, и канал транзистора переходит в проводящее состояние, соответствующее логической «1».To reprogram the flash memory element (recording logical “1”), a negative voltage is applied to the gate 7 relative to the substrate 1. In this case, an electric field appears in the tunnel layer 4, which stimulates the escape of trapped electrons from the storage layer 5 into the substrate 1 and the injection of holes from the substrate 1. As a result, the injected holes are captured by the storage layer 5, accumulating a positive charge in it. A positive charge accumulated in the storage layer 5 causes a shift in the threshold voltage in the direction of the negative potential, and the channel of the transistor goes into a conducting state corresponding to a logical “1”.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013136229/08A RU2546201C2 (en) | 2013-08-01 | 2013-08-01 | Flash element of memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2013136229/08A RU2546201C2 (en) | 2013-08-01 | 2013-08-01 | Flash element of memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2013136229A RU2013136229A (en) | 2015-02-10 |
| RU2546201C2 true RU2546201C2 (en) | 2015-04-10 |
Family
ID=53281685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2013136229/08A RU2546201C2 (en) | 2013-08-01 | 2013-08-01 | Flash element of memory |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2546201C2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2368037C1 (en) * | 2008-06-04 | 2009-09-20 | Институт физики полупроводников Сибирского отделения Российской академии наук | Flash memory element of electrically alterable read-only memory |
| RU97215U1 (en) * | 2010-05-11 | 2010-08-27 | Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИПФ СО РАН) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE |
| RU2402083C1 (en) * | 2009-05-18 | 2010-10-20 | Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) | Flash memory element for electrically programmable read-only memory |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| US8174061B2 (en) * | 2005-06-17 | 2012-05-08 | Micron Technology, Inc. | Floating-gate structure with dielectric component |
-
2013
- 2013-08-01 RU RU2013136229/08A patent/RU2546201C2/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174061B2 (en) * | 2005-06-17 | 2012-05-08 | Micron Technology, Inc. | Floating-gate structure with dielectric component |
| US8068370B2 (en) * | 2008-04-18 | 2011-11-29 | Macronix International Co., Ltd. | Floating gate memory device with interpoly charge trapping structure |
| RU2368037C1 (en) * | 2008-06-04 | 2009-09-20 | Институт физики полупроводников Сибирского отделения Российской академии наук | Flash memory element of electrically alterable read-only memory |
| RU2402083C1 (en) * | 2009-05-18 | 2010-10-20 | Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) | Flash memory element for electrically programmable read-only memory |
| RU97215U1 (en) * | 2010-05-11 | 2010-08-27 | Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИПФ СО РАН) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2013136229A (en) | 2015-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6858906B2 (en) | Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers | |
| US7804120B2 (en) | Non-volatile semiconductor memory devices | |
| US7420256B2 (en) | Nonvolatile semiconductor memory device having a gate stack and method of manufacturing the same | |
| JP5160470B2 (en) | Floating trap type non-volatile memory device | |
| KR20100051121A (en) | Thin gate structure for memory cells and methods for forming the same | |
| KR20110064551A (en) | Vertical NAND Flash Memory Devices with Oxide Semiconductor Channels | |
| TWI686929B (en) | Semiconductor device | |
| US9899538B1 (en) | Non-volatile memory device and operation method thereof | |
| KR20050116976A (en) | Flash memory device and method for programming/erasing the same | |
| KR101385735B1 (en) | Ferroelectric memory device and method for manufacturing the same | |
| JP2011501461A (en) | MFMS type field effect transistor, ferroelectric memory device and manufacturing method thereof | |
| RU78005U1 (en) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE | |
| RU2546201C2 (en) | Flash element of memory | |
| Zhao et al. | A low voltage SANOS nonvolatile semiconductor memory (NVSM) device | |
| RU79708U1 (en) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE | |
| RU97215U1 (en) | FLASH MEMORY ELEMENT OF ELECTRICALLY REPROGRAMMABLE PERMANENT MEMORY DEVICE | |
| RU2368037C1 (en) | Flash memory element of electrically alterable read-only memory | |
| RU81593U1 (en) | ELECTRICALLY REPROGRAMMABLE PERMANENT PERMANENT MEMORY FLASH FLASH ELEMENT | |
| RU2402083C1 (en) | Flash memory element for electrically programmable read-only memory | |
| RU2357324C1 (en) | Flash memory element for electrically programmable read-only memory | |
| US7473959B2 (en) | Non-volatile semiconductor memory devices and methods of fabricating the same | |
| RU2584728C1 (en) | Flash memory element for electrically programmable read-only memory | |
| KR101328509B1 (en) | A transparent and flexible non-volatile memory cell | |
| RU2310929C1 (en) | Flash memory element of an electrically reprogrammable permanent memory device | |
| RU2381575C1 (en) | Flash memory element for electrically programmable read-only memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180802 |