[go: up one dir, main page]

RU2400864C2 - Полупроводниковая интегральная схема (варианты) - Google Patents

Полупроводниковая интегральная схема (варианты) Download PDF

Info

Publication number
RU2400864C2
RU2400864C2 RU2008137548/28A RU2008137548A RU2400864C2 RU 2400864 C2 RU2400864 C2 RU 2400864C2 RU 2008137548/28 A RU2008137548/28 A RU 2008137548/28A RU 2008137548 A RU2008137548 A RU 2008137548A RU 2400864 C2 RU2400864 C2 RU 2400864C2
Authority
RU
Russia
Prior art keywords
silicon layer
resistance
adjacent
transistors
resistors
Prior art date
Application number
RU2008137548/28A
Other languages
English (en)
Inventor
Тимофей Тимофеевич Кондратенко (RU)
Тимофей Тимофеевич Кондратенко
Тимофей Яковлевич Кондратенко (RU)
Тимофей Яковлевич Кондратенко
Лев Васильевич Кожитов (RU)
Лев Васильевич Кожитов
Николай Андреевич Чарыков (RU)
Николай Андреевич Чарыков
Александр Федорович Монахов (RU)
Александр Федорович Монахов
Евгений Викторович Кузнецов (RU)
Евгений Викторович Кузнецов
Сергей Анатольевич Гамкрелидзе (RU)
Сергей Анатольевич Гамкрелидзе
Павел Иванович Абрамов (RU)
Павел Иванович Абрамов
Original Assignee
Федеральное государственное образовательное учреждение высшего профессионального образования "Национальный исследовательский технологический университет "МИСиС"
ООО "Научно-технический центр "ИНВЕСТПАТЕНТ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное образовательное учреждение высшего профессионального образования "Национальный исследовательский технологический университет "МИСиС", ООО "Научно-технический центр "ИНВЕСТПАТЕНТ" filed Critical Федеральное государственное образовательное учреждение высшего профессионального образования "Национальный исследовательский технологический университет "МИСиС"
Priority to RU2008137548/28A priority Critical patent/RU2400864C2/ru
Application granted granted Critical
Publication of RU2400864C2 publication Critical patent/RU2400864C2/ru

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

Изобретения относятся к области электронной техники, в частности к конструированию и технологии изготовления полупроводниковых интегральных схем (ИС), и могут быть использованы в цифровых, аналоговых и запоминающих устройствах микроэлектроники. Техническими результатами, которые могут быть получены при осуществлении изобретений, являются увеличение степени интеграции ИС, уменьшение топологического размера элемента, снижение уровня межэлектродных соединений, снижение потребляемой мощности на одно переключение, повышение надежности. Сущность изобретения: в полупроводниковой интегральная схеме, содержащей высокоомный монокристаллический кремниевый слой, выращенный в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы эмиттерные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт в виде полого цилиндра, прилегающий к коллекторным областям транзисторов или к примыкающему к ним кремниевому слою. 2 н. и 1 з.п. ф-лы, 1 ил.

Description

Изобретения относятся к области электронной техники, в частности к конструированию и технологии изготовления полупроводниковых интегральных схем (ИС), и могут быть использованы в цифровых, аналоговых и запоминающих устройствах микроэлектроники.
Известны кремниевые полупроводниковые интегральные схемы транзисторно-транзисторной логики (ТТЛ), изготовленные планарно-эпитаксиальной технологией с изоляцией p-n-переходом методом коллекторной изолирующей диффузии (КИД-технология), методами «Изопланар», «Полипланар» или методом «V-ATE» и др. технологиями (И.Е.Ефимов, И.Я.Козырь. «Основы микроэлектроники» (проектирование)» М., Высшая школа, 1978 г., с.266-298, И.Е.Ефимов, И.Я.Козырь. «Основы микроэлектроники» (физические и технологические основы)» М., Высшая школа, 1986 г., с.329-339).
Недостатками указанных полупроводниковых ИС планарно-эпитаксиальной структуры являются низкая надежность Р≤0,98, низкая предельная степень интеграции (составляет величину порядка N=2,5·107 эл/см2), высокий уровень межэлектродных соединений, по объему соизмеримый с рабочим объемом активных транзисторных элементов, высокий уровень потребляемой мощности на одно переключение (Рпотр≈8·10-8 Вт или фактор качества Q>10-15 Дж) и др.
Наиболее близким аналогом является кремниевая полупроводниковая ИС NMOS-структуры, сформированная на непланарной сферической подложке из кремния диаметром 1-1,2 мм, получаемой в специальной плазменной печи. На поверхности кремниевых полуизолирующих сфер p-типа с использованием стереофотолитографии сформированы «ЧИП» (или вентиль) MOS транзистора с изолированным затвором, вырожденные монокристаллические кремниевые n+ типа слои стока и истока с металлическими контактами, а также слои диэлектрика SiO2, на котором образован металлический контакт затвора (патент США №5945725, кл. H01L 29/06, публ. 1999 г.).
Недостатками указанной кремниевой полупроводниковой ИС NMOS-структуры являются:
1. Размер интегрального MOS «ЧИПА» составляет значительную величину порядка Δ≈5 мкм;
2. Степень интеграции ограничивается поверхностью сферы диаметром 1-1,2 мм и составляет величину N<106 эл/см;
3. При формировании кристаллов сверхбольших, например, СБИС возникает необходимость соединения кремниевых сфер-гранул в блоки с помощью специального монтажа на единых платформах, существенно отличающихся от стандартных габаритов корпусов ИС, что ухудшает показатели надежности (P≤0,95 и рассеиваемая мощность P>10-7 Вт на одно переключение).
Техническими результатами, которые могут быть получены при осуществлении изобретений, являются увеличение степени интеграции ИС, уменьшение топологического размера элемента, снижение уровня межэлектродных соединений, снижение потребляемой мощности на одно переключение, повышение надежности.
Указанный технический результат в первом варианте изобретения достигается тем, что содержащийся в полупроводниковой интегральной схеме высокоомный монокристаллический кремниевый слой выращен в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы эмиттерные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт в виде полого цилиндра, прилегающий к коллекторным областям транзисторов.
Во втором варианте изобретения указанный технический результат достигается тем, что содержащийся в полупроводниковой интегральной схеме высокоомный монокристаллический кремниевый слой выращен в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы коллекторные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован эмиттерный контакт в виде полого цилиндра, прилегающий к эмиттерным областям транзисторов.
Кроме того, как в первом, так и во втором вариантах изобретений токоведущие дорожки и эмиттерные, базовые и коллекторные контакты могут быть выполнены из двух слоев из разных немагнитных металлов, причем слои формируются таким образом, что слой, расположенный со стороны высокоомного монокристаллического кремниевого слоя, имеет меньшую удельную проводимость в направлении протекания электрического тока, чем удельная проводимость другого слоя в том же направлении.
На чертеже представлена ИС типа ТТЛ на кремниевой цилиндрической подложке.
Полупроводниковая интегральная схема содержит высокоомный монокристаллический кремниевый p-типа слой, выращенный в виде тонкостенного полого цилиндра 1, в котором сформированы эмиттерные (n-типа) 2, коллекторные (n-типа) 3 и базовые (p-типа) 4 области, образующие биполярные (n-p-n) транзисторы, и области, образующие пассивные элементы 5 (резисторы и конденсаторы).
На внешней поверхности высокоомного монокристаллического кремниевого p-типа слоя сформированы эмиттерные 6 и базовые 7 контакты, прилегающие к соответствующим областям соответствующих транзисторов.
Эмиттерные 6 и базовые 7 контакты соединены с пассивными элементами 5 (резисторами и конденсаторами) межэлектродными соединениями - токоведущими дорожками 8, сформированными на поверхности изолирующего диэлектрика 9 - слоя двуокиси кремния, размещенного на внешней поверхности высокоомного монокристаллического кремниевого p-типа слоя.
На внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт 10 в виде тонкостенного полого цилиндра, прилегающий к коллекторным областям 3 транзисторов.
Контакт 10 может прилегать к коллекторным областям 3 транзисторов не непосредственно, а через подложку - кремниевый слой p-типа.
Токоведущие дорожки 8 и эмиттерные 6, базовые 7 и коллекторный 10 контакты состоят из двух слоев 11 и 12 из разных немагнитных металлов, например титана, платины, золота, серебра, меди, алюминия, молибдена или вольфрама.
Слои 11 и 12 сформированы таким образом, что слой, расположеный со стороны высокоомного монокристаллического кремниевого слоя, имеет меньшую удельную проводимость в направлении протекания электрического тока, чем удельная проводимость другого слоя в том же направлении. Это обеспечивается подбором металлов для выполнения слоев.
Эмиттерные 2, базовые 4 и коллекторные 3 области, а также пассивные элементы 5 сформированы методами стереофотолитографии или другими известными способами.
Принцип действия полупроводниковой цилиндрической кремниевой интегральной схемы, например типа ТТЛ, заключается в следующем.
При приложении внешнего напряжения U0≤5 В входной интегральный транзистор n-p-n-типа элементарной ячейки ТТЛ интегральной схемы пропускает большой ток, а падение напряжения на нем мало и составляет величину ΔU0≤0,8 В.
В режиме насыщения оба p-n перехода интегрального транзистора смещены в прямом направлении, вследствие чего в областях базы и коллектора накапливаются заряды неосновных носителей. При переводе транзистора из открытого состояния в закрытое необходимо затратить определенное время на рассасывание зарядов, после чего транзистор элементарной ячейки выключается, т.е. переходит в режим отсечки. Время рассасывания зарядов играет основную роль в определении времени задержки распространения входного сигнала, т.е. в быстродействии схемы, оно равно tз<10 нс при средней мощности потребления на один элемент цилиндрической ИС Р≤10-8 Вт, а произведение времени задержки на мощность Q=Р·tз находится в интервале 10π Дж<Q<50π Дж, так как степень интеграции увеличивается в 2π раз на поверхности цилиндрической подложки, а число токоведущих дорожек при наличии управляющего внутреннего цилиндрического (трубчатого) контакта, в силу цилиндрической симметрии, уменьшается в 2π раз.
При подаче во внутреннюю полость коллекторного контакта 10 охлаждающего агента обеспечивается дополнительная возможность принудительного охлаждения ИС, что приводит к повышению ее мощности и надежности в эксплуатации.
Особенностью второго варианта изобретения является то, что в виде полого цилиндра 1 выращен высокоомный монокристаллический кремниевый слой n-типа, в котором сформированы эмиттерные (p-типа) 2, коллекторные (p-типа) 3 и базовые (n-типа) 4 области, образующие биполярные (p-n-p) транзисторы, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован эмиттерный контакт 10 в виде полого цилиндра, прилегающий к эмиттерным областям 3 транзисторов.

Claims (3)

1. Полупроводниковая интегральная схема, содержащая высокоомный монокристаллический кремниевый слой p-типа, выращенный в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы эмиттерные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован коллекторный контакт в виде полого цилиндра, прилегающий к коллекторным областям транзисторов или к примыкающему к ним кремниевому слою p-типа.
2. Полупроводниковая интегральная схема по п.1, отличающаяся тем, что токоведущие дорожки и эмиттерные, базовые и коллекторный контакты состоят из двух слоев из разных немагнитных металлов, причем слои сформированы таким образом, что слой, расположенный со стороны высокоомного монокристаллического кремниевого слоя, имеет меньшую удельную проводимость в направлении протекания электрического тока, чем удельная проводимость другого слоя в том же направлении.
3. Полупроводниковая интегральная схема, содержащая высокоомный монокристаллический кремниевый слой n-типа, выращенный в виде полого цилиндра, в котором сформированы области разного типа проводимости, образующие биполярные транзисторы, резисторы и конденсаторы, на внешней поверхности высокоомного монокристаллического кремниевого слоя сформированы коллекторные и базовые контакты, прилегающие к соответствующим областям соответствующих транзисторов, соединенные с резисторами и конденсаторами токоведущими дорожками, сформированными на поверхности диэлектрика, размещенного на внешней поверхности высокоомного монокристаллического кремниевого слоя, а на внутренней поверхности высокоомного монокристаллического кремниевого слоя образован эмиттерный контакт в виде полого цилиндра, прилегающий к эмиттерным областям транзисторов или к примыкающему к ним кремниевому слою n-типа.
RU2008137548/28A 2008-09-22 2008-09-22 Полупроводниковая интегральная схема (варианты) RU2400864C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2008137548/28A RU2400864C2 (ru) 2008-09-22 2008-09-22 Полупроводниковая интегральная схема (варианты)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2008137548/28A RU2400864C2 (ru) 2008-09-22 2008-09-22 Полупроводниковая интегральная схема (варианты)

Publications (1)

Publication Number Publication Date
RU2400864C2 true RU2400864C2 (ru) 2010-09-27

Family

ID=42940596

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2008137548/28A RU2400864C2 (ru) 2008-09-22 2008-09-22 Полупроводниковая интегральная схема (варианты)

Country Status (1)

Country Link
RU (1) RU2400864C2 (ru)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2531381C1 (ru) * 2013-10-18 2014-10-20 Федеральное государственное унитарное предприятие "Всероссийский электротехнический институт имени В.И. Ленина" Мощный полупроводниковый резистор и способ его изготовления
CN118263252A (zh) * 2024-02-21 2024-06-28 深圳大学 立体高集成mos晶体管及其制备方法
CN118263248A (zh) * 2024-02-21 2024-06-28 深圳大学 立体氮化镓基高集成hemt及其制备方法
CN118412354A (zh) * 2024-02-21 2024-07-30 深圳大学 立体氮化镓基coms反相器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1414238A1 (ru) * 1986-04-16 1997-06-10 А.Ф. Монахов Полупроводниковый прибор
US5945725A (en) * 1996-12-04 1999-08-31 Ball Semiconductor, Inc. Spherical shaped integrated circuit utilizing an inductor
RU2173917C1 (ru) * 2000-10-11 2001-09-20 Московский государственный институт стали и сплавов (технологический университет) Тиристор
RU2173916C1 (ru) * 2000-10-11 2001-09-20 Московский государственный институт стали и сплавов (технологический университет) Биполярный транзистор

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1414238A1 (ru) * 1986-04-16 1997-06-10 А.Ф. Монахов Полупроводниковый прибор
US5945725A (en) * 1996-12-04 1999-08-31 Ball Semiconductor, Inc. Spherical shaped integrated circuit utilizing an inductor
RU2173917C1 (ru) * 2000-10-11 2001-09-20 Московский государственный институт стали и сплавов (технологический университет) Тиристор
RU2173916C1 (ru) * 2000-10-11 2001-09-20 Московский государственный институт стали и сплавов (технологический университет) Биполярный транзистор

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2531381C1 (ru) * 2013-10-18 2014-10-20 Федеральное государственное унитарное предприятие "Всероссийский электротехнический институт имени В.И. Ленина" Мощный полупроводниковый резистор и способ его изготовления
CN118263252A (zh) * 2024-02-21 2024-06-28 深圳大学 立体高集成mos晶体管及其制备方法
CN118263248A (zh) * 2024-02-21 2024-06-28 深圳大学 立体氮化镓基高集成hemt及其制备方法
CN118412354A (zh) * 2024-02-21 2024-07-30 深圳大学 立体氮化镓基coms反相器及其制备方法

Similar Documents

Publication Publication Date Title
US10643986B2 (en) Power gating for three dimensional integrated circuits (3DIC)
CN103199121B (zh) 去耦电容器及其制造方法
TWI609489B (zh) 具有薄基體之垂直半導體元件
US20150364597A1 (en) Double-sided vertical semiconductor device with thinned substrate
US20050280156A1 (en) Semiconductor device with base support structure
TW200840019A (en) Semiconductor integrated circuit
US10134720B1 (en) Package including a plurality of stacked semiconductor devices having area efficient ESD protection
Veloso et al. Backside power delivery: game changer and key enabler of advanced logic scaling and new STCO opportunities
JP3264622B2 (ja) 半導体装置
US9773717B1 (en) Integrated circuits with peltier cooling provided by back-end wiring
RU2400864C2 (ru) Полупроводниковая интегральная схема (варианты)
US8981576B2 (en) Structure and method for bump to landing trace ratio
US11309248B2 (en) Semiconductor integrated circuit device
US11062765B2 (en) Semiconductor integrated circuit device
US11405023B2 (en) Semiconductor integrated circuit device
US11295987B2 (en) Output circuit
TW202431589A (zh) 積體電路裝置及其製造方法
US7342294B2 (en) SOI bipolar transistors with reduced self heating
US12191306B2 (en) Integrated circuit with latch-up immunity
CN102779819B (zh) 一种基于部分耗尽型soi工艺的esd保护结构
TWI808832B (zh) 半導體裝置
CN211208445U (zh) 集成电路
JP2002094012A (ja) Soi集積回路用esd保護素子
KR20090096172A (ko) 래치업을 방지하는 반도체 장치
Kumar et al. A simple and high-performance 130 nm SOI EDRAM technology using floating-body pass-gate transistor in trench-capacitor cell for system-on-a-chip (SoC) applications

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20140923