[go: up one dir, main page]

RU2339116C1 - Method for manufacturing chips of power nitride uhf-transistors - Google Patents

Method for manufacturing chips of power nitride uhf-transistors Download PDF

Info

Publication number
RU2339116C1
RU2339116C1 RU2007110752/28A RU2007110752A RU2339116C1 RU 2339116 C1 RU2339116 C1 RU 2339116C1 RU 2007110752/28 A RU2007110752/28 A RU 2007110752/28A RU 2007110752 A RU2007110752 A RU 2007110752A RU 2339116 C1 RU2339116 C1 RU 2339116C1
Authority
RU
Russia
Prior art keywords
plate
epitaxial
manufacturing
chips
dielectric
Prior art date
Application number
RU2007110752/28A
Other languages
Russian (ru)
Inventor
Виктор Петрович Чалый (RU)
Виктор Петрович ЧАЛЫЙ
Юрий Васильевич Погорельский (RU)
Юрий Васильевич Погорельский
Алексей Николаевич Алексеев (RU)
Алексей Николаевич Алексеев
Дмитрий Михайлович Красовицкий (RU)
Дмитрий Михайлович Красовицкий
к Анатолий Федорович Березн (RU)
Анатолий Федорович Березняк
Сергей Владимирович Кокин (RU)
Сергей Владимирович Кокин
Original Assignee
Закрытое акционерное общество "Полупроводниковые технологии и оборудование"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Закрытое акционерное общество "Полупроводниковые технологии и оборудование" filed Critical Закрытое акционерное общество "Полупроводниковые технологии и оборудование"
Priority to RU2007110752/28A priority Critical patent/RU2339116C1/en
Application granted granted Critical
Publication of RU2339116C1 publication Critical patent/RU2339116C1/en

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

FIELD: electricity, semiconductors.
SUBSTANCE: invention is attributed to manufacturing technology for semiconductor devices and can be used in manufacturing of power UHF-transistors using heterostructures on the base of the III group nitrides. Essence of invention: in the method for manufacturing the chips of power UHF-transistors containing epitaxial plate manufacturing, dielectric carrying plate manufacturing, overlapping of the epitaxial plate and the dielectric carrying plate, dividing the epitaxial plate and the dielectric carrying plate into separate elements and forming the chips, dividing the epitaxial plate and the dielectric carrying plate into separate elements is performed after overlapping of the epitaxial plate and the dielectric carrying plate.
EFFECT: prevention of redistribution of residual mechanical stresses in the epitaxial heterostructure/sapphire base-plate system forming epitaxial plate when he latter is divided into separate elements (chips) and providing of retention of electrophysical characteristics of epitaxial heterostructure.
8 dwg

Description

Изобретение относится к технологии производства полупроводниковых приборов и может быть использовано при изготовлении мощных СВЧ-транзисторов с использованием гетероструктур на основе нитридов III группы.The invention relates to a technology for the production of semiconductor devices and can be used in the manufacture of high-power microwave transistors using heterostructures based on group III nitrides.

Нитриды III группы обладают максимальной среди родственных соединений А3В5 шириной запрещенной зоны, высокой термической, химической и радиационной стойкостью. По этой причине нитридные гетероструктуры пригодны для изготовления опто - и микроэлектронных приборов повышенной мощности, активная область которых в процессе работы нагревается до температур 300-750°С. Вместе с тем технологические трудности получения объемных кристаллов нитридов III группы являются причиной того, что массовое производство подложек из этих материалов во всем мире на данный момент отсутствует. Практически все прикладные разработки нитридных приборов основаны на использовании чужеродных подложек, в той или иной мере рассогласованных с нитридами III группы по параметру решетки и коэффициенту термического расширения. Наиболее распространенным и коммерчески оправданным для массового производства вариантом является использование подложек из сапфира, обеспечивающих достаточное качество нитридных гетероструктур и приборов на их основе при относительно невысокой стоимости изготовления. Однако сапфировые подложки имеют низкую теплопроводность, ограничивающую мощностные возможности приборов из-за перегрева активной области в условиях недостаточного теплоотвода. Для достижения необходимых эксплуатационных характеристик мощных нитридных СВЧ-транзисторов, эпитаксиальные гетероструктуры, выращенные на сапфировых подложках, монтируют на диэлектрические пластины-носители, снабженные средствами для отвода тепла.Group III nitrides have the maximum band gap among related compounds A3B5, high thermal, chemical, and radiation resistance. For this reason, nitride heterostructures are suitable for manufacturing opto - and microelectronic devices of increased power, the active region of which is heated to 300-750 ° C during operation. At the same time, the technological difficulties in obtaining bulk crystals of group III nitrides are the reason that there is currently no mass production of substrates from these materials worldwide. Practically all applied developments of nitride devices are based on the use of foreign substrates, to some extent mismatched with group III nitrides in terms of the lattice parameter and thermal expansion coefficient. The most common and commercially viable option for mass production is the use of sapphire substrates that provide sufficient quality nitride heterostructures and devices based on them at a relatively low cost of manufacture. However, sapphire substrates have low thermal conductivity, limiting the power capabilities of devices due to overheating of the active region in conditions of insufficient heat removal. To achieve the necessary performance characteristics of high-power nitride microwave transistors, epitaxial heterostructures grown on sapphire substrates are mounted on dielectric carrier plates equipped with means for heat removal.

Известен способ изготовления нитридных полупроводниковых приборов на основе GaN, включающий в себя изготовление эпитаксиальной пластины путем наращивания полупроводниковой гетероструктуры на сапфировой подложке, разделение полученной эпитаксиальной пластины на отдельные активные элементы (чипы), последующее прикрепление чипов на теплоотводящую диэлектрическую пластину-носитель, утонение или удаление сапфировой подложки с обратной стороны гетероструктуры, разделение пластины-носителя с прикрепленными чипами на отдельные элементы и их корпусирование, WO 2006065046 А1. Способ может быть использован для изготовления нитридных СВЧ-транзисторов, однако, существенным его недостатком являются последствия предварительного разделения эпитаксиальной пластины на отдельные элементы, а также утонение (удаление) сапфировой подложки отдельных элементов. Сапфировые подложки эпитаксиальных пластин химически и механически устойчивы, и используемые на практике методы их разделения на чипы (колка алмазным резцом, резка алмазным диском или лазерная резка), а также их утонение (удаление) часто приводят к перераспределению механических напряжений в системе гетероструктура/подложка. В нитридных транзисторных гетероструктурах с двумерным электронным газом, подверженных влиянию внутренних поляризационных полей, изменение остаточных механических напряжений приводит к изменению электрофизических характеристик активного слоя гетероструктуры, и зачастую - к их полной деградации (исчезновению двумерного электронного газа).A known method of manufacturing nitride semiconductor devices based on GaN, including the manufacture of an epitaxial plate by growing a semiconductor heterostructure on a sapphire substrate, separation of the obtained epitaxial plate into individual active elements (chips), subsequent attachment of chips to a heat-conducting dielectric carrier plate, thinning or removal of a sapphire substrates on the back of the heterostructure, separation of the carrier plate with attached chips into individual elements and their packaging, WO 2006065046 A1. The method can be used for the manufacture of nitride microwave transistors, however, its significant disadvantage is the consequences of preliminary separation of the epitaxial plate into separate elements, as well as thinning (removal) of the sapphire substrate of individual elements. Sapphire substrates of epitaxial plates are chemically and mechanically stable, and the methods used for their separation into chips (diamond cutting, diamond cutting or laser cutting), as well as their thinning (removal), often lead to redistribution of mechanical stresses in the heterostructure / substrate system. In nitride transistor heterostructures with a two-dimensional electron gas, subject to the influence of internal polarization fields, a change in the residual mechanical stresses leads to a change in the electrophysical characteristics of the active layer of the heterostructure, and often to their complete degradation (the disappearance of a two-dimensional electron gas).

Известен также способ изготовления чипов мощных нитридных СВЧ-транзисторов, включающий следующие операции: изготовление эпитаксиальной пластины, разделение ее на отдельные элементы (чипы), изготовление диэлектрической пластины-носителя, прикрепление эпитаксиальной пластины отдельными элементами к диэлектрической пластине, разделение диэлектрической пластины на отдельные элементы, соответствующие элементам эпитаксиальной пластины, прикрепленным к пластине-носителю, R.Vandersmissen, W.Ruythooren, J.Das, M.Germain, D.Xiao, D.Schreurs and G.Borghs, "Transfer from MHEMT to GaN HEMT Technology: Devices and Integration", International Conference on Compound Semiconductor Manufacturing Technology (MANTECH), New Orleans, Louisiana, USA, pp.237-240, 11-14 April 2005.There is also a known method of manufacturing chips of high-power nitride microwave transistors, which includes the following operations: manufacturing an epitaxial plate, dividing it into separate elements (chips), manufacturing a dielectric carrier plate, attaching an epitaxial plate with individual elements to a dielectric plate, dividing the dielectric plate into individual elements, corresponding to epitaxial plate elements attached to a carrier plate, R. Vandersmissen, W. Ruythooren, J. Das, M. Germain, D. Xiao, D. Schreurs and G. Borghs, "Transfer from MHEMT to GaN HEMT Techn ology: Devices and Integration ", International Conference on Compound Semiconductor Manufacturing Technology (MANTECH), New Orleans, Louisiana, USA, pp. 237-240, April 11-14, 2005.

Этот способ принят в качестве прототипа настоящего изобретения. Прототип, как и вышеописанный аналог, имеет тот же недостаток, обусловленный предварительным разделением эпитаксиальной пластины на отдельные элементы: нежелательное перераспределение остаточных механических напряжений в системе эпитаксиальная гетероструктура/сапфировая подложка, и, как следствие, изменение электрофизических характеристик активного слоя гетероструктуры или даже ее полную деградацию (исчезновение двумерного электронного газа). Нередко при предварительном разделении эпитаксиальной пластины на отдельные элементы и при утонении (удалении) сапфировой подложки отдельных элементов происходит физическое разрушение эпитаксиальной пластины.This method is adopted as a prototype of the present invention. The prototype, like the analogue described above, has the same drawback caused by the preliminary separation of the epitaxial plate into separate elements: an undesirable redistribution of residual mechanical stresses in the epitaxial heterostructure / sapphire substrate system, and, as a result, a change in the electrophysical characteristics of the active layer of the heterostructure or even its complete degradation (disappearance of two-dimensional electron gas). Often during preliminary separation of the epitaxial plate into separate elements and when the sapphire substrate of individual elements is thinned (removed), the epitaxial plate is physically destroyed.

Задачей настоящего изобретения является предотвращение перераспределения остаточных механических напряжений в системе эпитаксиальная гетероструктура/сапфировая подложка, образующей эпитаксиальную пластину, при разделении последней на отдельные элементы (чипы) и обеспечение тем самым сохранения электрофизических характеристик эпитаксиальной гетероструктуры.The objective of the present invention is to prevent the redistribution of residual mechanical stresses in the epitaxial heterostructure / sapphire substrate system forming the epitaxial wafer when the latter is divided into separate elements (chips) and thereby ensure the electrical properties of the epitaxial heterostructure are preserved.

Согласно изобретению в способе изготовления чипов мощных нитридных СВЧ-транзисторов, включающем изготовление эпитаксиальной пластины, изготовление диэлектрической пластины-носителя, прикрепление эпитаксиальной пластины к диэлектрической пластине-носителю, разделение эпитаксиальной пластины и диэлектрической пластины-носителя на отдельные элементы и образование чипов, разделение эпитаксиальной пластины и диэлектрической пластины-носителя на отдельные элементы и образование чипов осуществляют после прикрепления эпитаксиальной пластины к диэлектрической пластине-носителю.According to the invention, in a method for manufacturing chips of high-power microwave nitride transistors, including manufacturing an epitaxial plate, manufacturing a dielectric carrier plate, attaching an epitaxial plate to a dielectric carrier plate, separating the epitaxial plate and dielectric carrier plate into separate elements and forming chips, separating the epitaxial plate and the dielectric carrier plate on the individual elements and the formation of chips is carried out after attaching the epitaxial plates to the dielectric carrier plate.

Заявителем не выявлены источники, содержащие информацию о технических решениях, идентичных настоящему изобретению, что позволяет сделать вывод о его соответствии критерию «новизна».The applicant has not identified sources containing information about technical solutions identical to the present invention, which allows us to conclude that it meets the criterion of "novelty."

Благодаря тому, что эпитаксиальную пластину разделяют на отдельные элементы не предварительно, а одновременно и совместно с диэлектрической пластиной-носителем, с которой эпитаксиальная пластина предварительно прочно соединена с образованием монолитного блока, эпитаксиальная гетероструктура, находясь в монолитном блоке, приобретает повышенную устойчивость к механическим воздействиям; это обеспечивает весьма важный технический результат, который состоит в том, что, практически, полностью предотвращается перераспределение остаточных механических напряжений в системе эпитаксиальная гетероструктура/сапфировая подложка и обеспечивается сохранение электрофизических характеристик активного слоя гетероструктуры.Due to the fact that the epitaxial plate is not divided into separate elements previously, but simultaneously with the dielectric carrier plate, with which the epitaxial plate is previously firmly connected to form a monolithic block, the epitaxial heterostructure, being in the monolithic block, acquires increased resistance to mechanical stress; this provides a very important technical result, which consists in the fact that the redistribution of residual mechanical stresses in the epitaxial heterostructure / sapphire substrate system is almost completely prevented and the electrophysical characteristics of the active layer of the heterostructure are maintained.

Во всех известных заявителю способах изготовления чипов мощных нитридных СВЧ-транзисторов эпитаксиальную пластину прикрепляли к пластине-носителю в виде отдельных, предварительно полученных разделением эпитаксиальной пластины частей со всеми вытекающими из этого негативными последствиями. Заявителем не выявлены какие-либо источники информации, в которых содержались бы сведения об отличительных признаках настоящего изобретения и их связи с достигаемым техническим результатом. Это позволяет сделать вывод о соответствии заявляемого изобретения критерию «изобретательский уровень».In all methods known to the applicant for manufacturing chips of high-power microwave nitride transistors, the epitaxial plate was attached to the carrier plate in the form of separate parts previously obtained by separating the epitaxial plate with all the ensuing negative consequences. The applicant has not identified any sources of information that would contain information about the distinguishing features of the present invention and their connection with the achieved technical result. This allows us to conclude that the claimed invention meets the criterion of "inventive step".

Способ иллюстрируется схематическими чертежами, на которых изображено (в продольном разрезе):The method is illustrated by schematic drawings, which depict (in longitudinal section):

на фиг.1 - эпитаксиальная пластина;figure 1 - epitaxial plate;

на фиг.2 - диэлектрическая пластина-носитель;figure 2 - dielectric carrier plate;

на фиг.3 - диэлектрическая пластина-носитель с контактами;figure 3 - dielectric carrier plate with contacts;

на фиг.4 - эпитаксиальная пластина, совмещенная с диэлектрической пластиной-носителем;figure 4 - epitaxial plate, combined with a dielectric carrier plate;

на фиг.5 - эпитаксиальная пластина, прикрепленная к диэлектрической пластине-носителю;figure 5 - epitaxial plate attached to a dielectric carrier plate;

на фиг.6 - то же, что на фиг.5, произведено утонение сапфировой подложки эпитаксиальной пластины;in Fig.6 is the same as in Fig.5, made thinning of the sapphire substrate of the epitaxial plate;

на фиг.7 - то же, что на фиг.6, соединенные между собой пластины разделены на отдельные элементы (чипы);in Fig.7 - the same as in Fig.6, interconnected plates are divided into separate elements (chips);

на фиг.8 - чипы с прикрепленными к ним теплоотводящими элементами.on Fig - chips with attached heat sink elements.

Заявленный способ реализуют следующим образом.The claimed method is implemented as follows.

Изготавливают эпитаксиальную пластину (фиг.1), для чего на сапфировой подложке 1 выращивают эпитаксиальную нитридную гетероструктуру 2 и затем при помощи стандартных планарных операций на ней формируют элементы 3 приборной топологии. Затем из диэлектрического материала, в частности поликора, изготавливают диэлектрическую пластину-носитель 4 (фиг.2) и выполняют в ней сквозные отверстия 5 малого диаметра, расположение которых соответствует расположению элементов 3 приборной топологии эпитаксиальной пластины, и сквозные отверстия 6 большего диаметра, расположенные в области межприборной изоляции. Затем методом фотолитографии изготавливают контакты 7 (фиг.3), расположение которых соответствует расположению элементов 3. Далее эпитаксиальную пластину совмещают с диэлектрической пластиной-носителем, при этом элементы 3 приборной топологии совмещаются с контактами 7 (фиг.4). После этого пространство между пластинами заполняют через отверстия 6 теплопроводящим самотвердеющим компаундом 8. В результате эпитаксиальная гетероструктура 2 оказывается заключенной в прочный «сэндвич», образованный подложкой 1 и пластиной 4 (фиг.5). Далее осуществляют утонение сапфировой подложки 1 посредством химико-динамического метода и нанесение на нее тонкого металлического покрытия (на чертежах не показано) (фиг.6). Затем полученную структуру (блок) разделяют, например, посредством резки алмазным диском на отдельные элементы - чипы, как это показано на фиг.7. После этого к тонкому металлическому покрытию каждого чипа при помощи стандартного припоя 9 прикрепляют теплоотводящие элементы 10.An epitaxial plate is made (Fig. 1), for which an epitaxial nitride heterostructure 2 is grown on a sapphire substrate 1, and then elements 3 of the instrument topology are formed on it using standard planar operations. Then, a dielectric carrier plate 4 (FIG. 2) is made from a dielectric material, in particular polycor, and through holes 5 of small diameter are made in it, the arrangement of which corresponds to the arrangement of elements 3 of the instrument topology of the epitaxial plate, and through holes 6 of larger diameter located in areas of inter-instrument isolation. Then, photolithography method makes contacts 7 (Fig. 3), the arrangement of which corresponds to the arrangement of elements 3. Next, the epitaxial plate is combined with a dielectric carrier plate, while the elements of the instrument topology 3 are combined with contacts 7 (Fig. 4). After that, the space between the plates is filled through the holes 6 with a heat-conducting self-hardening compound 8. As a result, the epitaxial heterostructure 2 is enclosed in a durable “sandwich” formed by the substrate 1 and the plate 4 (Fig. 5). Then, the sapphire substrate 1 is thinned by means of a chemical-dynamic method and a thin metal coating is applied to it (not shown in the drawings) (Fig. 6). Then the resulting structure (block) is separated, for example, by cutting with a diamond disk into individual elements - chips, as shown in Fig.7. After that, heat transfer elements 10 are attached to the thin metal coating of each chip using standard solder 9.

Заявленный способ дает возможность изготовления чипов при обеспечении повышенной устойчивости эпитаксиальной гетероструктуры, обусловливает предотвращение остаточных механических напряжений и позволяет сохранить электрофизические характеристики эпитаксиальной гетероструктуры и изготовленных чипов.The claimed method allows the manufacture of chips while providing increased stability of the epitaxial heterostructure, prevents the residual mechanical stress and allows you to save the electrical characteristics of the epitaxial heterostructure and manufactured chips.

Claims (1)

Способ изготовления чипов мощных нитридных СВЧ-транзисторов, включающий изготовление эпитаксиальной пластины путем выращивания на сапфировой подложке эпитаксиальной нитридной гетероструктуры и формирование на ней элементов транзисторной топологии, изготовление диэлектрической пластины-носителя, совмещение эпитаксиальной пластины и диэлектрической пластины-носителя, разделение эпитаксиальной пластины и диэлектрической пластины-носителя на отдельные элементы и образование чипов, отличающийся тем, что разделение эпитаксиальной пластины и диэлектрической пластины-носителя на отдельные элементы и образование чипов осуществляют после совмещения эпитаксиальной пластины и диэлектрической пластины-носителя.A method of manufacturing chips of high-power nitride microwave transistors, including the manufacture of an epitaxial plate by growing an epitaxial nitride heterostructure on a sapphire substrate and forming elements of a transistor topology on it, manufacturing a dielectric carrier plate, combining the epitaxial plate and the dielectric carrier plate, separating the epitaxial plate and the dielectric plate -carrier into individual elements and chip formation, characterized in that the separation of epitaxial Lastin and dielectric carrier plate into separate elements and the formation of chips is performed after the alignment of the epitaxial wafer and the dielectric carrier plate.
RU2007110752/28A 2007-03-20 2007-03-20 Method for manufacturing chips of power nitride uhf-transistors RU2339116C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2007110752/28A RU2339116C1 (en) 2007-03-20 2007-03-20 Method for manufacturing chips of power nitride uhf-transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2007110752/28A RU2339116C1 (en) 2007-03-20 2007-03-20 Method for manufacturing chips of power nitride uhf-transistors

Publications (1)

Publication Number Publication Date
RU2339116C1 true RU2339116C1 (en) 2008-11-20

Family

ID=40241444

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2007110752/28A RU2339116C1 (en) 2007-03-20 2007-03-20 Method for manufacturing chips of power nitride uhf-transistors

Country Status (1)

Country Link
RU (1) RU2339116C1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU1738035C (en) * 1987-04-30 1994-06-15 Научно-исследовательский институт "Пульсар" Method of manufacturing semiconductor structures
US6656820B2 (en) * 2000-11-08 2003-12-02 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device having a reliable thinning step
US6818531B1 (en) * 2003-06-03 2004-11-16 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing vertical GaN light emitting diodes
WO2006065046A1 (en) * 2004-12-13 2006-06-22 Lg Chem, Ltd. Thin gallium nitride light emitting diode device
RU2285976C1 (en) * 2005-05-06 2006-10-20 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") Method for producing high-power microwave transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU1738035C (en) * 1987-04-30 1994-06-15 Научно-исследовательский институт "Пульсар" Method of manufacturing semiconductor structures
US6656820B2 (en) * 2000-11-08 2003-12-02 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device having a reliable thinning step
US6818531B1 (en) * 2003-06-03 2004-11-16 Samsung Electro-Mechanics Co., Ltd. Method for manufacturing vertical GaN light emitting diodes
WO2006065046A1 (en) * 2004-12-13 2006-06-22 Lg Chem, Ltd. Thin gallium nitride light emitting diode device
RU2285976C1 (en) * 2005-05-06 2006-10-20 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") Method for producing high-power microwave transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R.Vandersmissen et all. "Transfer from MHEMT to GaN HEMT Technology: Devices and Integration", International Conference on Compound Semiconductor Manufacturing Technology (MANTECH), New Orleans, Louisiana, USA, pp.237-240, 11-14 April 2005. *

Similar Documents

Publication Publication Date Title
JP7059257B2 (en) Electronic power device integrated with processed circuit board
CN102714219B (en) Reverse side engineered III-nitride devices
US9685513B2 (en) Semiconductor structure or device integrated with diamond
TW584971B (en) Light-emitting semiconductor element on GaN basis and its epitaxial production method
US20100291719A1 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
JP6174113B2 (en) Direct growth of backside via diamond for GaN HEMT devices
US8674405B1 (en) Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
CN107636800B (en) Method for manufacturing diamond semiconductor composite substrate
TWI588955B (en) Method for forming III-V semiconductor structure using multiple substrates and semiconductor device fabricated by using the same
TW201413783A (en) Carbonized enamel layer
US20150200265A1 (en) Solder-containing semiconductor device, mounted solder-containing semiconductor device, producing method and mounting method of solder-containing semiconductor device
CN118471808A (en) Preparation method of diamond-based gallium nitride HEMT device
US10186585B2 (en) Semiconductor device and method for manufacturing the same
KR102273305B1 (en) Gallium nitride semiconductor structure on diamond substrate with improved reliability and process for fabricating thereof
JP2013545312A (en) Optoelectronic semiconductor chip manufacturing method and such semiconductor chip
KR101652919B1 (en) Composite substrate with protective layer for preventing metal from diffusing
JP2015032797A (en) Nitride semiconductor device and manufacturing method of the same
RU2339116C1 (en) Method for manufacturing chips of power nitride uhf-transistors
JP2009117583A (en) Method of manufacturing nitride semiconductor element, nitride semiconductor crystal growth substrate, crystal growth substrate holding board, and adhesive material
RU2368031C1 (en) Method for manufacturing of semiconductor device
JP2013512580A (en) Method of manufacturing nitride semiconductor device
CN119895531A (en) Substrate for forming semiconductor device, semiconductor stacked structure, semiconductor device, method for manufacturing substrate for forming semiconductor device, method for manufacturing semiconductor stacked structure, and method for manufacturing semiconductor device
KR100858362B1 (en) Manufacturing Method of Vertical Light Emitting Diode Device
US20250329535A1 (en) Method including an ion beam implant and stressed film for separating a substrate film region from a bulk substrate region
WO2025226300A1 (en) Method including an ion beam implant and stressed film for separating a substrate film region from a bulk substrate region

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20090321