RU2349029C1

RU2349029C1 - Method of checkout of multireading transformers of time intervals in code

Info

Publication number: RU2349029C1
Application number: RU2007144139/09A
Authority: RU
Inventors: Виктор Иванович Белов (RU); Виктор Иванович Белов; Андрей Сергеевич Игнатьев (RU); Андрей Сергеевич Игнатьев; Альберт Константинович Смирнов (RU); Альберт Константинович Смирнов
Priority date: 2007-11-27
Filing date: 2007-11-27
Publication date: 2009-03-10

Abstract

FIELD: physics, computer facilities.

SUBSTANCE: invention concerns automatics and computer facilities field and can be used for checkout of multireading transformers of analogue quantity in a code. Reached technical effect consists in increase of reliability of checkout of multireading transformers of time intervals in a code. The expedient is characterised by that periodically iterated pluralities of the interconnected time intervals in the form of several partially overlapped readout shape, shape control values for each of pluralities of time intervals, shape timing constants in the form of plurality of individual and zero signals, spot boundaries of shaped time intervals, check generated timing constants on conformity to set, change set timing constants, in tolerance limits of a mismatch of readout, change control values of time intervals according to changes of the given quoted constants, spot lack of errors of a mismatch between the changed control and target values of time intervals.

EFFECT: increase of reliability of time intervals multireading transformers in a code checkout.

2 dwg

Description

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для проверки многоотсчетных преобразователей аналоговой величины в код.The invention relates to the field of automation and computer technology and can be used to test multi-count converters of analog value to code.

Известен способ проверки преобразователей временных интервалов в код, в котором задают углы поворота вала фазовращателя, формируют на выходах фазовращателей периодически повторяющуюся последовательность временных интервалов, преобразуют временные интервалы в код и определяют погрешность путем сравнения кода с контрольными значениями при изменении временных интервалов [1].There is a method of checking converters of time intervals to a code in which the angles of rotation of the phase shifter shaft are set, a periodically repeating sequence of time intervals is formed at the outputs of the phase shifters, time intervals are converted to code, and the error is determined by comparing the code with control values when changing time intervals [1].

Недостатком известного способа является сложность его реализации, связанная с необходимостью использования высокоточного фазовращателя, а также невозможность проверки многоотсчетных преобразователей временных интервалов в код.The disadvantage of this method is the complexity of its implementation, associated with the need to use a high-precision phase shifter, as well as the inability to check multi-time converters of time intervals into code.

Наиболее близким техническим решением к данному изобретению является способ проверки многоотсчетных преобразователей временных интервалов в код, реализованный в преобразователе угла поворота вала в код [2]. В известном способе формируют (с помощью фазовращателей и блоков формирователей импульсов) периодически повторяющуюся совокупность взаимосвязанных временных интервалов в виде нескольких частично перекрывающихся отсчетов с соответствующими масштабными коэффициентами P₁, P₂, Р₃ (коэффициенты электрической редукции фазовращателей), формируют контрольные значения для каждой из совокупностей временных интервалов в виде показаний углозадающего устройства вала фазовращателей, формируют в технологическом режиме юстировочные константы (ЮК) в виде разности между равноценными частями (согласующими разрядами) временных интервалов соседних отсчетов и отклонения единого значения временных интервалов всех отсчетов от заданного значения в исходном положении, запоминают ЮК, определяют погрешности в штатном режиме сравнением единых выходных значений временных интервалов с контрольными значениями при синхронном изменении задаваемых временных интервалов (при вращении вала фазовращателей) пропорционально их масштабным коэффициентам.The closest technical solution to this invention is a method for checking multi-time converters of time intervals into code, implemented in the converter of the angle of rotation of the shaft into code [2]. In the known method, a periodically repeating set of interconnected time intervals is formed (using phase shifters and pulse shaper blocks) in the form of several partially overlapping samples with corresponding scale factors P ₁ , P ₂ , P ₃ (phase reduction electric ratios), control values are generated for each of sets of time intervals in the form of indications of the angle-setting device of the phase shifter shaft, form adjustment constants in the technological mode (SK) in the form of the difference between the equivalent parts (matching bits) of the time intervals of adjacent samples and the deviation of a single value of the time intervals of all samples from a given value in the initial position, remember the SK, determine the errors in the normal mode by comparing the single output values of the time intervals with the control values at synchronously changing the set time intervals (during rotation of the phase shifter shaft) in proportion to their scale factors.

Единые выходные значения совокупности временных интервалов проверяемого преобразователя формируют с помощью запомненных ЮК. Блок памяти не входит в состав проверяемого преобразователя и запись в него ЮК при эксплуатации производится после установки преобразователя на объект и измерения фактических ЮК, значения которых могут получиться любыми.A single output value of the set of time intervals of the tested transducer is formed using stored SK. The memory unit is not part of the tested transducer and the SK is written into it during operation after installing the transducer on the object and measuring the actual SK, the values of which can be any.

Недостатком известного способа является неполнота проверок электрических цепей связи преобразователя с блоком памяти ЮК, отсутствие проверки работы преобразователя в допустимых пределах рассогласования отсчетов, а также необходимость высокоточного углозадающего устройства для формирования контрольных значений.The disadvantage of this method is the incompleteness of checks of electrical circuits of communication between the converter and the memory unit of the SK, the lack of verification of the operation of the converter within the acceptable limits of the mismatch of readings, and the need for a high-precision angle-setting device for generating control values.

В предложенном способе задают ЮК в виде совокупности единичных и нулевых сигналов, исходя из полноты проверки целостности электрических цепей связи блока памяти ЮК, определяют границы формирования временных интервалов, исходя из заданных ЮК, формируют периодически повторяющуюся совокупность взаимосвязанных временных интервалов в виде нескольких частично перекрывающихся отсчетов с соответствующими масштабными коэффициентами, формируют контрольные значения для каждой из совокупностей временных интервалов, формируют в технологическом режиме ЮК и проверяют их на соответствие заданным, определяют в штатном режиме погрешности преобразователя сравнением единых выходных значений временных интервалов с контрольными значениями при синхронном изменении формируемых временных интервалов пропорционально их масштабным коэффициентам при заданных ЮК, изменяют заданные ЮК в допустимых пределах рассогласования отсчетов, изменяют контрольные значения временных интервалов в соответствии с изменениями заданных ЮК и определяют в штатном режиме отсутствие погрешности рассогласования между выходными и измененными контрольными значениями временных интервалов.In the proposed method, the SC is set in the form of a set of single and zero signals, based on the completeness of checking the integrity of the electrical circuits of the communication unit of the SC memory, the boundaries for the formation of time intervals are determined based on the given SC, a periodically repeating set of interconnected time intervals is formed in the form of several partially overlapping samples with corresponding scale factors, form control values for each of the sets of time intervals, form in technological com mode of the SC and check them for compliance with the specified ones, determine in the standard mode the errors of the converter by comparing the single output values of the time intervals with the control values for a synchronous change in the generated time intervals in proportion to their scale factors for the given SC, change the set SC in the allowable range of sample mismatch, change the control the values of time intervals in accordance with the changes specified by the SC and determine in normal mode the absence of error margin Lazovaniye between the output and the modified control values of time intervals.

Технический эффект предложенного способа заключается в повышении достоверности проверки многоотсчетных преобразователей временных интервалов в код.The technical effect of the proposed method is to increase the reliability of checking multi-count converters of time intervals into code.

Структурные схемы двух возможных устройств для осуществления способа вместе с проверяемым преобразователем представлены на фиг.1 и фиг.2.Structural diagrams of two possible devices for implementing the method together with the tested transducer are presented in figure 1 and figure 2.

Устройство на фиг.1 содержит блок 1 задания ЮК, вычислительный блок 2 с памятью, блок 3 реверсивных счетчиков PC, блок 4 цифроаналоговых преобразователей ЦАП, блок 5 компараторов, реверсивный счетчик 6 импульсов, блок 7 триггеров, блок 8 одновибраторов, генератор 9 пилообразного напряжения (ГПН), блок 10 задания смещений, цифровые сумматоры 11, 12, 13, и 14, регистраторы 15 и 16, инвертор 17, переключатели 18, 19 и 20, делитель 21 частоты, проверяемый преобразователь 22. Блоки 1 и 10 представляют собой группу ключей, коммутирующих шины единичных и нулевых потенциалов (шины питания) к выходам этих блоков. Период сигналов ГПН 9 равен периоду старт (ST) и стоп (SP) импульсов проверяемого преобразователя 22. Число разрядов каждого PC блока 3 и каждого ЦАП блока 4 равно числу разрядов при измерении каждого из временных интервалов преобразователя 22. Число элементов в блоках 3 … 5, 7, 8, а также число групп выходов блока 2 равно удвоенному количеству отсчетов проверяемого преобразователя 22. Группы выходов блока 2 подключены к входам данных соответствующих PC блока 3, счетные входы которых соединены с выходами соответствующих одновибраторов блока 8, а управляющие входы соединены с выходами переключателя 19. Выходы каждого PC блока 3 через соответствующий ЦАП блока 4 подключены к одним входам компараторов блока 5, другие входы компараторов блока 5 объединены и соединены с выходом ГПН 9 и через делитель 21 частоты с входом начала цикла (НЦ) проверяемого преобразователя 22. Выходы компараторов блока 5 подключены к входам ST и SP (начало и конец временных интервалов) проверяемого преобразователя 22 и к входам сброса R соответствующих триггеров блока 7. Информационные D-входы триггеров блока 7 соединены с шиной единичного потенциала, а синхровходы С - с соответствующими выходами реверсивного счетчика 6. Счетный вход реверсивного счетчика 6 соединен с выходом одного из компараторов блока 5, управляющие входы - с выходами переключателя 19, а вход сброса - с выходом переключателя 20. Выход переключателя 18 подключен к входу выбора режима проверяемого преобразователя 22, входу сброса регистратора 16 и через инвертор 17 - входу сброса регистратора 15. Выходы сумматора 12 подключены к входам ЮК проверяемого преобразователя 22, информационные выходы которого подключены к одной группе входов цифровых сумматоров 13 и 14, а выход разрешения проверяемого преобразователя 22 подключен к синхровходам регистраторов 15 и 16, информационные входы которых соединены с выходами соответствующих цифровых сумматоров 13 и 14.The device in figure 1 contains a unit 1 job SK, a computing unit 2 with memory, a block 3 of reversible counters PC, a block of 4 digital-to-analog converters of the DAC, a block of 5 comparators, a reversible counter of 6 pulses, a block of 7 triggers, a block of 8 single-vibrators, a sawtooth voltage generator 9 (GPN), block 10 for setting offsets, digital adders 11, 12, 13, and 14, recorders 15 and 16, inverter 17, switches 18, 19 and 20, frequency divider 21, tested converter 22. Blocks 1 and 10 are a group keys switching buses of unit and zero potentials (power bus) to the outputs of these units. The period of the GPN 9 signals is equal to the period of start (ST) and stop (SP) pulses of the tested converter 22. The number of bits of each PC block 3 and each DAC of block 4 is equal to the number of bits when measuring each of the time intervals of the converter 22. The number of elements in blocks 3 ... 5 , 7, 8, as well as the number of groups of outputs of block 2 is equal to twice the number of samples of the tested converter 22. The groups of outputs of block 2 are connected to the data inputs of the corresponding PC of block 3, the counting inputs of which are connected to the outputs of the corresponding single-vibrators of block 8, and the control The input inputs are connected to the outputs of switch 19. The outputs of each PC unit 3 through the corresponding DAC of unit 4 are connected to one input of the comparators of unit 5, the other inputs of the comparators of unit 5 are combined and connected to the output of the GPN 9 and through the frequency divider 21 with the start of cycle (NC) input the tested converter 22. The outputs of the comparators of block 5 are connected to the inputs ST and SP (the beginning and end of time intervals) of the tested converter 22 and to the reset inputs R of the corresponding triggers of block 7. The information D inputs of the triggers of block 7 are connected to the bus unit potential, and clock inputs C - with the corresponding outputs of the reversing counter 6. The counting input of the reversing counter 6 is connected to the output of one of the comparators of block 5, the control inputs are connected to the outputs of switch 19, and the reset input is connected to the output of switch 20. The output of switch 18 is connected to the input of the mode selection of the tested converter 22, the reset input of the recorder 16 and through the inverter 17 to the reset input of the registrar 15. The outputs of the adder 12 are connected to the inputs of the UK of the tested converter 22, the information outputs of which are are connected to one group of inputs of digital adders 13 and 14, and the resolution output of the tested converter 22 is connected to the sync inputs of recorders 15 and 16, the information inputs of which are connected to the outputs of the respective digital adders 13 and 14.

Выходы блока 1 подключены к входам блока 2, к одной группе входов сумматора 12 и к другой группе входов сумматора 14. Выходы блока 6 подключены к одной группе входов сумматора 11, другая группа входов которого соединена с выходами блока 10 и другой группой входов сумматора 12, а выходы сумматора 11 подключены к другой группе входов сумматора 13.The outputs of block 1 are connected to the inputs of block 2, to one group of inputs of the adder 12 and to another group of inputs of the adder 14. The outputs of block 6 are connected to one group of inputs of the adder 11, the other group of inputs of which are connected to the outputs of block 10 and another group of inputs of the adder 12, and the outputs of the adder 11 are connected to another group of inputs of the adder 13.

ГПН 9 работает в непрерывном режиме, формируя временную развертку в виде пилообразного напряжения с периодом Т, равным периоду ST и SP импульсов на входах проверяемого преобразователя 22. При совпадении напряжения ГПН 9 с выходными напряжениями ЦАП блока 4 в компараторах блока 5 формируются импульсы, временное положение которых относительно начала развертки ГПН 9 изменяется в зависимости от выходного напряжения ЦАП блока 4. Выходные импульсы компараторов блока 5 в качестве ST и SP импульсов поступают на входы преобразователя 22. Каждая пара компараторов блока 5 вырабатывает ST и SP импульсы для одного из отсчетов преобразователя 22.GPN 9 operates in a continuous mode, forming a temporary scan in the form of a sawtooth voltage with a period T equal to the period ST and SP of the pulses at the inputs of the tested converter 22. When the voltage of the GPN 9 coincides with the output voltages of the DAC of block 4, pulses are formed in the comparators of block 5, the temporary position which relative to the start of scanning GPN 9 varies depending on the output voltage of the DAC of block 4. The output pulses of the comparators of block 5 as ST and SP pulses are fed to the inputs of the converter 22. Each pair of computers unit 5 generates ST and SP pulses for one of the samples of the Converter 22.

ЮК задают в блоке 1, исходя из полноты проверки преобразователя 22, например, в виде 1 и 0. По заданным ЮК в вычислительном блоке 2 определяют начальные граничные значения формируемых временных интервалов для всех отсчетов, запоминают их и далее передают на входы данных PC блока 3.The SC is set in block 1, based on the completeness of the check of the transducer 22, for example, in the form of 1 and 0. Based on the specified SC in the computing block 2, the initial boundary values of the generated time intervals for all samples are determined, stored, and then transferred to the PC data inputs 3 .

При проверке преобразователя 22 в технологическом режиме его работы переключатель 20 удерживает реверсивный счетчик 6 в нулевом состоянии, поэтому информационные сигналы на выходах триггеров блока 7 и одновибраторов блока 8 отсутствуют. Выходные коды реверсивных счетчиков блока 3 соответствуют выходным кодам вычислительного блока 2. ЦАП блока 4 формируют уровни напряжения, соответствующие выходным кодам PC блока 3, а компараторы блока 5 формируют периодически повторяющуюся совокупность взаимосвязанных временных интервалов в виде нескольких частично перекрывающихся отсчетов. На выходах N преобразователя 22 формируется код, соответствующий заданным ЮК. Этот код в сумматоре 14 сравнивается с заданными ЮК, а результат сравнения фиксируется в регистраторе 16 по сигналу разрешения РАЗР, который формируется на выходе преобразователя 22 одновременно с кодом на выходах N.When checking the Converter 22 in the technological mode of its operation, the switch 20 keeps the reversible counter 6 in the zero state, therefore, information signals at the outputs of the triggers of block 7 and single vibrators of block 8 are absent. The output codes of the reversible counters of block 3 correspond to the output codes of the computing block 2. The DACs of block 4 form the voltage levels corresponding to the output codes of the PC of block 3, and the comparators of block 5 form a periodically repeating set of interconnected time intervals in the form of several partially overlapping samples. At the outputs N of the converter 22, a code is generated corresponding to the given SC. This code in the adder 14 is compared with the given SK, and the comparison result is recorded in the recorder 16 by the enable signal Raz, which is generated at the output of the Converter 22 simultaneously with the code at the outputs N.

При проверке начального кода преобразователя 22 в штатном режиме его работы выходные ST и SP импульсы формируются аналогично технологическому режиму. При нулевом коде на выходах блока 10 из блока 1 через сумматор 12 на входы преобразователя 22 поступает код ЮК. На выходах N преобразователя 22 формируется единый код совокупности входных временных интервалов, который в сумматоре 13 сравнивается с выходным кодом реверсивного счетчика 6. Результат сравнения записывается в регистратор 15 по сигналу РАЗР. При проверке начального кода реверсивный счетчик 6 переключателем 20 установлен в нулевое состояние. На входы сумматора 13 поступают нулевые коды. Результат сравнения из сумматора 13 записывается в регистратор 15 по сигналу РАЗР с выхода преобразователя 22. Регистраторы 15 и 16 могут фиксировать результат каждого измерения с последующей оценкой оператором результатов проверки или фиксировать только отклонения от заданных уставок (см., например, С.С.Хризман. Цифровые измерительные приборы и системы, Справочник, «Наукова думка», Киев, 1970, с.62-63).When checking the initial code of the converter 22 in the normal mode of its operation, the output ST and SP pulses are generated similarly to the technological mode. When the code is zero, the outputs of block 10 from block 1 through the adder 12 to the inputs of the Converter 22 receives the code UK. At the outputs N of the converter 22, a single code of the set of input time intervals is generated, which in the adder 13 is compared with the output code of the reverse counter 6. The result of the comparison is recorded in the recorder 15 by the signal Razr. When checking the initial code, the reverse counter 6 by the switch 20 is set to zero. The inputs of the adder 13 receive zero codes. The comparison result from the adder 13 is recorded in the recorder 15 by the signal Raz from the output of the Converter 22. Registrars 15 and 16 can record the result of each measurement with subsequent evaluation by the operator of the test results or record only deviations from the specified settings (see, for example, S.S. Khrizman Digital measuring devices and systems, Handbook, “Naukova Dumka”, Kiev, 1970, pp. 62-63).

Режим работы проверяемого преобразователя 22 задается переключателем 18. В штатном режиме работы регистратор 16 закрыт, регистратор 15 открыт, а в технологическом режиме наоборот. Начало цикла НЦ работы проверяемого преобразователя 22 синхронизировано с началом временной развертки ГПН 9 с помощью делителя 21 частоты.The operation mode of the tested converter 22 is set by the switch 18. In the normal operation mode, the recorder 16 is closed, the registrar 15 is open, and vice versa in the technological mode. The beginning of the SC cycle of the work of the tested converter 22 is synchronized with the beginning of the time sweep of the GPN 9 using a frequency divider 21.

Для синхронного изменения формируемых на входах преобразователя 22 временных интервалов пропорционально их масштабным коэффициентам переключателем 20 снимают сигнал сброса с реверсивного счетчика 6, который начинает подсчитывать выходные ST (или SP) импульсы компаратора блока 5 отсчета с наибольшим значением Р. Реверсивный счетчик 6 работает в режиме делителя частоты. Выходы реверсивного счетчика 6, разрядность которых пропорциональна масштабным коэффициентам изменения формируемых блоком 5 временных интервалов, подключены к С-входам пары триггеров блока 7 соответствующих отсчетов. Выход более младшего разряда подключен к триггерам отсчета, соответствующего наибольшему Р. Выходные импульсы реверсивного счетчика 6 устанавливают триггеры блока 7 в 1. Сброс в 0 этих триггеров производится ST и SP импульсами соответствующих компараторов блока 5.To synchronously change the time intervals generated at the inputs of the converter 22 in proportion to their scale factors, the switch 20 removes the reset signal from the reverse counter 6, which begins to count the output ST (or SP) pulses of the comparator of the reference block 5 with the highest value P. The reverse counter 6 operates in the divider mode frequency. The outputs of the reversible counter 6, the bit capacity of which is proportional to the scale factors of change generated by block 5 of the time intervals, are connected to the C-inputs of the pair of triggers of block 7 of the corresponding samples. The output of the lower order is connected to the triggers of the reference corresponding to the highest P. The output pulses of the reverse counter 6 set the triggers of block 7 to 1. These triggers are reset to 0 by ST and SP pulses of the corresponding comparators of block 5.

По срезам сигналов триггеров блока 7 соответствующие одновибраторы блока 8 вырабатывают импульсы, по срезам которых PC блока 3 изменяют свой код на 1. При этом PC в цепях формирования ST импульсов увеличивают (уменьшают) свой код, а в цепях формирования SP импульсов уменьшают (увеличивают) код. Направлением изменения кода в PC блока 3 управляют переключателем 19. В результате временные интервалы между ST и SP импульсами всех отсчетов одновременно увеличиваются или уменьшаются пропорционально их масштабным коэффициентам. При этом пропорционально и синхронно изменяются выходные коды преобразователя 22 и реверсивного счетчика 6, которые сравниваются в сумматоре 13. Результаты сравнения последовательно фиксируются в регистраторе 15.According to the cuts of the signals of the triggers of block 7, the corresponding single-vibrators of block 8 generate pulses, from the cuts of which the PCs of block 3 change their code by 1. At the same time, the PCs in the circuits for generating ST pulses increase (decrease) their code, and in the circuits for generating ST pulses decrease (increase) the code. The direction of code change in the PC of block 3 is controlled by switch 19. As a result, the time intervals between the ST and SP pulses of all samples simultaneously increase or decrease in proportion to their scale factors. Thus proportionally and synchronously change the output codes of the Converter 22 and the reversing counter 6, which are compared in the adder 13. The comparison results are sequentially recorded in the recorder 15.

Одновибраторы блока 8 выполняют функцию элементов задержки для исключения двойного срабатывания компараторов блока 5 при формировании ST и SP импульсов. Для исключения сбоев при возможном совпадении импульсов на входах триггеров блока 7 входные импульсы реверсивного счетчика 6 и импульсы на входах R триггеров блока 7 синхронизированы разными тактами высокочастотного генератора (на фиг.1 не представлены).The single vibrators of block 8 perform the function of delay elements to eliminate the double operation of the comparators of block 5 during the formation of ST and SP pulses. To eliminate failures with the possible coincidence of pulses at the inputs of the triggers of block 7, the input pulses of the reverse counter 6 and the pulses at the inputs R of the triggers of block 7 are synchronized by different clock cycles of a high-frequency generator (not shown in Fig. 1).

Для проверки работы преобразователя 22 при возможных рассогласованиях между отсчетами формируют в блоке 10 с помощью ключей единичные и нулевые сигналы для изменения ЮК в допустимых пределах. Выходной код блока 10 в сумматоре 12 суммируют с кодом ЮК с выходов блока 1, а в сумматоре 11 - с контрольным кодом с выходов реверсивного счетчика 6. Выходной код сумматора 12 поступает на входы ЮК преобразователя 22. Если изменения ЮК находятся в допустимых пределах рассогласования между отсчетами, то при отсутствии неисправностей в проверяемом преобразователе 22 на выходах цифрового сумматора 13 и в регистраторе 15 будут зафиксированы значения, близкие к нулевым.To check the operation of the Converter 22 with possible mismatches between the samples form in block 10 with the help of keys single and zero signals to change the SC within the permissible limits. The output code of block 10 in adder 12 is summed with the code of SK from the outputs of block 1, and in adder 11 with the control code from the outputs of the reverse counter 6. The output code of adder 12 is input to the inputs of SK of the converter 22. If the changes of SK are within the permissible discrepancy between counts, then in the absence of malfunctions in the tested converter 22 at the outputs of the digital adder 13 and in the recorder 15 will be fixed values close to zero.

По окончании проверки преобразователя 22 при первоначально заданных ЮК во всем диапазоне временных интервалов и изменениях ЮК в допустимых пределах устанавливают новые значения ЮК, инверсные первым, и проводят аналогичные проверки преобразователя 22 с новыми значениями ЮК. В результате достигается полнота проверок целостности электрических цепей и функционирования преобразователя 22 во всех режимах его работы.Upon completion of the check of the transducer 22 with the initially set SC in the entire range of time intervals and changes in the SC, within the acceptable limits, new values of the SC inverted first are set and similar checks of the converter 22 with the new values of the SC are carried out. The result is the completeness of the integrity checks of electrical circuits and the functioning of the Converter 22 in all modes of operation.

Определение в вычислительном блоке 2 границ временных интервалов, которые записывают в процессе проверки преобразователя 22 в PC блока 3, можно производить в последовательности, обратной процессу формирования выходного кода N преобразователя 22 в штатном режиме его работы.The determination in the computing unit 2 of the boundaries of the time intervals that are recorded during the verification of the converter 22 in the PC of the block 3 can be performed in the reverse order of the formation of the output code N of the converter 22 in the normal mode of operation.

Выходной код N преобразователя 22 в исходном положении должен быть нулевым. Для приведения измеренного кода в исходное положение используют юстировочную константу С₀. При проверке преобразователя 22 константу С₀ задают, исходя из полноты проверки электрических цепей связи с блоком памяти ЮК. Тогда полный многоотсчетный код преобразователя 22 перед его приведением является дополнительным кодом С₀ и составляет N_П=0-С₀.The output code N of the converter 22 in the initial position should be zero. To bring the measured code to its original position, use the adjustment constant C ₀ . When checking the Converter 22, the constant C _{0 is} set based on the completeness of the check of the electrical communication circuits with the memory unit SK. Then the full multi-code code of the converter 22 before its reduction is an additional code C ₀ and is N _P = 0-C ₀ .

Код N_П можно представить в виде двух отсчетов: согласованного кода N_Г старших значащих разрядов грубого отсчета ГО и кода N_Т точного отсчета ТО, состоящего из кода N_С старших согласующих разрядов ГО, смещенного на юстировочную константу C₁ и кода N_M в младших несмещенных разрядах ТО, т.е. N_T=(N_С-C₁)+N_М Code N _P can be represented in the form of two samples: a consistent code N _{Г of the} most significant bits of the coarse sample GO and code N _{T of an} exact sample of TO, consisting of code N _{C of the} highest matching bits of GO, shifted by an adjustment constant C ₁ and code N _M in the lower unbiased maintenance bits, i.e. N _T = (N _C -C ₁ ) + N _M

Если в преобразователе 22 данный ТО представлен кодом N_T с числом разрядов n=log₂(Т/Т_ГИ) (где Т_ГИ период следования импульсов ГИ заполнения временных интервалов в преобразователе 22, Т - период следования ST или SP импульсов) и однозначно определяет величину временных интервалов в диапазоне 0…Т/2, то код N_ST, записываемый в PC блока 3 для формирования ST импульса младшего отсчета (с наибольшим Р) преобразователя 22 может быть произвольным. Код N_SP для формирования SP импульса этого отсчета определяется из соотношения N_SP=N_ST-N_T.If in the converter 22 this TO is represented by the code N _T with the number of bits n = log ₂ (Т / Т _ГИ ) (where Т _{ГИ is} the repetition period of the repetition pulses of filling time intervals in the converter 22, Т is the repetition period of ST or SP pulses) and uniquely the time intervals in the range 0 ... T / 2, the code N _ST recorded in the PC unit 3 to generate the ST pulse of the lowest reference (with the largest P) of the Converter 22 may be arbitrary. The code N _SP for generating the SP pulse of this sample is determined from the relation N _SP = N _ST -N _T.

Если N_T имеет число разрядов n+1 и определяет величину временного интервала в диапазоне 0…Т, то N_T состоит из двух отсчетов. Старшие n разрядов кода N_T представляют собой код N_ПГ промежуточного ГО с одним старшим значащим разрядом, определяющим номер полупериода (0…Т/2 или Т/2…Т), и остальными согласующими, в старших из которых записан код N_ПС согласующих разрядов промежуточного ГО. Младшие n разрядов кода N_T являются кодом N_ПТ промежуточного ТО (для диапазона 0…Т/2), смещенным на юстировочную константу С₂ относительно кода N_ПС, т.е. N_ПТ=(N_ПС - С₂)+N_М. В этом случае коды N_ST и N_SP, записываемые в PC блока 3 для формирования ST и SP импульсов младшего отсчета преобразователя 22, определяются из соотношений:If N _T has the number of bits n + 1 and determines the value of the time interval in the range 0 ... T, then N _T consists of two samples. The highest n bits of the code N _T are the N code of the _GG intermediate GO with one major significant bit defining the half-period number (0 ... T / 2 or T / 2 ... T) and the other matching ones, the oldest of which contains the code N _PS matching bits intermediate GO. The lower n bits of the code N _T are the code N _{PT of} intermediate TO (for the range 0 ... T / 2), shifted by the adjustment constant C ₂ relative to the code N _PS , i.e. N _PT = (N _PS - C ₂ ) + N _M. In this case, the codes N _ST and N _SP recorded in the PC of block 3 for generating the ST and SP pulses of the lowest count of the converter 22 are determined from the relations:

N_ST=[N_T/2]N _ST = [N _T / 2]

N_SP=N_ST-N_ПТ, где […]- целая часть числа.N _SP = N _ST -N _PT , where [...] is the integer part of the number.

Для определения кодов N_ST и N_SP соседнего старшего (j-1) отсчета необходимо вычислить полный код N_П(j-1) этого отсчета, исключив младший j отсчетTo determine the codes N _ST and N _{SP of the} neighboring highest (j-1) sample, it is necessary to calculate the complete code N _{P (j-1) of} this sample, excluding the least significant j sample

N_П(j-1)=[(P_j-1/P_j)×N_Пj],N _{P (j-1)} = [(P _j-1 / P _j ) × N _Pj ],

где […]- целая часть числа;where [...] is the integer part of the number;

P_j, P_j-1 - коэффициенты редукции соответствующих отсчетов;P _j , P _j-1 - reduction coefficients of the corresponding samples;

N_П(j-i), N_Пj - полные коды (j-1) и j отсчетов.N _{P (ji)} , N _Pj - full codes (j-1) and j samples.

После этого с кодом N_П(j-1) проделывают все описанные выше операции по нахождению N_ST и N_SP. Так последовательно можно определить коды N_ST и N_SPисходного положения для всех отсчетов.After that, with the code N _{P (j-1)} do all the operations described above to find N _ST and N _SP . So in sequence, you can determine the codes N _ST and N _{SP of the} starting position for all samples.

После проверки преобразователя 22 с первым набором ЮК (например, чередующиеся 1 и 0 с 1 в старшем разряде) изменяют ЮК на инверсные, определяют новые значения исходных N_ST и N_SP для всех отсчетов и повторяют частично или полностью весь цикл проверок.After checking the transducer 22 with the first set of SCs (for example, alternating 1 and 0 with 1 in the high order), change the SC to inverse, determine new values of the initial N _ST and N _SP for all samples, and repeat partly or completely the entire cycle of checks.

Память в блоке 2 нужна для исключения повторного определения значений N_ST и N_SP всех отсчетов при сохранении исходных значений ЮК в блоке 1 для одного и того же типа проверяемых преобразователей 22.The memory in block 2 is needed to prevent the re-determination of the values of N _ST and N _{SP of} all samples while maintaining the original values of the SC in block 1 for the same type of tested converters 22.

Устройство на фиг.2 содержит блок 1 задания ЮК, вычислительный блок 2 с памятью, блок 3 реверсивных счетчиков, блок 4 регистров, блок 5 цифровых компараторов (ЦК), блок 6 элементов задержки (одновибраторов), генератор 7 импульсов, счетчик 8, реверсивный счетчик 9, блок 10 задания смещений, цифровые сумматоры 11, 12, 13 и 14, регистраторы 15 и 16, инвертор 17, переключатели 18, 19 и 20, проверяемый преобразователь 21. Блоки 1 и 10 представляют собой группу ключей, коммутирующих единичные и нулевые шины к выходам этих блоков.The device in figure 2 contains a unit 1 job SK, a computing unit 2 with memory, a block 3 of reversible counters, a block of 4 registers, a block of 5 digital comparators (CC), a block of 6 delay elements (single vibrators), a pulse generator 7, a counter 8, a reversible counter 9, offset setting block 10, digital adders 11, 12, 13 and 14, registrars 15 and 16, inverter 17, switches 18, 19 and 20, tested converter 21. Blocks 1 and 10 are a group of keys that switch single and zero bus to the outputs of these blocks.

Устройство работает следующим образом. Генератор 7 формирует импульсы с частотой, равной частоте заполнения временных интервалов в преобразователе 21. Период счетчика 8 равен периоду ST и SP импульсов в преобразователе 21 в статическом состоянии. Блоки 1 и 2 работают так же, как одноименные блоки устройства на фиг.1. В зависимости от заданных в блоке 1 юстировочных констант в блоке 2 определяются границы временных интервалов для всех отсчетов P₁, Р₂, Р₃ и заносятся на входы данных PC блока 3, выходные коды которых фиксируются в регистрах блока 4 и сравниваются в цифровых компараторах блока 5 с периодически изменяющимся кодом счетчика 8. При сравнении в компараторах блока 5 формируются ST и SP импульсы, поступающие в преобразователь 21 и по цепям обратной связи через элементы 6 задержки на С-входы соответствующих регистров блока 4 для записи выходных кодов PC блока 3.The device operates as follows. The generator 7 generates pulses with a frequency equal to the frequency of filling time intervals in the converter 21. The period of the counter 8 is equal to the period ST and SP of the pulses in the converter 21 in a static state. Blocks 1 and 2 work in the same way as the same blocks of the device in figure 1. Depending on the adjustment constants specified in block 1, in block 2, the boundaries of time intervals for all samples P ₁ , P ₂ , P ₃ are determined and recorded on the PC data inputs of block 3, the output codes of which are recorded in the registers of block 4 and compared in the digital comparators of the block 5 with a periodically changing counter code 8. When comparing in the comparators of block 5, ST and SP pulses are generated that enter the converter 21 and via the feedback circuits through delay elements 6 to the C-inputs of the corresponding registers of block 4 to record the PC output codes ka 3.

При проверке работы преобразователя 21 в технологическом режиме, который задают переключателем 18, на выходной шине N данных преобразователя 21 вырабатывается код всех ЮК, соответствующих временным интервалам между ST и SP импульсами с выходов компараторов блока 5. В цифровом сумматоре 14 сравнивается ЮК, заданные блоком 1 и выработанные преобразователем 21. Результат сравнения фиксируется регистратором 16.When checking the operation of the converter 21 in the technological mode, which is set by the switch 18, on the output data bus N of the converter 21, a code of all SCs is generated corresponding to the time intervals between ST and SP pulses from the outputs of the comparators of unit 5. In the digital adder 14, the SC specified by block 1 is compared and generated by the converter 21. The comparison result is recorded by the registrar 16.

При проверке преобразователя 21 в штатном режиме на его входы поступают заданные ЮК с выходов блока 1 через сумматор 12. С помощью этих ЮК преобразователь 21 формирует на выходной шине данных полный код, соответствующий совокупности временных интервалов между ST и SP импульсами компараторов блока 5. Этот код сравнивается в цифровом сумматоре 13 с выходным кодом реверсивного счетчика 9, поступающим через сумматор 11. Результат сравнения фиксируется регистратором 15.When checking the converter 21 in the normal mode, the specified SCs from the outputs of block 1 through the adder 12 are received at its inputs. Using these SCs, the converter 21 generates a complete code on the output data bus corresponding to the set of time intervals between the ST and SP pulses of the comparators of block 5. This code is compared in the digital adder 13 with the output code of the reversing counter 9 coming through the adder 11. The result of the comparison is recorded by the registrar 15.

Пропорциональное изменение временных интервалов всех отсчетов при проверке работы преобразователя 21 во всем диапазоне его работы осуществляется с помощью реверсивного счетчика 9 и реверсивных счетчиков блока 3 при снятии сигнала сброса переключателем 20. На С-входы каждой пары PC блока 3 поступают с выходов реверсивного счетчика 9 импульсы с частотами, пропорциональными коэффициентам электрической редукции между отсчетами P₁, Р₂, Р₃. Один из каждой пары PC блока 3 работает на увеличение кода, а другой - на уменьшение. Направление изменения временных интервалов между ST и SP импульсами определяется направлением счета PC блока 3 и реверсивного счетчика 9 с помощью переключателя 19. Скорость изменения временных интервалов (время проверки преобразователя 21 во всем диапазоне его работы) можно регулировать добавлением младших разрядов в реверсивный счетчик 9 (уменьшение скорости) или подключением выхода младшего разряда реверсивного счетчика 9 к входам более старших разрядов первой пары PC блока 3 (увеличение скорости). Элемент задержки блока 6 необходим для исключения сбоев компараторов блока 5 при формирования ST и SP импульсов, особенно при больших скоростях изменения временных интервалов.A proportional change in the time intervals of all readings when checking the operation of the converter 21 in the entire range of its operation is carried out using a reversible counter 9 and reversible counters of block 3 when the reset signal is removed by switch 20. The C-inputs of each pair of PC blocks 3 receive pulses from the outputs of the reversible counter 9 with frequencies proportional to the coefficients of electrical reduction between samples P ₁ , P ₂ , P ₃ . One of each pair of PC block 3 works to increase the code, and the other to decrease. The direction of the change of time intervals between ST and SP pulses is determined by the direction of the PC block 3 and the reverse counter 9 using the switch 19. The rate of change of the time intervals (the test time of the converter 21 in the entire range of its operation) can be adjusted by adding low-order bits to the reverse counter 9 (decrease speed) or by connecting the output of the least significant bit of the reverse counter 9 to the inputs of the higher bits of the first pair of PC unit 3 (increase in speed). The delay element of block 6 is necessary to eliminate the failures of the comparators of block 5 during the formation of ST and SP pulses, especially at high rates of change of time intervals.

Проверка работы преобразователя 21 устройством на фиг.2 при рассогласовании между отсчетами с коэффициентами электрической редукции P₁, Р₂, Р₃проводится аналогично такой же проверке устройством на фиг.1. В блоке 10 с помощью ключей задается величина рассогласования, в соответствии с которой в цифровом сумматоре 11 изменяется контрольный код с выходов реверсивного счетчика 9. Выходные коды цифрового сумматора 11 и преобразователя 21 сравниваются в цифровом сумматоре 13. Результаты сравнения фиксируются регистратором 15.Checking the operation of the Converter 21 by the device in figure 2 with a mismatch between the samples with the coefficients of electric reduction P ₁ , P ₂ , P _{3 is} carried out similarly to the same check by the device in figure 1. In block 10, using the keys, the mismatch value is set, according to which the control code from the outputs of the reversing counter 9 is changed in the digital adder 11. The output codes of the digital adder 11 and the converter 21 are compared in the digital adder 13. The comparison results are recorded by the recorder 15.

Проверку работы преобразователя 21 устройством на фиг.2 проводят с прямыми и инверсными выходными сигналами блока 1.Verification of the operation of the Converter 21 by the device in figure 2 is carried out with direct and inverse output signals of block 1.

Таким образом, в предложенном способе проверки многоотсчетных преобразователей временных интервалов в код задают в блоке 1 юстировочные константы в виде совокупности единичных и нулевых сигналов, исходя из полноты проверки целостности электрических цепей связи с блоком памяти ЮК, определяют в вычислительном блоке 2 границы формируемых временных интервалов, исходя из заданных ЮК, формируют в блоке 5 периодически повторяющуюся совокупность взаимосвязанных временных интервалов в виде нескольких частично перекрывающихся отсчетов с соответствующими масштабными коэффициентами, проверяют с помощью блоков 14 и 16 сформированные проверяемым преобразователем 22 (21) юстировочные константы на соответствие заданным в блоке 1, формируют в реверсивном счетчике 6 (9) контрольные значения совокупности временных интервалов, определяют с помощью блоков 13 и 15 погрешности сравнением единых выходных значений временных интервалов преобразователя 22 (21) с контрольными значениями при синхронном изменении (с помощью блоков 3, 4, 5) временных интервалов пропорционально их масштабным коэффициентам, изменяют с помощью блоков 10 и 12 заданные юстировочные константы в допустимых пределах рассогласования отсчетов, изменяют с помощью сумматора 11 контрольные значения временных интервалов и определяют с помощью блоков 11, 13 и 15 отсутствие погрешности рассогласования между контрольными (с выходов сумматора 11) и выходными с проверяемого преобразователя 22 (21) значениями временных интервалов.Thus, in the proposed method for checking multi-time converters of time intervals into a code, adjustment constants in block 1 are set in the form of a set of single and zero signals, based on the completeness of checking the integrity of the electrical communication circuits with the memory unit of the SC, the boundaries of the generated time intervals are determined in the computing unit 2, based on the specified SK, form in block 5 a periodically repeating set of interconnected time intervals in the form of several partially overlapping samples with the corresponding using existing coefficients, check with the help of blocks 14 and 16 the alignment constants generated by the tested converter 22 (21) for compliance with those specified in block 1, form control values of the set of time intervals in the counter 6 (9), determine the errors using blocks 13 and 15 by comparison single output values of the time intervals of the converter 22 (21) with control values during synchronous change (using blocks 3, 4, 5) of time intervals in proportion to their scale factor m, use the blocks 10 and 12 to change the specified adjustment constants within the acceptable limits of the mismatch of the samples, change the control values of the time intervals using the adder 11 and determine using the blocks 11, 13 and 15 the absence of an error of the mismatch between the control (from the outputs of the adder 11) and the output from the tested transducer 22 (21) by the values of time intervals.

В результате обеспечивается полнота проверки многоотсчетного преобразователя временных интервалов в код, т.е. повышается достоверность проверок.As a result, the completeness of verification of the multi-time converter of time intervals into code is ensured, i.e. the reliability of the checks increases.

Источники информацииInformation sources

1. Авторское свидетельство СССР № 1275765, кл. H03M 1/10, 1985.1. USSR author's certificate No. 1275765, cl. H03M 1/10, 1985.

2. Патент РФ № 1807560, кл. H03M 1/64, 1991.2. RF patent No. 1807560, cl. H03M 1/64, 1991.

Claims

A method of checking multi-time converters of time intervals into code, based on the formation of a periodically repeating set of interconnected time intervals in the form of several partially overlapping samples with corresponding scale factors, the formation of control values for each of the sets of time intervals, the formation of alignment constants, the determination of errors by comparing common output values of time intervals with control values when synchronously changed and the generated time intervals in proportion to their scale factors, characterized in that the adjustment constants are set in the form of a set of single and zero signals, based on the completeness of checking the integrity of the electrical communication circuits with the memory unit of the adjustment constants, the boundaries of the formed time intervals are determined based on the given adjustment constants, check the generated adjustment constants for compliance with the given ones, change the given adjustment constants within the permissible limits mismatched I readings, change the reference values of time intervals in accordance with the change of the target alignment constants determine the absence of mismatch error between the modified and control output values of time intervals.