RU2207621C1 - Device for estimating effectiveness of algorithm support - Google Patents
Device for estimating effectiveness of algorithm support Download PDFInfo
- Publication number
- RU2207621C1 RU2207621C1 RU2002106141/09A RU2002106141A RU2207621C1 RU 2207621 C1 RU2207621 C1 RU 2207621C1 RU 2002106141/09 A RU2002106141/09 A RU 2002106141/09A RU 2002106141 A RU2002106141 A RU 2002106141A RU 2207621 C1 RU2207621 C1 RU 2207621C1
- Authority
- RU
- Russia
- Prior art keywords
- block
- inputs
- output
- input
- outputs
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 92
- 238000009825 accumulation Methods 0.000 claims description 28
- 239000011159 matrix material Substances 0.000 claims description 15
- 239000000126 substance Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- 239000010755 BS 2869 Class G Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- UGTJLJZQQFGTJD-UHFFFAOYSA-N Carbonylcyanide-3-chlorophenylhydrazone Chemical compound ClC1=CC=CC(NN=C(C#N)C#N)=C1 UGTJLJZQQFGTJD-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может найти применения при разработке автоматизированных систем управления различными процессами и большими системами, а также при оценке качества алгоритмического обеспечения. The invention relates to computer technology and can find application in the development of automated control systems for various processes and large systems, as well as in assessing the quality of algorithmic support.
Известно устройство для выбора оптимальных решений, содержащее блок элементов памяти показателей размерностью m•n, блок из n элементов выбора минимума, первый блок из п и второй из m элементов выбора максимума, первый и второй блоки ключей по n коммутирующих элементов, первый и второй блоки вычитателей по m•n элементов и блок из m индикаторов (авторское свидетельство CCСР 1774354, кл. G 06 F 15/419, 1990). A device for selecting optimal solutions is known, comprising a block of memory elements of indicators of dimension m • n, a block of n elements of minimum selection, a first block of n and a second of m maximum selection elements, the first and second key blocks of n switching elements, the first and second blocks subtractors in m • n elements and a block of m indicators (copyright certificate CCCP 1774354, class G 06 F 15/419, 1990).
Недостатками этого устройства являются затруднительное получение информации для матрицы значений априорных вероятностей исходов в случае неопределенности, а также невозможность охарактеризовать качество алгоритмического обеспечения по показателю эффективности. The disadvantages of this device are the difficulty of obtaining information for the matrix of values of a priori probability of outcomes in case of uncertainty, as well as the inability to characterize the quality of algorithmic support by the efficiency indicator.
Наиболее близким аналогом (прототипом) является устройство для выбора рациональных решений, содержащее блок элементов памяти решений в виде матрицы размерностью m•n, блок элементов памяти ситуации, блок элементов памяти опроса, элемент памяти, сумматор с накоплением, делитель, блок компараторов в виде матрицы размерностью m•n, блок умножителей, блок элементов ИЛИ, блок сумматоров с накоплением, распределитель импульсов, генератор тактовых импульсов и блок индикаторов (патент РФ 2158955, кл. G 06 F 15/173, 2000). The closest analogue (prototype) is a device for choosing rational solutions, containing a block of decision memory elements in the form of a matrix of dimension m • n, a block of situation memory elements, a block of polling memory elements, a memory element, an accumulator with accumulators, a divider, a comparator block in the form of a matrix dimension m • n, block of multipliers, block of elements OR, block of adders with accumulation, pulse distributor, clock generator and block of indicators (RF patent 2158955, class G 06 F 15/173, 2000).
Это устройство позволяет устранить затруднения в случае неопределенности исходной информации, но оно имеет следующие недостатки:
- не позволяет характеризовать качество алгоритмического обеспечения по показателю эффективности;
- не дает возможность оценить квалификацию лиц, принимающих решение (ЛПР).This device allows you to eliminate difficulties in case of uncertainty of the source information, but it has the following disadvantages:
- does not allow to characterize the quality of algorithmic support in terms of efficiency;
- does not provide an opportunity to assess the qualifications of decision makers (DM).
Техническим результатом заявленного изобретения является расширение функциональных возможностей за счет устранения указанных недостатков. Это можно осуществить следующим образом. Показатель эффективности алгоритмического обеспечения W можно оценить по следующей формуле:
W=Pпр•Pсв.пр, (1)
где Рпр - вероятность правильного принятия решения;
Рсв.пр - вероятность своевременного и правильного принятия решения.The technical result of the claimed invention is the expansion of functionality by eliminating these disadvantages. This can be done as follows. The efficiency index of algorithmic support W can be estimated by the following formula:
W = P pr • P St. pr , (1)
where R CR - the probability of a correct decision;
R St. pr - the probability of timely and correct decision-making.
где М - число рассматриваемых ситуаций;
L - количество ЛПР, участвующих в работе для j-й ситуации;
Sпр j - число правильно принятых решений для j-й ситуации.
where M is the number of situations considered;
L is the number of decision-makers involved in the work for the j-th situation;
S CR j - the number of correctly made decisions for the j-th situation.
Для удобства аппаратурной реализации формулу (2) целесообразно переписать в следующем виде:
Величина Sпр j определяется путем подсчета в столбце матрицы итогов работы чисел, отличных от нуля. Эта матрица размерностью LxM включает в себя исходную информацию, представляющую времена, затрачиваемые различными ЛПР в процессе работы по поиску рациональных вариантов решений. В случае неправильного решения в соответствующую ячейку матрицы засылается нуль.For the convenience of hardware implementation, it is advisable to rewrite formula (2) in the following form:
The value of S CR j is determined by counting in the column of the matrix of the results of the work of numbers other than zero. This matrix of dimension LxM includes initial information representing the time spent by various decision-makers in the process of finding rational solutions. In case of a wrong decision, zero is sent to the corresponding matrix cell.
где Rj - число своевременно правильно принятых для j-й ситуации решений.
where R j is the number of decisions correctly made correctly for the jth situation.
где
где tij - текущее значение времени, затраченное на принятие решения i-м ЛПР в j-й ситуации;
tдоп - допустимое время на принятие решения.
Where
where t ij is the current value of time spent on the decision of the i-th decision maker in the j-th situation;
t add - allowable time for a decision.
Технический результат достигается тем, что устройство для оценки эффективности алгоритмического обеспечения, содержащее блок элементов памяти решений, выполненный в виде матрицы, блок элементов памяти ситуаций, блок элементов памяти опроса, первый блок компараторов, выполненный в виде матрицы, блок умножителей, блок элементов ИЛИ первый блок сумматоров с накоплением, первый элемент памяти, первый сумматор с накоплением, первый делитель, блок индикаторов, генератор тактовых импульсов и первый распределитель импульсов, вход которого соединен с выходом генератора тактовых импульсов, первый выход распределителя импульсов - с входами записи первого элемента памяти, а также с входами записи всех элементов памяти блока элементов памяти решений, блока элементов памяти ситуаций и блока элементов памяти опроса, второй выход распределителя импульсов соединен с входами считывания элементов блока элементов памяти опроса, третий выход - с входом считывания первого элемента памяти, с четвертого по четвертый +m выходы - с входами считывания с первого по m-й элементов блока элементов памяти решений и блока элементов памяти ситуаций, пятый +m выход - с входами считывания сумматоров первого блока сумматоров с накоплением, выходы которых подключены к входам индикаторов блока индикаторов, а информационные входы - к выходам элементов блока элементов ИЛИ, первые входы которых соединены с выходами умножителей блока умножителей, а со второго по m-й входы - с выходами компараторов первого блока компараторов, начиная со второй строки, а выходы первой строки первого блока компараторов подключены к первым входам умножителей блока умножителей, вторые входы которых соединены с выходом первого делителя, первый вход которого подключен к выходу первого сумматора с накоплением, с первого по L-й входы которого соединены с соответствующими выходами элементов памяти блока элементов памяти опроса, информационные входы которых являются входами первой группы входов устройства, информационные входы элементов памяти блока элементов памяти ситуаций являются входами второй группы входов устройства, а выходы каждого из элементов блока памяти ситуаций подключены к первым входам компараторов соответствующей строки первого блока компараторов, вторые входы которых соединены с соответствующими выходами элементов памяти блока элементов памяти решений, информационные входы которых являются третьей группой входов устройства, информационный вход первого элемента памяти является первым входом устройства, дополнительно содержит коммутатор, блок элементов памяти итогов работы, выполненный в виде матрицы, второй и третий элементы памяти, второй и третий блоки компараторов, выполненные в виде матриц, второй и третий блоки сумматоров с накоплением, блок делителей, второй и третий сумматоры с накоплением, второй, третий и четвертый делители, умножитель, блок индикации и второй распределитель импульсов, вход которого соединен с выходом генератора тактовых импульсов, шестой выход второго распределителя импульсов - с управляющим входом коммутатора, а седьмой выход - с входом считывания третьего элемента памяти, информационный вход которого является вторым входом устройства, а выход подключен к первым входам третьего и четвертого делителей, вторые входы которых соединены с выходами соответственно второго делителя и третьего сумматора с накоплением, с первого по М-й входы которого подключены к выходам соответствующих делителей блока делителей, первые входы которых соединены с выходами соответствующих сумматоров второго блока сумматоров с накоплением, а вторые входы - с выходами соответствующих сумматоров третьего блока сумматоров с накоплением, с первого по L-й входы каждого из которых подключены к выходам с первого по L-й компараторов соответствующего столбца второго блока компараторов, первые входы каждого из которых соединены с выходом второго элемента памяти, информационный вход которого является третьим входом устройства, информационные входы каждого элемента блока элементов памяти итогов работы являются входами четвертой группы входов устройства, выходы каждого из этих элементов памяти подключены ко вторым входам каждого компаратора второго блока компараторов, а также к входам каждого компаратора третьего блока компараторов, выходы каждого компаратора соответствующего столбца которого соединены с первым по L-й входы соответствующего сумматора второго блока сумматоров с накоплением, выходы каждого из которых подключены к соответствующим М входам второго сумматора с накоплением, выход которого соединен с первым входом второго делителя, второй вход которого подключен к первому выходу коммутатора, второй выход которого соединен со вторым входом первого делителя, а информационный вход коммутатора - с выходом первого элемента памяти, выход третьего делителя подключен к первому входу умножителя, второй вход которого соединен с выходом четвертого делителя, а выход умножителя - с входом блока индикации. The technical result is achieved in that a device for evaluating the effectiveness of algorithmic support, containing a block of decision memory elements made in the form of a matrix, a block of situation memory elements, a block of polling memory elements, a first comparator block made in the form of a matrix, a multiplier block, an element block OR the first accumulative adders block, first memory element, first accumulator adder, first divider, indicator block, clock pulse generator and first pulse distributor, whose input is dinene with the output of the clock generator, the first output of the pulse distributor with the recording inputs of the first memory element, as well as the recording inputs of all memory elements of the block of decision memory elements, the block of situation memory elements and the block of interrogation memory elements, the second output of the pulse distributor is connected to the read inputs elements of the polling memory element block, the third output is with the read input of the first memory element, the fourth through fourth + m outputs are with the read inputs from the first to the mth elements of the element block p the memory of solutions and a block of situation memory elements, the fifth + m output is with the readout inputs of the adders of the first adder block with accumulation, the outputs of which are connected to the inputs of the indicators of the indicator block, and the information inputs - to the outputs of the elements of the OR block, the first inputs of which are connected to the outputs of the multipliers multiplier block, and from the second to the mth inputs, with the outputs of the comparators of the first block of comparators, starting from the second line, and the outputs of the first line of the first block of comparators are connected to the first inputs of the block multipliers scissors, the second inputs of which are connected to the output of the first divider, the first input of which is connected to the output of the first adder with accumulation, from the first to the Lth inputs of which are connected to the corresponding outputs of the memory elements of the block of polling memory elements, the information inputs of which are inputs of the first group of device inputs , the information inputs of the memory elements of the block of situation memory elements are the inputs of the second group of inputs of the device, and the outputs of each of the elements of the situation memory block are connected to the first inputs comparators of the corresponding line of the first block of comparators, the second inputs of which are connected to the corresponding outputs of the memory elements of the block of decision memory elements, the information inputs of which are the third group of device inputs, the information input of the first memory element is the first input of the device, further comprises a switch, a block of memory elements of the results of work, made in the form of a matrix, the second and third memory elements, the second and third blocks of comparators, made in the form of matrices, the second and third b accumulator locks, accumulator dividers, second and third accumulators, second, third and fourth dividers, a multiplier, an indication unit and a second pulse distributor, the input of which is connected to the output of the clock generator, the sixth output of the second pulse distributor - with the control input of the switch and the seventh output is with the read input of the third memory element, the information input of which is the second input of the device, and the output is connected to the first inputs of the third and fourth dividers, the second inputs to of which are connected to the outputs of the second divider and the third adder, respectively, with accumulation, from the first through the Mth inputs of which are connected to the outputs of the respective dividers of the divider block, the first inputs of which are connected to the outputs of the respective adders of the second adder block with accumulation, and the second inputs - with the outputs of the corresponding adders of the third adder block with accumulation, from the first to the Lth inputs of each of which are connected to the outputs from the first to Lth comparators of the corresponding column of the second block of comparators , the first inputs of each of which are connected to the output of the second memory element, the information input of which is the third input of the device, the information inputs of each element of the block of memory elements of the work results are the inputs of the fourth group of device inputs, the outputs of each of these memory elements are connected to the second inputs of each comparator of the second block of comparators, as well as to the inputs of each comparator of the third block of comparators, the outputs of each comparator of the corresponding column of which are connected to the first The L-th inputs of the corresponding adder of the second adder block with accumulation, the outputs of each of which are connected to the corresponding M inputs of the second adder with accumulation, the output of which is connected to the first input of the second divider, the second input of which is connected to the first output of the switch, the second output of which is connected to the second the input of the first divider, and the information input of the switch with the output of the first memory element, the output of the third divider is connected to the first input of the multiplier, the second input of which is connected to the fourth output of the divider, the multiplier and the output - to the input of the indication unit.
Нa фиг. 1 и 2 представлена функциональная схема устройства (для ликвидации громоздкости связи между распределителями импульсов и управляющими входами соответствующих блоков показаны не полностью, а обозначены путем нумерации входов и выходов); на фиг.3 изображена циклограмма работы устройства для оценки эффективности алгоритмического обеспечения (по оси ординат обозначены номера выходов распределителей импульсов, а по оси абсцисс - число тактов, причем длительность операции сложения принята за один такт, а длительности остальных вычислительных операций приведены справа). In FIG. 1 and 2 shows a functional diagram of the device (to eliminate the cumbersome connection between the pulse distributors and the control inputs of the respective blocks are not shown completely, but are indicated by numbering the inputs and outputs); figure 3 shows the sequence diagram of the device for evaluating the effectiveness of algorithmic support (the ordinates indicate the numbers of the outputs of the pulse distributors, and the abscissa indicates the number of ticks, and the duration of the addition operation is taken as one clock cycle, and the duration of the remaining computational operations is shown on the right).
Устройство для оценки эффективности алгоритмического обеспечения (фиг.1 и 2) содержит блок элементов памяти решений 1 в виде матрицы размерностью m•n, где m - количество аргументов в виде лингвистических переменных, а n - число вариантов решений, блок элементов памяти ситуации 2 из m элементов, блок элементов памяти опроса 3 из L элементов, первый элемент памяти 4, первый сумматор с накоплением 5, первый делитель 6, первый блок компараторов 7 в виде матрицы размерностью m•n, блок умножителей 8 из n элементов, блок элементов ИЛИ 9 из n элементов, первый блок сумматоров с накоплением 10 из n элементов, первый распределитель импульсов 11, генератор тактовых импульсов 12, блок индикаторов 13 из n элементов, первый вход 14 устройства, первую 15, вторую 16 и третью 17 группы входов устройства, блок элементов памяти итогов работы 18 в виде матрицы размерностью L•M, второй 19 и третий 20 элементы памяти, коммутатор 21, второй 22 и третий 23 блоки компараторов в виде матриц размерностью L•M, второй 24 и третий 25 блоки сумматоров с накоплением из М элементов каждый, блок делителей 26 из М элементов, второй 27 и третий 28 сумматоры с накоплением, второй 29, третий 30 и четвертый 31 делители, умножитель 32, второй распределитель импульсов 33, блок индикации 34, четвертую группу входов 35 устройства, второй 36 и третий 37 входы устройства. A device for evaluating the effectiveness of algorithmic support (Figs. 1 and 2) contains a block of memory elements of
Устройство для оценки эффективности алгоритмического обеспечения работает следующим образом. С третьей группы входов 17 аргументы в виде лингвистических переменных для различных вариантов решений подаются на информационные входы элементов памяти блока элементов памяти решений 1 (фиг.1). Со второй группы входов 16 устройства аргументы в виде лингвистических переменных для текущей ситуации поступают на информационные входы элементов памяти блока элементов памяти ситуаций 2. С первой группы входов 15 устройства подаются весовые коэффициенты Кi важности базового аргумента по результатам опроса ЛПР на информационные входы элементов блока элементов памяти опроса 3. С первого входа 14 устройства количество ЛПР L поступает на информационный вход первого элемента памяти 4. С четвертой группы входов 35 устройства значения времен ti j подаются на информационные входы элементов памяти блока элементов памяти итогов работы 18 (если решение каким-либо ЛПР было принято неправильно, то в соответствующий элемент засылается нулевое значение ti j). Со второго входа 36 устройства количество ситуаций М засылается на информационный вход третьего элемента памяти 20. С третьего входа 37 устройства допустимое время tдоп на принятие решения направляется на информационный вход второго элемента памяти 19. При этом управляющие сигналы на входы записи всех указанных элементов поступают с первого выхода первого распределителя импульсов 11. Темп работы устройства задается генератором тактовых импульсов 12.A device for evaluating the effectiveness of algorithmic support works as follows. From the third group of inputs 17, arguments in the form of linguistic variables for various solutions are fed to the information inputs of the memory elements of the block of memory elements of solutions 1 (Fig. 1). From the second group of inputs 16 of the device, arguments in the form of linguistic variables for the current situation are supplied to the information inputs of the memory elements of the block of
По управляющему сигналу со второго выхода первого распределителя импульсов 11 на входы считывания элементов памяти блока элементов опроса 3 с выходов этих элементов сигналы, соответствующие величинам Кi (весовым коэффициентом базового аргумента, по мнению i-го ЛПР), подаются на входы первого сумматора с накоплением 5 (Ki≥1). По этому же сигналу со второго выхода первого распределителя импульсов 11 на входы считывания элементов памяти блока элементов памяти итогов работы 18 с выходов этих элементов значения времен ti j поступают на вторые входы соответствующих компараторов второго блока компараторов 22 и на входы соответствующих компараторов третьего блока компараторов 23. Кроме того, по управляющему сигналу со второго выхода первого распределителя импульсов 11 на вход считывания второго элемента памяти 19 с выхода блока 19 величины допустимого времени на принятие решений tдоп подается на первые входы каждого компаратора второго блока компараторов 22.According to the control signal from the second output of the first pulse distributor 11 to the readings of the memory elements of the block of
С выхода первого сумматора с накоплением 5 сумма величин Кi поступает на первый вход первого делителя 6, на второй вход которого по управляющему сигналу с третьего выхода первого распределителя импульсов 11 на вход считывания первого элемента памяти 4 с выхода блока 4 через коммутатор 21 подается величина L. В данном случае сигнал на управляющий вход блока 21 не подается. С выхода первого делителя 6 величина весового коэффициента К, который является осреднением всех Кi, поступает на вторые входы умножителей блока умножителей 8.From the output of the first adder with accumulation of 5, the sum of the values of K i goes to the first input of the
По сигналам с четвертого по четвертый +m выходов первого распределителя импульсов 11 на соответствующие входы считывания с выходов элементов памяти блока элементов памяти решений 1 и блока элементов памяти ситуации 2 коды, соответствующие аргументам решений и ситуации подаются на входы компараторов первого блока компараторов 7. Эти компараторы настроены следующим образом. При совпадении кодов аргументов решений и ситуации на выходе компаратора будет "1". В случае различия кодов на выходе компаратора будет "0". According to the signals from the fourth to the fourth + m outputs of the first pulse distributor 11 to the corresponding read inputs from the outputs of the memory elements of the block of memory elements of
С выходов компараторов первой горизонтали блока 7 сигналы поступают на первые входы умножителей 8, где производится умножение этих сигналов на весовой коэффициент К учитывающий важность первого аргумента. С выходов остальных горизонталей первого блока компараторов 7 и умножителей блока 8 сигналы через блок 9 элементов ИЛИ подаются на информационные входы сумматоров с накоплением блока 10. From the outputs of the comparators of the first horizontal block 7, the signals are fed to the first inputs of the multipliers 8, where these signals are multiplied by the weight coefficient K, taking into account the importance of the first argument. From the outputs of the remaining horizontals of the first block of comparators 7 and multipliers of block 8, signals through block 9 of OR elements are fed to the information inputs of the adders with the accumulation of block 10.
После окончания подсчета по сигналу с пятого +m выхода первого распределителя импульсов 11 на входы считывания сумматоров с накоплением блока 10 с их выходов число совпадений аргументов каждого из n вариантов решений и текущей ситуации поступает на входы блока индикаторов 13. Следует отметить, что за счет наличия весового коэффициента в случае совпадения первого аргумента будет суммироваться не "1", а величина, в К раз большая. Сравнивая показания индикаторов, можно выбрать рациональный вариант решения, который будет соответствовать наибольшему числу совпадений аргументов варианта решения и текущей ситуации. After the counting by the signal from the fifth + m output of the first pulse distributor 11 to the readout inputs of the adders with the accumulation of block 10 from their outputs, the number of coincidences of the arguments of each of the n solutions and the current situation goes to the inputs of the indicator block 13. It should be noted that due to the presence of the weight coefficient in case of coincidence of the first argument will not be summed "1", but a quantity K times large. Comparing the indicators, you can choose a rational solution that will correspond to the largest number of coincidences of the arguments of the solution and the current situation.
Каждый компаратор второго блока компараторов 22 настроен в соответствии с формулой (6). С выходов первого столбца блока 22 сигналы, соответствующие значениям Ri1 подается на входы первого сумматора третьего блока 25 сумматоров с накоплением (фиг.1 и 2). Аналогичным образом направляются сигналы с выходов последующих столбцов блока 22. С выхода каждого из М сумматоров блока 25 величины Rj, вычисленные по формуле (5), засылаются на вторые входы каждого из М делителей блока 26 делителей.Each comparator of the second block of comparators 22 is configured in accordance with formula (6). From the outputs of the first column of block 22, the signals corresponding to the values of R i1 are fed to the inputs of the first adder of the
Каждый компаратор третьего блока компараторов 23 настроен следующим образом: если входной сигнал больше нуля, то на выходе компаратора будет единица, в противном случае (при равенстве нулю) на выходе компаратора - нуль. В каждом из компараторов блока 23 заранее "прошит" сигнал низкого уровня, соответствующий нулю. Сигналы с каждого из М столбцов подаются на соответствующие сумматоры второго блока сумматоров 24, с выходов которых величины Sпр j поступают на входы второго сумматора с накоплением 27, а также на первые входы соответствующих делителей блока делителей 26, с выходов которых М значений Rj/Sпp j подаются на входы третьего сумматора с накоплением 28.Each comparator of the third block of comparators 23 is configured as follows: if the input signal is greater than zero, then the output of the comparator will be one, otherwise (if it is zero), the output of the comparator will be zero. In each of the comparators of block 23, a low level signal corresponding to zero is “flashed” in advance. The signals from each of the M columns are fed to the respective adders of the second block of
С выхода второго сумматора с накоплением 27 величина
С выходов каждого делителя блока 26 делителей величины Rj/Sпp j направляются на соответствующие М входов третьего сумматора с накоплением 28, с выхода которого значение
Таким образом, описанное устройство расширяет функциональные возможности, что проявляется в следующем:
- устройство позволяет охарактеризовать качество алгоритмического обеспечения по показателю эффективности;
- появляется возможность оценить квалификацию лиц, принимающих решение;
- на основе полученных результатов можно сформулировать пути повышения достоверности решений, воплощений которых на практике будет способствовать повышению качества алгоритмического обеспечения,
- можно наметить пути совершенствования уровня подготовки ЛПР.Thus, the described device expands the functionality, which is manifested in the following:
- the device allows to characterize the quality of the algorithmic support in terms of efficiency;
- there is an opportunity to assess the qualifications of decision makers;
- based on the results obtained, it is possible to formulate ways to increase the reliability of decisions, the implementation of which in practice will contribute to improving the quality of algorithmic support,
- you can outline ways to improve the level of training of decision-makers.
Промышленная применимость изобретения обосновывается тем, что оно может быть использовано в различных областях (отраслях) в процессе выбора рациональных решений и оценки эффективности алгоритмического обеспечения. The industrial applicability of the invention is justified by the fact that it can be used in various fields (industries) in the process of choosing rational solutions and evaluating the effectiveness of algorithmic support.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002106141/09A RU2207621C1 (en) | 2002-03-11 | 2002-03-11 | Device for estimating effectiveness of algorithm support |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002106141/09A RU2207621C1 (en) | 2002-03-11 | 2002-03-11 | Device for estimating effectiveness of algorithm support |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2207621C1 true RU2207621C1 (en) | 2003-06-27 |
Family
ID=29211617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2002106141/09A RU2207621C1 (en) | 2002-03-11 | 2002-03-11 | Device for estimating effectiveness of algorithm support |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2207621C1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2326442C1 (en) * | 2007-01-24 | 2008-06-10 | Валерий Анатольевич Селифанов | Method of control efficiency evaluation and device for its implementation |
| RU2349954C1 (en) * | 2007-07-30 | 2009-03-20 | Александр Алексеевич Бурба | Device for estimation and comparing of functioning efficiency of same organisations |
| RU2363042C1 (en) * | 2008-02-07 | 2009-07-27 | Александр Алексеевич Бурба | Device for evaluating and comparing operating efficiency of same-type organisations |
| RU2439812C1 (en) * | 2010-10-22 | 2012-01-10 | Сергей Юрьевич Подлесный | Method for deploying sensor network and self-configured sensor network |
| RU2622858C1 (en) * | 2016-03-09 | 2017-06-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Пензенский государственный университет" (ФГБОУ ВПО "Пензенский государственный университет") | Evaluation method of information on the system functioning effectiveness and device on its basis for control tasks solving, monitoring and diagnostics |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1640716A1 (en) * | 1989-04-04 | 1991-04-07 | Ростовское высшее военное командно-инженерное училище ракетных войск им.Главного Маршала артиллерии Неделина М.И. | Device to select optimal solutions |
| US5361373A (en) * | 1992-12-11 | 1994-11-01 | Gilson Kent L | Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor |
| US5535406A (en) * | 1993-12-29 | 1996-07-09 | Kolchinsky; Alexander | Virtual processor module including a reconfigurable programmable matrix |
| RU2100838C1 (en) * | 1996-09-24 | 1997-12-27 | Тульский государственный университет | Device which solves graph problems |
| RU2158955C1 (en) * | 2000-04-17 | 2000-11-10 | Бурба Александр Алексеевич | Apparatus for selecting rational decisions |
-
2002
- 2002-03-11 RU RU2002106141/09A patent/RU2207621C1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1640716A1 (en) * | 1989-04-04 | 1991-04-07 | Ростовское высшее военное командно-инженерное училище ракетных войск им.Главного Маршала артиллерии Неделина М.И. | Device to select optimal solutions |
| US5361373A (en) * | 1992-12-11 | 1994-11-01 | Gilson Kent L | Integrated circuit computing device comprising a dynamically configurable gate array having a microprocessor and reconfigurable instruction execution means and method therefor |
| US5535406A (en) * | 1993-12-29 | 1996-07-09 | Kolchinsky; Alexander | Virtual processor module including a reconfigurable programmable matrix |
| RU2100838C1 (en) * | 1996-09-24 | 1997-12-27 | Тульский государственный университет | Device which solves graph problems |
| RU2158955C1 (en) * | 2000-04-17 | 2000-11-10 | Бурба Александр Алексеевич | Apparatus for selecting rational decisions |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2326442C1 (en) * | 2007-01-24 | 2008-06-10 | Валерий Анатольевич Селифанов | Method of control efficiency evaluation and device for its implementation |
| RU2349954C1 (en) * | 2007-07-30 | 2009-03-20 | Александр Алексеевич Бурба | Device for estimation and comparing of functioning efficiency of same organisations |
| RU2363042C1 (en) * | 2008-02-07 | 2009-07-27 | Александр Алексеевич Бурба | Device for evaluating and comparing operating efficiency of same-type organisations |
| RU2439812C1 (en) * | 2010-10-22 | 2012-01-10 | Сергей Юрьевич Подлесный | Method for deploying sensor network and self-configured sensor network |
| RU2622858C1 (en) * | 2016-03-09 | 2017-06-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Пензенский государственный университет" (ФГБОУ ВПО "Пензенский государственный университет") | Evaluation method of information on the system functioning effectiveness and device on its basis for control tasks solving, monitoring and diagnostics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Balakrishnan et al. | Handbook of tables for order statistics from lognormal distributions with applications | |
| Clark et al. | Improving forecast accuracy by combining recursive and rolling forecasts | |
| US20090043836A1 (en) | Method and system for large number multiplication | |
| Eslami et al. | Estimating most productive scale size with imprecise-chance constrained input–output orientation model in data envelopment analysis | |
| US20200026746A1 (en) | Matrix and Vector Multiplication Operation Method and Apparatus | |
| Lind | Modelling of uncertainty in discrete dynamical systems | |
| Aas et al. | Bounds on total economic capital: the DNB case study | |
| RU2207621C1 (en) | Device for estimating effectiveness of algorithm support | |
| RU2326442C1 (en) | Method of control efficiency evaluation and device for its implementation | |
| RU2158955C1 (en) | Apparatus for selecting rational decisions | |
| RU2517409C2 (en) | Method for control efficiency estimation and device to this end | |
| CN112446558A (en) | Model training method, learning result acquisition method, device, equipment and medium | |
| Allahverdi et al. | Heuristics for the two-machine flowshop scheduling problem to minimize maximum lateness with bounded processing times | |
| Khandelwal et al. | A quadratic modeling-based framework for accurate statistical timing analysis considering correlations | |
| McCullough | The accuracy of econometric software | |
| Kira | Application of lagrange polynomial for interpolating income generation from certain students’ fee structure | |
| RU2553120C1 (en) | Device for evaluating random variable distribution function and tolerance boundaries thereof on small samples | |
| CN114240654A (en) | Performance capability perspective method, system, equipment and readable storage medium based on transaction link | |
| CN113902457A (en) | Method and device for evaluating reliability of house source information, electronic equipment and storage medium | |
| RU2611964C2 (en) | Device for estimating effectiveness of product quality management system of scientific and technical organization | |
| Müller | Projection for Claims Triangles by Affine Age-to-Age Development | |
| RU2319196C1 (en) | Device for finding minimal intensity value in systems with linear organization during directional transmission of data | |
| RU2519049C1 (en) | Apparatus for estimating preferred level of unification engineering systems | |
| RU2622858C1 (en) | Evaluation method of information on the system functioning effectiveness and device on its basis for control tasks solving, monitoring and diagnostics | |
| RU2320006C2 (en) | Device for solving optimization problems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20040312 |