RU2255418C2 - Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты - Google Patents
Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты Download PDFInfo
- Publication number
- RU2255418C2 RU2255418C2 RU2001127435/09A RU2001127435A RU2255418C2 RU 2255418 C2 RU2255418 C2 RU 2255418C2 RU 2001127435/09 A RU2001127435/09 A RU 2001127435/09A RU 2001127435 A RU2001127435 A RU 2001127435A RU 2255418 C2 RU2255418 C2 RU 2255418C2
- Authority
- RU
- Russia
- Prior art keywords
- signal
- phase
- error
- error signal
- zero
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000010354 integration Effects 0.000 claims description 14
- 238000006073 displacement reaction Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000005284 excitation Effects 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Изобретение относится к системам фазовой автоподстройки частоты. Достигаемый технический результат - улучшение характеристик захвата и синхронизации системы фазовой автоподстройки частоты (ФАПЧ), исключение ложной синхронизации. В способе определения ошибки в системе ФАПЧ вырабатываются первый сигнал ошибки смещения, квадратурный сигнал ошибки и второй сигнал ошибки смещения, определяют ошибку системы ФАПЧ с использованием второго сигнала ошибки смещения. Система ФАПЧ содержит демодулятор, усилитель-интегратор, сумматор, второй интегратор и цепь обратной связи. 4 н. и 10 з.п. ф-лы, 7 ил.
Description
Область техники
Настоящее изобретение относится к системам фазовой автоподстройки частоты (ФАПЧ). Более конкретно, настоящее изобретение относится к способу и устройству для улучшения характеристик захвата и синхронизации двухфазных систем ФАПЧ.
Система ФАПЧ представляет собой схему, которая эффективно отслеживает фазы входного сигнала и опорного сигнала. Обычная система ФАПЧ может быть описана как неиндуктивный настраиваемый активный фильтр с регулируемой шириной полосы. Если разность фаз между опорным сигналом и входным сигналом постоянна, то система ФАПЧ засинхронизирована. Если входной или опорный сигнал изменяет фазу, то фазовый детектор в системе ФАПЧ будет вырабатывать сигнал ошибки, который пропорционален величине и полярности изменения фазы. Этот сигнал ошибки вызывает изменение в фазе опорного сигнала, так что состояние синхронизации вновь восстанавливается. Системы ФАПЧ находят широкое применение, включая, в том числе, демодуляцию частотно-модулированного радиосигнала (так как аудиосигнал просто является сигналом ошибки), демодуляцию фазоманипулированного сигнала, синтез частот, синхронизацию данных, преобразование сигналов, регулирование скорости двигателя. В системах возбуждения генераторов тиристорные мосты используются для управления возбуждением генератора, и система ФАПЧ может быть использована для обеспечения управления посредством управляющих электродов тиристоров в тиристорных мостах.
Известные системы ФАПЧ не обеспечивают адекватной скорости и надежности, если фаза входного сигнала системы ФАПЧ реверсируется. Если имеет место относительно большое изменение фазы, то существующие системы ФАПЧ не могут работать удовлетворительным образом и обуславливают ошибку “ложной синхронизации”.
Угол между двумя синусоидальными сигналами может быть описан как арктангенс одного сигнала, деленного на другой. Системы ФАПЧ могут использовать сигнал ошибки, сформированный посредством этого математического соотношения, для улучшения характеристик синхронизации, но такие способы являются сложными с точки зрения вычислений, требуют корректировки и недостаточно надежны для некоторых применений.
Поэтому было бы весьма желательным улучшить характеристики захвата и синхронизации и диапазона в системе ФАПЧ, особенно для двухфазных систем ФАПЧ, таких как используемые в связи с системами возбуждения генераторов. Кроме того, было бы весьма желательным увеличить линейный диапазон работы системы ФАПЧ по сравнению с диапазоном 90 градусов, характерным для обычных систем ФАПЧ. Кроме того, было бы желательным обеспечить улучшенный захват синхронизма без превышения исходной ширины полосы системы ФАПЧ.
Сущность изобретения
Настоящее изобретение преодолевает вышеупомянутые проблемы, свойственные предшествующему уровню техники, и обеспечивает достижение дополнительных преимуществ за счет создания системы ФАПЧ и соответствующего ей способа, который улучшает характеристики захвата синхронизма простым с точки зрения вычислений и одновременно с этим надежным способом. В соответствии с возможными вариантами осуществления ошибка в системе ФАПЧ определяется путем выработки первого сигнала ed ошибки смещения, где ed=Vcos*Cos(phase)+Vsin*Sin(phase), и где Vcos и Vsin - синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, где eq=-Vcos*Sin(phase)+Vsin*Cos(phase); выработки второго сигнала еc ошибки смещения, где еc=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, и где еc=ed+3*eq, если ed больше или равно нулю и eq больше нуля и где еc=ed-3*eq, если ed меньше нуля и eq больше нуля; и определения ошибки системы ФАПЧ с использованием второго сигнала еc ошибки смещения.
Сигнал еc заменяет обычный сигнал ошибки ed для достижения улучшенных характеристик захвата и синхронизации системы ФАПЧ надежным и вместе с тем простым, с точки зрения вычислений, способом.
Краткое описание чертежей
Признаки и преимущества настоящего изобретения поясняются более детально в последующем подробном описании со ссылками на чертежи, на которых представлено следующее:
Фиг.1 - пример двухфазной системы ФАПЧ, в которой может быть использовано настоящее изобретение;
Фиг.2 - графическое представление характеристик ошибок системы ФАПЧ по фиг.1 с использованием традиционного способа синхронизации ФАПЧ;
Фиг.3 - графическое представление характеристик ошибок системы ФАПЧ по фиг.1 с использованием способа, соответствующего настоящему изобретению;
Фиг.4-7 - результаты математического моделирования с использованием программы моделирования MATLAB, иллюстрирующие сравнение традиционного способа синхронизации с вариантом осуществления настоящего изобретения.
Детальное описание изобретения
На фиг.1 представлена двухфазная система ФАПЧ, пригодная для реализации настоящего изобретения. Демодулятор 10 подсоединен для приема входных сигналов Vcos и Vsin, которые представляют собой синусоидальные сигналы напряжения, смещенные один относительно другого примерно на 90 градусов. Демодулятор 10 также подсоединен для приема косинусной и синусной составляющей сигналов фазы из цепи обратной связи, что описано ниже более детально. На основе этих входных сигналов демодулятор 10 вырабатывает сигнал ed ошибки, который в традиционной системе ФАПЧ определяется следующим образом:
т.е. демодулятор 10 вырабатывает и суммирует эти произведения и выдает на выходе результат в виде сигнала ed ошибки. Сигнал ed затем обрабатывается в двух отдельных параллельных каналах. В пропорциональном канале сигнал ed ошибки подается в качестве входного сигнала на усилитель 12, который линейным образом усиливает сигнал ed ошибки в соответствии с коэффициентом усиления Кр. Коэффициент усиления Кр устанавливается обычным образом, чтобы обеспечить требуемую ширину полосы для цепи фазовой синхронизации. В канале интегрирования сигнал ed ошибки подается на интегратор 14 (где s - оператор Лапласа), который интегрирует сигнал ошибки с использованием коэффициента интегрирования Ki. Коэффициент интегрирования Ki обычно устанавливается для достижения нулевой ошибки фазы в установившемся состоянии за требуемое время установления. Проинтегрированный сигнал ошибки может быть ограничен в ограничителе 15. Усиленный и проинтегрированный сигналы ошибки из пропорционального канала и канала интегрирования соответственно подаются в качестве входных сигналов на сумматор 16, который арифметически суммирует сигналы для выработки суммарного выходного сигнала. Суммарный выходной сигнал может быть ограничен в ограничителе 17 и затем подается на второй интегратор 18, который интегрирует суммарный выходной сигнал с использованием коэффициента интегрирования 2pi. Этот коэффициент интегрирования 2pi означает только масштабирование при переходе от герц к радианам в секунду. Проинтегрированный суммарный сигнал выдается в качестве выходного сигнала системы ФАПЧ и представляет ошибку фазы между входными синусоидальными сигналами.
Выходной сигнал системы ФАПЧ также подается в цепь обратной связи, как показано на фиг.1. Более конкретно, выходная фаза подается на блок 20 обработки, который генерирует косинусное и синусное значение выходного сигнала и подает косинусное и синусное значения в качестве входного сигнала на демодулятор 10. Косинусное и синусное значения используются для определения сигнала ошибки ed, как описано выше.
На фиг.2 представлено графическое представление характеристик ошибок цепи фазовой синхронизации по фиг.1. Сигнал ed является исходным непосредственным сигналом ошибки системы ФАПЧ и по своей природе является синусоидальным сигналом. Характеристики ошибок включают в себя неустойчивую область 22 и область 24, в которой можно ожидать относительно медленного восстановления в момент изменения фазы, поскольку в области 24 имеет место малая ошибка. Это определяется как “ложная синхронизация”. Желательная линейная характеристика 26 также представлена на фиг.2.
В соответствии с возможным вариантом осуществления изобретения характеристики захвата и синхронизации системы ФАПЧ, показанные на фиг.2, могут быть существенным образом улучшены за счет использования следующего способа. В дополнение к выработке первого сигнала ed ошибки смещения, как указано в уравнении (1) выше, вырабатывается квадратурный сигнал eq ошибки в соответствии с уравнением eq=-Vcos*Sin(phase)+Vsin*Cos(phase). С использованием этих двух сигналов ed и eq вырабатывается второй сигнал ес ошибки смещения (например, в демодуляторе 10 по фиг.1) в соответствии со следующими параметрами:
еc=ed, если eq≤0;
еc=ed+3eq, если ed≥0 и eq>0 и
еc=ed-3eq, если ed<0 и eq>0.
В соответствии с этим вариантом осуществления второй сигнал еc ошибки смещения заменяет первый сигнал ed ошибки смещения в соответствии с фиг.1. Второй сигнал еc ошибки смещения обеспечивает пример аппроксимации к идеальной или желательной линейной характеристике. Данный пример отличается простотой вычислений, но в то же время надежен и высоко эффективен, что иллюстрируется на фиг.3.
На фиг.3 показано графическое представление ошибки системы ФАПЧ по фиг.1 с использованием описанного способа. На фиг.3 показан первый сигнал ed ошибки смещения в виде сигнала 30, квадратурный сигнал eq ошибки в виде сигнала 32 и второй сигнал еc ошибки смещения в виде сигнала 34. Идеальный сигнал ошибки представлен как сигнал 36. Как видно из этого представления, второй сигнал ошибки смещения, хотя и относительно простой, точно аппроксимирует идеальный сигнал 36 ошибки.
На фиг.4-7 представлены результаты математического моделирования с использованием программы моделирования MATLAB для системы ФАПЧ на частоте 60 Гц, устанавливающей канал интегрирования контроллера на 100 Гц. Фиг.4 показывает результат возмущения, внесенного в канал интегрирования системы ФАПЧ по фиг.1 с использованием только обычного сигнала ed ошибки смещения. На фиг.5 показан квадратурный сигнал ошибки для того же возмущения в той же самой системе ФАПЧ. На фиг.6 показан случай использования того же самого возмущения, полной ошибки для той же самой системы ФАПЧ с использованием второго сигнала еc ошибки смещения. На фиг.7 представлен, для того же возмущения, квадратурный сигнал ошибки в той же системе ФАПЧ. Следует заметить, что использование второго сигнала еc ошибки смещения значительно улучшает характеристики захвата и синхронизации одной и той же системы ФАПЧ в условиях большого сигнала в примере, иллюстрируемом на фиг.4-7. Следует также заметить, что использование второго сигнала еc ошибки смещения не существенно влияет на полную ошибку по сравнению с использованием только первого сигнала ed ошибки смещения, пока ошибка фазы не превышает примерно 90 градусов. Сигнал eq имеет отрицательное значение вплоть до этой точки 90 градусов и согласно приведенным выше объяснениям сигнал eq не используется для формирования части сигнала еc до тех пор, пока сигнал eq не станет положительным. Таким образом, второй сигнал еc ошибки смещения эффективным образом представляет дополнительный сигнал, который может быть использован для расширения линейного диапазона работы системы ФАПЧ за пределы, обеспечиваемые использованием только первого сигнала ed ошибки смещения.
Приведенное выше описание включает в себя множество детальных особенностей, которые не должны рассматриваться как ограничения изобретения. Многие из приведенных конкретных признаков могут варьироваться без изменения объема изобретения, как определено формулой изобретения и ее эквивалентами.
Claims (14)
1. Способ определения ошибки в системе фазовой автоподстройки частоты (ФАПЧ), включающий этапы выработки первого сигнала ed ошибки смещения, где ed=Vcos·Cos(phase)+Vsin·Sin(phase), и где Vcos и Vsin - синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, где eq=-Vcos·Sin(phase)+Vsin·Cos(phase), выработки второго сигнала еc ошибки смещения, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, и где ec=ed+X·eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-X·eq, если ed меньше нуля, eq больше нуля и Х - коэффициент пропорциональности, определения ошибки системы ФАПЧ с использованием второго сигнала еc ошибки смещения.
2. Способ по п.1, отличающийся тем, что синусоидальные сигналы напряжения Vcos и Vsin смещены по фазе примерно на 90°.
3. Способ по п.1, отличающийся тем, что Х равно 3.
4. Способ по п.1, отличающийся тем, что этап определения включает в себя этапы выдачи второго сигнала еc ошибки смещения в пропорциональный канал, где сигнал еc ошибки усиливается в соответствии с коэффициентом усиления, выдачи второго сигнала еc ошибки смещения в канал интегрирования, где сигнал еc ошибки интегрируется, суммирования усиленного и проинтегрированного сигналов для выработки суммарного сигнала и выполнения второго интегрирования суммарного сигнала для выработки выходной индикации ошибки в системе ФАПЧ.
5. Система ФАПЧ, содержащая демодулятор, подсоединенный для приема первого и второго синусоидальных сигналов и для приема первого и второго сигналов фазы, причем демодулятор предназначен для выработки сигнала ошибки, усилитель, подсоединенный для приема сигнала ошибки, причем усилитель предназначен для усиления сигнала ошибки в соответствии с коэффициентом усиления для выработки усиленного сигнала ошибки, интегратор, подсоединенный для приема сигнала ошибки, причем интегратор предназначен для интегрирования сигнала ошибки для выработки проинтегрированного сигнала ошибки, сумматор, подсоединенный для приема усиленного сигнала ошибки и проинтегрированного сигнала ошибки, причем сумматор предназначен для выработки суммарного сигнала, второй интегратор, подсоединенный для приема суммарного сигнала и выполнения второго интегрирования суммарного сигнала, для выработки выходного сигнала ошибки фазы и цепь обратной связи, подсоединенная для приема выходного сигнала ошибки фазы и для выработки первого и второго сигналов ошибки фазы из выходного сигнала ошибки фазы, причем демодулятор вырабатывает сигнал ошибки путем выработки первого сигнала ed ошибки смещения, где ed=Vcos·Cos(phase)+Vsin·Sin(phase), и где Vcos и Vsin - синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, где eq=-Vcos·Sin(phase)+Vsin·Cos(phase), выработки второго сигнала еc ошибки смещения, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, и где ec=ed+3·eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-3·eq, если ed меньше нуля, eq больше нуля, и использует второй сигнал ошибки в качестве сигнала ошибки, выдаваемого на выход демодулятора.
6. Система ФАПЧ по п.5, отличающаяся тем, что первый и второй сигналы фазы представляют собой косинусоидальную и синусоидальную составляющие выходного сигнала ошибки фазы.
7. Система ФАПЧ по п.5, отличающаяся тем, что первый и второй синусоидальные сигналы напряжений получены с электрического генератора.
8. Способ захвата и синхронизации фаз двух сигналов, включающий этапы выработки первого сигнала ed ошибки смещения, представляющего первую ошибку смещения между первым и вторым сигналами, где ed=Vcos·Cos(phase)+Vsin·Sin(phase), и где Vcos и Vsin - синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, представляющего квадратурную ошибку между первым и вторым сигналами, где eq=-Vcos·Sin(phase)+Vsin·Cos(phase), выработки второго сигнала еc ошибки смещения, представляющего вторую ошибку смещения между первым и вторым сигналами, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, где ec=ed+X·eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-X·eq, если ed меньше нуля, eq больше нуля и Х - коэффициент пропорциональности, и определения полной ошибки между первым и вторым сигналами с использованием второго сигнала еc ошибки смещения.
9. Способ по п.8, отличающийся тем, что Х равно 3.
10. Способ по п.8, отличающийся тем, что синусоидальные сигналы напряжения Vcos и Vsin смещены по фазе примерно на 90°.
11. Способ по п.8, отличающийся тем, что этап определения включает в себя этапы выдачи второго сигнала еc ошибки смещения в пропорциональный канал, где сигнал еc ошибки усиливается в соответствии с коэффициентом усиления, выдачи второго сигнала еc ошибки смещения в канал интегрирования, где сигнал еc ошибки интегрируется, суммирования усиленного и проинтегрированного сигналов для выработки суммарного сигнала и выполнения второго интегрирования суммарного сигнала для выработки выходной индикации ошибки в системе ФАПЧ.
12. Система ФАПЧ для синхронизации фаз первого и второго синусоидальных сигналов, содержащая демодулятор, подсоединенный для приема первого и второго синусоидальных сигналов и для приема первого и второго сигналов фазы, причем демодулятор предназначен для выработки сигнала ошибки, усилитель, подсоединенный для приема сигнала ошибки, причем усилитель предназначен для усиления сигнала ошибки в соответствии с коэффициентом усиления для выработки усиленного сигнала ошибки, интегратор, подсоединенный для приема сигнала ошибки, причем интегратор предназначен для интегрирования сигнала ошибки для выработки проинтегрированного сигнала ошибки, сумматор, подсоединенный для приема усиленного сигнала ошибки и проинтегрированного сигнала ошибки, причем сумматор предназначен для выработки суммарного сигнала, второй интегратор, подсоединенный для приема суммарного сигнала и выполнения второго интегрирования суммарного сигнала, для выработки выходного сигнала ошибки фазы и цепь обратной связи, подсоединенную для приема выходного сигнала ошибки фазы и для выработки первого и второго сигналов ошибки фазы из выходного сигнала ошибки фазы, причем демодулятор вырабатывает сигнал ошибки путем выработки первого сигнала ed ошибки смещения, где ed=Vcos·Cos(phase)+Vsin·Sin(phase), и где Vcos и Vsin - первый и второй синусоидальные сигналы напряжения, выработки квадратурного сигнала eq ошибки, где eq=-Vcos· Sin(phase)+Vsin·Cos(phase), выработки второго сигнала еc ошибки, где ec=ed, если квадратурный сигнал ошибки eq меньше или равен нулю, где ec=ed+3·eq, если ed больше или равно нулю и eq больше нуля, и где ec=ed-3·eq, если ed меньше нуля и eq больше нуля, и использует второй сигнал ошибки в качестве сигнала ошибки, выдаваемого на выход демодулятора.
13. Система ФАПЧ по п.12, отличающаяся тем, что первый и второй сигналы фазы представляют собой косинусоидальную и синусоидальную составляющие выходного сигнала ошибки фазы.
14. Система ФАПЧ по п.12, отличающаяся тем, что первый и второй синусоидальные сигналы напряжений получены с электрического генератора.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/479,846 | 2000-01-10 | ||
| US09/479,846 US6255871B1 (en) | 2000-01-10 | 2000-01-10 | Method and apparatus for improving capture and lock characteristics of phase lock loops |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2001127435A RU2001127435A (ru) | 2003-07-20 |
| RU2255418C2 true RU2255418C2 (ru) | 2005-06-27 |
Family
ID=23905685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2001127435/09A RU2255418C2 (ru) | 2000-01-10 | 2001-01-10 | Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6255871B1 (ru) |
| EP (1) | EP1163726A4 (ru) |
| JP (1) | JP2003520483A (ru) |
| KR (1) | KR20010104722A (ru) |
| CN (1) | CN1193504C (ru) |
| AU (1) | AU781308B2 (ru) |
| BR (1) | BR0103914A (ru) |
| RU (1) | RU2255418C2 (ru) |
| WO (1) | WO2001052419A1 (ru) |
| ZA (1) | ZA200107873B (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2383991C2 (ru) * | 2008-03-31 | 2010-03-10 | Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы") | Цифровая система фазовой автоподстройки частоты (варианты) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564424B2 (ja) * | 2001-05-16 | 2004-09-08 | 日本電気通信システム株式会社 | Ｐｌｌ回路 |
| US6839645B2 (en) * | 2002-04-17 | 2005-01-04 | General Electric Company | Method and apparatus to perform poly-phase instrumentation with single-phase instruments |
| US7508274B2 (en) * | 2005-05-25 | 2009-03-24 | Radioframe Networks, Inc. | PLL with phase clipping and resynchronization |
| JP5020727B2 (ja) * | 2007-07-06 | 2012-09-05 | 古野電気株式会社 | 基準周波数発生装置 |
| CN101232362B (zh) * | 2008-01-21 | 2010-12-08 | 中兴通讯股份有限公司 | 一种频率综合器防假锁的方法 |
| JP6121135B2 (ja) * | 2012-10-31 | 2017-04-26 | ラピスセミコンダクタ株式会社 | 同期化回路及びこれを含むクロックデータリカバリ回路 |
| CN103457629B (zh) * | 2013-09-05 | 2015-03-25 | 中国电子科技集团公司第十研究所 | Pn码环辅助鉴相电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942371A (en) * | 1988-08-31 | 1990-07-17 | Nec Corporation | Phase-locked loop having improved input jitter characteristics |
| US5410573A (en) * | 1991-08-07 | 1995-04-25 | Kabushiki Kaisha Toshiba | Digital phase-locked loop circuit |
| EP0779713A1 (en) * | 1995-04-21 | 1997-06-18 | Sony Corporation | Method and circuit for synchronizing phase |
| US5742207A (en) * | 1996-07-25 | 1998-04-21 | Rockwell International Corporation | Tracking loop having instantaneous frequency shift protection |
| US5939949A (en) * | 1998-03-16 | 1999-08-17 | National Semiconductor Corporation | Self-adjusting startup control for charge pump current source in phase locked loop |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6118221A (ja) * | 1984-07-04 | 1986-01-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 位相同期回路 |
| JPH0824260B2 (ja) * | 1987-05-26 | 1996-03-06 | 日本電気株式会社 | 位相比較器 |
-
2000
- 2000-01-10 US US09/479,846 patent/US6255871B1/en not_active Expired - Fee Related
-
2001
- 2001-01-10 KR KR1020017011351A patent/KR20010104722A/ko not_active Ceased
- 2001-01-10 RU RU2001127435/09A patent/RU2255418C2/ru not_active IP Right Cessation
- 2001-01-10 JP JP2001552528A patent/JP2003520483A/ja not_active Withdrawn
- 2001-01-10 WO PCT/US2001/000695 patent/WO2001052419A1/en not_active Ceased
- 2001-01-10 BR BR0103914-8A patent/BR0103914A/pt not_active IP Right Cessation
- 2001-01-10 CN CNB018000509A patent/CN1193504C/zh not_active Expired - Fee Related
- 2001-01-10 EP EP01901911A patent/EP1163726A4/en not_active Ceased
- 2001-01-10 AU AU27763/01A patent/AU781308B2/en not_active Ceased
- 2001-09-25 ZA ZA200107873A patent/ZA200107873B/xx unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4942371A (en) * | 1988-08-31 | 1990-07-17 | Nec Corporation | Phase-locked loop having improved input jitter characteristics |
| US5410573A (en) * | 1991-08-07 | 1995-04-25 | Kabushiki Kaisha Toshiba | Digital phase-locked loop circuit |
| EP0779713A1 (en) * | 1995-04-21 | 1997-06-18 | Sony Corporation | Method and circuit for synchronizing phase |
| US5742207A (en) * | 1996-07-25 | 1998-04-21 | Rockwell International Corporation | Tracking loop having instantaneous frequency shift protection |
| US5939949A (en) * | 1998-03-16 | 1999-08-17 | National Semiconductor Corporation | Self-adjusting startup control for charge pump current source in phase locked loop |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2383991C2 (ru) * | 2008-03-31 | 2010-03-10 | Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы") | Цифровая система фазовой автоподстройки частоты (варианты) |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003520483A (ja) | 2003-07-02 |
| ZA200107873B (en) | 2003-01-02 |
| EP1163726A1 (en) | 2001-12-19 |
| US6255871B1 (en) | 2001-07-03 |
| KR20010104722A (ko) | 2001-11-26 |
| CN1358351A (zh) | 2002-07-10 |
| AU2776301A (en) | 2001-07-24 |
| AU781308B2 (en) | 2005-05-12 |
| WO2001052419A1 (en) | 2001-07-19 |
| BR0103914A (pt) | 2001-12-26 |
| CN1193504C (zh) | 2005-03-16 |
| EP1163726A4 (en) | 2002-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110074476A1 (en) | Apparatus for lock-in amplifying an input signal and method for generating a reference signal for a lock-in amplifier | |
| RU2255418C2 (ru) | Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты | |
| US5304957A (en) | Low jitter phase locked loop for single phase applications | |
| CN102739093A (zh) | 逆变器死区补偿系统及方法 | |
| CN109524963A (zh) | 一种基于微分消谐的dsogi锁相环 | |
| CN1174330A (zh) | 检测三相交流电相位角的电路 | |
| RU2001127435A (ru) | Способ и устройство для улучшения характеристик захвата и синхронизации систем фазовой автоподстройки частоты | |
| US5068876A (en) | Phase shift angle detector | |
| JP2005003530A (ja) | 位相検出器 | |
| CN117728833B (zh) | 一种锁相放大器的信号同步系统及锁相放大器 | |
| JP2005233951A (ja) | 単相電圧を測定する方法 | |
| KR100189937B1 (ko) | 정현파 신호를 사용한 회전각 추정 장치 및 방법 | |
| CN118041353A (zh) | 一种锁相放大器的频率同步系统及锁相放大器 | |
| JP3587666B2 (ja) | 直交信号生成装置 | |
| CN112179329A (zh) | 载波跟踪的实现系统 | |
| CN102931980A (zh) | 一种基于谐振滤波的数字锁相环 | |
| Abouyehia et al. | Derivative-based method for high-speed frequency estimation in low-inertia future grids | |
| MXPA01009048A (en) | Method and apparatus for improving capture and lock characteristics of phase lock loops | |
| CN113114174A (zh) | 一种宽频正交信号发生器及信号发生方法 | |
| KR101250571B1 (ko) | 주파수 신시사이저 | |
| KR100189936B1 (ko) | 정현파 신호를 사용한 회전각 추정 장치 및 방법 | |
| CN121089694A (zh) | 一种半球谐振陀螺的控制系统和控制方法 | |
| KR20060037813A (ko) | 전력변환설비용 위상 동기 루프 | |
| JPH057948B2 (ru) | ||
| JPS63164655A (ja) | Ｑｐｓｋ搬送波再生同期検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20070111 |