RU2248041C1

RU2248041C1 - Rank selector

Info

Publication number: RU2248041C1
Application number: RU2003133024/09A
Authority: RU
Inventors: Д.В. Андреев (RU); Д.В. Андреев
Original assignee: Ульяновский государственный технический университет
Priority date: 2003-11-11
Filing date: 2003-11-11
Publication date: 2005-03-10

Abstract

FIELD: automatics and analog computer science.

SUBSTANCE: device has n+1 relator, each of which has two selection/storage devices, Boolean inverter, MIN element and MAX element.

EFFECT: simplified construction.

2 dwg

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.The invention relates to automation and analog computing, and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны ранговые селекторы (см., например, авт. св. СССР 1262531, кл. G 06 G 7/25, 1986 г.), которые выполняют селекцию сигнала только (n+1)-го ранга (наибольшего сигнала) из нескольких аналоговых сигналов x₁,... ,x_n+1.Known rank selectors (see, for example, ed. St. USSR 1262531, class G 06 G 7/25, 1986) that select a signal of only the (n + 1) th rank (largest signal) from several analog signals x ₁ , ..., x _{n + 1} .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈ {1,... ,n+1}.The reason that impedes the achievement of the technical result indicated below when using known rank selectors includes limited functionality, due to the fact that the signal is not selected for any given rank r∈ {1, ..., n + 1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G 06 G 7/25, 2001 г.), который содержит n реляторов и выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,... ,n+1}.The closest device of the same purpose to the claimed invention in terms of features is the rank selector adopted for the prototype (Fig. 1 in the description of the invention to RF patent 2172980, class G 06 G 7/25, 2001), which contains n relators and performs selection from n + 1 analog signals of a signal of any given rank r∈ {1, ..., n + 1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложная структура, поскольку каждый релятор имеет шесть входов и два выхода.The reason that impedes the achievement of the technical result indicated below when using the prototype is a complex structure, since each relator has six inputs and two outputs.

Техническим результатом изобретения является упрощение структуры за счет уменьшения количества входов и выходов в каждом реляторе в два раза при сохранении функциональных возможностей прототипа.The technical result of the invention is to simplify the structure by reducing the number of inputs and outputs in each relator by half while maintaining the functionality of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n реляторов, каждый из которых содержит два устройства выборки/хранения и булевый инвертор, вход которого соединен с входом записи первого устройства выборки/хранения, особенность заключается в том, что в него дополнительно введен аналогичный упомянутым (n+1)-ый релятор и в каждый релятор дополнительно введены элемент “MIN” и элемент “МАХ”, причем информационный вход и выход первого устройства выборки/хранения соединены соответственно с вторым входом элемента “МАХ” и вторым входом элемента “MIN”, подключенного выходом к информационному входу второго устройства выборки/хранения, вход записи и выход которого соединены соответственно с выходом булевого инвертора и первым входом элемента “МАХ”, подключенного выходом к выходу релятора, первый, второй информационные и управляющий входы которого соединены соответственно с первым входом элемента “MIN”, информационным входом и входом записи первого устройства выборки/хранения, выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход (n+1)-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными управляющими входами всех реляторов и вторым информационным входом первого релятора.The specified technical result during the implementation of the invention is achieved by the fact that in a rank selector containing n relators, each of which contains two sampling / storage devices and a Boolean inverter, the input of which is connected to the recording input of the first sampling / storage device, the feature is that it is additionally introduced the analogous to the mentioned (n + 1) -th relator and the element “MIN” and the element “MAX” are additionally introduced into each relator, the information input and output of the first sampling / storage device being connected to responsibly with the second input of the “MAX” element and the second input of the “MIN” element, connected by an output to the information input of the second fetch / store device, the recording input and output of which are connected respectively to the output of the Boolean inverter and the first input of the “MAX” element, connected to the output to the output a relator, the first, second information and control inputs of which are connected respectively to the first input of the “MIN” element, the information input and the recording input of the first sampling / storage device, the output of each previous rel torus connected to the second data input of the subsequent relator, and the output of (n + 1) -th rank relator is the output of the selector, the first and second tuning inputs of which are respectively formed by combined control inputs of all relators and second data input of the first relator.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового селектора и временные диаграммы сигналов настройки.In Fig.1 and Fig.2 presents respectively a diagram of the proposed rank selector and timing diagrams of the tuning signals.

Ранговый селектор содержит n+1 реляторов 1₁,... ,1_n+1. Каждый релятор содержит первое и второе устройства выборки/хранения 2₁ и 2₂, элемент “MIN” 3, элемент “МАХ” 4 и булевый инвертор 5, причем вход записи, информационный вход и выход устройства 2₁ соединены соответственно с входом инвертора 5, вторым входом элемента 4 и вторым входом элемента 3, подключенного выходом к информационному входу устройства 2₂, вход записи и выход которого соединены соответственно с выходом инвертора 5 и первым входом элемента 4, подключенного выходом к выходу релятора, первый, второй информационные и управляющий входы которого соединены соответственно с первым входом элемента 3, информационным входом и входом записи устройства 2₁. Выход каждого предыдущего релятора подключен к второму информационному входу последующего релятора, а выход релятора 1_n+1 является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными управляющими входами всех реляторов и вторым информационным входом релятора 1₁.The rank selector contains n + 1 relators 1 ₁ , ..., 1 _{n + 1} . Each relator contains the first and second sampling / storage devices 2 ₁ and 2 ₂ , the “MIN” 3 element, the “MAX” element 4 and the Boolean inverter 5, and the recording input, information input and output of the device 2 _{1 are} connected respectively to the input of the inverter 5, the second input of element 4 and the second input of element 3, connected by an output to the information input of device 2 ₂ , the recording input and output of which are connected respectively to the output of inverter 5 and the first input of element 4, connected by an output to the output of the relator, the first, second information and control inputs which are connected respectively with the first input of the element 3, the information input and the recording input of the device 2 ₁ . The output of each previous relator is connected to the second information input of the subsequent relator, and the output of the relator 1 _{n + 1} is the output of the rank selector, the first and second tuning inputs of which are formed by the combined control inputs of all relators and the second information input of the relator 1 _1, respectively.

Работа предлагаемого рангового селектора осуществляется следующим образом. На первые информационные входы реляторов 1₁,... ,1_n+1 подаются подлежащие обработке аналоговые сигналы (напряжения) x₁,... ,x_n+1∈ (х_min, x_max) соответственно; на первый и второй настроечные входы селектора подаются соответственно цифровой сигнал y∈ {0,1} и опорное напряжение х∈ {x_min, x_max} (фиг.2). При y=1 (y=0) устройства 2₁ и 2₂ работают соответственно в режимах выборки (хранения) и хранения (выборки). Элементы 3 и 4 воспроизводят базовые операции бесконечно-значной логики (БЛ): соответственно БЛ-конъюнкцию (min) и БЛ-дизъюнкцию (mах), то есть осуществляют выбор соответственно наименьшего и наибольшего из двух аналоговых сигналов, действующих на их входах. Следовательно, напряжение на выходе релятора 1_i

будет определяться рекуррентным выражениемThe work of the proposed rank selector is as follows. The first information inputs of the relators 1 ₁ , ..., 1 _{n + 1} are fed the analog signals (voltages) x ₁ , ..., x _{n + 1} ∈ (x _min , x _max ) to be processed, respectively; to the first and second training inputs of the selector, respectively, a digital signal y∈ {0,1} and a reference voltage x∈ {x _min , x _max } (Fig. 2). With y = 1 (y = 0), devices 2 ₁ and 2 ₂ operate respectively in the sampling (storage) and storage (sampling) modes. Elements 3 and 4 reproduce the basic operations of infinite-valued logic (BL): respectively, BL-conjunction (min) and BL-disjunction (max), that is, they select respectively the smallest and largest of the two analog signals acting on their inputs. Therefore, the voltage at the output of the relay 1 _i

will be determined by the recurrence expression

где символами ∨ и · обозначены соответственно операции mах и min;

есть номер момента времени t_j (фиг.2); W_(i-1)0=x_mах; W_0j=x_min. Длительность Δ t^* половины периода Т_j=2Δ t^* сигнала y должна удовлетворять условию Δ t^*>>Δ t, где Δ t=τ (n+1), а τ есть длительность задержки, вносимой элементом 4. В представленной ниже таблице приведены значения выражения (1) при n=3.where the symbols ∨ and · denote the operations max and min, respectively;

there is the number of time t _j (figure 2); W _{(i-1) 0} = x _max ; W _0j = x _min . The duration Δ t ^{* of the} half period T _j = 2Δ t ^{* of the} signal y must satisfy the condition Δ t ^* >> Δ t, where Δ t = τ (n + 1), and τ is the delay time introduced by element 4. In the table below the values of expression (1) are given for n = 3.

W₁₁=x₁ W ₁₁ = x ₁ W₂₁=x₁∨ x₂ W ₂₁ = x ₁ ∨ x ₂ W₃₁=x₁∨ x₂∨ x₃ W ₃₁ = x ₁ ∨ x ₂ ∨ x ₃ W₄₁=x₁∨ x₂∨ x₃∨ x₄ W ₄₁ = x ₁ ∨ x ₂ ∨ x ₃ ∨ x ₄ W₁₂=x_min W ₁₂ = x _min W₂₂=x₁x₂ W ₂₂ = x ₁ x ₂ W₃₂=x₁x₂∨ x₁x₃∨ x₂x₃ W ₃₂ = x ₁ x ₂ ∨ x ₁ x ₃ ∨ x ₂ x ₃ W₄₂=x₁x₂∨ x₁x₃∨ x₁x₄∨ x₂x₃∨ x₂x₄∨ x₃x₄ W ₄₂ = x ₁ x ₂ ∨ x ₁ x ₃ ∨ x ₁ x ₄ ∨ x ₂ x ₃ ∨ x ₂ x ₄ ∨ x ₃ x ₄ W₁₃=x_min W ₁₃ = x _min W₂₃=x_min W ₂₃ = x _min W₃₃=x₁x₂x₃ W ₃₃ = x ₁ x ₂ x ₃ W₄₃=x₁x₂x₃∨ x₁x₂x₄∨ x₁x₃x₄∨ x₂x₃x₄ W ₄₃ = x ₁ x ₂ x ₃ ∨ x ₁ x ₂ x ₄ ∨ x ₁ x ₃ x ₄ ∨ x ₂ x ₃ x ₄ W₁₄=x_min W ₁₄ = x _min W₂₄=x_min W ₂₄ = x _min W₃₄=x_min W ₃₄ = x _min W₄₄=x₁x₂x₃x₄ W ₄₄ = x ₁ x ₂ x ₃ x ₄

С учетом данных, приведенных в таблице, нетрудно вывести непосредственное выражение для W_(n+1)j:Given the data given in the table, it is easy to derive a direct expression for W _{(n + 1) j} :

где x_k(n+2-j)≠ ... ≠ x_k(n+1)∈ {x₁,... ,x_n+1};

есть количество неповторяющихся БЛ-конъюнкций x_k(n+2-j)... x_k(n+1), определяемое как число сочетаний из n+1 по n+1-j. При j=n+2-r выражение (2) совпадает с видом поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая реализует алгоритм поиска (селекции) элемента х^(r) заданного ранга r∈ {1,... ,n+1} в множестве {х₁,... ,x_n+1} (х⁽¹⁾=min(x₁,... ,x_n+1),... ,х⁽ⁿ⁺¹⁾=max(x₁,... ,x_n+1)). Таким образом, селектор (фиг.1) будет воспроизводить операциюwhere x _{k (n + 2-j)} ≠ ... ≠ x _{k (n + 1)} ∈ {x ₁ , ..., x _{n + 1} };

there is the number of non-repeating BL conjunctions x _{k (n + 2-j)} ... x _{k (n + 1)} , defined as the number of combinations from n + 1 to n + 1-j. For j = n + 2-r, expression (2) coincides with the form of the search function (function (6.7) on page 117 in the book of VI Levin. Infinite-valued logic in cybernetics problems. M: Radio and communication, 1982) , which implements the search algorithm (selection) of an element x ^{(r) of a} given rank r∈ {1, ..., n + 1} in the set {x ₁ , ..., x _{n + 1} } (x ⁽¹⁾ = min (x ₁ , ..., x _{n + 1} ), ..., x ^{(n + 1)} = max (x ₁ , ..., x _{n + 1} )). Thus, the selector (figure 1) will reproduce the operation

согласно которой селекция из n+1 сигналов х₁,... ,х_n+1 сигнала х^(r) (r∈ {1,... ,n+1}) осуществляется с помощью соответствующего количества m=n+2-r периодов сигнала y.according to which the selection of n + 1 signals x ₁ , ..., x _{n + 1 of the} signal x ^(r) (r∈ {1, ..., n + 1}) is carried out using the corresponding number m = n + 2- r periods of the signal y.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,... ,n+1} и обладает более простой по сравнению с прототипом структурой, так как каждый релятор в указанном селекторе имеет только три входа и один выход.The above information allows us to conclude that the proposed rank selector selects from n + 1 analog signals of a signal of any given rank r∈ {1, ..., n + 1} and has a simpler structure than the prototype, since each relator in the specified selector has only three inputs and one output.

Claims

Rank selector, consisting of n relators, each of which contains two sampling / storage devices and a Boolean inverter, the input of which is connected to the recording input of the first sampling / storage device, characterized in that it is additionally equipped with the same (n + 1) -th a relator and an element “MIN” and an element “MAX” are additionally introduced into each relator, the information input and output of the first sampling / storage device being connected respectively to the second input of the element “MAX” and the second input of the element “MIN” connected to the information output the input of the second sampling / storage device, the recording input and output of which are connected respectively to the output of the Boolean inverter and the first input of the MAX element connected to the output of the relay, the first, second information and control inputs of which are connected respectively to the first input of the MIN element , by the information input and the recording input of the first sampling / storage device, the output of each previous relator is connected to the second information input of the subsequent relator, and the output of the (n + 1) th relay is the output of p Angle selector, the first and second tuning inputs of which are formed respectively by the combined control inputs of all relators and the second information input of the first relator.