RU2022470C1

RU2022470C1 - Digital information receiving and transmitting device

Info

Publication number: RU2022470C1
Authority: RU
Inventors: Александр Леонидович Козлов; Леонид Степанович Сорока; Григорий Иванович Васильев; Виктор Алексеевич Чмиль
Original assignee: Александр Леонидович Козлов
Priority date: 1990-12-18
Filing date: 1990-12-18
Publication date: 1994-10-30

Abstract

FIELD: electric communications. SUBSTANCE: device is provided on sending end with pulse distributor 13, registers 14₁-14_K forming parallel group, switching unit 15, AND gate 16, frequency divider 17, OR gate 18, pulse distributor 19; and on receiving end it has AND gates 32-34, write-read unit 35, register 36, accumulator 37, switching unit 38, and pulse shaper 39; unit 23 for shaping groups of pseudorandom trains is provided with flip-flop, code converter, and AND gates forming parallel group; sending-end switching unit 15 has K groups of parallel AND gates and one group of parallel OR gates; receiving-end switching unit 38 has two groups of parallel AND gates and one group of parallel OR gates; pseudorandom train separator 20 has three pulse shapers, four AND gates, two OR gates, two flip-flops, two pulse generators, three pulse counters, and two registers; write-read unit 35 has three pulse shapers, four flip-flops, three AND gates, two 2-2AND-OR gates, two NAND gates, and two inverters. Device provides for shaping code groups of equal-length pseudorandom train phase steps corresponding to definite original state of shift register generating pseudorandom trains followed by correcting errors of definite ratio brought in during transmission of mentioned code groups of pseudorandom train and also merging of several groups of pseudorandom train phase steps into one marker signal. EFFECT: improved noise immunity of device due to correction of errors in code groups of pseudorandom train. 4 cl, 7 dwg

Description

Изобретение относится к электросвязи и может быть использовано в системах передачи дискретной информации. The invention relates to telecommunications and can be used in discrete information transmission systems.

Известно устройство для передачи и приема дискретной информации, содержащее на передающей стороне блок выделения фронта сигнала, триггер, три элемента И, суммирующий счетчик, генератор псевдослучайной последовательности (ПСП), блок задержки, вычитающий счетчик и элемент ИЛИ, а на приемной стороне два элемента И, два триггера, суммирующий счетчик, генератор ПСП, инвертор, накопитель, вычитающий счетчик и дешифратор [1]. A device for transmitting and receiving discrete information containing on the transmitting side a signal edge extraction unit, a trigger, three AND elements, a summing counter, a pseudo-random sequence generator (PSP), a delay unit, a subtracting counter and an OR element, and two AND elements on the receiving side , two flip-flops, a totalizing counter, a PSP generator, an inverter, a drive, a subtracting counter and a decoder [1].

Однако известное устройство обладает относительно низкой скоростью передачи информации, так как один двоичный разряд кодируемого кодового слова несет информацию только о полярности посылки исходного дискретного сигнала и не несет информации о длительности этой посылки. Это устройство имеет низкую помехоустойчивость, так как искажение любого кодового слова ПСП ведет к потере значения фазы ПСП. However, the known device has a relatively low information transfer rate, since one binary bit of the encoded codeword carries information only about the polarity of the sending of the original discrete signal and does not carry information about the duration of this sending. This device has a low noise immunity, since the distortion of any code word SRP leads to a loss of phase value SRP.

Наиболее близким по технической сущности к предлагаемому устройству является устройство для передачи и приема дискретной информации, содержащее на передающей стороне первый элемент И, суммирующий счетчик, элемент ИЛИ, второй элемент И, генератор ПСП, формирователь импульсов, счетчик импульсов, первый дополнительный элемент ИЛИ, сумматор по модулю два, второй дополнительный элемент И, первый и второй дополнительные блоки задержки, на приемной стороне выделитель ПСП, блок сравнения, триггер, элемент И, суммирующий счетчик, накопитель, дополнительный триггер, генератор ПСП, регистр сдвига, первый кодопреобразователь, второй регистр сдвига, третий кодопреобразователь, счетчик импульсов [2]. The closest in technical essence to the proposed device is a device for transmitting and receiving discrete information, containing on the transmitting side the first AND element, a totalizing counter, an OR element, a second AND element, an SRP generator, a pulse shaper, a pulse counter, a first additional OR element, an adder modulo two, the second additional element And, the first and second additional delay blocks, on the receiving side the allocator PSP, the comparison unit, trigger, element And, totalizing counter, drive, additional ADDITIONAL trigger SRP generator, a shift register, a first kodopreobrazovatel, a second shift register, the third kodopreobrazovatel, pulse counter [2].

Однако известное устройство также обладает низкой помехоустойчивостью. However, the known device also has low noise immunity.

Цель изобретения - повышение помехоустойчивости устройства за счет исправления ошибок кодовых групп ПСП. The purpose of the invention is to improve the noise immunity of the device by correcting errors in the code groups of the memory bandwidth.

На фиг. 1 представлена функциональная схема устройства для передачи и приема дискретной информации; на фиг. 2 - функциональная схема блока формирования групп ПСП; на фиг. 3 и 4 - конструктивное выполнение блоков коммутации; на фиг. 5 - функциональная схема выделителя ПСП; на фиг. 6 приведены временные диаграммы, иллюстрирующие алгоритм работы выделителя ПСП; на фиг. 7 - функциональная схема блока записи-считывания. In FIG. 1 is a functional diagram of a device for transmitting and receiving discrete information; in FIG. 2 is a functional block diagram of the formation of groups of memory bandwidth; in FIG. 3 and 4 - constructive implementation of switching units; in FIG. 5 is a functional diagram of a allocator PSP; in FIG. 6 is a timing diagram illustrating the operation algorithm of the allocator PSP; in FIG. 7 is a functional diagram of a write-read unit.

Устройство содержит на передающей стороне первый элемент И 1, суммирующий счетчик 2, второй 3, третий 4 и четвертый 5 элементы И, формирователь 6 импульсов, вычитающий счетчик 7, первый 8 и второй 9 блоки задержки, генератор 10 ПСП, сумматор 11 по модулю два, первый элемент ИЛИ 12, первый распределитель 13 импульсов, группу регистров 14₁-14_К (образующих параллельную группу), блок 15 коммутации, пятый элемент И 16, делитель 17 частоты, второй элемент ИЛИ 18, второй распределитель 19 импульсов, на приемной стороне выделитель 20 ПСП, первый 21 и второй 22 блоки сравнения, блок 23 формирования групп ПСП, счетчик 24 импульсов, триггер 25, первый элемент И 26, первый накопитель 27, первый 28, второй 29 и третий 30 регистры, кодопреобразователь 31, второй 32, третий 33 и четвертый 34 элементы И, блок 35 записи-считывания, четвертый регистр 36, второй накопитель 37, блок 38 коммутации, формирователь 39 импульсов. Передающая и приемная стороны устройства связаны через канал 40 связи.The device contains on the transmitting side the first element And 1, summing the counter 2, the second 3, third 4 and fourth 5 elements And, the pulse shaper 6, subtracting the counter 7, the first 8 and second 9 delay units, the generator 10 SRP, the adder 11 modulo two , the first element OR 12, the first pulse distributor 13, a group of registers 14 ₁ -14 _K (forming a parallel group), the switching unit 15, the fifth element And 16, the frequency divider 17, the second element OR 18, the second pulse distributor 19, on the receiving side allocator 20 PSP, the first 21 and second 22 blocks are equal Niya, block 23 formation groups PSP, counter 24 pulses, trigger 25, the first element And 26, the first drive 27, the first 28, second 29 and third 30 registers, code converter 31, second 32, third 33 and fourth 34 elements And, block 35 write-read, fourth register 36, second drive 37, block 38 switching, shaper 39 pulses. The transmitting and receiving sides of the device are connected through a communication channel 40.

Блок 23 формирования групп ПСП (фиг. 2) содержит генератор 41 ПСП, триггере 42, кодопреобразователь 43, группу элементов И 44₁-44_n-1.Block 23 formation groups PSP (Fig. 2) contains a generator 41 PSP, the trigger 42, the code Converter 43, a group of elements And 44 ₁ -44 _n-1 .

Блок 15 коммутации (фиг. 3) на передающей стороне содержит К групп параллельных элементов и 45₁-45_К и одну группу параллельных элементов ИЛИ 46.The switching unit 15 (Fig. 3) on the transmitting side contains K groups of parallel elements and 45 ₁ -45 _K and one group of parallel elements OR 46.

Блок 38 коммутации (фиг. 4) на приемной стороне содержит две группы параллельных элементов И 47 и 48 и одну группу параллельных элементов ИЛИ 49. Block 38 switching (Fig. 4) on the receiving side contains two groups of parallel elements AND 47 and 48 and one group of parallel elements OR 49.

Выделитель 20 ПСП (фиг. 5) содержит первый 50, второй 51 и третий 52 формирователи импульсов, первый 53, второй 54, третий 55 и четвертый 56 элементы И, первый 57 и второй 58 элементы ИЛИ, первый 59 и второй 60 триггеры, первый 61 и второй 62 генераторы импульсов, первый 63, второй 64 и третий 65 счетчики импульсов и первый 66 и второй 67 регистры. The allocator 20 SRP (Fig. 5) contains the first 50, second 51 and third 52 pulse shapers, the first 53, second 54, third 55 and fourth 56 elements AND, the first 57 and second 58 elements OR, the first 59 and second 60 triggers, the first 61 and second 62 pulse generators, the first 63, second 64 and third 65 pulse counters and the first 66 and second 67 registers.

Блок 35 записи-считывания (фиг. 7) содержит первый 68, второй 69 и третий 70 формирователи импульсов, первый 71, второй 72, третий 73 и четвертый 74 триггеры, первый 75, второй 76 и третий 77 элементы И, первый 78 и второй 79 элементы 2-2И-ИЛИ, первый 80 и второй 81 элементы И-НЕ, первый 82 и второй 83 инверторы. Block 35 write-read (Fig. 7) contains the first 68, second 69 and third 70 pulse shapers, the first 71, second 72, third 73 and fourth 74 triggers, the first 75, second 76 and third 77 elements And, the first 78 and second 79 elements 2-2 AND-OR, the first 80 and second 81 elements AND-NOT, the first 82 and second 83 inverters.

Устройство для передачи и приема дискретной информации работает следующим образом. A device for transmitting and receiving discrete information works as follows.

Передаваемый дискретный сигнал поступает на информационный вход устройства (фиг. 1), т.е. на первый вход первого элемента И 1. На его второй вход со считывающего входа устройства поступает периодическая последовательность счетных импульсов, период следования которых τ . В произвольные относительно передаваемого дискретного сигнала моменты времени на опорный вход устройства поступают импульсы опорной последовательности, период следования которых Т_о. При этом в интервале времени между любыми опорными импульсами не может быть более одного фронта передаваемого дискретного сигнала. С поступлением опорного импульса на вход первого распределителя 13 импульсов у последнего возбуждается один из выходов, вследствие чего в соответствующий регистр 14 записывается информация, которая была в суммирующем счетчике 2 (в двоичном коде - длительность единичного потенциала исходного дискретного сигнала в период между двумя соседними опорными импульсами), после чего счетчик 2 обнуляется, так как каждый опорный импульс поступает на его задержанный обнуляющий вход. При этом счетные импульсы через первый элемент И 1 поступает на счетный вход суммирующего счетчика 2, если элемент И 1 открыт единичным потенциалом передаваемого дискретного сигнала.The transmitted discrete signal is fed to the information input of the device (Fig. 1), i.e. to the first input of the first element And 1. At its second input from the reading input of the device receives a periodic sequence of counting pulses, the repetition period of which τ. In arbitrary moments of time relative to the transmitted discrete signal, pulses of the reference sequence are received at the reference input of the device, the period of which T _o . Moreover, in the time interval between any reference pulses there can be no more than one edge of the transmitted discrete signal. When the reference pulse arrives at the input of the first pulse distributor 13, the last one of the outputs is excited, as a result of which information is recorded in the corresponding register 14, which was in the totalizing counter 2 (in binary code is the duration of the unit potential of the initial discrete signal in the period between two adjacent reference pulses ), after which counter 2 is reset, since each reference pulse is supplied to its delayed resetting input. In this case, the counting pulses through the first element And 1 enters the counting input of the summing counter 2, if the And element 1 is open by the unit potential of the transmitted discrete signal.

Цикл передачи занимает интервал времени в К опорных интервалов Т_о и начинается с появлением сигнала на первом выходе распределителя 13 импульсов, при котором информация о длительности единичной посылки во время опорного интервала длительностью Т_о из суммирующего счетчика 2 переписывается в первый регистр 14₁ из параллельной группы. Одновременно сигналом с первого выхода распределителя 13 импульсов формирователь 6 импульсов вырабатывает импульс, переводящий счетчик 7 в его предельное состояние, которое уменьшается с поступлением импульсов на его инверсный счетный вход. Одновременно с этим делитель 17 частоты и второй распределитель 19 импульсов устанавливаются в исходное состояние. Сигнал с первого выхода распределителя 19 импульсов коммутирует начальный номер фазы с выходов первого регистра 141 из параллельной группы на информационные выходы блока 15 коммутации и далее на информационные входы генератора 10 ПСП. По импульсу, проходящему от формирователя 6 импульсов через второй элемент ИЛИ 18 на инверсный вход записи генератора 10 ПСП, начальный номер фазы записывается в ячейки регистра (не показаны) генератора 10 ПСП.The transmission cycle takes a time interval in K of the reference intervals T _o and begins with the appearance of a signal at the first output of the pulse distributor 13, in which information about the duration of a single transmission during the reference interval of duration T _about from the summing counter 2 is transferred to the first register 14 ₁ from the parallel group . At the same time, a signal from the first output of the pulse distributor 13 impulses generator 6 impulses generates a pulse that puts the counter 7 in its limit state, which decreases with the arrival of pulses to its inverse counter input. At the same time, the frequency divider 17 and the second pulse distributor 19 are set to their initial state. The signal from the first output of the pulse distributor 19 commutes the initial phase number from the outputs of the first register 141 from the parallel group to the information outputs of the switching unit 15 and then to the information inputs of the SRP generator 10. According to the pulse passing from the pulse shaper 6 through the second element OR 18 to the inverse recording input of the SRP generator 10, the initial phase number is written into the register cells (not shown) of the SRP generator 10.

Единичный потенциал с прямого выхода счетчика 7 поступает через первый элемент ИЛИ 12 в канал 40 связи и далее на приемную сторону. Этот импульс является маркером, сигнализирующим на приемную сторону о начале поступления К кодовых групп ПСП. По тактовому входу устройства поступают высокочастотные тактовые импульсы (ВТИ), длительность которых равна половине их периода t_о. Задним фронтом второго импульса из последовательности ВТИ, который поступает на инверсный счетный вход счетчика 7 через второй элемент И 3, счетчик 7 переводится в состояние, при котором на его прямом и инверсном выходах формируются соответственно нулевой и единичный потенциалы. Время задержки второго блока 9 задержки выбирается больше времени задержки первого блока 8 задержки и меньше половины периода tо. Единичным потенциалом с инверсного выхода счетчика 7 открывается третий 4, четвертый 5 и пятый 16 элементы И. На тактовый вход генератора 10 ПСП и на вход делителя 17 частоты начинают поступать ВТИ. Под действием этих ВТИ производится сдвиг фазы ПСП относительно начальной, записанной в генераторе 10 ПСП, на число ее градаций, соответствующее длине кодового слова выбранной ПСП, достаточной для исправления ошибок определенной кратности. Например, для ПСП длиной М = 7 для исправления однократных ошибок необходимо минимальное кодовое расстояние между кодовыми группами фаз ПСП α_мин = =3, что обеспечивается выбором длины кодовой группы l = 6. Для примера: если ПСП генерируется на основе образующего полинома Р(х) = х³ + х + 1 и имеет вид 1011100, то для кода начальной фазы 010 комбинации ПСП в n-1 = 6 символов имеет вид 010111, а для кода начальной фазы 111 соответствующая комбинация ПСП - 110010. В сумматоре 11 по модулю два и в четвертом элементе И 5 формируется кодовая группа ПСП биимпульсного кода, которая через первый элемент ИЛИ 12 выдается в канал 40 связи сразу же за маркерным сигналом.The unit potential from the direct output of the counter 7 enters through the first element OR 12 into the communication channel 40 and then to the receiving side. This pulse is a marker signaling to the receiving side about the beginning of the receipt of K code groups of the SRP. At the clock input of the device receives high-frequency clock pulses (VTI), the duration of which is equal to half their period t _about . The trailing edge of the second pulse from the VTI sequence, which is supplied to the inverse counting input of the counter 7 through the second element And 3, the counter 7 is transferred to a state in which zero and one potentials are formed at its direct and inverse outputs, respectively. The delay time of the second delay unit 9 is selected to be longer than the delay time of the first delay unit 8 and less than half the period to. The unit potential from the inverted output of counter 7 opens up the third 4, fourth 5 and fifth 16 elements I. At the clock input of the generator 10 SRP and at the input of the frequency divider 17, the VTI begins to arrive. Under the influence of these VTI, the PSP phase is shifted relative to the initial one recorded in the PSP generator 10 by the number of its gradations corresponding to the codeword length of the selected PSP sufficient to correct errors of a certain multiplicity. For example, for a memory bandwidth of length M = 7, to correct one-time errors, the minimum code distance between the code groups of the phases of the memory bandwidth α _min = 3 is required, which is ensured by choosing the length of the code group l = 6. For example: if the memory bandwidth is generated based on the generating polynomial P (x ) = x ³ + x + 1 and has the form 1011100, then for the initial phase code 010, the SRP combination in n-1 = 6 characters has the form 010111, and for the initial phase code 111, the corresponding combination of the SRP is 110010. There are 11 modulo two in the adder and in the fourth element And 5, a code group of the SRP bi-pulse code is formed, which Paradise through the first element OR 12 is issued to the communication channel 40 immediately after the marker signal.

Аналогично информация переписывается из суммирующего счетчика 2 во второй регистр 14₂ из параллельной группы во время второго опорного интервала посредством импульса записи с поступающего второго выхода распределителя 13 импульсов, после чего во время интервала возбуждения второго выхода распределителя 19 импульсов (после подсчета делителем 17 ча- стоты l импульсов) происходят формирование второй кодовой группы ПСП и выдача ее в канал 40 связи сразу же за первой группой по алгоритму, описанному выше. При этом в роли сигналов, осуществляющих запись кода начальной фазы в генератор 10 ПСП и изменение состояний распределителя 19 импульсов, выступают импульсы, сформированные на выходе делителя 17 частоты. Так происходит до тех пор, пока не будет опрошен последний К-й регистр. 14_К из параллельной группы, после чего цикл формирования К кодовых групп ПСП под одним маркерным сигналом будет повторен.Similarly, information is transferred from the totalizing counter 2 to the second register 14 ₂ from the parallel group during the second reference interval by means of a recording pulse from the incoming second output of the pulse distributor 13, after which during the excitation interval of the second output of the pulse distributor 19 (after counting by the frequency divider 17 l pulses), the second PSP code group is formed and is transmitted to the communication channel 40 immediately after the first group according to the algorithm described above. In this case, the pulses generated at the output of the frequency divider 17 act as the signals that record the initial phase code in the PSP generator 10 and change the states of the pulse distributor 19. This happens until the last K-th register is interrogated. 14 _K from a parallel group, after which the cycle of generating K PSP code groups under one marker signal will be repeated.

Принимаемая с выхода канала 40 связи последовательность поступает на выделитель 20 ПСП, где определяются последовательно символы кодовых групп ПСП, формируемые на информационных выходах выделителя 20 ПСП. После определения символов каждой группы ПСП с дополнительного выхода выделителя 20 ПСП сигнал устанавливает счетчик 24 импульсов в исходное состояние, а триггер 25 - в единичное состояние, что приводит к открыванию первого 26 и второго 32 элементов И, после чего с дополнительного тактового входа устройства на инверсные счетный вход счетчика 24 импульсов, тактовый вход генератора 41 ПСП и триггер 42 блока 23 формирования групп ПСП начинают поступать импульсы, период следования которых τ_o, производящие сдвиг принятой (предыдущей) комбинации ПСП относительно принимаемой. Сдвиг осуществляется до совпадения указанных последовательностей (соответственно с информационных выходов выделителя 20 ПСП и блока 23 формирования групп ПСП) в первом блоке 21 сравнения или до количества несовпадений символов указанных комбинаций, не превышающего порога ( α_мин - 1)/2. До указанного совпадения триггер 42 блока 23 находится в единичном состоянии, открывающем элементы 44₁-44_n-1 параллельной группы, вследствие чего на их выходах формируется комбинация, повторяющая ту, что формируется на информационных выходах генератора 41 ПСП. С поступлением М-го импульса на первом выходе счетчика 24 импульсов формируется единичный сигнал, устанавливающий триггер 42 блока 23 в нулевое состояние, вследствие чего элементы И 44₁-44_n-1 закрываются и на информационных выходах блока 23 формируется нулевая комбинация в дополнение к М комбинациям, сформированным ранее генератором 41 ПСП. С поступлением (М+1)-го импульса на втором выходе счетчика 24 формируется сигнал "Ошибка", сигнализирующий о том, что за предыдущие М+1 тактов не было найдено комбинации, с точностью до ( α_мин - 1)/2 символов совпадающей с той, которая была принята из канала 40 связи выделителем 20 ПСП.The sequence received from the output of the communication channel 40 is fed to the SRP extractor 20, where the symbols of the SRP code groups formed at the information outputs of the SRP 20 are determined in sequence. After determining the symbols of each group of the SRP from the additional output of the isolator 20, the SRP signal sets the counter 24 pulses to the initial state, and the trigger 25 is in the single state, which leads to the opening of the first 26 and second 32 And elements, and then from the additional clock input of the device the counting input of the counter 24 pulses, the clock input of the generator 41 PSP and the trigger 42 of the block 23 of the formation of groups of SRP begin to receive pulses, the period of which τ _o , shifting the received (previous) combination of SRP from relatively accepted. The shift is carried out until the indicated sequences coincide (respectively, from the information outputs of the PSP extractor 20 and the PSP group forming unit 23) in the first comparison unit 21 or to the number of mismatches of the symbols of the indicated combinations not exceeding the threshold (α _min - 1) / 2. Until this coincidence, the trigger 42 of block 23 is in a single state, opening the elements 44 ₁ -44 _{n-1 of a} parallel group, as a result of which a combination is generated at their outputs that repeats that formed on the information outputs of the SRP generator 41. With the arrival of the Mth pulse, a single signal is generated at the first output of the 24 pulse counter, which sets the trigger 42 of block 23 to zero, as a result of which the I 44 ₁ -44 _n-1 elements are closed and a zero combination is formed at the information outputs of block 23 in addition to M combinations previously generated by the generator 41 SRP. With the arrival of the (M + 1) th pulse at the second output of counter 24, an “Error” signal is generated, which signals that no combinations were found for the previous M + 1 clock cycles, accurate to (α _min - 1) / 2 characters matching with the one that was received from the communication channel 40 by the allocator 20 PSP.

Если в блоке 21 сравнения наступает момент совпадения комбинаций или число несовпадающих символов не превышает величины ( α_мин - 1)/2, то на его выходе формируется сигнал, устанавливающий триггер 25 устройства в нулевое состояние. Вследствие этого формирователь 39 импульсов формирует сигнал, осуществляющий запись начального кода принятой кодовой группы ПСП из блока 23 в четвертый регистр 36, откуда эта информация далее переписывается в первый 27 или второй 37 накопитель, причем этой перезаписью управляет блок 35 записи-считывания. Информация в регистре 36 представляет собой двоичную кодовую комбинацию, введенную на передающей стороне в суммирующий счетчик 2 за время опорного интервала. Наличие двух накопителей объясняется тем, что время передачи кодовой группы ПСП, равное величине lt_о, меньше опорного интервала Т_о. Поэтому при непрерывном анализе кодовых групп ПСП присутствую периоды времени опорных интервалов Т_о, во время которых необходимо формировать одновременно два соседних начальных кода, соответствующих соседним кодовым группам ПСП.If in the block 21 comparison occurs the moment of coincidence of the combinations or the number of mismatched characters does not exceed the value (α _min - 1) / 2, then a signal is generated at its output, which sets the trigger 25 of the device to zero. As a result of this, the pulse generator 39 generates a signal recording the initial code of the received SRP code group from block 23 to the fourth register 36, from where this information is further transferred to the first 27 or second 37 drive, and the write-read unit 35 controls this rewriting. The information in the register 36 is a binary code combination entered on the transmitting side in the totalizing counter 2 during the reference interval. The presence of two drives is explained by the fact that the transmission time of the PSP code group, equal to lt _о , is less than the reference interval T _о . Therefore, in the continuous analysis of the SRP code groups, there are time periods of the reference intervals T _o , during which it is necessary to simultaneously generate two adjacent initial codes corresponding to neighboring SRP code groups.

С дополнительного опорного входа устройства в произвольные моменты времени относительно опорных импульсов на передающей стороне поступают импульсы опорной последовательности с тем же периодом Т_о. Каждый такой импульс поступает в блок 35 записи-считывания, который формирует на своем первом или втором дополнительном выходе сигнал разрешения считывания информации из первого 27 или второго 37 накопителя посредством блока 38 коммутации в зависимости от того, в какой из накопителей информация с регистра 36 записана раньше. Информация из блока 38 коммутации переписывается в первый регистр 28, из которого по следующему опорному импульсу переписывается во второй регистр 29, после чего в регистре 28 информация обновляется второй кодовой группой.From the additional reference input of the device at arbitrary points in time relative to the reference pulses on the transmitting side, pulses of the reference sequence with the same period T _o are received. Each such impulse enters the write-read block 35, which generates, at its first or second additional output, an information read permission signal from the first 27 or second 37 drives via the switching unit 38, depending on which drive stores information from the register 36 earlier . Information from the switching unit 38 is copied to the first register 28, from which the next reference pulse is copied to the second register 29, after which the information in the register 28 is updated by the second code group.

Для раскодирования принимаемых двоичных комбинаций и принятия решения о полярности предлагаемого сигнала анализируются по две следующие друг за другом кодовые группы, записанные соответственно в регистрах 28 и 29. Второй блок 22 сравнения суммирует числа, записанные в регистрах 28 и 29, и указанную сумму сравнивает с числом n-1. Если указанная сумма превышает или равна числу n-1, то это означает, что на передающей стороне была закодирована единичная посылка дискретного сигнала длительностью Т_пос1 за время опорного интервала времени, причем (n-1) τ ≅ Т_пос1, и она была расположена в средней части анализируемого интервала времени длительностью 2Т_о. При этом на выходе второго блока 22 сравнения вырабатывается единичный сигнал. Если сумма не превышает числа n-1, то расположенная в средней части анализируемого интервала длительностью 2Т_о была закодирована нулевая посылка длительностью Т_пос0, причем (n-1) τ< T _посО. При этом на выходе второго блока 22 сравнения вырабатывается нулевой сигнал. Кодопреобразователь 31 выполняет функцию обратного преобразования двоичного кода, записанного в регистре 29, в соответствующее этому коду количество "единиц" на своих выходах, распределенных в зависимости от дополнительного сигнала от блока 22 сравнения на начальных или конечных номерах выходов кодопреобразователя 31. Информация из кодопреобразователя 31 в параллельном коде записывается в регистр 30 посредством опорных импульсов, поступающих на его вход записи, в первые (n-1) разряды регистра 30, а считывается эта информация с последнего n-го разряда регистра 30 в последовательном коде на информационный выход устройства посредством считывающих импульсов периода τ , поступающих на сдвиговый вход регистра 30 с дополнительного считывающего входа устройства.To decode the received binary combinations and decide on the polarity of the proposed signal, two successive code groups are analyzed, recorded respectively in the registers 28 and 29. The second comparison unit 22 summarizes the numbers recorded in the registers 28 and 29, and compares the indicated amount with the number n-1. If the indicated sum is greater than or equal to the number n-1, then this means that on the transmitting side a single transmission of a discrete signal with a duration of T _pos1 was encoded during the reference time interval, and (n-1) τ ≅ T _pos1 , and it was located in the middle part of the analyzed time interval of 2T _about . At the same time, a single signal is generated at the output of the second comparison unit 22. If the sum does not exceed the number of n-1, located in the middle part of the analyzed interval length _of 2T it was coded zero posting _pos0 duration T, and (n-1) τ <T _Pozo. At the same time, at the output of the second comparison unit 22, a zero signal is generated. The code converter 31 performs the function of the inverse conversion of the binary code recorded in register 29 into the number of “units” corresponding to this code at its outputs, distributed depending on the additional signal from the comparison unit 22 at the start or end numbers of the outputs of the code converter 31. Information from the code converter 31 the parallel code is written into the register 30 by the reference pulses arriving at its input record in the first (n-1) bits of the register 30, and this information is read from the last n-th p zryada register 30 in a sequential code to an information output apparatus by sensing the pulse period τ entering the input shift register 30 with additional input of the reading device.

На фиг. 6 приведены временные диаграммы, иллюстрирующие алгоритмы работы устройства в целом и выделителя 20 ПСП в частности для случая, когда элементарная посылка исходного дискретного сигнала длительностью Т (фиг. 6 г) стробируется семью стробирующими импульсами периода τ (фиг. 6б), т.е. Т = Т_о + τ= 7, где Т_о - период следования опорных импульсов ( фиг. 6 а). При этом период следования ВТИ t_o = (6 τ)/ 7 (фиг. 6 в). Во время дейcтвия первого опорного интервала иcходный cигнал (фиг. 6г) стробируется одним стробирующим импульсом, что соответствует двоичному коду (001). Во время действия следующего второго опорного интервала этот исходный сигнал стробируется шестью стробирующими импульсами, что соответствует двоичному коду (110). На фиг. 6д приведены эпюры биимпульсного кода, передаваемого по каналу 40 связи. При этом на фиг. 6д показан случай, когда за маркерным сигналом М передаются две (К = 2) кодовые группы ПСП А и В, соответствующие исходным двоичным кодам, т.е. (001) ->> А(101110) и (110)->> ->>В(110010).In FIG. 6 is a timing diagram illustrating the operation algorithms of the device as a whole and the SRP extractor 20 in particular for the case when the elementary sending of the initial discrete signal of duration T (Fig. 6 g) is gated by seven gating pulses of period τ (Fig. 6b), i.e. T = T _o + τ = 7, where T _o - the period of the reference pulses (Fig. 6 a). In this case, the period of the VTI is t _o = (6 τ) / 7 (Fig. 6 c). During the operation of the first reference interval, the original signal (Fig. 6d) is gated by one gating pulse, which corresponds to the binary code (001). During the operation of the next second reference interval, this initial signal is gated by six gating pulses, which corresponds to the binary code (110). In FIG. 6d shows diagrams of a bi-pulse code transmitted over a communication channel 40. Moreover, in FIG. 6e shows the case when two (K = 2) code groups of the SRP A and B corresponding to the source binary codes are transmitted behind the marker signal M (001) - >> A (101110) and (110) - >> - >> B (110010).

Принимаемая с выхода канала 40 связи последовательность (фиг. 6д) поступает на выделитель 20 ПСП, где определяется значение фазы ПСП следующим образом. Принимаемая из канала 40 связи последовательность (фиг. 6д) поступает на входы формирователей 50 и 51 импульсов и элемент И 55. При этом на выходе формирователя 50 импульсов выделяются передние фронты импульсов принимаемой последовательности (фиг. 6е), а на выходе формирователя 51 импульсов выделяются задние фронты импульсов принимаемой последовательности (фиг. 6ж). Счетчик 63 импульсов находится в состоянии, при котором на его выходе переполнения формируется нулевой сигнал, открывающий элемент И 55. Таким образом, на счетный вход счетчика 63 импульсов начинают поступать от генератора 61 импульсы, посредством которых через интервал времени, лежащий в пределах от t_о до 1,25 t_o, на выходе переполнения счетчика 63 формируется импульс (фиг. 6з) до тех пор, пока счетчик 63 не обнулится задним фронтом маркерного сигнала, поступающего на его инверсный обнуляющий вход. Задним фронтом импульса с выхода счетчика 63 триггер 60 переводится в единичное состояние (фиг. 6и), вследствие чего совместно с нулевым сигналом с выхода переполнения счетчика 64 импульсов открывается элемент И 56 и запускается генератор 62 импульсов. Триггер 60 находится в единичном состоянии весь период анализа К групп ПСП. С выхода генератора 61 импульсов через открытый элемент И 56 на счетный вход счетчика 64 импульсов начинают поступать импульсы и через интервал времени, лежащий в пределах от 0,5 t_o до 0,75 t_o, на выходе переполнения счетчика 64 появляется единичный сигнал (фиг. 6л), открывающий элементы И 53 и 54 и запирающий элемент И 56. Вследствие этого на единичный и нулевой входы триггера 59 поступают сигналы (соответственно фиг. 6м и 6н), переводящие его соответственно в единичное и нулевое состояние (фиг. 6о) в соответствии с кодом групп ПСП биимпульсного кода (фиг. 6д).The sequence received from the output of the communication channel 40 (Fig. 6e) is supplied to the SRP isolator 20, where the SRP phase value is determined as follows. The sequence received from the communication channel 40 (Fig. 6e) is supplied to the inputs of the pulse shaper 50 and 51 and the element And 55. In this case, the leading edges of the pulses of the received sequence (Fig. 6e) are allocated at the output of the pulse shaper 50 (Fig. 6e), and the pulses 51 are output trailing edges of the pulses of the received sequence (Fig. 6g). The pulse counter 63 is in a state in which a zero signal is formed at its overflow output, opening element AND 55. Thus, pulses from the generator 61 begin to arrive at the counting input of the pulse counter 63, through which over a time interval lying in the range from t _about up to 1.25 t _o , a pulse is generated at the overflow output of the counter 63 (Fig. 6h) until the counter 63 is reset to zero by the trailing edge of the marker signal arriving at its inverse nulling input. The trailing edge of the pulse from the output of the counter 63, the trigger 60 is transferred to a single state (Fig. 6i), as a result of which, together with the zero signal from the overflow output of the counter 64 pulses, the And 56 element is opened and the pulse generator 62 is started. Trigger 60 is in a single state throughout the analysis of K groups of memory bandwidth. From the output of the pulse generator 61 through the open element And 56, pulses begin to arrive at the counting input of the counter 64 pulses and after a time interval lying in the range from 0.5 t _o to 0.75 t _o , a single signal appears at the overflow output of the counter 64 (Fig. .6l), opening the elements And 53 and 54 and the locking element And 56. As a result, the single and zero inputs of the trigger 59 receive signals (respectively, Fig. 6m and 6n), translating it, respectively, into a single and zero state (Fig. 6o) in according to the code of the groups of the SRP bi-pulse code (Fig. 6e) .

Сигналы, поступающие на входы триггера 59, объединяются в элементе ИЛИ 57 (фиг. 6п) и далее поступают на инверсный вход записи регистра 66, посредством чего воспроизведенная информация групп ПСП из триггера 59 в последовательном коде перезаписывается в регистр 66 (фиг. 6р). Импульсами от генератора 62 импульсов происходят перезапись в параллельном коде информации из регистра 66 в регистр 67, выступающий в качестве промежуточного носителя информации, и обнуление счетчика 64 для подготовки его к анализу следующих символов групп ПСП. Импульсы, формируемые генератором 62 импульсов, формируют окончание интервала анализа очередной группы ПСП. После подсчета К импульсов от генератора 62 счетчиком 65 импульсов на выходе последнего формируется единичный сигнал, после выделения переднего фронта которого формирователем 52 импульсов происходит запрещение формирования импульсов генератором ПСП, подготавливаются к анализу очередные К кодовые группы ПСП. The signals supplied to the inputs of the trigger 59 are combined in the OR element 57 (Fig. 6p) and then fed to the inverse input of the register register 66, whereby the reproduced information of the SRP groups from the trigger 59 in the serial code is overwritten into the register 66 (Fig. 6p). The pulses from the pulse generator 62 are rewritten in parallel code information from register 66 to register 67, which acts as an intermediate information carrier, and reset the counter 64 to prepare it for analysis of the following characters of the bandwidth. The pulses generated by the pulse generator 62 form the end of the analysis interval of the next group of SRPs. After counting the K pulses from the generator 62 by the counter of 65 pulses, a single signal is generated at the output of the last one, after the leading edge is allocated by the pulse generator 52, the pulse generation is prohibited by the PSP generator, and the next K code groups of the PSP are prepared for analysis.

Функционирование блока 35 записи-считывания (фиг. 7) происходит следующим образом. Допустим, что триггеры 71-74 блока 35 находятся в нулевом состоянии. При поступлении сигнала с инверсного выхода триггер 71 переводится в единичное состояние. Далее через формирователь 69 импульсов и элемент И 33 устройства сигнал записи поступает на вход записи первого накопителя 27 устройства, в который перезаписывается информация из четвертого регистра 36 устройства. Одновременно с этим в единичное состояние переводится триггер 72 блока 35, т.е. нулевые потенциалы с прямых выходов триггеров 73 и 74 формируют на выходе элемента И-НЕ 81 единичный потенциал, открывающий первую схему И элемента 2-2И-ИЛИ 78, через который также проходит сигнал с выхода формирователя 68 импульсов на инверсный вход триггера 72. Если после этого вновь в блок 35 поступает сигнал записи, то в единичное состояние переводится триггер 73 сигналом с выхода формирователя 68 импульсов через открытый элемент И 75. Элемент И 75 открывается единичным сигналом с прямого выхода триггера 71. Далее аналогично сигнал записи через формирователь 70 импульсов и элемент И 34 устройства поступает на вход записи второго накопителя 37 устройства, в который перезаписывается информация из четвертого регистра 36 устройства. Триггер 74 остается в нулевом состоянии. При этом на выходе инвертора 82 присутствует единичный потенциал, а на выходе инвертора 82 - нулевой. The operation of the block 35 write-read (Fig. 7) is as follows. Assume that the triggers 71-74 of block 35 are in the zero state. Upon receipt of the signal from the inverse output, the trigger 71 is transferred to a single state. Further, through the pulse shaper 69 and the device element 33, the recording signal is fed to the recording input of the first drive 27 of the device, into which information from the fourth register 36 of the device is overwritten. At the same time, the trigger 72 of block 35 is translated into a single state, i.e. zero potentials from the direct outputs of flip-flops 73 and 74 form a single potential at the output of the AND-NOT element 81, opening the first circuit AND of the 2-2I-OR 78 element, through which the signal also passes from the output of the pulse shaper 68 to the inverse input of the trigger 72. If after of this, the recording signal is received again in block 35, then the trigger 73 is translated into a single state by the signal from the output of the pulse shaper 68 through the open element And 75. The And 75 element is opened by a single signal from the direct output of the trigger 71. Next, the recording signal through forms The pulse observer 70 and the device element AND 34 are fed to the recording input of the second device drive 37 into which information from the fourth device register 36 is overwritten. Trigger 74 remains in the zero state. At the same time, at the output of the inverter 82 there is a single potential, and at the output of the inverter 82 - zero.

При поступлении сигнала считывания с дополнительного входа опорных импульсов устройства информация через открытые элементы И 47 перезаписывается в регистр 28 устройства с первого накопителя 27. При этом сигнал считывания через открытый элемент И 76 переводит в нулевое состояние триггеры 71 и 72 блока 35 и открытую вторую схему И элемента 2-2И-ИЛИ 79 - в единичное состояние триггер 74. Если после этого поступает очередной сигнал записи, то информация опять записывается в первый накопитель 27, триггер 71 находится в единичном состоянии, а триггер 72 - в нулевом, так как первая схема И элемента 2-2И-ИЛИ 78 закрыта нулевым сигналом с выхода элемента И-НЕ 81. На выходе инвертора 82 присутствует нулевой потенциал, а на выходе инвертора 83 - единичный. В данной ситуации при поступлении очередного сигнала считывания информация уже через открытые элементы И 48 перезаписывается в регистр 28 устройства с второго накопителя 37, а из регистра 28 предыдущая информация перезаписывается в регистр 29. Upon receipt of a read signal from the additional input of the reference pulses of the device, information through the open elements And 47 is overwritten in the device register 28 from the first drive 27. In this case, the read signal through the open element And 76 sets the triggers 71 and 72 of block 35 to zero and the open second circuit And element 2-2 AND-OR 79 - in a single state, trigger 74. If after this comes the next write signal, then the information is again recorded in the first drive 27, trigger 71 is in a single state, and trigger 72 is in n left, as the first AND circuit element 2-2I-OR 78 is closed zero signal from the output of the NAND 81. The output of the inverter 82 there is zero potential, and 83 on the output of the inverter - the unit. In this situation, when the next read signal arrives, information already through the open AND 48 elements is overwritten in the device register 28 from the second drive 37, and from the register 28 the previous information is overwritten in the register 29.

Технико-экономическое преимущество заявляемого устройства по сравнению с устройством-прототипом состоит в возможности объединения нескольких кодовых групп ПСП, несущих информацию о длительности единичной посылки, под одним маркерным сигналом, определяющим начало анализа указанных кодовых групп, а также в возможности повышения помехоустойчивости передаваемой информации посредством исправления ошибок определенной кратности, возникающих в передаваемых по каналу связи кодовых группах. Вследствие этого, выигрыш по обобщенному параметру величины удельной ошибки в предлагаемом устройстве по сравнению с устройством-прототипом составляет величину μ = 33,2%. The technical and economic advantage of the claimed device compared to the prototype device consists in the possibility of combining several code groups of the SRP carrying information about the duration of a single sending, under one marker signal, determining the beginning of the analysis of these code groups, as well as in the possibility of increasing the noise immunity of the transmitted information by correcting errors of a certain multiplicity arising in code groups transmitted over a communication channel. As a result, the gain in the generalized parameter of the specific error in the proposed device compared to the prototype device is μ = 33.2%.

Положительный эффект, который может быть получен от применения предложенного устройства, состоит в том, что представляется возможность передавать информацию за меньшее время с повышенной достоверностью ее приема. The positive effect that can be obtained from the application of the proposed device is that it is possible to transmit information in less time with increased reliability of its reception.

Claims

1. DEVICE FOR THE TRANSMISSION AND RECEIVING OF DISCRETE INFORMATION, containing the first and fourth AND elements on the transmitting side, a totalizing counter, a pulse shaper, subtracting a counter, first and second delay blocks, a pseudo-random sequence generator (PSP), an adder modulo two, the first element OR moreover, the information, reading and reference inputs of the device are respectively the first and second inputs of the first element And and the zeroing input of the summing counter, the counting input of which is connected to the output of the first ele ent And, the clock input of the device through the second delay unit is connected to the second input of the third element And and to the first input of the second element And, the output of which is connected to the inverse of the counting input of the subtracting counter, and the second input through the first delay unit is connected to the direct output of the subtracting counter, installation the input of which is connected to the output of the pulse shaper, and the inverse output is connected to the first inputs of the third and fourth elements AND, the output of the third element And is connected to the second input of the adder modulo two and to the clock input of the generator and a pseudo-random sequence, the output of which is connected to the first input of the adder modulo two, the output of which is connected to the second input of the fourth AND element, the output of which is connected to the first input of the first OR element, the output of which is connected to the communication channel, on the receiving side is a pseudo-random sequence extractor, the first and second comparison blocks, the first AND element, the first input of which is an additional clock input of the device, the pseudo-random sequence group forming unit, the clock input to of which is connected with the output of the first element And, pulse counter, trigger, first drive, first to third registers and code converter, the information input of the pseudo-random sequence extractor is connected to the communication channel, the additional output is connected to the zeroing input of the pulse counter and with a single input of the trigger, the direct output of which connected to the second input of the first AND element, and the zero input to the output of the first comparison unit, the first and second groups of inputs of which are connected to the information outputs, respectively a pseudo-random sequence separator and a pseudo-random sequence group forming unit, the information outputs of the first and second registers are connected respectively to the first and second groups of inputs of the second comparison unit, the output of which is an additional input of the code converter, the inputs of which are connected to the information outputs of the second register, and the outputs are with information inputs third register, the shift input of which is an additional reading input of the device, and the output is information an output device, characterized in that, in order to increase the noise immunity of the device by correcting errors of code groups of a pseudo-random sequence, the first and second pulse distributors, a group of registers, a switching unit, a fifth AND element, a frequency divider and an OR element, zeroing, are introduced on the transmitting side the input of the summing counter is connected to the input of the first pulse distributor, the corresponding outputs of which are connected to the recording input of the corresponding registers of the group, the outputs of which are connected to the corresponding groups of inputs of the switching unit, the information outputs of which are connected to the information inputs of a pseudo-random sequence generator, whose inverse recording input is connected to the output of the second OR element, the recording input of the first register of the group through the pulse shaper is connected to the installation inputs of the frequency divider and second pulse distributor and to the second the input of the second OR element, the first input of which is connected to the output of the frequency divider and to the input of the second pulse distributor, the output s which are connected to the switching inputs of the switching unit, the input of the second delay unit is connected to the second input of the fifth element And, the output of which is connected to the input of the frequency divider, the first input of the fifth element And is connected to the first input of the fourth element And, the second input of the first element OR is connected to the input of the first delay unit, the bit outputs of the totalizing counter are connected to the information inputs of the group registers, the second and fourth I elements, a write-read unit, a pulse shaper, are introduced on the receiving side the fourth register, the second drive and the switching unit, the code outputs of the pseudo-random sequence group forming unit are connected to the information inputs of the fourth register, the outputs of which are connected to the information inputs of the first and second drives, the outputs of which are connected to the first and second groups of inputs of the switching unit, the outputs of which are connected with information inputs of the first register, the recording input of which is combined with the recording inputs of the second and third registers, with an additional reference the course of the device and with the reading input of the write-read unit, the recording input of which is connected to the inverse output of the trigger directly and through the pulse shaper - to the recording input of the fourth register and to the first inputs of the third and fourth AND elements, the outputs of which are connected to the recording inputs of the first and second drives, the output of the first element And is connected to the direct input of the second element And, the output of which is connected to the inverse counting input of the pulse counter, the first output of which is connected to the the second input of the pseudo-random sequence group forming unit, the second output of the pulse counter is the “Error” output of the device and is connected to the inverse input of the second AND element, the second inputs of the third and fourth AND elements are connected respectively to the first and second outputs of the write-read unit, the first and second additional the outputs of which are connected respectively to the first and second inputs of the switching unit, the corresponding information inputs of the second register are connected to the corresponding outputs of the first histra.

2. The device according to claim 1, characterized in that the pseudo-random sequence group forming unit, whose inverse clock input is the clock input of the pseudo-random sequence group forming unit, trigger, AND element group and code converter, wherein the installation input of the pseudo-random sequence group forming unit is a zero input trigger, the single input of which is connected to the inverse clock input of the pseudo-random sequence generator, the information outputs of which are united with the respective second inputs of the AND group, the outputs of which are information output unit forming groups of pseudo-random sequence, the code outputs of which are the outputs kodopreobrazovatelya whose inputs are information generator outputs pseudorandom sequences direct output latch coupled to the first inputs of the AND group.

3. The device according to claim 1, characterized in that the PSP isolator contains the first to fourth AND elements, the first to the third pulse shapers, the first and second pulse generators, the first and second OR elements, the first and second triggers, the first and second registers and the first - the third pulse counters, the information input of the PSP isolator is the first input of the third AND element, the inputs of the first and second pulse shapers and the zeroing inverse input of the first pulse counter, the overflow output of which is connected to the inverse single input the house of the second trigger and the input of the third element And, the output of the first pulse generator is connected to the second inputs of the third and fourth elements And, the outputs of which are connected to the counting inputs of the first and second pulse counters, respectively, the outputs of the first and second pulse shapers are connected to the first inputs of the first and second AND elements, the outputs of which are connected respectively to the unit and zero inputs of the first trigger and to the inputs of the first OR element, the output of which is connected to the inverse of the input from the first register and the first input of the second OR element, the direct output of the first trigger is connected to the sequential write input of the first register, the information outputs of which are connected to the inputs of the second register with the same name, the outputs of which are the outputs of the PSP isolator, and the inverse recording input is combined with the additional output of the PSP isolator, with the second input of the second OR element, with the output of the second pulse generator and with the counting input of the third pulse counter, the output of the second OR element is connected to the resetting input w a second pulse counter, the overflow output of which is connected to the inverse input of the fourth element And and to the second inputs of the first and second elements And, the direct output of the second trigger is connected to the first input of the fourth element And and to the triggering input of the second pulse generator, the inverse output of the second trigger is connected to zero the input of the third pulse counter, the output of which through the third pulse shaper is connected to the inverse zero input of the second trigger and to the inhibitory input of the second pulse generator.

4. The device according to claim 1, characterized in that the write-read unit contains the first - third pulse shapers, the first - fourth triggers, the first - third AND elements, the first and second elements 2 - 2I - OR, the first and second elements AND - NOT both the first and second inverters, the write-read block record input is the input of the first pulse shaper, the output of which is connected to the inverse single input of the first trigger and to the first inputs of the first circuit And the first element 2 - 2I - OR and the first element AND, the read input of the block read-write is the third inputs of the second and third AND elements, the outputs of which are connected to the inverse zero inputs of the first, second, third, fourth triggers, respectively, and the first inputs of the second AND circuits, respectively, of the second and first elements 2 - 2I - OR, the outputs of which are connected to the inverse single inputs respectively, of the fourth and second triggers, the direct output of the first trigger through the second pulse shaper is connected to the first output of the write-read unit and directly connected to the second inputs of the first o and the second element AND, the first element AND - NOT and the second circuit AND the first element 2 - 2I - OR, the output of the first element And is connected to the second input of the first circuit And the second element 2 - 2I - OR and with the inverse single input of the third trigger, direct the output of which through the third pulse shaper is connected to the second output of the write-read unit and directly connected to the second inputs of the third element AND, the second element AND is NOT and the second circuit AND of the second element 2 - 2I - OR, the direct outputs of the second and fourth triggers are connected to the first in Dams of the second and third elements And, respectively, of the first and second elements AND are NOT, the outputs of which are connected through the first and second inverters respectively to the first and second additional outputs of the write-read unit and are directly connected respectively to the first and second inputs of the first AND circuits, respectively second and first elements 2 - 2I - OR.