[go: up one dir, main page]

RU2020498C1 - Device for control of contacting of integrated circuits - Google Patents

Device for control of contacting of integrated circuits Download PDF

Info

Publication number
RU2020498C1
RU2020498C1 SU914900504A SU4900504A RU2020498C1 RU 2020498 C1 RU2020498 C1 RU 2020498C1 SU 914900504 A SU914900504 A SU 914900504A SU 4900504 A SU4900504 A SU 4900504A RU 2020498 C1 RU2020498 C1 RU 2020498C1
Authority
RU
Russia
Prior art keywords
inputs
control
output
unit
block
Prior art date
Application number
SU914900504A
Other languages
Russian (ru)
Inventor
Л.Н. Петров
С.И. Кармызов
Original Assignee
Научно-исследовательский институт полупроводникового машиностроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт полупроводникового машиностроения filed Critical Научно-исследовательский институт полупроводникового машиностроения
Priority to SU914900504A priority Critical patent/RU2020498C1/en
Application granted granted Critical
Publication of RU2020498C1 publication Critical patent/RU2020498C1/en

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

FIELD: automated devices for control of integrated circuits in group testing. SUBSTANCE: device has contacting block 1, comparator block 3, reference voltage block 4, control block 6, voltage source 8. Introduction of switching block 2, analyzer 5 and pulse signal shaper 7 into the device makes it possible to use it for control of quality of contact of integrated circuits in performance of group testing (e.g., electric thermal aging) in dynamic mode. EFFECT: higher confidence of control. 2 cl, 4 dwg

Description

Изобретение относится к контрольно-измерительной технике и может быть использовано в автоматизированных устройствах контроля интегральных схем (ИС). The invention relates to instrumentation and can be used in automated devices for monitoring integrated circuits (ICs).

Известно устройство контактирования выводов ИС, содержащее контактную головку с парами контактов на каждый вывод ИС, источник питания импульсного трансформатора, генератор тактовых импульсов, источник сигналов разрешения, пороговый элемент и элементы И [1]. A device for contacting the terminals of the IC, containing a contact head with pairs of contacts for each terminal of the IC, the power supply of a pulse transformer, a clock pulse generator, a source of resolution signals, a threshold element and AND elements [1].

При подключении контактной головки с парами контактов к выводам испытуемой ИС вырабатывается сигнал разрешения проверки контактирования, генератор вырабатывает тактовые импульсы, которые вызывают протекание импульсного тока по первичной обмотке соответствующего импульсного трансформатора. При этом, если существует участок контактирования между соответствующей парой контактов и выводами испытуемой ИС, вторичная обмотка импульсного трансформатора будет замкнута. В результате на дополнительной обмотке уровень наведенного сигнала ниже порога срабатывания порогового элемента. Если на участке контактирования контакта нет, то вторичная обмотка соответствующего импульсного трансформатора шунтироваться не будет, и в дополнительной обмотке наведутся сигналы, по уровню превышающие порог срабатывания порогового элемента. When a contact head with pairs of contacts is connected to the terminals of the tested IC, a contact checking permission signal is generated, the generator generates clock pulses that cause the pulse current to flow through the primary winding of the corresponding pulse transformer. In this case, if there is a contact area between the corresponding pair of contacts and the terminals of the tested IC, the secondary winding of the pulse transformer will be closed. As a result, on the additional winding, the level of the induced signal is lower than the threshold of the threshold element. If there is no contact on the contacting section, then the secondary winding of the corresponding pulse transformer will not be bypassed, and signals will be induced in the additional winding that are higher than the threshold threshold element.

Основным недостатком данного устройства контактирования является наличие пары контактов для проверки одного вывода испытуемой ИС. Применение пары контактов, помноженной на количество выводов ИС, для проверки контактирования на плате электротермотренировки (ЭТТ) не только повышает стоимость платы загрузки, так как необходимо вводить дополнительные контакты из драгоценных металлов в конструкцию контактного устройства (КУ) для испытуемой ИС, но и занимает дополнительный конструктивный объем на плате ЭТТ, что снижает на 30% количество устанавливаемых КУ на плате, из-за чего резко падает производительность испытательного оборудования. Пара контактов на контактной головке снижает надежность работы всего контактирующего узла по сравнению с одинарным контактом. При наличии контакта между парами контактной головки для шунтирования обмотки импульсного трансформатора можно иметь сопротивление порядка единиц ом, не нарушающее работу данного устройства контроля. При этом устройство практически работоспособно только в зоне полного нарушения контакта. Однако на практике часто имеет место не полное нарушение зоны контакта, а повышенное его сопротивление из-за наличия окисных пленок, снижения упругих свойств контакторов КУ на плате ЭТТ, загрязнений и т. д. При этом данные отклонения в нарушениях переходного сопротивления контактов не будут зарегистрированы устройством проверки контактирования, что снижает достоверность контроля контактирования и режимов тренировки. The main disadvantage of this contacting device is the presence of a pair of contacts for checking one output of the tested IC. The use of a pair of contacts, multiplied by the number of terminals of the IC, to check the contact on the electrotraining circuit board (ETT) not only increases the cost of the download board, since it is necessary to introduce additional contacts from precious metals into the design of the contact device (KU) for the tested IC, but also takes an additional the design volume on the ETT board, which reduces by 30% the number of installed KUs on the board, because of which the performance of the test equipment drops sharply. A pair of contacts on the contact head reduces the reliability of the entire contacting node in comparison with a single contact. If there is contact between the pairs of the contact head for shunting the windings of a pulse transformer, it is possible to have a resistance of the order of units ohm, which does not interfere with the operation of this monitoring device. Moreover, the device is practically operational only in the area of complete contact disruption. However, in practice, there is often not a complete violation of the contact zone, but its increased resistance due to the presence of oxide films, a decrease in the elastic properties of KU contactors on the ETT board, contamination, etc. In this case, these deviations in the contact resistance of the contacts will not be recorded a contact checking device, which reduces the reliability of contact control and training modes.

Наиболее близким является устройство контроля контактирования интегральных схем [2]. Оно содержит блоки опорных напряжений, компараторов, управляющие клеммы (блок управления и измерения), регистр, блок зондов, источник напряжения и датчик потенциала. The closest is a control device for contacting integrated circuits [2]. It contains blocks of reference voltages, comparators, control terminals (control and measurement unit), a register, a block of probes, a voltage source and a potential sensor.

Устройство работает следующим образом. При отсутствии контактов между блоком зондов и выводами ИС датчики потенциала открыты, напряжение на инверсных входах компараторов превышает напряжение на прямых входах, поступающие с блока опорных напряжений, поэтому входы компараторов находятся в состоянии логического нуля. После опускания зондов на выводы ИС на вывод подключения питания ИС поступает потенциал источника напряжения, в результате этого на выводах ИС устанавливается потенциал, соответствующий источнику напряжения. При наличии контакта между зондами и выводами ИС под действием потенциала, поступающего на управляющие входы, датчики потенциала закрываются, компараторы напряжения переключаются и на их выходе устанавливается уровень логической единицы, сигнализирующей о наличии контакта между зондами блока зондов и выводами ИС. The device operates as follows. If there are no contacts between the probe block and the terminals of the IC, the potential sensors are open, the voltage at the inverted inputs of the comparators exceeds the voltage at the direct inputs coming from the block of reference voltages, so the inputs of the comparators are in a state of logical zero. After lowering the probes to the terminals of the IC, the potential of the voltage source is supplied to the terminal of the power supply of the IC, as a result of this, the potential corresponding to the voltage source is established at the terminals of the IC. If there is contact between the probes and the terminals of the IC under the action of the potential supplied to the control inputs, the potential sensors are closed, the voltage comparators are switched and a logic unit level is set at their output, signaling that there is contact between the probes of the probe block and the terminals of the IC.

Устройство не позволяет в полной мере использовать методы компарирования выходных сигналов с выводов проверяемой ИС. Оно позволяет фиксировать только наличие или отсутствие контакта между зондами или выводами ИС. Использование только одного вывода испытуемой ИС для подключения источника напряжения не позволяет достоверно оценить состояние переходных сопротивлений между выводами ИС и контактами контактирующего устройства на плате ЭТТ, так как входы датчиков потенциала подключены к одному опорному напряжению, что не позволяет зарегистрировать однозначно, между какими выводами ИС и зондом имеется нарушение контакта в силу различной внутренней структуры ИС, в особенности цифровых ИС, имеющих так называемые втекающие и вытекающие как входные, так и выходные токи. The device does not allow full use of the methods of comparing the output signals from the terminals of the tested IC. It allows you to record only the presence or absence of contact between the probes or terminals of the IC. Using only one terminal of the tested IC to connect a voltage source does not allow to reliably assess the state of transition resistance between the terminals of the IC and the contacts of the contacting device on the ETT board, since the inputs of the potential sensors are connected to the same reference voltage, which does not allow to unambiguously register between which terminals of the IC and the probe has a contact disturbance due to the different internal structure of the IC, in particular digital ICs, which have the so-called flowing in and flowing out as input, and output currents.

Использование этого устройства контроля контактирования не позволит достоверно сработать датчикам потенциалов, что приведет к ложным сигналам с компараторов напряжений. Применение данного устройства контактирования требует подключения блока зондов ко всем выводам испытуемой ИС, при этом возрастет сложность узла блока зондов, большое количество зондов для контактирования в многовыводных ИС снижает надежность всего механического устройства, затрудняет групповое контактирование ряда ИС. При этом размеры блока зондов определяют громоздкость конструктивных решений платы загрузки ЭТТ и ведут к снижению производительности испытательного оборудования, так как снижается до 20% количество испытуемых ИС, размещенных на плате загрузки. Данное устройство не позволяет контролировать контактирование ИС в динамическом режиме. Using this contact control device will not allow reliably triggering potential sensors, which will lead to false signals from voltage comparators. The use of this contacting device requires connecting the probe block to all the terminals of the tested IC, while the complexity of the probe block node will increase, a large number of probes for contacting in multi-pin ICs reduces the reliability of the entire mechanical device, and makes it difficult to group contact a number of ICs. At the same time, the dimensions of the probe block determine the bulkiness of the design decisions of the ETT loading board and lead to a decrease in the performance of the test equipment, since the number of test ICs placed on the loading board is reduced by 20%. This device does not allow you to control the contacting of the IC in dynamic mode.

Целью изобретения является расширение области применения путем испытания в динамическом режиме при групповых испытаниях с одновременным повышением достоверности контроля. The aim of the invention is to expand the scope by testing in dynamic mode in group tests with a simultaneous increase in the reliability of control.

Это достигается тем, что в устройство контроля контактирования интегральных схем, содержащее блок контактирования, блок управления, блок компараторов, первый управляющий вход которого соединен с первым выходом блока опорных напряжений, источник напряжения, первый выход которого соединен с первым входом блока контактирования, введен формирователь импульсных сигналов, блок коммутации, блок анализа, информационные входы которого с первого по К-й соединены соответственно с выходами с первого по К-й блока компараторов, где К - число выходных выводов испытуемой интегральной схемы, первый, второй, третий и четвертый управляющие входы блока анализа соединены раздельно с первым, вторым, третьим и четвертым выходами блока управления, первый и второй входы которого соединены соответственно с первым и вторым выходами блока анализа, выходы блока коммутации с первого по К-й соединены соответственно с информационными входами с первого по К-й блока компараторов, второй управляющий вход которого соединен с вторым выходом блока опорных напряжений, управляющие входы формирователя импульсных сигналов источника напряжения и блока коммутации соединены соответственно с пятым, шестым и седьмым выходами блока управления, входы с первого по К-й каждой из Р групп входов блока коммутации соединены раздельно с одноименными входами одноименных групп выходов блока контактирования, входы которого с второго по (n + 1)-й соединены соответственно с выходами формирователя импульсных сигналов с первого по n-й, где Р - число испытуемых интегральных схем; n - число входов испытуемой интегральной схемы, на которые подаются импульсные сигналы, входы блока контактирования с (n + 2)-го по (n + m + 1)-й соединены соответственно с выходами источника напряжения с второго по (m + 1)-й, где m - число входов испытуемой интегральной схемы, на которые подаются статические сигналы. This is achieved by the fact that a pulse shaper is introduced into the integrated circuit contact control device comprising a contact unit, a control unit, a comparator unit, the first control input of which is connected to the first output of the reference voltage unit, a voltage source, the first output of which is connected to the first input of the contact unit signals, switching unit, analysis unit, the information inputs of which from the first to the Kth are connected respectively with the outputs from the first to the Kth block of comparators, where K is the number of output the conclusions of the tested integrated circuit, the first, second, third and fourth control inputs of the analysis unit are connected separately to the first, second, third and fourth outputs of the control unit, the first and second inputs of which are connected respectively to the first and second outputs of the analysis unit, the outputs of the switching unit from the first on the K-th are connected respectively to the information inputs from the first to the K-th block of comparators, the second control input of which is connected to the second output of the block of reference voltages, the control inputs of the shaper impu All the signals of the voltage source and the switching unit are connected respectively to the fifth, sixth and seventh outputs of the control unit, the inputs from the first to the Kth of each of the P groups of inputs of the switching unit are connected separately to the same inputs of the same groups of outputs of the contacting unit, the inputs of which are from the second to ( n + 1) th are connected respectively to the outputs of the pulse shaper from the first to the n-th, where P is the number of tested integrated circuits; n is the number of inputs of the tested integrated circuit to which pulse signals are supplied, the inputs of the contacting block from the (n + 2) -th through the (n + m + 1) -th are connected respectively to the outputs of the voltage source from the second to (m + 1) - d, where m is the number of inputs of the tested integrated circuit to which static signals are supplied.

Предлагаемое устройство позволяет расширить область его применения путем испытания в динамическом режиме при групповых испытаниях с одновременным повышением достоверности контроля, так как позволяет выявить недопустимые переходные сопротивления между ИС и КУ. The proposed device allows you to expand the scope of its application by testing in dynamic mode during group tests with a simultaneous increase in the reliability of control, as it allows to identify unacceptable transient resistance between the IS and KU.

В предлагаемом устройстве контроля контактирования ИС для повышения надежности и достоверности контроля контактирования между выводами ИС и подключающими выводами контактирующего устройства в блоке контактирования испытуемая ИС разделяется по выводам на входную и выходную части согласно собственной схемотехнике. При этом на входах ИС устанавливаются электрические режимы согласно технологии испытаний, а к остальным выводам, нагруженным на RCD-компоненты, подключается с помощью блока коммутации блок компараторов, который выделяет для контроля полезный сигнал. При этом сокращается блок зондов блока коммутации на количество входных выводов ИС, а сигналы контроля компарируются непосредственно с выводов ИС. Установка заданных электрических режимов на входах ИС и двухуровневая система компарирования выходных сигналов ИС позволяют выявить недопустимые переходные сопротивления при загрузке испытуемых ИС в контактирующие устройства. In the proposed device for controlling contacting ICs to increase the reliability and reliability of monitoring contact between the terminals of the IC and the connecting terminals of the contacting device in the contacting unit, the test IC is divided into conclusions on the input and output parts according to its own circuitry. At the same time, electrical modes are set at the IP inputs according to the test technology, and the comparators block, which emits a useful signal for monitoring, is connected to the other outputs loaded on the RCD components. At the same time, the block of probes of the switching unit is reduced by the number of input terminals of the IC, and the control signals are compared directly from the terminals of the IC. Setting the specified electrical modes at the inputs of the IC and a two-level system for comparing the output signals of the IC allow us to identify unacceptable transient resistance when loading the test ICs in contacting devices.

На фиг. 1 изображена структурная схема устройства контроля контактирования интегральных схем; на фиг. 2 - схема блока компараторов; на фиг. 3 - схема блока анализа; на фиг. 4 - временные диаграммы работы устройства. In FIG. 1 shows a block diagram of an integrated circuit contact control device; in FIG. 2 is a diagram of a block of comparators; in FIG. 3 is a diagram of an analysis unit; in FIG. 4 - time diagrams of the operation of the device.

Устройство контроля контактирования интегральных схем содержит блок 1 контактирования, блок 2 коммутации, блок 3 компараторов, блок 4 опорных напряжений, блок 5 анализа, блок 6 управления, формирователь 7 импульсных сигналов, источник 8 напряжения. The contacting control device for integrated circuits contains a contacting unit 1, a switching unit 2, a comparator unit 3, a reference voltage unit 4, an analysis unit 5, a control unit 6, a pulse shaper 7, a voltage source 8.

Блок 3 компараторов (см. фиг. 2) состоит из К устройств согласно количеству контрольных линий на входах 1-К блока, при этом каждое устройство содержит компаратор 9 уровня логической "1", компаратор 10 уровня логического "0", выходы которых подключены на RS-триггеры 11, которые на своем выходе формируют сигналы, совпадающие с формой сигналов на входе устройства. Опорные напряжения U уровней логической "1" и логического "0" задаются на устройства с блока 4 опорных напряжений. Block 3 of the comparators (see Fig. 2) consists of K devices according to the number of control lines at the inputs 1-K of the block, with each device containing a comparator of level 9 logic “1”, a comparator 10 of level logical “0”, the outputs of which are connected to RS-flip-flops 11, which at their output generate signals that match the waveform at the input of the device. The reference voltages U levels of the logical "1" and logical "0" are set on the device from the block 4 of the reference voltage.

Блок 5 анализа состоит (см. фиг. 3) из К устройств согласно количеству контрольных линий на входе блока, при этом каждое устройство содержит счетчик 12 импульсов, выходами подключенных через переключатели 13 на RS-триггеры 14, с выхода которых сигналы через ключи 15 поступают на схему 16 совпадения, с выхода которой сигнал контроля ИНФОРМ поступает на блок 6 управления, состоящий из устройств ввода-вывода с центральным процессором. Каждый счетчик 12 импульсов содержит счетный вход С, вход запрета счета СЕ, вход сброса R. Количество накопленных импульсов может устанавливаться по выходу с помощью переключателей 13. Схема 16 совпадения представляет собой логический элемент n И-НЕ, каждый n-вход которого состоит из элемента 2 ИЛИ и может управляться с помощью шины МАСКА. Запуск устройств осуществляется одновибратором 17. The analysis unit 5 consists (see Fig. 3) of K devices according to the number of control lines at the input of the unit, each device containing a counter 12 pulses, outputs connected via switches 13 to RS triggers 14, from the output of which signals through keys 15 arrive on the coincidence circuit 16, from the output of which the INFORM control signal is supplied to the control unit 6, consisting of input-output devices with a central processor. Each pulse counter 12 contains a counting input C, a CE counting inhibit input, a reset input R. The number of accumulated pulses can be set by the output using the switches 13. Coincidence circuit 16 is a logical element n AND NOT, each n-input of which consists of an element 2 OR and can be controlled using the MASK bus. Starting devices is a single-shot 17.

Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ (1-) 18, ключи 15 предназначены для подключения входов схемы 16 совпадения непосредственно к входам 1...n блока 5 анализа при наличии с контролируемого выхода ИС статического сигнала. Logic elements EXCLUSIVE OR (1-) 18, keys 15 are used to connect the inputs of the matching circuit 16 directly to the inputs 1 ... n of the analysis unit 5 if there is a static signal from the controlled output of the IC.

Источник 8 напряжения содержит (m + 1) стабилизаторов напряжения, выходами подключенных к входам испытуемых ИС и управляемых блоком 6 управления. Формирователь 7 импульсных сигналов содержит задающий генератор импульсов, формирователь периодов импульсов, подключенный к входам импульсных усилителей 1. ..n, при этом выходные сигналы импульсных усилителей регулируются по уровням напряжений логической "1" и логического "0" и подключены к входам испытуемых ИС. The voltage source 8 contains (m + 1) voltage stabilizers, outputs connected to the inputs of the test IC and controlled by the control unit 6. The pulse generator 7 contains a master pulse generator, a pulse period generator connected to the inputs of the pulse amplifiers 1. ..n, while the output signals of the pulse amplifiers are regulated by the voltage levels of logical “1” and logical “0” and connected to the inputs of the test ICs.

Устройство контроля контактирования ИС работает следующим образом. The control device for contacting the IC operates as follows.

В исходном состоянии блок 6 управления переводит по шинам управления 5, 6 выходы источника 8 напряжения и формирователя 7 импульсных сигналов, подключенные в блоке 1 к контактным устройствам 1-Р для ИС, в высокоомное состояние. Устанавливаются с помощью блока 4 опорные напряжения логической "1" и логического "0" на входах блока 3 компараторов согласно типу проверяемой ИС. Устанавливается количество накапливаемых счетчиками 12 импульсов в блоке 5 анализа подключением входов RS-триггеров 14 к соответствующему выходу счетчика. При этом, если на входных линиях 1...К блока 5 анализа должен будет отсутствовать контролируемый сигнал с блока 3 компараторов, то соответствующий одноименный выход со счетчика 12 импульсов через его RS-триггер 14 и ключ 15 маскируется уровнем логической "1", устанавливаемой шиной МАСКА на спаренном входе элемента 2 ИЛИ схемы 16 совпадения. На остальных входах элементов 2 ИЛИ от шины МАСКА на схеме 16 совпадения устанавливаются уровни логического "0". Одновременно по шине СТАТИКА переключается соответствующий ключ 15, если на одноименном входе блока 5 анализа должен будет присутствовать статический сигнал с контролируемой ИС, а по шине ИНВЕРСИЯ на одном входе одноименного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (1-) 18, другим входом подключенного к входной линии блока 5 анализа, для статических сигналов установится уровень логической "1", для ожидаемого статического сигнала уровнем логического"0" или, наоборот, для ожидаемого статического сигнала уровнем логической "1" на шине ИНВЕРСИЯ для данного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (1-) 18 установится уровень логического "0". In the initial state, the control unit 6 transfers, via the control buses 5, 6, the outputs of the voltage source 8 and the pulse shaper 7, connected in the unit 1 to the contact devices 1-P for the IC, in a high-resistance state. The reference voltages of logical “1” and logical “0” are installed using block 4 at the inputs of block 3 of the comparators according to the type of IC being tested. The number of 12 pulses accumulated by the counters is set in the analysis unit 5 by connecting the inputs of the RS-triggers 14 to the corresponding output of the counter. Moreover, if the input signal 1 ... K of block 5 of the analysis should not have a controlled signal from block 3 of the comparators, then the corresponding output of the same name from the counter 12 pulses through its RS-trigger 14 and key 15 is masked by the logic level “1”, set the MASK bus at the paired input of element 2 OR matching circuit 16. At the other inputs of the elements 2 OR from the MASK bus on the coincidence circuit 16, logical levels of "0" are set. At the same time, the corresponding key 15 is switched over the STATIC bus, if a static signal from the controlled IC is to be present at the input of the analysis unit 5, and EXCLUSIVE OR (1-) 18 is connected to the input of the same element on the inverse bus via the other input connected to the input line of block 5 analysis, for static signals the logical level is set to “1”, for the expected static signal is set to logical level “0” or, conversely, for the expected static signal is set to logical level “1” on the INVERSION bus for this element This EXCLUSIVE OR (1-) 18 will set the logic level to "0".

Блок 6 управления по выходной шине 7 с помощью блока 2 коммутации непосредственно подключает контрольные входы блока 3 компараторов к сигналам на выводах контактирующего устройства с испытуемой ИС. При этом блок 6 управления включает источник 8 напряжения, импульсом запускает по линии (см. фиг. 3) ПУСК одновибратор 17 (см. фиг. 4), по срезу которого одновибратор вырабатывает короткий импульс СБРОС для обнуления счетчиков 12 импульсов и установки в блоке 5 анализа RS-триггеров в состояние, при котором на их выходах будут уровни логического "0". The control unit 6 on the output bus 7 using the switching unit 2 directly connects the control inputs of the comparator unit 3 to the signals at the terminals of the contacting device with the tested IC. In this case, the control unit 6 turns on the voltage source 8, starts the single-vibrator 17 (see FIG. 3) via the line (see FIG. 3), by means of which the single-vibrator generates a short RESET pulse to reset the pulse counters 12 and install in block 5 analysis of RS-triggers in a state in which at their outputs will be levels of logical "0".

По срезу импульса СБРОС одновибратор 17 дает строб РАЗРЕШЕНИЕ работы счетчика 12 импульсов и сигнал ЗАПУСК, по которому блок 6 управления включает формирователь 7 импульсных сигналов. При этом на входы испытуемых ИС подаются электрические режимы, параметры которых по уровням напряжений сигналов логического "0" и логической "1" строго заданы. На выходах испытуемой ИС появляются контрольные сигналы, которые поступают на входы блока 3 компараторов, где компарируются опорными напряжениями по уровням логического "0" и логической "1", и с выходов RS-триггеров 11 блок 3 вырабатывает синхронные сигналы, которые поступают для анализа в блок 5 (см. фиг. 2, 3). В течение строба РАЗРЕШЕНИЕ происходит накопление импульсов в счетчиках. После окончания работы одновибратор 17 в блоке 5 снимает строб РАЗРЕШЕНИЕ, при этом блокируется работа счетчиков 12 импульсов. Одновременно заканчивается строб ЗАПУСК, означающий готовность устройств к считыванию информации. Если на заданный промежуток времени счетчики 12, получив синхронные сигналы с выходов блока 3 компараторов, опрокинут RS-триггеры 14, последние установят на информационных входах элементов 2 ИЛИ схемы 16 совпадения логические "1", которые в сочетании с уже установленными уровнями логической "1" по шине МАСКА на входах элементов 2 ИЛИ с заведомо отсутствующими контрольными сигналами вызовут срабатывание схемы 16 совпадения, при этом на линии ИНФОРМ появится уровень логического "0", что соответствует наличию контакта между испытуемой ИС и выводами КУ. При отсутствии на каждом входном элементе 2 ИЛИ схемы 16 совпадения хотя бы одного уровня логической "1" на линии ИНФОРМ будет присутствовать уровень логической "1", что соответствует отсутствию контакта. By cutting the RESET pulse, the one-shot 17 gives the strobe RESOLUTION of the operation of the counter 12 pulses and the START signal, according to which the control unit 6 turns on the driver 7 of the pulse signals. At the same time, electrical modes are supplied to the inputs of the test ICs, the parameters of which are strictly defined according to the voltage levels of the logical "0" and logical "1" signals. At the outputs of the test IC, control signals appear that are fed to the inputs of block 3 of the comparators, where they are compared by reference voltages at the levels of logical "0" and logical "1", and from the outputs of the RS-triggers 11 block 3 generates synchronous signals that are received for analysis in block 5 (see Fig. 2, 3). During the strobe RESOLUTION, pulses accumulate in the counters. After the end of operation, the single-vibrator 17 in block 5 removes the strobe RESOLUTION, while the operation of the counters 12 pulses is blocked. At the same time, the START-UP strobe ends, which means that the devices are ready to read information. If the counters 12, having received synchronous signals from the outputs of block 3 of the comparators, are knocked over by RS triggers 14, the latter will install logical “1” on the information inputs of elements 2 OR of the circuit 16, which, in combination with the logic levels “1” already set on the MASK bus at the inputs of the 2 OR elements with obviously absent control signals, the coincidence circuit 16 will be triggered, and the logical level “0” will appear on the INFORM line, which corresponds to the presence of contact between the tested IC and the outputs W. If at each input element 2 OR circuit 16 there is no match for at least one logic level “1”, the logic level “1” will be present on the INFORM line, which corresponds to the absence of contact.

При отсутствии сигналов на входе испытуемой ИС, синхронных сигналов с выходов блока 3 компараторов или неправильном их количестве счетчики 12 не опрокинут соответствующие RS-триггеры 14, на информационных входах элементов 2 ИЛИ схемы совпадения будет присутствовать уровень логического "0". При этом, если на спаренном входе элемента 2 ИЛИ установить по линии МАСКА уровень логической "1", тогда простым перебором по шине МАСКА можно установить, какой информационный сигнал не поступил на вход элемента 2 ИЛИ, добиваясь срабатывания схемы 16 совпадения и получения на линии ИНФОРМ уровня логического "0". При наличии статического контролируемого сигнала с выхода испытуемой ИС блок 3 компараторов вырабатывает синхронный выходной статический сигнал (работа аналогично динамическому сигналу), который поступает на вход блока 5 анализа и через логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (1-) 18 и соответствующий ключ 15 поступает на вход 2 ИЛИ схемы 16 совпадения. При этом блок 6 управления по шине ИНВЕРСИЯ в линии к элементу исключающее ИЛИ (1-) инвертирует контрольный сигнал через элемент исключающее ИЛИ (1-), установив логическую "1" на линию ИНВЕРСИЯ, если последний должен прийти уровнем логического "0", или контрольный сигнал не инвертируется, если он должен прийти уровнем логической "1". Тем самым выполняются условия работы схемы 16 совпадения. If there are no signals at the input of the tested IC, synchronous signals from the outputs of block 3 of the comparators, or their number is incorrect, the counters 12 will not overturn the corresponding RS flip-flops 14, at the information inputs of elements 2 OR of the matching circuit there will be a logic level “0”. At the same time, if the logical level “1” is set on the MASK line at the coupled input of the OR element 2, then by a simple search on the MASK bus, you can set which information signal did not arrive at the input of the OR element 2, achieving the operation of the coincidence circuit 16 and receiving INFORM on the line logical level "0". In the presence of a static controlled signal from the output of the tested IC, the comparator unit 3 generates a synchronous output static signal (operation is similar to a dynamic signal), which is input to the analysis unit 5 and through the logical element EXCLUSIVE OR (1-) 18 and the corresponding key 15 is input 2 OR match patterns 16. At the same time, the control unit 6 on the INVERSION bus in line to the exclusive OR element (1-) inverts the control signal through the exclusive OR element (1-), setting logic “1” to the INVERSION line, if the latter should arrive at the logical level “0”, or the control signal is not inverted if it should come at a logic level of "1". Thereby, the operating conditions of the coincidence circuit 16 are satisfied.

После окончания цикла блок 6 управления выключает формирователи 7, блок 2 коммутации подключает следующую ИС, цикл повторяется. After the cycle, the control unit 6 turns off the formers 7, the switching unit 2 connects the next IC, the cycle repeats.

Claims (2)

1. УСТРОЙСТВО КОНТРОЛЯ КОНТАКТИРОВАНИЯ ИНТЕГРАЛЬНЫХ СХЕМ содержащее блок контактирования, блок управления, блок компараторов, первый управляющий вход которого соединен с первым выходом блока опорных напряжений, источник напряжения, первый выход которого соединен с первым входом блока контактирования, отличающееся тем, что, с целью расширения области применения и повышения достоверности контроля, в него введены формирователь импульсных сигналов, блок коммутации, блок анализа, информационные входы которого с первого по K-й соединены соответственно с выходами с первого по K-й блока компараторов, где K - число выходных выводов испытуемой интегральной схемы, первый, второй, третий и четвертый упрвляющие входы блока анализа соединены раздельно с первым, вторым, третьим и четвертым выходами блока управления, первый и второй входы которого соединены соответственно с первым и вторым выходами блока анализа, выходы блока коммутации с первого по K-й соединены соответственно с информационными входами с первого по K-й блока компараторов, второй управляющий вход которого соединен с вторым выходом блока опорных напряжений, управляющие входы источника напряжения , формирователя импульсных сигналов и блока коммутации соединены соответственно с пятым, шестым и седьмым выходами блока управления, входы с первого по K-й каждой из P групп входов блока коммутации соединены раздельно с одноименными выходами одноименных групп выходов блока контактирования, входы которого с второго по (n + 1)-й соединены соответственно с выходами формирователя импульсных сигналов с первого по n-й, где P-число испытуемых интегральных схем, n - число входов испытуемой интегральной схемы для подачи импульсных сигналов, входы блока контактирования с (n + 2)-го по (n + m + 1)-й соединены соответственно с выходами источника напряжения с второго по (m + 1)-й, где m - число входов испытуемой интегральной схемы для подачи статических сигналов. 1. CONTROL CONTROL DEVICE FOR INTEGRAL CIRCUITS comprising a contacting unit, a control unit, a comparator unit, the first control input of which is connected to the first output of the reference voltage unit, a voltage source, the first output of which is connected to the first input of the contacting unit, characterized in that, for the purpose of expansion areas of application and increase the reliability of control, a pulse shaper, a switching unit, an analysis unit, the information inputs of which from the first to the Kth are connected to respectively, with outputs from the first to the Kth block of comparators, where K is the number of output terminals of the tested integrated circuit, the first, second, third, and fourth control inputs of the analysis unit are connected separately to the first, second, third, and fourth outputs of the control unit, the first and second the inputs of which are connected respectively to the first and second outputs of the analysis unit, the outputs of the switching unit from the first to the Kth are connected respectively to the information inputs from the first to the Kth block of comparators, the second control input of which is connected to the second with the reference voltage block output, the control inputs of the voltage source, pulse shaper and the switching unit are connected respectively to the fifth, sixth and seventh outputs of the control unit, the inputs from the first to the Kth of each of the P groups of inputs of the switching unit are connected separately to the outputs of the same groups the outputs of the contacting unit, the inputs of which from the second to the (n + 1) th are connected respectively to the outputs of the pulse shaper from the first to the n-th, where P is the number of tested integrated circuits, n is the number of inputs test the integrated circuit for supplying pulse signals, the inputs of the contacting block from the (n + 2) th to the (n + m + 1) th are connected respectively to the outputs of the voltage source from the second to the (m + 1) th, where m is the number of inputs of the tested integrated circuit for supplying static signals. 2. Устройство по п. 1, отличающееся тем, что блок анализа содержит K анализаторов, одновибратор и схему совпадения, при этом каждый анализатор содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, переключатель, RS-триггер, ключ и счетчик импульсов, выход которого через переключатель соединен с R-входом RS-триггера, выход которого соединен с первым входом ключа, второй вход ключа соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к C-входу счетчика импульсов, объединенные вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют первый управляющий вход блока анализа, объединенные управляющие входы ключей образуют второй управляющий вход блока анализа, вход одновибратора является третьим управляющим входом блока анализа, вторые входы схемы совпадения образуют четвертый управляющий вход блока анализа, C-входы счетчиков импульсов являются информационными входами блока анализа, первый выход одновибратора является первым выходом блока анализа, второй выход одновибратора соединен с объединенными CE-входами счетчиков импульсов, третий выход соединен с объединенными R-входами счетчиков импульсов, четвертый выход соединен с объединенными S-входами RS-триггеров, первые входы схемы совпадения соединены с выходами ключей, а выход схемы совпадения является вторым выходом схемы анализа. 2. The device according to claim 1, characterized in that the analysis unit contains K analyzers, a single vibrator and a matching circuit, each analyzer containing an EXCLUSIVE OR element, a switch, an RS trigger, a key and a pulse counter, the output of which is connected to R through the switch - RS trigger input, the output of which is connected to the first key input, the second key input is connected to the output of the EXCLUSIVE OR element, the first input of which is connected to the C-input of the pulse counter, the combined second inputs of the EXCLUSIVE OR elements form the first control analysis block, the combined control inputs of the keys form the second control input of the analysis block, the input of the one-shot is the third control input of the analysis block, the second inputs of the matching circuit form the fourth control input of the analysis block, C-inputs of the pulse counters are information inputs of the analysis block, the first output of the single-shot the first output of the analysis unit, the second output of the single-vibrator is connected to the combined CE inputs of the pulse counters, the third output is connected to the combined R-inputs of the counter in pulses, a fourth output is connected to the combined S-RS-trigger inputs, the first inputs of coincidence circuits connected to the outputs of the keys, and the output of the coincidence circuit is the second output of the analysis circuit.
SU914900504A 1991-01-08 1991-01-08 Device for control of contacting of integrated circuits RU2020498C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU914900504A RU2020498C1 (en) 1991-01-08 1991-01-08 Device for control of contacting of integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU914900504A RU2020498C1 (en) 1991-01-08 1991-01-08 Device for control of contacting of integrated circuits

Publications (1)

Publication Number Publication Date
RU2020498C1 true RU2020498C1 (en) 1994-09-30

Family

ID=21554451

Family Applications (1)

Application Number Title Priority Date Filing Date
SU914900504A RU2020498C1 (en) 1991-01-08 1991-01-08 Device for control of contacting of integrated circuits

Country Status (1)

Country Link
RU (1) RU2020498C1 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1176270, кл. G 01R 31/02, 1985. *
Авторское свидетельство СССР N 1383231, кл. G 01R 31/02, 1988. *

Similar Documents

Publication Publication Date Title
KR100506777B1 (en) Glitch detection for semiconductor test system
KR970011885A (en) Test method and apparatus for semiconductor integrated circuit
US5610925A (en) Failure analyzer for semiconductor tester
KR100440366B1 (en) Testable Circuits and Test Methods
RU2020498C1 (en) Device for control of contacting of integrated circuits
RU2024888C1 (en) Device for checking current protection equipment
GB2307051B (en) An equipment for testing electronic circuitry
RU2009518C1 (en) Method of checking quality of contact of outputs of kmos-lsi and device for realization
SU1259363A1 (en) Device for measuring flip-olep-over time of switching contacts of two-pole switching device
SU1734076A1 (en) Device to check a relay
SU1383231A1 (en) Device for checking quality of ic contact
SU1712903A2 (en) Wiring structures tester
SU1108370A1 (en) Device for automatic checking of series electric circuits
SU857938A1 (en) Device for testing electromagnetic switching apparatus for durability
JPS631248Y2 (en)
SU615432A1 (en) Arrangement for testing microcircuit parameters
SU1046695A2 (en) Pulse voltage amplitude measuring device
SU1211675A1 (en) Apparatus for detecting short-circuits and open circuits in semiconductor instruments
SU673940A1 (en) Arrangement for reliability testing of semiconductor diode terminals
KR950023194A (en) Electric tester line test module general purpose test device and method
SU1071979A1 (en) Device for digital assembly diagnostics
JP3104739B2 (en) LSI tester used for LSI failure analysis
SU748297A1 (en) Contacting monitoring device
SU842409A1 (en) Multi-point registration device for substance analyzers
JPS5887856A (en) Semiconductor integrated circuit with built-in analogue-digital converter