RU2011228C1

RU2011228C1 - Device for teaching operators

Info

Publication number: RU2011228C1
Authority: RU
Inventors: В.И. Балабай; С.И. Севастьянов; Е.А. Михеев; Ю.Ф. Кривой; В.А. Самарин
Original assignee: Севастьянов Сергей Ильич
Priority date: 1991-04-01
Filing date: 1991-04-01
Publication date: 1994-04-15

Abstract

FIELD: educational appliances. SUBSTANCE: device has a teaching program setting unit, indication panel, operator's response input unit, comparison unit, four delay elements, three counters, adder, two decoders, two groups of comparison units, two groups of number registers, two storages, seven OR gates, pulse generator, four mark indicator. EFFECT: enhanced accuracy. 1 dwg

Description

Изобретение относится к техническим средствам обучения операторов АСУ и может быть использовано для практической подготовки операторов систем управления. The invention relates to technical training tools for ACS operators and can be used for practical training of control system operators.

Известно устройство для обучения операторов, содержащее последовательно соединенные регистр адреса микрокоманды, блок памяти микропрограммы и регистр микрокоманды, первые выходы которого подключены к органам панели индикации, а вторые выходы регистра микрокоманды связаны с вторыми входами первого блока сравнения, первые входы которого соединены с выходами блока ответных действий, выходы регистра адреса микрокоманды разделены на три группы: выходы первой и третьей групп связаны непосредственно с блоком памяти, а второй - кроме блока памяти, через элемент ИЛИ группы - к R-входам триггеров группы, выходы блока памяти подключены к первым входам элементов И первой группы, вторые входы которых соединены с S- входом триггера, R-вход которого связан через элемент задержки с первыми входами элементов И второй группы и вторым выходом второго блока сравнения, первые входы которого подключены к выходам элементов И первой группы, вторые входы второго блока сравнения соединены с выходами блока ответных действий, первый выход второго блока сравнения связан через первый вход второго элемента ИЛИ с первым входом регистра адреса микрокоманды, второй вход которого соединен с выходом первого элемента ИЛИ, первый вход которого подключен к первому выходу первого блока сравнения, второй вход которого связан с вторым входом триггера, вторым входом первого элемента ИЛИ и первыми входами элементов И третьей группы, выходы которых соединены с S-входами триггеров группы, R-входы которых подключены к вторым входам элементов И третьей группы, единичные выходы триггеров группы через вторые входы элементов И второй группы связаны с третьими входами регистра адреса, второй вход второго элемента ИЛИ является входом запуска устройства[1] . A device for training operators is known, which contains serially connected register of the address of the microcommand, the memory block of the firmware and the register of the micro command, the first outputs of which are connected to the organs of the display panel, and the second outputs of the register of the micro command are connected to the second inputs of the first comparison unit, the first inputs of which are connected to the outputs of the response block actions, the outputs of the micro-command address register are divided into three groups: the outputs of the first and third groups are connected directly to the memory block, and the second - except for block n Namely, through an OR element of a group - to the R-inputs of the triggers of the group, the outputs of the memory block are connected to the first inputs of the And elements of the first group, the second inputs of which are connected to the S-input of the trigger, the R-input of which is connected through the delay element to the first inputs of the And elements of the second group and the second output of the second comparison unit, the first inputs of which are connected to the outputs of the elements And the first group, the second inputs of the second comparison unit are connected to the outputs of the response unit, the first output of the second comparison unit is connected through the first input of the second e an OR element with the first input of the micro command address register, the second input of which is connected to the output of the first OR element, the first input of which is connected to the first output of the first comparison unit, the second input of which is connected to the second input of the trigger, the second input of the first OR element and the first inputs of AND elements of the third groups whose outputs are connected to the S-inputs of group triggers, the R-inputs of which are connected to the second inputs of the AND elements of the third group, the unit outputs of the triggers of the group through the second inputs of the AND elements of the second group are connected to etimi address register input, the second input of the second OR gate is the input start device [1].

Недостатком данного устройства является отсутствие возможности оценки качества деятельности оператора. The disadvantage of this device is the inability to assess the quality of the operator.

Известно устройство для обучения операторов, содержащее регистр адреса, установочный вход которого является входом устройства, выход переполнения соединен с входом останова генератора, а информационные выходы подключены к соответствующим адресным входам блока памяти микропрограммы, выходы которого соединены с соответствующими информационными входами регистра микрокоманды, управляющий вход регистра микрокоманды подключен к выходу первого элемента ИЛИ и входу первого элемента задержки, выходы первой группы - к соответствующим входам информационного табло, а выходы второй группы - к соответствующим входам второй группы первого блока сравнения, управляющий вход которого соединен с выходом первого элемента задержки, а входы первой группы - с соответствующими выходами блока ввода ответных действий оператора, подключенного к соответствующим входам первого элемента ИЛИ, выход второго элемента ИЛИ соединен с входом второго элемента задержки, выходы первого счетчика подключены к соответствующим входам шестого элемента ИЛИ и к соответствующим входам первой группы блоков сравнения первой группы, входы второй группы которых соединены с выходами соответствующих регистров первой группы, первые выходы - с входами соответствующих регистров первой группы, а вторые выходы - с входами соответствующих регистров второй группы, вход первого регистра первой группы подключен к выходу третьего элемента задержки, вход которого соединен с выходом переполнения регистра адреса, подключенным к входу четвертого элемента задержки и входу считывания первого счетчика, установочный вход которого соединен с выходом шестого элемента ИЛИ, а информационный вход - с первым выходом первого блока сравнения, второй выход которого подключен к информационному входу регистра адреса, один из информационных выходов которого соединен с входом запуска генератора, информационный вход второго счетчика подключен к выходу генератора, вход считывания - к выходу четвертого элемента задержки и входу пятого элемента задержки, установочный вход - к выходу седьмого элемента ИЛИ, а выходы - к соответствующим входам седьмого элемента ИЛИ и к соответствующим входам первой группы блоков сравнения второй группы, входы второй группы которых соединены с выходами соответствующих регистров четвертой группы, первые выходы - с входами соответствующих регистров четвертой группы, а вторые выходы - с входами соответствующих регистров третьей группы, вход первого регистра четвертой группы подключен к выходу пятого элемента задержки, выходы регистров второй и третьей групп соединены с соответствующими входами первой и второй групп соответственно сумматора и с соответствующими входами второго элемента ИЛИ, управляющий вход сумматора подключен к выходу второго элемента задержки, а выходы - к соответствующим входам дешифратора, первый выход которого соединен с входом первого индикатора, второй и третий выходы - с первым и вторым входами соответственно третьего элемента ИЛИ, четвертый и пятый выходы - с первым и вторым входами четвертого элемента ИЛИ соответственно, а шестой и седьмой выходы - с первым и вторым входами соответственно пятого элемента ИЛИ, выходы третьего, четвертого и пятого элементов ИЛИ подключены к входам соответственно второго, третьего и четвертого индикаторов [2] . Данное устройство позволяет оценить качество деятельности оператора по комплексному показателю безошибочности и своевременности, однако только по истечении тренировки, что снижает его дидактические возможности, поскольку не позволяет получить такой оценки по каждой отдельной операции алгоритма деятельности оператора. A device for training operators is known, which contains an address register, the installation input of which is the input of the device, the overflow output is connected to the generator stop input, and the information outputs are connected to the corresponding address inputs of the microprogram memory block, the outputs of which are connected to the corresponding information inputs of the micro command register, the control input of the register microcommands connected to the output of the first OR element and the input of the first delay element, the outputs of the first group to the corresponding input m information board, and the outputs of the second group to the corresponding inputs of the second group of the first comparison unit, the control input of which is connected to the output of the first delay element, and the inputs of the first group to the corresponding outputs of the response response input unit of the operator connected to the corresponding inputs of the first OR element, the output of the second OR element is connected to the input of the second delay element, the outputs of the first counter are connected to the corresponding inputs of the sixth OR element and to the corresponding inputs of the first group of blocks comparing the first group, the inputs of the second group of which are connected to the outputs of the corresponding registers of the first group, the first outputs are connected to the inputs of the corresponding registers of the first group, the second outputs are connected to the inputs of the corresponding registers of the second group, the input of the first register of the first group is connected to the output of the third delay element, the input which is connected to the address register overflow output connected to the input of the fourth delay element and the read input of the first counter, the installation input of which is connected to the output of the sixth OR, and the information input - with the first output of the first comparison unit, the second output of which is connected to the information input of the address register, one of the information outputs of which is connected to the generator start input, the information input of the second counter is connected to the generator output, the read input - to the fourth output the delay element and the input of the fifth delay element, the installation input is to the output of the seventh OR element, and the outputs are to the corresponding inputs of the seventh OR element and to the corresponding inputs of the first group of units comparing the second group, the inputs of the second group of which are connected to the outputs of the corresponding registers of the fourth group, the first outputs are connected to the inputs of the corresponding registers of the fourth group, the second outputs are connected to the inputs of the corresponding registers of the third group, the input of the first register of the fourth group is connected to the output of the fifth delay element, the outputs of the registers of the second and third groups are connected with the corresponding inputs of the first and second groups, respectively, of the adder and with the corresponding inputs of the second OR element, the control input with the matator is connected to the output of the second delay element, and the outputs are connected to the corresponding inputs of the decoder, the first output of which is connected to the input of the first indicator, the second and third outputs are connected to the first and second inputs of the third OR element, respectively, the fourth and fifth outputs are with the first and second inputs the fourth OR element, respectively, and the sixth and seventh outputs - with the first and second inputs of the fifth OR element, respectively, the outputs of the third, fourth and fifth OR elements are connected to the inputs of the second, third and four Grated indicators [2]. This device allows you to evaluate the quality of the operator’s activity by a comprehensive indicator of faultlessness and timeliness, but only after a training session, which reduces its didactic capabilities, since it does not allow such an assessment for each individual operation of the operator’s activity algorithm.

Цель изобрения - расширение дидактический возможностей. The purpose of the invention is the expansion of didactic opportunities.

Поставленная цель достигается тем, что в устройство для обучения операторов, содержащее блок задания программы обучения, первый вход которого является входом устройства, первая группа выходов подключена к входам информационного табло, а вторая - к группе вторых входов блока сравнения, первая группа входов которого связана с выходами блока ввода ответных действий оператора, первый выход блока сравнения связан со счетным входом первого счетчика, выходы которого подключены к первым входам первой группы блоков сравнения, вторые входы которых связаны с выходами первого блока памяти, входы которых соединены с вторыми выходами первой группы блоков сравнения, первые входы которых подключены к управляющим входам первой группы регистров числа, выходы которых связаны через первый элемент ИЛИ и третьей задержки и непосредственно с одной группой входов сумматора, выходы которого подключены к входам дешифратора, один из выходов которого непосредственно, а три группы других - через три элемента ИЛИ связаны с индикаторами оценок, другая группа входов сумматора связана с входами первого элемента ИЛИ и выходами второй группы регистров числа, управляющие входы которых соединены с первыми выходами блоков сравнения второй группы, первая группа входов которых подключена к группам выходов блока памяти, управляющие входы которых связаны с вторыми выходами блоков сравнения второй группы, другие группы входов которых подключены к выходам второго счетчика, счетный вход которого соединен с выходом генератора, а управляющий - с выходом элемента задержки, дополнительно содержит элемент задержки, элемент ИЛИ, третий счетчик и второй дешифратор, выходы которого подключены к управляющим входам первого и второго блоков памяти, а входы - к выходам третьего счетчика, установочный вход которого соединен с входом шестого элемента ИЛИ и выходом переполнения блока задания программы обучения, который связан с входом седьмого элемента ИЛИ, выход которого подключен к управляющим входам блоков сравнения первой и второй групп, а второй вход соединен с выходом первого элемента задержки и сдвигающим входом блока задания программы обучения, третья группа выходов которого через пятый элемент ИЛИ связана с входом запуска генератора, вход останова которого подключен к выходу пятого элемента ИЛИ, вход которого соединен с входом четвертого элемента задержки, счетным входом третьего счетчика, входом первого элемента задержки, вторым выходом блока сравнения, управляющим входом первого счетчика, входом второго элемента задержки, выход которого соединен с управляющими входами первых блоков сравнения первой и второй групп. This goal is achieved by the fact that in a device for training operators, containing a task unit for a training program, the first input of which is the input of the device, the first group of outputs is connected to the inputs of the information board, and the second to the group of second inputs of the comparison unit, the first group of inputs of which is connected with the outputs of the input block of the response of the operator, the first output of the comparison unit is connected to the counting input of the first counter, the outputs of which are connected to the first inputs of the first group of comparison blocks, the second inputs of which s are connected with the outputs of the first memory block, the inputs of which are connected to the second outputs of the first group of comparison blocks, the first inputs of which are connected to the control inputs of the first group of number registers, the outputs of which are connected through the first OR element and the third delay and directly to one group of adder inputs, the outputs which are connected to the inputs of the decoder, one of the outputs of which is directly, and the three groups of the others are connected through three elements OR connected with the indicators of estimates, the other group of inputs of the adder is connected with the inputs of the first of the OR element and the outputs of the second group of number registers, the control inputs of which are connected to the first outputs of the comparison blocks of the second group, the first group of inputs of which is connected to the output groups of the memory block, the control inputs of which are connected to the second outputs of the comparison blocks of the second group, other input groups of which are connected to the outputs of the second counter, the counting input of which is connected to the output of the generator, and the control one - with the output of the delay element, additionally contains a delay element, an OR element, a third counter and A second decoder, the outputs of which are connected to the control inputs of the first and second memory blocks, and the inputs - to the outputs of the third counter, the installation input of which is connected to the input of the sixth OR element and the overflow output of the training program job block, which is connected to the input of the seventh OR element, the output of which connected to the control inputs of the comparison blocks of the first and second groups, and the second input is connected to the output of the first delay element and the shifting input of the task unit of the training program, the third group of outputs of which the fifth OR element is connected to the start input of the generator, the stop input of which is connected to the output of the fifth OR element, the input of which is connected to the input of the fourth delay element, the counting input of the third counter, the input of the first delay element, the second output of the comparison unit, controlling the input of the first counter, the input the second delay element, the output of which is connected to the control inputs of the first blocks of comparison of the first and second groups.

На чертеже представлена схема предлагаемого устройства. The drawing shows a diagram of the proposed device.

Устройство содержит блок 1 задания программы обучения, панель 2 индикации, блок 3 ввода ответных действий оператора, блок 4 сравнения, первый 5, второй 6, третий 7 и четвертый 8 индикаторы, первый 9 счетчик, первый блок 10 памяти, первая группа 11 блоков сравнения, первый элемент 12 задержки, второй 13 элемент задержки, первая группа 14 регистров числа, первый элемент 15 ИЛИ, третий элемент 16 задержки, сумматор 17, первый дешифратор 18, второй 19, третий 20, четвертый 21 элементы ИЛИ, четвертый 22 элемент задержки, второй блок 23 памяти, вторую группу 24 блоков сравнения, вторую группу 25 регистров числа, пятый элемент ИЛИ 26, шестой элемент ИЛИ 27, третий счетчик 28, седьмой элемент ИЛИ 29, второй дешифратор 30, генератор 31 импульсов, второй счетчик 32, вход 33 сигнала запуска устройства. The device comprises a unit 1 for setting a training program, an indication panel 2, an operator response input unit 3, a comparison unit 4, a first 5, a second 6, a third 7 and a fourth 8 indicators, a first 9 counter, a first memory unit 10, a first group of 11 comparison blocks , the first delay element 12, the second 13 delay element, the first group of 14 number registers, the first OR element 15, the third delay element 16, the adder 17, the first decoder 18, the second 19, the third 20, the fourth 21 OR elements, the fourth 22 delay element, second block 23 of the memory, the second group of 24 blocks compare the second group of 25 registers of the number, the fifth element OR 26, the sixth element OR 27, the third counter 28, the seventh element OR 29, the second decoder 30, the pulse generator 31, the second counter 32, the input 33 of the start signal of the device.

Блок 1 предназначен для хранения параметров отрабатываемых алгоритмов управления и содержит последовательно соединенные регистр адреса микрокоманды, блок памяти микропрограммы и регистр микрокоманды. Каждая микрокоманда имеет две микрооперации, в первой хранится код органа панели 2, который изменяет свое состояние в данной операции; во второй - код органа блока 3, на который оператор обязан воздействовать в этой же операции, их выходы соответствуют по первой и второй групп выходов блока 1. Третья группа выходов связана с выходами регистра адреса микрокоманды. Выход блока 1 связан с выходом переполнения регистра адреса микрокоманды. Первый вход блока 1 установочный, а второй - сдвигающий вход регистра адреса микрокоманды. Панель 2 и блок 3 ввода ответных действий оператора являются физической моделью пульта оператора - его рабочего места в АСУ. Block 1 is intended for storing the parameters of the worked out control algorithms and contains the micro-command address register, the micro-program memory block and the micro-command register in series. Each microcommand has two microoperations, the first one contains the code of the organ of panel 2, which changes its state in this operation; in the second, the organ code of block 3, on which the operator must act in the same operation, their outputs correspond to the first and second groups of outputs of block 1. The third group of outputs is associated with the outputs of the micro-command address register. The output of block 1 is connected with the output of the overflow of the register of the microcommand address. The first input of block 1 is installation, and the second is the shifting input of the micro-command address register. Panel 2 and block 3 input response operator is a physical model of the operator console - his workplace in the ACS.

Блок 6 сравнения предназначен для определения степени безошибочности действий оператора за счет сравнения задействованного и требуемого органов блока 3 ответных действий оператора. Block 6 comparison is designed to determine the degree of error-free actions of the operator by comparing the involved and the required organs of the block 3 response actions of the operator.

Индикаторы 5-8 предназначены для предъявления обучаемому соответственно "неудовлетворительной", "удовлетворительной", "хорошей" и "отличной" оценок за каждое выполненное действие. Indicators 5–8 are designed to present the student with “unsatisfactory,” “satisfactory,” “good,” and “excellent” marks for each action performed.

Первый счетчик 9 предназначен для подсчета числа допущенных оператором ошибок в каждой элементарной операции. При поступлении сигнала на его второй вход содержимое счетчика переписывается по первым входам в блоке 11 сравнения первой группы. The first counter 9 is designed to count the number of errors made by the operator in each elementary operation. When a signal arrives at its second input, the contents of the counter are overwritten by the first inputs in block 11 comparing the first group.

Первый блок 10 памяти количества ошибок предназначен для хранения в ячейках памяти количества ошибок. The first block 10 memory of the number of errors is designed to store in the memory cells the number of errors.

В первой ячейке записано такое количество ошибок первой элементарной операции, которые соответствуют оценке "отлично". Во второй ячейке записано такое количество ошибок первой элементарной операции, которые соответствуют оценке "хорошо". В третьей и четвертой ячейках записаны количества ошибок первой элементарной операции, соответствующие оценкам "удовлетворительно" и "неудовлетворительно" соответственно. The first cell contains such a number of errors of the first elementary operation that correspond to the rating “excellent”. The second cell contains so many errors of the first elementary operation that correspond to the “good” rating. In the third and fourth cells, the error numbers of the first elementary operation are recorded that correspond to the estimates of "satisfactory" and "unsatisfactory", respectively.

С пятой по восьмую ячейках записаны количества ошибок для второй элементарной операции аналогично первым. В первом блоке 10 памяти заполняются столько четырехкратных ячеек, сколько элементарных операций имеется в алгоритме управления. The fifth through eighth cells contain the number of errors for the second elementary operation, similar to the first. In the first memory block 10, as many fourfold cells are filled as there are elementary operations in the control algorithm.

В первой группе блоков 11 эти значения сравниваются с содержимым первого счетчика 9. Первая группа 14 регистров служит для хранения двоичных кодов оценок, в частности, "отлично" - 101, "хорошо" - 100, "удовлетворительно" - 011, "неудовлетворительно" - 010. In the first group of blocks 11, these values are compared with the contents of the first counter 9. The first group of 14 registers is used to store binary codes of ratings, in particular, “excellent” - 101, “good” - 100, “satisfactory” - 011, “unsatisfactory” - 010

Сумматор 17 предназначен для суммирования кодов оценок, поступающих с первой 14 и второй 25 групп регистров. Первый дешифратор 18 позволяет по сумме оценок за безошибочность и своевременность определить общую оценку обучаемому. Второй блок 23 памяти хранит соответствующие временные нормативы в четырехкратных ячейках аналогично первому блоку 10 памяти. The adder 17 is designed to summarize the codes of estimates received from the first 14 and second 25 groups of registers. The first decoder 18 allows the total assessment for the accuracy and timeliness to determine the overall assessment of the trainee. The second memory block 23 stores the corresponding time standards in four-time cells similarly to the first memory block 10.

Вторая группа блоков 24 сравнения служит для хранения затраченного оператором времени при выполнении заданного алгоритма с нормативными значениями времени соответствующих выставлению отличной, хорошей, удовлетворительной и неудовлетворительной оценок. Вторая группа 25 регистров хранит коды оценок за своевременность действий оператора. Их информация аналогична содержимому первой группы 14 регистров. Второй счетчик 32 с помощью генератора 31 подсчитывает время, затраченное оператором на выполнение каждой элементарной операции. Третий счетчик 28 служит для подсчета элементарных операций. Второй дешифратор 30 служит для нахождения в соответствии с номером элементарной операции ячеек памяти в первом 10 и во втором 23 блоках памяти. Генератор 31 служит для преобразования времени, затраченного на выполнение операции в цифровой код - в количестве тактовых импульсов. The second group of comparison blocks 24 serves to store the time spent by the operator in the execution of a given algorithm with standard times corresponding to setting excellent, good, satisfactory and unsatisfactory ratings. The second group of 25 registers stores evaluation codes for the timeliness of the operator. Their information is similar to the contents of the first group of 14 registers. The second counter 32 using the generator 31 calculates the time taken by the operator to complete each elementary operation. The third counter 28 serves to count the elementary operations. The second decoder 30 is used to find, in accordance with the elementary operation number of the memory cells in the first 10 and second 23 memory blocks. The generator 31 is used to convert the time spent on the operation into a digital code in the number of clock pulses.

Устройство функционирует следующим образом. The device operates as follows.

С включением тренажера за счет появления сигнала на входе 33 управляющий сигнал поступает на первый вход блока 1 задания программы обучения. Из регистра адреса считывается адрес первой микрокоманды в блок памяти микропрограммы, а также через пятый элемент 26 ИЛИ запускается генератор 31, импульсы с выхода которого поступают на первый вход второго счетчика 32. Содержимое первой микрокоманды поступает в регистр микрокоманды блока 1. С первых его выходов код органа индикации поступает на панель 2, где требуемый орган изменяет свое состояние. Человек-оператор, воспринимая это изменение состояния органа индикации, выполняет соответствующее воздействие на орган блока 3. Код задействованного органа поступает на первый вход блока 4 сравнения, по этой команде содержимое второй микрооперации микрокоманды (код требуемого органа индикации) считывается из регистра микрокоманды по вторым входам в блок 4 сравнения, в котором происходит сравнение поступивших кодов. With the inclusion of the simulator due to the appearance of the signal at the input 33, the control signal is supplied to the first input of the unit 1 of the job training program. The address of the first microcommand is read from the address register into the microprogramme memory block, and also through the fifth OR element 26, the generator 31 is started, the pulses from the output of which are fed to the first input of the second counter 32. The contents of the first microcommands are sent to the microcommand register of block 1. From its first outputs, the code display body goes to panel 2, where the desired body changes its state. The human operator, perceiving this change in the state of the display organ, performs the corresponding action on the organ of block 3. The code of the involved organ is sent to the first input of the comparison unit 4, according to this command, the contents of the second micro-operation of the micro-command (code of the required display organ) are read from the micro-command register at the second inputs in block 4 comparison, in which there is a comparison of the received codes.

Если совпадение кодов не происходит, то фиксируется ошибка оператора и сигнал с первого выхода блока 4 сравнения поступает на первый вход первого 9 счетчика. Каждый раз при наличии ошибки содержимое счетчика увеличивается на единицу. При совпадении кодов в блоке 4 сигнал с второго выхода блока 4 сравнения поступает на входы второго 13, первого 12, четвертого 22 элементов задержек, а на второй вход считывания первого счетчика 9 для считывания содержимого его в блоки 11 сравнения первой группы по первым входам на первый вход шестого элемента ИЛИ 27. If the codes do not match, then an operator error is recorded and the signal from the first output of the comparison unit 4 is fed to the first input of the first 9 counter. Each time an error occurs, the contents of the counter are incremented by one. If the codes in block 4 match, the signal from the second output of the comparison unit 4 is supplied to the inputs of the second 13, first 12, fourth 22 delay elements, and to the second read input of the first counter 9 for reading its contents into blocks 11 for comparing the first group of the first inputs to the first input of the sixth element OR 27.

Управляющий сигнал с выхода шестого элемента ИЛИ 27 поступает на второй вход генератора 32 для его останова и на первый вход третьего счетчика 28, увеличивая тем самым его содержимое на единицу, которая считывается во второй дешифратор 30. По признаку первой элементарной операции с первого 10 и второго 23 блоков памяти с первых четырех ячеек количества ошибок и нормативное время считывается соответственно по вторым входам блоков сравнения первой 11 и второй 24 группы. The control signal from the output of the sixth element OR 27 is fed to the second input of the generator 32 for stopping it and to the first input of the third counter 28, thereby increasing its content by one, which is read into the second decoder 30. By the sign of the first elementary operation, from the first 10 and second 23 memory blocks from the first four cells of the number of errors and the standard time is read respectively at the second inputs of the comparison blocks of the first 11 and second 24 groups.

Сигнал с выхода второго элемента 13 задержки поступает на третий вход первого блока первой группы 11 блоков сравнения, где происходит сравнение числа допущенных оператором ошибок с числом, которое было считано с первой ячейки первого 10 блока памяти и соответствует выставлению оценки "отлично". The signal from the output of the second delay element 13 is fed to the third input of the first block of the first group of 11 comparison blocks, where the number of errors made by the operator is compared with the number that was read from the first cell of the first 10 memory blocks and corresponds to setting the mark "excellent".

Если совпадение происходит, то сигнал с первого выхода первого блока первой группы 11 поступает на управляющий вход регистра 14 первой группы и код отличной оценки переписывается в сумматор 17. If a match occurs, then the signal from the first output of the first block of the first group 11 is fed to the control input of the register 14 of the first group and the excellent evaluation code is copied to the adder 17.

Если совпадения не происходит, то сигнал с второго выхода первого блока первой группы 11 поступает на управляющий третий вход второго блока первой группы 11, где число ошибок, допущенных оператором, сравнивается с числом, которое было считано с второй ячейки первого 10 блока памяти и соответствует выставлению хорошей оценки и т. д. до четвертых блоков первой группы 11 и регистров 14 первых групп при неудовлетворительной оценке действий обучаемого. If there is no coincidence, then the signal from the second output of the first block of the first group 11 goes to the control third input of the second block of the first group 11, where the number of errors made by the operator is compared with the number that was read from the second cell of the first 10 memory block and corresponds to setting good grades, etc., to the fourth blocks of the first group 11 and registers 14 of the first groups with an unsatisfactory assessment of the learner's actions.

Сигнал с выхода четвертого элемента 22 задержки поступает на второй вход второго счетчика 31. По этой команде его содержимое переписывается по первым входам в блоки сравнения 27 второй группы. The signal from the output of the fourth delay element 22 is fed to the second input of the second counter 31. By this command, its contents are overwritten by the first inputs in the comparison blocks 27 of the second group.

Сигнал с выхода пятого элемента 13 задержки поступает на управляющий третий вход первого блока 24 сравнения второй группы. Если при сравнении коды требуемого (временной норматив для отличной оценки) и затраченного времени совпадают, то сигнал с первого выхода первого блока 27 сравнения второй группы поступает на первый регистр 25 второй группы и с его выхода код отличной оценки (по времени) поступает на соответствующий вход сумматора 17. The signal from the output of the fifth delay element 13 is supplied to the control third input of the first block 24 comparing the second group. If, when comparing, the codes of the required (time norm for an excellent assessment) and the time spent coincide, then the signal from the first output of the first block 27 of the comparison of the second group is fed to the first register 25 of the second group and from its output the code of excellent rating (by time) is fed to the corresponding input totalizer 17.

Если совпадение кодов требуемого и затраченного времени в первом блоке 24 сравнения второй группы не происходит, то управляющий сигнал с последнего поступает на третий вход второго блока 24 сравнения второй группы, где сравнивается код требуемого времени, соответствующий хорошей оценке, и затраченного оператором времени и т. д. до четвертого блока 24 сравнения и регистра 25 вторых групп при неудовлетворительной оценке действий обучаемого. If the codes of the required and elapsed time do not coincide in the first block 24 for comparing the second group, the control signal from the last is fed to the third input of the second block 24 for comparing the second group, where the code for the required time corresponding to a good estimate and the time spent by the operator is compared, etc. d. to the fourth block 24 of the comparison and register of 25 second groups with an unsatisfactory assessment of the actions of the student.

В сумматоре 17 происходит сложение кодов оценок за безошибочность и своевременность действий обучаемого. Если сумма равняется "10", то сигнал появляется на соответствующем выходе первого дешифратора 18 и поступает на индикаторы 8, засвечивая его, что соответствует получению оператором комплексной отличной оценки. Если сумма баллов составляет "8" или "9", то оператору выставляется хорошая оценка, если "6" или "7" - то удовлетворительная, а если меньше "6" - неудовлетворительная. In adder 17, the codes of the grades are added for the faultlessness and timeliness of the learner's actions. If the sum is "10", then the signal appears on the corresponding output of the first decoder 18 and goes to the indicators 8, illuminating it, which corresponds to the operator receiving a comprehensive excellent assessment. If the sum of points is “8” or “9”, then the operator is given a good mark, if “6” or “7” is satisfactory, and if less than “6” is unsatisfactory.

Сигнал с выхода первого элемента 12 задержки поступает на второй вход блока 1 задания программы обучения и на второй вход седьмого элемента ИЛИ 29, с выхода которого управляющий сигнал поступает на третьи входы первого 9 и второго 32 счетчиков и на четвертые входы блоков 11 и 24 сравнения первой и второй групп соответственно для их обучения. The signal from the output of the first delay element 12 is fed to the second input of the training program task unit 1 and to the second input of the seventh OR element 29, from the output of which the control signal is supplied to the third inputs of the first 9 and second 32 counters and to the fourth inputs of the first and second comparison blocks 11 and 24 and the second group, respectively, for their training.

При поступлении сигнала на второй вход блока 1 задания программы обучения производится сдвиг к следующей ячейке и считывание адреса очередной микрокоманды из блока памяти микропрограммы и устройство функционирует аналогично описанному выше порядку, причем, когда содержимое третьего счетчика 28 увеличивается на единицу, то с первого 10 и второго 23 блоков памяти считываются количества ошибок и нормативное время с пятых по восьмую ячейкам. When a signal is received at the second input of the instruction block 1 of the training program, a shift is made to the next cell and the address of the next microcommand is read from the microprogram memory block and the device functions in the same way as described above, and when the contents of the third counter 28 are increased by one, then from the first 10 and second 23 memory blocks read the number of errors and the standard time from fifth to eighth cells.

По окончании работы сигнал с последней ячейки регистра адреса микрокоманды блока 1 поступает на вход элемента ИЛИ 29 для обнуления первого 9 второго 32 счетчиков и блоков 11 и 24 сравнения первой и второй групп соответственно, на входы счетчика 28 и элемента ИЛИ 27 для обнуления счетчика 28 и останова генератора 31 соответственно. At the end of the operation, the signal from the last cell of the register register of the microcommand of block 1 is fed to the input of the OR element 29 for zeroing the first 9 of the second 32 counters and blocks 11 and 24 of the comparison of the first and second groups, respectively, to the inputs of the counter 28 and the OR element 27 for resetting the counter 28 and stopping the generator 31, respectively.

Предлагаемое устройство расширяет дидактические возможности за счет пооперационной комплексной оценки обучаемого по показателям безошибочности и своевременности каждого выполняемого действия, что особенно важно на заключительных тренировках для выработки навыков исполнительской основы деятельности оператора АСУ. (56) 1. Авторское свидетельство СССР N 1336084, кл. G 09 B 9/00, 1986. The proposed device expands didactic capabilities due to the operational complex assessment of the student in terms of the accuracy and timeliness of each action performed, which is especially important in the final training to develop skills for the performance basis of the ACS operator. (56) 1. USSR author's certificate N 1336084, cl. G 09 B 9/00, 1986.

2. Авторское свидетельство СССР N 1425762, кл. G 09 B 9/00, 1987. 2. Copyright certificate of the USSR N 1425762, cl. G 09 B 9/00, 1987.

Claims

DEVICE FOR TRAINING OPERATORS, containing a comparison unit, from the first to seventh elements OR, from the first to fourth delay elements, a first counter, a pulse generator, a program setting unit, the installation input of which is the input of the device start signal, the outputs of the first group of which are connected to the panel inputs indications, outputs of the second group - to the inputs of the first group of the comparison unit, the inputs of the second group of which are connected to the outputs of the input unit of the response of the operator, the first output of the comparison unit is connected to the counting the input of the first counter, the outputs of which are connected to the first and second inputs of the comparison blocks of the first group, the inputs of the group of which are connected to the outputs of the first memory block, the information inputs of which are connected to the first outputs of the comparison blocks of the first group, the second outputs of which are connected to the control inputs of the registers of the number of the first group the outputs of which are connected to the information inputs of the first group of the adder and the inputs of the first group of the first OR element, the output of which is connected to the input of the third delay element, the output to otorogo connected to the control input of the adder, the outputs of which are connected to the inputs of the decoder, one of the outputs of which are connected to the inputs of the second, third and fourth elements, respectively, the outputs of which and the other output of the decoder are connected with indicators indicators, the inputs of the second group of the first element OR and information inputs the second group of the adder connected to the outputs of the registers of the number of the second group, the control inputs of which are connected to the first outputs of the comparison blocks of the second group, the inputs of the group of which are connected the outputs of the second memory block, the second outputs of the comparison blocks of the second group are connected to the information inputs of the second memory block, characterized in that, in order to expand the didactic capabilities of the device, it contains a second and third counters and a second decoder, the outputs of which are connected to the control inputs of the first and second blocks of memory, and the inputs are with the outputs of the third counter, the installation input of which and the first input of the sixth element And are connected to the output of the task unit of the training program connected to the first input with the second element And, the output of which is connected to the first control inputs of the comparison blocks of the first and second groups, the second input of the seventh element And is connected to the output of the first delay element connected to the control input of the task unit of the training program, the outputs of the third group of which are connected to the inputs of the fifth OR element, the output of which is connected to the start input of the pulse generator, the stop input of which is connected to the output of the sixth OR element, the second input of which is connected to one of the outputs of the comparison unit, connected with the inputs of the second, first and fourth delay elements, the counting input of the third and the installation input of the first counters, the output of the second delay element is connected to the second control inputs of the comparison blocks of the first and second groups, the output of the pulse generator is connected to the counting input of the second counter, the installation input of which is connected to the output of the fourth delay element, the reset inputs of the first and second counters are connected to the output of the seventh OR element connected to the control inputs of the comparison blocks of the first and second groups, the output of the second delay element is connected to the installation inputs of the first comparison blocks of the first and second groups, the outputs of the second counter are connected to the first and second inputs of the comparison blocks of the second group.