RU2010438C1 - Method of extraction of cycle synchronizing signal in systems of transmission of digital information with time sharing of channels and device for its implementation - Google Patents
Method of extraction of cycle synchronizing signal in systems of transmission of digital information with time sharing of channels and device for its implementation Download PDFInfo
- Publication number
- RU2010438C1 RU2010438C1 SU5008095A RU2010438C1 RU 2010438 C1 RU2010438 C1 RU 2010438C1 SU 5008095 A SU5008095 A SU 5008095A RU 2010438 C1 RU2010438 C1 RU 2010438C1
- Authority
- RU
- Russia
- Prior art keywords
- sequence
- binary signals
- signals
- max
- unit
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 11
- 238000000605 extraction Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 16
- 125000004122 cyclic group Chemical group 0.000 claims description 22
- 238000000926 separation method Methods 0.000 claims 2
- 101150096418 Mepe gene Proteins 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 230000014759 maintenance of location Effects 0.000 abstract 1
- 238000003860 storage Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Изобретение относится к радиотехнике и связи, в частности к многоканальной передаче информации с использованием временного разделения каналов, и может найти применение при создании цифровых систем связи. The invention relates to radio engineering and communications, in particular to multi-channel transmission of information using time division of channels, and may find application in the creation of digital communication systems.
Известны способы селекции циклового синхронизирующего сигнала в системах передачи цифровой информации с временным разделением каналов, в соответствии с которыми осуществляют поиск сосредоточенной синхрогруппы во входном информационном потоке по априори известной эталонной синхрогруппе и известном периоде ее следования [1] . Known methods for selecting a cyclic synchronizing signal in a digital information transmission system with a time division of channels, in accordance with which they search for a concentrated sync group in the input information stream by a priori known reference sync group and a known period of its following [1].
Недостатком известных способов является ограниченная область применения, поскольку отсутствует возможность сихронного приема информации поочередно от нескольких источников сообщений, различающихся структурой цикла. A disadvantage of the known methods is the limited scope, since there is no possibility of synchronously receiving information in turn from several message sources that differ in the structure of the cycle.
Наиболее близким по технической сущности к изобретению является способ селекции циклового синхронизирующего сигнала, в соответствии с которым на передающей стороне формируют информационные группы, в начале каждой из которых размещают синхрогруппу с числом символов, равным n, передают сформированную последовательность в виде биполярных импульсов по каналу связи, на приемной стороне выделяют синхрогруппу и формируют сигналы начала и окончания информационной группы [2] . The closest in technical essence to the invention is a method for selecting a cyclic synchronizing signal, according to which information groups are formed on the transmitting side, at the beginning of each of which a sync group with the number of characters equal to n is placed, the formed sequence is transmitted in the form of bipolar pulses via a communication channel, on the receiving side, a sync group is isolated and signals of the beginning and end of the information group are generated [2].
Однако известный способ обладает низкой точностью селекции циклового синхронизирующего сигнала. Этот недостаток обусловлен тем, что известный способ не позволяет выделять синхрогруппу из группового цифрового сигнала в том случае, если заранее не известен ее код и период следования. However, the known method has a low accuracy of selection of a cyclic clock signal. This disadvantage is due to the fact that the known method does not allow to select a sync group from a group digital signal in the event that its code and the repetition period are not known in advance.
Известно устройство цикловой синхронизации, содержащее регистр, блок сравнения и логические элементы И, НЕ [1] . Недостатком этого устройства являются ограниченные функциональные возможности. A device for cyclic synchronization containing a register, a comparison unit and logical elements AND NOT [1]. The disadvantage of this device is its limited functionality.
Наиболее близким по технической сущности к предложенному является устройство цикловой синхронизации, содержащее регистр, блок управления, коммутатор, анализатор, делитель и решающий узел [2] . Недостатком известного устройства является низкая точность селекции циклового синхронизирующего сигнала, поскольку структура устройства обеспечивает работу только с априори известными параметрами синхрогруппы. Closest to the technical nature of the proposed is a cyclic synchronization device containing a register, a control unit, a switch, an analyzer, a divider and a decision node [2]. A disadvantage of the known device is the low accuracy of the selection of the cyclic synchronizing signal, since the structure of the device provides work only with a priori known parameters of the sync group.
Цель изобретения - повышение точности селекции циклового синхронизирующего сигнала. The purpose of the invention is to increase the accuracy of selection of a cyclic clock signal.
На чертеже представлена структурная схема устройства для выделения циклового синхронизирующего сигнала. The drawing shows a structural diagram of a device for highlighting a cyclic clock signal.
Способ выделения циклового синхронизирующего сигнала в системах передачи цифровой информации с временным разделением каналов заключается в следующем. A method for isolating a cyclic clock signal in time-division digital information transmission systems is as follows.
На передающей стороне циклически формируют последовательность двоичных сигналов сообщения, в начале которой размещают последовательность из n двоичных сигналов синхронизации (синхрогруппу), причем n = const для различных по своей структуре циклов. Сформированную таким образом последовательность двоичных сигналов передают по каналу связи, при этом число элементов в сообщении не превышает предельного значения Lmax, Lmax >3n - 1.On the transmitting side, a sequence of binary message signals is cyclically formed, at the beginning of which a sequence of n binary synchronization signals (a sync group) is placed, and n = const for cycles of different structure. The sequence of binary signals formed in this way is transmitted over the communication channel, while the number of elements in the message does not exceed the limit value L max , L max > 3n - 1.
На приемной стороне запоминают в качестве первой эталонной синхрогруппы n первых входных двоичных сигналов, после чего в каждом из Lmax последующих тактов следования входных сигналов запоминают (i+1) эталонных синхрогрупп, состоящих из n принятых последними входных двоичных сигналов каждая, где i = 1,2. . . , j, . . . , Lmax. Затем в каждом из (Lmax + 2) последующих тактов следования входных двоичных сигналов сравнивают поразрядно каждую из полученных (Lmax + 1) эталонных синхрогрупп с входной последовательностью двоичных сигналов.On the receiving side, n first input binary signals are stored as the first reference clock group, after which, in each of L max subsequent input clock cycles, (i + 1) reference clock groups consisting of n last received binary input signals are stored each, where i = 1 , 2. . . , j,. . . , L max . Then, in each of the (L max + 2) subsequent clock cycles of the input binary signals, each of the received (L max + 1) reference clock groups is compared bitwise with the input binary signal sequence.
При совпадении j-й эталонной синхрогруппы с n следующими подряд двоичными сигналами входной последовательности (при условии, что дискретное значение по крайней мере одного из этих сигналов отлично от нуля) формируют импульсный сигнал. После этого на протяжении (2n-2) последующих тактов входной последовательности подсчитывают количество (Q) формируемых импульсных сигналов при условии, что каждый последующий (j+k) импульсный сигнал сформирован в результате совпадения n следующих подряд двоичных сигналов входной последовательности с (j+k) эталонной синхрогруппой, где k = = 1,2, . . . , (2n-2). If the jth reference synchronization group coincides with the n following binary signals of the input sequence in a row (provided that the discrete value of at least one of these signals is nonzero) form a pulse signal. After that, during (2n-2) subsequent clock cycles of the input sequence, the number (Q) of the generated pulse signals is calculated, provided that each subsequent (j + k) pulse signal is generated as a result of the coincidence of n subsequent binary signals of the input sequence with (j + k ) reference synchro group, where k = 1,2,. . . , (2n-2).
Если число Q cформированных импульсных сигналов оказалось равным Q = 2n - 2, то запоминают [j+(n-1)] -ю эталонную синхрогруппу в качестве искомой. После этого определяют длину цикла по числу тактов входной последовательности в интервале между появлениями двух импульсных сигналов, соответствующих совпадению [j + (n-1)] эталонной синхрогруппы с синхрогруппой во входной последовательности. В результате выполненных операций селектируется искомая синхрогруппа и определяется период ее следования (длина цикла), что впоследствии используется для поддержания цикловой синхронизации приема цифровой информации любыми известными способами. If the number Q of the generated pulsed signals turned out to be equal to Q = 2n - 2, then the [j + (n-1)] th reference sync group is stored as the desired one. After that, the cycle length is determined by the number of ticks of the input sequence in the interval between the occurrences of two pulse signals corresponding to the coincidence [j + (n-1)] of the reference sync group with the sync group in the input sequence. As a result of the operations performed, the desired synchro group is selected and its repetition period (cycle length) is determined, which is subsequently used to maintain cyclic synchronization of the reception of digital information by any known methods.
Если же число Q сформированных импульсных сигналов после ( Lmax+ 1) тактов входной последовательности оказалось
Q <2n - 2, то процесс селекции циклового синхронизирующего сигнала повторяют заново, начиная с запоминания ( Lmax + 1) эталонных синхрогрупп. Это исключает "зависание" процесса выделения при отсутствии входной последовательности.If the number Q of the generated pulse signals after (L max + 1) clocks of the input sequence turned out to be
Q <2n - 2, then the process of selecting a cyclic synchronizing signal is repeated anew, starting with storing (L max + 1) reference synchro groups. This eliminates the "freezing" of the selection process in the absence of an input sequence.
Таким образом, способ выделения циклового синхронизирующего сигнала обеспечивает точную селекцию искомой синхрогруппы при априори неизвестных коде синхрогруппы и длине цикла. Thus, the method for isolating a cyclic synchronizing signal provides accurate selection of the desired synchro group with a priori unknown synchro-group code and cycle length.
На чертеже приведена структурная схема устройства для осуществления предложенного способа. The drawing shows a structural diagram of a device for implementing the proposed method.
В состав устройства входят блок управления 1, регистры 2 и 3, блок сравнения 4, блок селекции 5, блок накопителей 6, многоканальный мультиплексор 7, блок фазирования 8, дешифратор 9 номера синхрогруппы. The device includes a control unit 1, registers 2 and 3, a comparison unit 4, a selection unit 5, a drive unit 6, a multi-channel multiplexer 7, a phasing unit 8, a decoder 9 sync number.
Устройство для выделения циклового синхронизирующего сигнала работает следующим образом. A device for extracting a cyclic clock signal operates as follows.
На вход устройства поступают тактовые импульсы (ТИ) и цифровая информация (ЦИ). Блок управления 1 управляет записью ЦИ в регистр 2, а затем открывает регистр 3 для прохождения через него входного потока ЦИ. В процессе продвижения входного потока ЦИ через регистр 3 в блоке сравнения 4 происходит посимвольное сравнение эталонных синхрогрупп, хранящихся в регистре 2 с входной ЦИ, проходящей через регистр 3. При совпадении какой-либо эталонной синхрогруппы на выходе блока сравнения 4 появляется импульсный сигнал, по которому осуществляется идентификация данной группы. Указанная синхрогруппа в блоке селекции 5 проверяется (путем сравнения) на наличие в ней по крайней мере одного сигнала, дискретный уровень которого отличен от нуля. The input device receives clock pulses (TI) and digital information (DI). The control unit 1 controls the recording of the DI in register 2, and then opens the register 3 for the input stream of the DI to pass through it. In the process of advancing the input DI stream through register 3 in the comparison unit 4, the reference clocks stored in register 2 are symbolically compared with the input DI passing through register 3. If any reference clock group matches the output of the comparison unit 4, a pulse signal appears, according to which identification of this group is carried out. The specified sync group in the selection block 5 is checked (by comparison) for the presence of at least one signal in it, the discrete level of which is nonzero.
При положительном результате на выходе блока селекции 5 появляется импульсный сигнал, который поступает на вход блока накопителей. If the result is positive, an impulse signal appears at the output of selection block 5, which is input to the drive unit.
В блоке накопителей 6 подсчитывается число Q импульсных сигналов. Как только число импульсных сигналов достигает порогового значения, на выходе блока 6 появляются соответствующий сигнал превышения и код номера [j + (n-1)-й эталонной синхрогруппы. In the drive unit 6, the number Q of pulse signals is calculated. As soon as the number of pulse signals reaches a threshold value, the corresponding excess signal and the number code of the [j + (n-1) -th reference sync group appear on the output of block 6.
Блок управления 1 преобразует код с выхода блока накопителей 6 в код управления многоканальным мультиплексором 7, который пропускает на выход код искомой синхрогруппы. Селектированная таким образом синхрогруппа запоминается в блоке фазирования 8 и может быть дешифрована с помощью дешифратора 9 номера синхрогруппы. The control unit 1 converts the code from the output of the drive unit 6 into the control code of the multi-channel multiplexer 7, which passes the code of the desired sync group to the output. The synchro group selected in this way is stored in the phasing unit 8 and can be decrypted using the decoder 9 of the sync group number.
При появлении первого импульсного сигнала с выхода блока 6 накопителей в блоке 8 фазирования начинается отсчет числа тактов до следующего появления искомой синхрокомбинации, при появлении которой полученное значение длины цикла преобразуется в код длины цикла и запоминается в блоке 8. По найденным синхрокомбинации и длине цикла блок 8 осуществляет цикловое фазирование приема ЦИ в текущем сеансе связи и формирует при этом сигналы начала кодовой комбинации сообщения в цикле и наличия синхронизма. При попадании синхронизма блок управления вырабатывает соответствующие управляющие воздействия и работа устройства повторяется. When the first pulse signal appears from the output of the drive unit 6 in the phasing unit 8, the counting of the number of clock cycles until the next occurrence of the desired synchronization occurs, upon the occurrence of which the obtained value of the cycle length is converted into a cycle length code and stored in block 8. Based on the found synchronization and cycle length, block 8 carries out cyclic phasing of receiving the QI in the current communication session and generates at the same time signals of the beginning of the message code combination in the cycle and the presence of synchronism. When synchronism occurs, the control unit generates the corresponding control actions and the device operation is repeated.
Таким образом, при использовании изобретения обеспечивается выделение цикловой синхрогруппы и определяется период ее следования. Это позволяет обеспечивать цикловую синхронизацию при априори неизвестной длине цикла и коде синхрогруппы, что повышает эффективность использования канала связи за счет исключения необходимости в организации дополнительного канала для передачи управляющей информации. (56) Е. М. Мартынов. Синхронизация в системах передачи дискретных сообщений. М. : Связь, 1972, с. 86-114. Thus, when using the invention, the selection of the cyclic synchro group is ensured and the period of its sequence is determined. This allows for cyclic synchronization with an a priori unknown cycle length and sync group code, which increases the efficiency of using a communication channel by eliminating the need for an additional channel for transmitting control information. (56) E.M. Martynov. Synchronization in discrete message transmission systems. M.: Communication, 1972, p. 86-114.
М. Н. Колтунов и др. Синхронизация по циклам в цифровых системах связи. М. ; Связь, 1980, с. 138-147. MN Koltunov et al. Cycle synchronization in digital communication systems. M.; Communication, 1980, p. 138-147.
Claims (2)
1. Способ выделения циклового синхpонизиpующего сигнала в системах пеpедачи цифpовой инфоpмации с вpеменным pазделением каналов, заключающийся в том, что на пеpедающей стоpоне циклически с заданной тактовой частотой фоpмиpуют последовательность двоичных сигналов, состоящую из последовательности двоичных сигналов сообщения, пеpед котоpой фоpмиpуют последовательность из n двоичных сигналов цикловой синхpонизации, где n = const для pазличных сеансов связи и текущего вpемени пеpедачи сообщения, и пеpедают сфоpмиpованную последовательность двоичных сигналов по каналу связи, а на пpиемной стоpоне пpинимают последовательности двоичных сигналов и выделяют из них последовательность из n двоичных сигналов цикловой синхpонизации, отличающийся тем, что на пpиемной стоpоне пеpед выделением последовательности из n двоичных сигналов цикловой синхpонизации запоминают на интеpвале (Lmax + n) тактов (Lmax + 1) последовательностей по n двоичных сигналов в каждой, сдвинутых дpуг относительно дpуга на один такт, где L max > 3n - пpедельное число элементов в последовательности двоичных сигналов сообщения, в каждом последующем такте поpазpядно сpавнивают каждую из (Lmax + 1) запомненных последовательностей по n двоичных сигналов с пpинимаемой последовательностью двоичных сигналов, пpичем поpазpядное сpавнение осуществляют на последующем интеpвале (Lmax + n) тактов, фоpмиpуют импульсный сигнал пpи поpазpядном совпадении двоичных сигналов j-й последовательности двоичных сигналов, где 1 ≅ j ≅ Lmax + 1 из (Lmax + 1) запомненных последовательностей по n двоичных сигналов с n соответствующими двоичными сигналами пpинимаемой последовательности пpи условии, что по кpайней меpе один из совпавших двоичных сигналов отличен от нуля, пpи этом одновpеменно на интеpвале 2 (n - 1)-х тактов опpеделяют число q фоpмиpуемых импульсных сигналов и пpи q = 2(n + 1) опpеделяют искомую последовательность из n двоичных сигналов цикловой синхpонизации по [j + (n - 1)] -й последовательности двоичных сигналов из (Lmax + 1) запомненных последовательностей, а длину цикла опpеделяют по числу тактов между двумя соседними импульсными сигналами, соответствующими совпадению n двоичных сигналов пpинимаемой последовательности двоичных сигналов с последовательностью из n двоичных сигналов из (Lmax + 1) запомненных последовательностей, а пpи q < 2(n - 1) повтоpяют пpоцесс выделения сигналов цикловой синхpонизации, начиная с запоминания (Lmax + 1) последовательностей по n двоичных сигналов в каждой на следующем интеpвале (Lmax + n) тактов поступления пpинимаемой последовательности двоичных сигналов.METHOD FOR SELECTING A CYCLE SYNCHRONIZING SIGNAL IN DIGITAL INFORMATION TRANSMISSION SYSTEMS WITH TEMPORARY DIVISION OF CHANNELS AND A DEVICE FOR ITS IMPLEMENTATION
1. A method for isolating a cyclic synchronizing signal in digital information transmission systems with a temporary separation of channels, which consists in the fact that on the transmitting side a sequence of binary signals is formed cyclically with a given clock frequency, consisting of a sequence of binary message signals, which generate n sequence of binary signals cyclic synchronization, where n = const for different communication sessions and the current time of message transmission, and transmit a formatted sequence of binary s latter is present on the communication channel, and ppiemnoy sto.pone ppinimayut sequence of binary signals and secrete one sequence of n binary signals cyclic paralleling, characterized in that in ppiemnoy sto.pone peped allocation sequence of n binary signals cyclic paralleling stored on intepvale (L max + n) cycles (L max + 1) of sequences of n binary signals in each shifted by one clock cycle relative to each other, where L max > 3n is the limit number of elements in the sequence of binary message signals, each at the next measure, each of the (L max + 1) stored sequences of n binary signals is compared one by one with the accepted sequence of binary signals; moreover, the bit comparison is performed on the subsequent interval (L max + n) of the cycles, the pulse signal is formed at the j-bit binary coincidence sequence of binary signals, where 1 ≅ j ≅ L max + 1 of (L max + 1) stored sequences of n binary signals corresponding to n binary signals ppinimaemoy sequence VARIATIONS proviso that kpayney mepe the length of the matched binary signals is nonzero, at the same time, at the same time on the interval of 2 (n - 1) cycles, the number q of generated pulse signals is determined and, for q = 2 (n + 1), the desired sequence of n binary signals of cyclic synchronization is determined from [ j + (n - 1)] -th sequence of binary signals from (L max + 1) stored sequences, and the cycle length is determined by the number of clock cycles between two adjacent pulse signals corresponding to the coincidence of n binary signals of the accepted sequence of binary signals with the sequence with n binary signals from (L max + 1) stored sequences, and for q <2 (n - 1), the process of extracting the clock signals is repeated, starting with storing (L max + 1) sequences of n binary signals in each of the following the interval (L max + n) of the clock strokes of the accepted sequence of binary signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5008095 RU2010438C1 (en) | 1991-10-31 | 1991-10-31 | Method of extraction of cycle synchronizing signal in systems of transmission of digital information with time sharing of channels and device for its implementation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU5008095 RU2010438C1 (en) | 1991-10-31 | 1991-10-31 | Method of extraction of cycle synchronizing signal in systems of transmission of digital information with time sharing of channels and device for its implementation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2010438C1 true RU2010438C1 (en) | 1994-03-30 |
Family
ID=21588250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU5008095 RU2010438C1 (en) | 1991-10-31 | 1991-10-31 | Method of extraction of cycle synchronizing signal in systems of transmission of digital information with time sharing of channels and device for its implementation |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2010438C1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2155452C2 (en) * | 1995-05-05 | 2000-08-27 | Маркони Коммьюникейшнз Лимитед | Device for reestablishing synchronization of synchronous digital hierarchical data transmission network |
| RU2197788C2 (en) * | 2001-03-05 | 2003-01-27 | Федеральное государственное унитарное предприятие "КНИИТМУ" | Code-type framing device |
| RU2214689C2 (en) * | 2001-05-28 | 2003-10-20 | Федеральное государственное унитарное предприятие "Калужский научно-исследовательский институт телемеханических устройств" | Manner of code cyclic synchronization |
| RU2225071C2 (en) * | 1999-05-15 | 2004-02-27 | Самсунг Электроникс Ко., Лтд. | Method and device for generating frame synchronization word and for checking frame synchronization word in broadband code-division communication system |
| RU2249920C2 (en) * | 2003-03-07 | 2005-04-10 | Федеральное государственное унитарное предприятие "Калужский научно-исследовательский институт телемеханических устройств" | Device for cylce synchronization of data blocks |
-
1991
- 1991-10-31 RU SU5008095 patent/RU2010438C1/en active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2155452C2 (en) * | 1995-05-05 | 2000-08-27 | Маркони Коммьюникейшнз Лимитед | Device for reestablishing synchronization of synchronous digital hierarchical data transmission network |
| RU2225071C2 (en) * | 1999-05-15 | 2004-02-27 | Самсунг Электроникс Ко., Лтд. | Method and device for generating frame synchronization word and for checking frame synchronization word in broadband code-division communication system |
| RU2197788C2 (en) * | 2001-03-05 | 2003-01-27 | Федеральное государственное унитарное предприятие "КНИИТМУ" | Code-type framing device |
| RU2214689C2 (en) * | 2001-05-28 | 2003-10-20 | Федеральное государственное унитарное предприятие "Калужский научно-исследовательский институт телемеханических устройств" | Manner of code cyclic synchronization |
| RU2249920C2 (en) * | 2003-03-07 | 2005-04-10 | Федеральное государственное унитарное предприятие "Калужский научно-исследовательский институт телемеханических устройств" | Device for cylce synchronization of data blocks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613980A (en) | System for high accuracy remote decoding | |
| JPH0799484A (en) | Channel selection system and data receiver | |
| RU2010438C1 (en) | Method of extraction of cycle synchronizing signal in systems of transmission of digital information with time sharing of channels and device for its implementation | |
| JPH077499A (en) | Method and equipment for recovery of data in burst-mode communication system | |
| US2546316A (en) | Synchronization of pulse communication systems | |
| US4361896A (en) | Binary detecting and threshold circuit | |
| US2527649A (en) | Synchronization of pulse transmission systems | |
| RU2012143C1 (en) | Data transmission system with multiple access and time sharing of distant stations | |
| RU2010437C1 (en) | Method of cycle synchronization in multichannel digital information transmission systems with time sharing of channels and device for its implementation | |
| EP0035564B1 (en) | Binary coincidence detector | |
| RU1805485C (en) | Device for synchronization of cycles | |
| RU2015571C1 (en) | Method of forming, transmitting and receiving sync signals in cycle-synchronized data transmission systems | |
| SU964997A1 (en) | Device for selection of channels in movable communication | |
| RU2696478C1 (en) | Method of cognitive synchronization when transmitting discrete messages over decameter communication channels | |
| SU598238A1 (en) | Switching apparatus | |
| SU563736A1 (en) | Device for synchronization of equally accessible multi-channel communication systems | |
| SU934516A1 (en) | Device for monitoring operating time of machines | |
| SU873421A1 (en) | Multi-channel device for receiving noise-like signals | |
| SU281565A1 (en) | EQUIPMENT AVAILABLE MULTI-ADDRESS EQUIPMENT | |
| SU698032A1 (en) | Device for transmitting and receiving television intellegent signals | |
| SU1753615A1 (en) | Device for transmission of information | |
| SU1046959A1 (en) | Device for coding and decoding signals in digital-data transmission systems | |
| SU1598193A1 (en) | Device for cyclic timing for multichannel communication systems | |
| SU1241513A1 (en) | Asynchronous address communication system | |
| SU720764A1 (en) | Device for receiving phase starting signals |