RU2007108255A

RU2007108255A - Устройство подавления шума в информационном сигнале

Info

Publication number: RU2007108255A
Application number: RU2007108255/09A
Authority: RU
Inventors: Леонтий Константинович Самойлов (RU); Леонтий Константинович Самойлов; Виктор Владимирович Сарычев (RU); Виктор Владимирович Сарычев; Михаил Михайлович Клопот (RU); Михаил Михайлович Клопот
Priority date: 2007-03-05
Filing date: 2007-03-05
Publication date: 2008-09-20
Also published as: RU2350022C2

Claims

1. Устройство подавления шума в информационном сигнале, содержащее блок памяти, первый вход которого объединен с первыми входами блока сравнения и блока ключей и является первым входом устройства, выход блока ключей является выходом устройства, выход блока памяти соединен со вторым входом блока сравнения, первый и второй выходы которого соединены соответственно с первым входом блока определения смены знака приращения и вторым входом блока памяти, второй выход устройства сравнения соединен также с первым входом счетного блока и четвертым входом преобразователя временных интервалов, второй и третий выходы которого соединены соответственно со вторым и третьим входами счетного блока, второй выход которого соединен со вторым входом преобразователя временных интервалов, выход блока смены знака приращения соединен с третьим входом преобразователя временных интервалов, отличающееся тем, что в него введены три элемента ИЛИ, D-триггер и блок сравнения смежных временных интервалов, выход которого соединен со вторыми входами элементов ИЛИ, второй выход устройства сравнения соединен также с третьим входом блока сравнения смежных временных интервалов, первый выход преобразователя временных интервалов соединен с первым входом второго элемента ИЛИ, выход которого соединен со вторыми входами блока ключей и D-триггера, выход которого соединен с первым входом блока сравнения смежных временных интервалов и первым входом преобразователя временных интервалов, пятый вход которого объединен со вторым входом блока сравнения смежных временных интервалов и является третьим входом устройства, шестой вход преобразователя временных интервалов соединен с выходом первого элемента ИЛИ, первый выход счетного блока соединен с первым входом D-триггера и седьмым входом преобразователя временных интервалов, второй выход счетного блока соединен также с первым входом третьего элемента ИЛИ, выход которого соединен с третьим входом блока памяти, четвертый вход которого объединен со вторым входом блока определения смены знака приращения, первым входом первого элемента ИЛИ и является вторым входом устройства.

2. Устройство по п.1, отличающееся тем, что преобразователь временных интервалов выполнен на счетном триггере, счетчиках, элементе сравнения, элементах И, элементах ИЛИ, элементе 2ИЛИ-2И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с тактовым входом счетного триггера и первыми входами первого и второго элементов И и вторым входом второго элемента ИЛИ, первый вход которого объединен с первым входом третьего элемента ИЛИ и является третьим входом преобразователя, первым выходом которого является выход второго элемента ИЛИ, прямой выход счетного триггера соединен со вторым входом первого элемента И, первым входом третьего элемента И и первым входом элемента 2ИЛИ-2И, инверсный выход счетного триггера соединен с первым входом четвертого элемента И и вторым входом второго элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, выходы третьего элемента И, четвертого элемента И и четвертого элемента ИЛИ соединены соответственно со счетным входом первого счетчика, счетным входом и входом сброса второго счетчика, выходы первого и второго счетчиков соединены с соответствующими первыми и вторыми входами элемента сравнения, выход которого соединен с вторым входом третьего элемента ИЛИ и является третьим выходом преобразователя, выход третьего элемента ИЛИ соединен с вторым входом четвертого элемента ИЛИ, выход первого элемента И соединен с входом сброса первого счетчика и является вторым выходом преобразователя, вход установки счетного триггера и второй вход первого элемента ИЛИ, второй и третий входы элемента 2ИЛИ-2И, третий вход первого элемента ИЛИ являются соответственно шестым, четвертым, седьмым и вторым входами преобразователя, первый и второй входы пятого элемента И являются соответственно первым и пятым входами преобразователя, выход пятого элемента И соединен со вторыми входами третьего и четвертого элементов И.

3. Устройство по п.1, отличающееся тем, что блок сравнения смежных временных интервалов выполнен на счетчиках, регистре сдвига, элементе сравнения, элементе И, элементе 2И-2ИЛИ, выход которого является выходом блока сравнения смежных временных интервалов, первый вход элемента 2И-2ИЛИ объединен с входами сброса первого и второго счетчиков и с входом записи в регистр сдвига и является третьим входом блока сравнения смежных временных интервалов, вторым и первым входами блока сравнения смежных временных интервалов являются соответственно счетный вход первого счетчика и вход разрешения сравнения элемента сравнения, первый выход которого соединен с первым входом элемента И, выход которого соединен с вторым входом элемента 2И-2ИЛИ, второй выход элемента сравнения соединен с счетным входом второго счетчика и входом сдвига регистра, первый и второй выходы второго счетчика соединены соответственно со вторым входом элемента И и третьим входом элемента 2И-2ИЛИ, выходы первого счетчика и регистра сдвига соединены с соответствующими первыми и вторыми входами элемента сравнения, выходы первого счетчика (начиная со второго выхода) соединены с соответствующими входами регистра сдвига (начиная с первого, но исключая последний).