[go: up one dir, main page]

RU2003117296A - CONTROL UNIT WITH CONTROL - Google Patents

CONTROL UNIT WITH CONTROL Download PDF

Info

Publication number
RU2003117296A
RU2003117296A RU2003117296/09A RU2003117296A RU2003117296A RU 2003117296 A RU2003117296 A RU 2003117296A RU 2003117296/09 A RU2003117296/09 A RU 2003117296/09A RU 2003117296 A RU2003117296 A RU 2003117296A RU 2003117296 A RU2003117296 A RU 2003117296A
Authority
RU
Russia
Prior art keywords
input
category
control
output
trigger
Prior art date
Application number
RU2003117296/09A
Other languages
Russian (ru)
Other versions
RU2264031C2 (en
Inventor
Дмитрий Николаевич Пыхов (RU)
Дмитрий Николаевич Пыхов
Валерий Иванович Сергеев (RU)
Валерий Иванович Сергеев
Герман Иванович Савинов (RU)
Герман Иванович Савинов
Ирина Михайловна Баженова (RU)
Ирина Михайловна Баженова
Original Assignee
Российска Федераци в лице Федерального государственного унитарного предпри ти "РОССИЙСКИЙ ФЕДЕРАЛЬНЫЙ ЯДЕРНЫЙ ЦЕНТР-ВСЕРОССИЙСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ТЕХНИЧЕСКОЙ ФИЗИКИ ИМЕНИ АКАДЕМИКА Е.И.ЗАБАБАХИНА"(ФГИП РФЯЦ-ВНИИТФ) (RU)
Российская Федерация в лице Федерального государственного унитарного предприятия "РОССИЙСКИЙ ФЕДЕРАЛЬНЫЙ ЯДЕРНЫЙ ЦЕНТР-ВСЕРОССИЙСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ТЕХНИЧЕСКОЙ ФИЗИКИ ИМЕНИ АКАДЕМИКА Е.И.ЗАБАБАХИНА"(ФГИП РФЯЦ-ВНИИТФ)
Российска Федераци в лице МИНИСТЕРСТВА РОССИЙСКОЙ ФЕДЕРАЦИИ ПО АТОМНОЙ ЭНЕРГИИ (МАЭ РФ) (RU)
Российская Федерация в лице МИНИСТЕРСТВА РОССИЙСКОЙ ФЕДЕРАЦИИ ПО АТОМНОЙ ЭНЕРГИИ (МАЭ РФ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Российска Федераци в лице Федерального государственного унитарного предпри ти "РОССИЙСКИЙ ФЕДЕРАЛЬНЫЙ ЯДЕРНЫЙ ЦЕНТР-ВСЕРОССИЙСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ТЕХНИЧЕСКОЙ ФИЗИКИ ИМЕНИ АКАДЕМИКА Е.И.ЗАБАБАХИНА"(ФГИП РФЯЦ-ВНИИТФ) (RU), Российская Федерация в лице Федерального государственного унитарного предприятия "РОССИЙСКИЙ ФЕДЕРАЛЬНЫЙ ЯДЕРНЫЙ ЦЕНТР-ВСЕРОССИЙСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ТЕХНИЧЕСКОЙ ФИЗИКИ ИМЕНИ АКАДЕМИКА Е.И.ЗАБАБАХИНА"(ФГИП РФЯЦ-ВНИИТФ), Российска Федераци в лице МИНИСТЕРСТВА РОССИЙСКОЙ ФЕДЕРАЦИИ ПО АТОМНОЙ ЭНЕРГИИ (МАЭ РФ) (RU), Российская Федерация в лице МИНИСТЕРСТВА РОССИЙСКОЙ ФЕДЕРАЦИИ ПО АТОМНОЙ ЭНЕРГИИ (МАЭ РФ) filed Critical Российска Федераци в лице Федерального государственного унитарного предпри ти "РОССИЙСКИЙ ФЕДЕРАЛЬНЫЙ ЯДЕРНЫЙ ЦЕНТР-ВСЕРОССИЙСКИЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ТЕХНИЧЕСКОЙ ФИЗИКИ ИМЕНИ АКАДЕМИКА Е.И.ЗАБАБАХИНА"(ФГИП РФЯЦ-ВНИИТФ) (RU)
Priority to RU2003117296/09A priority Critical patent/RU2264031C2/en
Publication of RU2003117296A publication Critical patent/RU2003117296A/en
Application granted granted Critical
Publication of RU2264031C2 publication Critical patent/RU2264031C2/en

Links

Landscapes

  • Logic Circuits (AREA)

Claims (1)

Пересчетное устройство с контролем, содержащее два управляющих D-триггера со статическим управлением, два элемента Исключающее или, контрольный выход и n-разрядов, где n>2, каждый из которых содержит D-триггер, элемент ИЛИ-НЕ, элемент Исключающее или и логический элемент, выполненный в каждом разряде, начиная со второго, в виде элемента ИЛИ, в каждом разряде первый и второй входы элемента Исключающее или соединены соответственно с информационным входом и прямым выходом D-триггера данного разряда, в каждом разряде кроме первого, первый вход элемента ИЛИ-НЕ соединен с инверсным выходом D-триггера предыдущего разряда, прямой выход D-триггера которого соединен с первым входом логического элемента последующего разряда, второй вход логического элемента ИЛИ-НЕ того же разряда, в каждом разряде, кроме последнего, первый вход элемента Исключающее или соединен с выходом элемента Исключающее или последующего разряда, первый и второй входы элемента ИЛИ-НЕ первого разряда соединены соответственно с инверсным выходом и тактовым входом первого управляющего D-триггера, прямой выход которого соединен с первым входом логического элемента первого разряда и первым входом элемента Исключающее или, второй вход которого соединен с прямым выходом второго управляющего D-триггера, а выход - с первым входом второго элемента Исключающее или, второй вход которого подключен к шине счетных импульсов, тактовому входу второго управляющего D-триггера, второй вход логического элемента первого разряда соединен с тактовым входом первого управляющего D-триггера, информационный вход которого соединен с выходом элемента Исключающее или первого разряда и информационным входом второго управляющего D-триггера, вход сброса которого подключен к входу сброса D-триггера каждого разряда, тактовый вход которого соединен с выходом элемента ИЛИ-НЕ данного разряда, отличающееся тем, что в него введены D-триггер дополнительного контроля, элемент И, содержащий n- входов, первый вход которого соединен с информационным входом D-триггера первого разряда, второй вход с информационным входом D-триггера второго разряда, n-й вход с информационным входом D-триггера n-разряда, выход элемента И соединен с тактовым входом D-триггера дополнительного контроля, информационный вход которого подключен к шине питания, а установочные R и S- входы соединены с шиной обнуления и со вторым входом элемента ИЛИ, первый вход которого соединен с инверсным выходом D-триггера дополнительного контроля, выход элемента ИЛИ подключен к R-входу D-триггера каждого разряда, к R- входу первого управляющего D-триггера, к установочным R и S-входам второго управляющего D-триггера и D-триггера контроля, ко второму входу элемента ИЛИ-НЕ, первый вход которого соединен с шиной счетных импульсов.A counting device with control, containing two control D-flip-flops with static control, two Exclusive or control elements, control output and n-bits, where n> 2, each of which contains a D-trigger, OR-NOT element, Exclusive or logical element an element made in each category, starting from the second, in the form of an OR element, in each category the first and second inputs of the Exclusive element or are connected respectively to the information input and direct output of the D-trigger of this category, in each category except the first, the first input is ele The OR-NOT connection is connected to the inverse output of the D-trigger of the previous category, the direct output of the D-trigger of which is connected to the first input of the logical element of the subsequent category, the second input of the OR-NOT logic element of the same category, in each category, except the last, the first input of the element Exclusive or connected to the output of the Exclusive or subsequent discharge element, the first and second inputs of the OR-NOT element of the first discharge are connected respectively to the inverse output and the clock input of the first control D-trigger, the direct output of which connected to the first input of the logic element of the first category and the first input of the exclusive or element, the second input of which is connected to the direct output of the second control D-trigger, and the output to the first input of the second exclusive element, or whose second input is connected to the bus of the counting pulses, the clock input the second control D-flip-flop, the second input of the logic element of the first category is connected to the clock input of the first control D-flip-flop, the information input of which is connected to the output of the element Exclusive or the first p the discharge and the information input of the second control D-flip-flop, the reset input of which is connected to the reset input of the D-flip-flop of each category, the clock input of which is connected to the output of the OR-NOT element of this category, characterized in that a D-trigger of additional control is introduced into it, element And, containing n-inputs, the first input of which is connected to the information input of the D-trigger of the first category, the second input with the information input of the D-trigger of the second category, the n-th input with the information input of the D-trigger of the n-category, the output of the element And is connected to that a direct input of the D-flip-flop of the additional control, the information input of which is connected to the power bus, and the installation R and S-inputs are connected to the zeroing bus and to the second input of the OR element, the first input of which is connected to the inverse output of the D-flip-flop of the additional control, the output of the OR element connected to the R-input of the D-flip-flop of each category, to the R-input of the first control D-flip-flop, to the installation R and S-inputs of the second control D-flip-flop and the D-trigger of control, to the second input of the OR-NOT element, the first input of which connected to the bus counting s pulses.
RU2003117296/09A 2003-06-09 2003-06-09 Scaler incorporating control functions RU2264031C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2003117296/09A RU2264031C2 (en) 2003-06-09 2003-06-09 Scaler incorporating control functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2003117296/09A RU2264031C2 (en) 2003-06-09 2003-06-09 Scaler incorporating control functions

Publications (2)

Publication Number Publication Date
RU2003117296A true RU2003117296A (en) 2005-01-20
RU2264031C2 RU2264031C2 (en) 2005-11-10

Family

ID=34977483

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003117296/09A RU2264031C2 (en) 2003-06-09 2003-06-09 Scaler incorporating control functions

Country Status (1)

Country Link
RU (1) RU2264031C2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2430464C2 (en) * 2008-12-15 2011-09-27 Государственное образовательное учреждение высшего профессионального образования "Северо-Кавказский государственный технический университет" Scaler with frequency-phase comparator circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0286744A1 (en) * 1987-04-14 1988-10-19 Hewlett-Packard Limited Detection of digital signal error rates
SU1499711A1 (en) * 1987-12-08 1994-12-15 И.И. Дикарев Pulse counter in gray code
SU1697583A1 (en) * 1989-09-05 1995-06-09 И.И. Дикарев Controlling counter of pulses represented in graycode
RU2129332C1 (en) * 1997-03-19 1999-04-20 Российский федеральный ядерный центр - Всероссийский научно- исследовательский институт экспериментальной физики Gray-code pulse counter with control
JP3714875B2 (en) * 2001-01-30 2005-11-09 シャープ株式会社 Gray code counter

Also Published As

Publication number Publication date
RU2264031C2 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
RU2003113952A (en) LOGIC MODULE
RU2003117296A (en) CONTROL UNIT WITH CONTROL
RU97116904A (en) PROGRAMMABLE LOGIC DEVICE
RU2005114133A (en) MAJOR MODULE
RU95114731A (en) RING METER
RU2005128884A (en) TIME CODE CONVERTER
RU2003110556A (en) CODE CONVERTER
RU2002127158A (en) HARMONIC PARAMETER METER
RU2003117239A (en) CODE CONVERTER
RU2003101479A (en) ELECTRONIC LOCK CONTROL DEVICE
RU97104576A (en) PULSE COUNTER IN THE GRAY CODE WITH CONTROL
RU2005111165A (en) SINGLE SIGNAL COUNTER
RU2004118233A (en) CODE CONVERTER
RU2006126872A (en) Duration Pulse Selector
RU2000104193A (en) PULSE SERIES GENERATOR
RU2005106972A (en) PHASOMANIPULATED CODE CONVERTER TO BINARY CODE
RU2000115400A (en) PRIORITY DEVICE
RU95114730A (en) TIMER WITH CONTROL
RU2003115069A (en) DEVICE FOR TIME SYNCHRONIZATION OF PULSES
RU2001116214A (en) Discrete Information Receiver
RU2006129256A (en) DEVICE FOR PERIOD (FREQUENCY) MONITORING THRESHOLD PULSES BY THRESHOLD VALUE
RU2007142220A (en) COMBINED G-TRIGGER WITH A SINGLE SPACER
RU2004106096A (en) CODE CONVERTER
RU2000104060A (en) DEVICE FOR MODELING A COMMUNICATION SYSTEM
RU2002122728A (en) CODE CONVERTER

Legal Events

Date Code Title Description
TK4A Correction to the publication in the bulletin (patent)

Free format text: AMENDMENT TO CHAPTER -FG4A- IN JOURNAL: 31-2005 FOR TAG: (73)

PD4A Correction of name of patent owner