RU2059327C1 - Planar thyristor - Google Patents
Planar thyristor Download PDFInfo
- Publication number
- RU2059327C1 RU2059327C1 RU93017690A RU93017690A RU2059327C1 RU 2059327 C1 RU2059327 C1 RU 2059327C1 RU 93017690 A RU93017690 A RU 93017690A RU 93017690 A RU93017690 A RU 93017690A RU 2059327 C1 RU2059327 C1 RU 2059327C1
- Authority
- RU
- Russia
- Prior art keywords
- region
- type conductivity
- type
- annular
- metal
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910000939 field's metal Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Thyristors (AREA)
Abstract
Description
Изобpетение относится к области констpукций тиpистоpов. Широко известны тиристоры, изготавливаемые методами меза-технологии на исходных пластинах монокристаллического кремния <1>. Из-за ограниченной глубины диффузии и ширины n-базы для получения качественных электрических характеристик тиристоров с рабочими напряжениями 200-1000В приходится применять кремниевые пластины с толщиной не более 200 мкм. Недостаточная механическая прочность тонких пластин ограничивает их диаметр и приводит к увеличению затрат при производстве тиристоров. Из-за разделения пластины на кристаллы при использовании меза-технологии основные р-n-переходы тиристора выходят на боковую поверхность, что создает проблемы при защите кремнийорганическими каучуками, смолами, полиимидами, стеклом, связанные с трудоемкостью и качеством. В большинстве случаев применения меза-технологии разбраковка кристаллов тиристоров на пластине с применением автоматизированного оборудования невозможна из-за связи между структурами по исходному материалу. Это приводит или к необходимости контроля параметров кристаллов после разделения пластины, или к неизбежным потерям при сборке в корпуса. The invention relates to the field of thyristor designs. Thyristors made by the mesa-technology methods on the initial single-crystal silicon wafers <1> are widely known. Due to the limited diffusion depth and width of the n base, silicon wafers with a thickness of not more than 200 μm have to be used to obtain high-quality electrical characteristics of thyristors with operating voltages of 200-1000V. The insufficient mechanical strength of thin plates limits their diameter and leads to increased costs in the production of thyristors. Due to the separation of the wafer into crystals, using the mesa technology, the main pn junctions of the thyristor go to the side surface, which creates problems when protecting with silicone rubbers, resins, polyimides, and glass due to the complexity and quality. In most cases of using the mesa technology, the separation of thyristor crystals on the wafer using automated equipment is not possible due to the connection between the structures of the source material. This leads either to the need to control the parameters of the crystals after separation of the plate, or to inevitable losses during assembly in the housing.
Известны планарные тиристоры <1>, <2>, которые могут изготавливаться на основе кремниевых эпитаксиальных структур n-p+ с достаточно толстой исходной подложкой р+-типа проводимости. В этом случае тиристоры могут изготавливаться на пластинах диаметром 76 мм, 100 мм и более, может использоваться пассивация двуокисью кремния, поликристаллическим кремнием и др. прогрессивными методами, а проверка полученных тиристорных структур может осуществляться до резки пластины на кристаллы с применением автоматического зондового оборудования. В известных планарных тиристорах недостатком является ухудшение пробивного напряжения высоковольтного коллекторного p-n-перехода из-за кривизны планарного p-n-перехода и зарядовых явлений в двуокиси кремния. Для устранения этих недостатков применяются диффузионные охранные кольца с глубиной, превышающей глубину базовой области р-типа проводимости, полевые металлические обкладки (расширенная металлизация над областью базы р-типа проводимости), делительные кольцевые области р-типа проводимости, расположенные вокруг базовой области р-типа проводимости и увеличивающие протяженность истощенной области в высокоомной базе n-типа проводимости при приложенном к аноду закрытого тиристора напряжении.Known planar thyristors <1>, <2>, which can be made on the basis of silicon epitaxial structures n - p + with a fairly thick initial substrate p + -type conductivity. In this case, thyristors can be manufactured on plates with a diameter of 76 mm, 100 mm or more, passivation with silicon dioxide, polycrystalline silicon and other progressive methods can be used, and verification of the obtained thyristor structures can be carried out before cutting the plate into crystals using automatic probe equipment. In known planar thyristors, the disadvantage is the deterioration of the breakdown voltage of the high voltage collector pn junction due to the curvature of the planar pn junction and charge phenomena in silicon dioxide. To eliminate these drawbacks, diffusion guard rings with a depth exceeding the depth of the base region of the p-type conductivity, field metal plates (expanded metallization over the base region of the p-type conductivity), dividing ring areas of the p-type conductivity located around the base region of the p-type are used conductivity and increasing the length of the depleted region in the high-resistance base of n-type conductivity when voltage is applied to the anode of the closed thyristor.
Указанные конструктивные средства позволяют до определенной степени увеличить максимальное значение рабочего напряжения тиристора. These structural means allow to a certain extent to increase the maximum value of the operating voltage of the thyristor.
Наиболее близкой к предлагаемому является конструкция планарного тиристора, содержащая подложку р+-типа проводимости, область n-типа проводимости, расположенную на поверхности подложки, область р-типа проводимости, выполненную в области n-типа проводимости, не менее одной кольцевой области р-типа проводимости, концентрически расположенной вокруг области р-типа проводимости, кольцевую ограничительную область n+-типа проводимости, охватывающую кольцевую область р-типа проводимости, область n+-типа проводимости, расположенную в области р-типа проводимости, слой диэлектрика, расположенный на области n-типа проводимости, в котором над областью р-типа проводимости, областью n+-типа проводимости и кольцевой ограничительной областью n+-типа проводимости выполнены контактные окна, в которых расположены три металлических области, первая из которых расположена в окне над областью n+-типа проводимости и выполняет функцию катода, вторая расположена в окне над областью р-типа проводимости и выполняет функцию управляющего электрода, третья расположена в окне над кольцевой ограничительной областью n+-типа проводимости, металлическую область, расположенную на подложке и выполняющую функции анода <2>.Closest to the proposed one is a planar thyristor design containing a p + type conductivity substrate, an n-type conductivity region located on the substrate surface, a p-type conductivity region made in the n-type conductivity region, at least one p-type annular region conductivity concentrically located around the region of p-type conductivity, the annular restrictive region of the n + -type of conductivity, covering the annular region of p-type conductivity, the region of the n + -type of conductivity, located in the region p-type conductivity, a dielectric layer located on the n-type conductivity region in which contact windows are made in which three metal regions are located above the p-type conductivity region, the n + -type conductivity region and the annular restrictive region of the n + -type conductivity , the first of which is disposed in a window over the region of n + type conductivity and serves as a cathode, located in a second window over the region of p-type conductivity and functions as a gate electrode, and the third is located in the window above the annular LIMIT considerably region n + -type conductivity, a metal region disposed on the substrate and functions as an anode <2>.
Между кольцевыми областями р-типа проводимости при наличии инверсионного канала возможно существование необедненной области полупроводника даже при потенциале выше напряжения смыкания областей пространственного заряда. В результате кольцевые области не берут на себя полностью избыточного напряжения сверх напряжения смыкания. Это явление ответственно за снижение пробивного напряжения тиристора в закрытом состоянии и за нестабильность тока утечки. Between the annular regions of p-type conductivity in the presence of an inversion channel, the existence of a non-depleted region of the semiconductor is possible even at a potential higher than the contact voltage of the regions of space charge. As a result, the annular regions do not assume a completely excess voltage in excess of the closing voltage. This phenomenon is responsible for reducing the breakdown voltage of the thyristor in the closed state and for instability of the leakage current.
Цель изобретения повышение анодного напряжения планарного тиристора благодаря тому, что дополнительно в слое диэлектрика над каждой кольцевой областью р-типа проводимости, в этих окнах и на слое диэлектрика по периферии каждой кольцевой области р-типа проводимости с частичным перекрытием области n-типа проводимости, а также на слое диэлектрика по периферии области р-типа проводимости с перекрытием одного из контактных окон к этой области выполнены кольцевые металлические области. The purpose of the invention is to increase the anode voltage of a planar thyristor due to the fact that, in addition, in the dielectric layer above each annular region of p-type conductivity, in these windows and on the dielectric layer around the periphery of each annular region of p-type conductivity with a partial overlap of the n-type conductivity region, and also on the dielectric layer along the periphery of the p-type conduction region with the overlapping of one of the contact windows to this region, annular metal regions are made.
Это объясняется тем, что дополнительные металлические кольцевые области, расширенные за пределы кольцевых областей р-типа проводимости и области р-типа проводимости, создают электрическое поле, компенсирующее положительный заряд диэлектрического слоя (двуокись кремния) и облегчают обеднение, прилегающих к кольцевым областям р-типа проводимости участков высокоомной области n-типа проводимости. This is explained by the fact that additional metal annular regions expanded beyond the annular regions of p-type conductivity and p-type conductivity create an electric field that compensates for the positive charge of the dielectric layer (silicon dioxide) and facilitate depletion adjacent to the annular regions of p-type conductivity of sections of the high-resistance region of n-type conductivity.
Вариант изобретения отличается также тем, что область n+-типа проводимости и расположенные над ней контактное окно и первая металлическая область выполнены в виде разорванных колец, а дополнительно введенная металлическая кольцевая область в области разрыва колец соединена с второй металлической областью.An embodiment of the invention is also characterized in that the region of the n + type of conductivity and the contact window and the first metal region located above it are made in the form of broken rings, and an additionally introduced metal ring region in the region of the ring break is connected to the second metal region.
Это позволяет в случае центрального расположения управляющего электрода не тратить активную площадь тиристорной структуры под дополнительное контактное окно, а также не создавать ненужного распределенного сопротивления между дополнительной металлической кольцевой областью и управляющим электродом тиристора (в одном варианте) и избежать (в другом варианте) электрического соединения между дополнительной металлической кольцевой областью и металлической областью, выполняющей функцию катода, которое бы увеличило вероятность замыканий между областью р-типа проводимости и областью n+-типа проводимости через дефекты слоя диэлектрика.This allows, in the case of a central location of the control electrode, not to spend the active area of the thyristor structure under the additional contact window, as well as not to create unnecessary distributed resistance between the additional metal annular region and the thyristor control electrode (in one embodiment) and to avoid (in another embodiment) the electrical connection between an additional metal annular region and a metal region that acts as a cathode, which would increase the likelihood of closure between the region of p-type conductivity and the region of the n + -type of conductivity through defects in the dielectric layer.
На фиг. 1 показана схема структуры планарного тиристора; на фиг. 2 схема расположения металлизации по варианту, при котором область n+-типа проводимости и расположенные над ней контактное окно и первая металлическая область выполнены в виде разорванных колец.In FIG. 1 shows a structure diagram of a planar thyristor; in FIG. 2, a metallization arrangement according to an embodiment in which the region of the n + -type of conductivity and the contact window located above it and the first metal region are made in the form of broken rings.
Приняты следующие условные обозначения:
1 подложка p+-типа проводимости;
2 область n-типа проводимости;
3 область р-типа проводимости;
4 кольцевая область р-типа проводимости;
5 кольцевая ограничительная область n+-типа проводимости;
6 область n+-типа проводимости;
7 слой диэлектрика;
8,9,10 контактные окна к областям 3, 5, 6;
11 первая металлическая область (катод тиристора);
12 вторая металлическая область (управляющий электрод тиристора);
13 третья металлическая область (охватывающее кольцо);
14 металлическая область (анод тиристора);
15 контактное окно к кольцевой ограничительной области 4;
16 кольцевая металлическая область над областью 4 с частичным перекрытием области 2;
17 часть кольцевой металлической области над областью 3 с частичным перекрытием области 2.The following conventions are accepted:
1 substrate of p + type conductivity;
2 region of n-type conductivity;
3 region of p-type conductivity;
4 annular region of p-type conductivity;
5 annular confining region of n + -type conductivity;
6 region of the n + type of conductivity;
7 dielectric layer;
8,9,10 contact windows to
11 first metal region (thyristor cathode);
12 second metal region (thyristor control electrode);
13 third metal region (enclosing ring);
14 metal region (thyristor anode);
15 contact window to the annular
16 an annular metal region above
17 is a part of an annular metal region above
Действие тиристора отличается от действия известного планарного тиристора только упомянутым выше механизмом повышения пробивного напряжения между областями 3 и 4, а также областями 2 и 4. The action of the thyristor differs from the action of the known planar thyristor only in the above-mentioned mechanism for increasing the breakdown voltage between
На основе изобретения могут быть созданы планарные тиристоры на рабочие напряжения 400-600 В и более при использовании; кремниевой подложки с р+-типом проводимости диаметром 60-150 мм толщиной 400-600 мкм с удельным сопротивлением 0,003-0,03 Ом х см; эпитаксиального слоя с n-типом проводимости толщиной 60-90 мкм и удельным сопротивлением 10-30 Омхсм.Based on the invention, planar thyristors can be created for operating voltages of 400-600 V or more when used; a silicon substrate with a p + type of conductivity with a diameter of 60-150 mm, a thickness of 400-600 microns with a specific resistance of 0.003-0.03 Ohm x cm; epitaxial layer with n-type conductivity 60-90 microns thick and specific resistance 10-30 Ohmcm.
Расстояние между металлическими областями 16-17 рекомендуется выбирать порядка 5-15 мкм (нижняя граница этого расстояния обусловлена допусками при изготовлении, верхняя граница эффективностью действия полевой обкладки). The distance between the metal regions 16-17 is recommended to be selected on the order of 5-15 μm (the lower boundary of this distance is determined by manufacturing tolerances, the upper boundary by the efficiency of the field lining).
При этом достигается сочетание таких характеристик, как достаточно тонкая n-базовая область тиристора, достаточная толщина, диаметр и прочность кремниевой пластины, что обеспечивает качественные электрические параметры при уменьшении трудоемкости изготовления тиристоров. This achieves a combination of such characteristics as a sufficiently thin n-base region of the thyristor, sufficient thickness, diameter and strength of the silicon wafer, which provides high-quality electrical parameters while reducing the complexity of manufacturing thyristors.
Конструкция предложенного планарного тиристора может быть использована для изготовления тиристоров малой, средней и большой мощности. The design of the proposed planar thyristor can be used for the manufacture of thyristors of small, medium and high power.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU93017690A RU2059327C1 (en) | 1993-04-05 | 1993-04-05 | Planar thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU93017690A RU2059327C1 (en) | 1993-04-05 | 1993-04-05 | Planar thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2059327C1 true RU2059327C1 (en) | 1996-04-27 |
| RU93017690A RU93017690A (en) | 1997-03-27 |
Family
ID=20139794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU93017690A RU2059327C1 (en) | 1993-04-05 | 1993-04-05 | Planar thyristor |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2059327C1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2395869C1 (en) * | 2009-05-04 | 2010-07-27 | Учреждение Российской академии наук Физико-технический институт им А.Ф. Иоффе РАН | High-voltage semiconductor instrument |
-
1993
- 1993-04-05 RU RU93017690A patent/RU2059327C1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. П.Тейлор. Расчет и проектирование тиристоров. Пер. с англ. под ред. Ю.А.Евсеева. М.: Энергоиздат, 1990, 136-140. 2. А.Блихер. Физика тиристоров. Пер. с анг. под ред. И.В.Грехова. Л.: Энергоиздат, 1981, 185-200. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2395869C1 (en) * | 2009-05-04 | 2010-07-27 | Учреждение Российской академии наук Физико-технический институт им А.Ф. Иоффе РАН | High-voltage semiconductor instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631564A (en) | Gate shield structure for power MOS device | |
| US5629535A (en) | Bidirectional thyristor with MOS turn-on and turn-off capability | |
| US7304356B2 (en) | IGBT or like semiconductor device of high voltage-withstanding capability | |
| JP2766239B2 (en) | High voltage semiconductor device | |
| US5661314A (en) | Power transistor device having ultra deep increased concentration | |
| JP3141769B2 (en) | Insulated gate thyristor and manufacturing method thereof | |
| US4060821A (en) | Field controlled thyristor with buried grid | |
| KR20160133625A (en) | Power semiconductor device | |
| JPH09307110A (en) | Semiconductor device and method for preparing silicon wafer | |
| GB2137811A (en) | High power mosfet with direct connection from connection pads to underlying silicon | |
| US4786958A (en) | Lateral dual gate thyristor and method of fabricating same | |
| KR100294544B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06196705A (en) | Reverse conduction type insulated gate bipolar transistor and manufacturing method thereof | |
| JPH07115189A (en) | Insulated gate bipolar transistor | |
| JPS6325509B2 (en) | ||
| JP3214343B2 (en) | Insulated gate thyristor | |
| US4132996A (en) | Electric field-controlled semiconductor device | |
| JP2950025B2 (en) | Insulated gate bipolar transistor | |
| JPH0691244B2 (en) | Gate turn-off thyristor manufacturing method | |
| JP3211490B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004247593A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0851197A (en) | MOS control thyristor having current saturation characteristics | |
| JP3180875B2 (en) | Insulated gate thyristor | |
| JPH09116152A (en) | Power semiconductor element | |
| US5504351A (en) | Insulated gate semiconductor device |