[go: up one dir, main page]

KR970072057A - 반도체 제조 공정시 입자 성장을 제어하는 방법 - Google Patents

반도체 제조 공정시 입자 성장을 제어하는 방법 Download PDF

Info

Publication number
KR970072057A
KR970072057A KR1019970012185A KR19970012185A KR970072057A KR 970072057 A KR970072057 A KR 970072057A KR 1019970012185 A KR1019970012185 A KR 1019970012185A KR 19970012185 A KR19970012185 A KR 19970012185A KR 970072057 A KR970072057 A KR 970072057A
Authority
KR
South Korea
Prior art keywords
layer
thickness
cvd
aluminum
deposition material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019970012185A
Other languages
English (en)
Inventor
아지트 피. 파란지페
Original Assignee
윌리엄 비. 켐플러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 비. 켐플러
Publication of KR970072057A publication Critical patent/KR970072057A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H01L21/205
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/12Deposition of aluminium only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C23C16/20Deposition of aluminium only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 실시예는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법인데, 상기 방법이 제1두께보다 얇은 제2두께로 입자 구조를 갖는 증착 재료의 제1층을 형성하는 단계, 증착 재료의 제1층의 입자 구조와 다른 입자 구조를 갖는 얇은 개재층을 제1층 위에 형성하는 단계, 제1두께보다 얇은 제3두께로 증착 재료의 제2층을 얇은 개재층 위에 형성하는 단계를 포함하는데, 제1두께가 제2 및 제3두께의 합과 같다. 양호하게, 개재층은 간극층(interstitial)이다. 양호하게, 제1층, 제1층 위에 개재층, 개재층 위에 제2층을 형성하는 단계가 적어도 한번은 반복된다. 양호하게, 제1 및 제2층들은 CVD 금속, CVD 유전막 및 CVD 반도체막으로 구성된 그룹에서 선택된 재료로 구성되는데, 특히, 제1 및 제2층들은 CVD 알루미늄 및 CVD 폴리실리콘으로 구성된 그룹에서 선택된 재료로 구성된다.

Description

반도체 제조 공정시 입자 성장을 제어하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 CVD A1막의 반사율을 설명하는 그래프(여기서 x-축은 스텍의 맨 윗층의 두께를 나타낸다, y-축은 CVD A1 막의 반사율을 나타낸다).

Claims (9)

  1. 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법에 있어서, 상기 방법이 상기 제1두께보다 얇은 제2두께로 입자 구조를 갖는 상기 증착 재료의 제1층을 형성하는 단계; 상기 증착 재료의 제1층의 상기 입자 구조와 다른 입자 구조를 갖는 얇은 개재층을 상기 제1층 위에 형성하는 단계; 상기 제1두께 보다 얇은 제3두께로 상기 증착 재료의 제2층을 상기 얇은 개재층 위에 형성하는 단계를 포함하고; 상기 제1두께가 제2 및 제3두께의 합과 같은 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  2. 제1항에 있어서, 상기 개재층이 간극층(interstital layer)인 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  3. 제1항에 있어서, 상기 제1층, 상기 제1층 위에 상기 얇은 개재층 및 상기 얇은 개재층 위에 상기 제2층을 형성하는 단계가 적어도 한번은 반복되는 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  4. 제1항에 있어서, 상기 제1 및 상기 제2층들이 CVD 금속, CVD 유전막 및 CVD 반도체막으로 구성된 그룹에서 선택된 재료로 구성되는 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  5. 제1항에 있어서, 상기 제1 및 상기 제2층들이 CVD 알루미늄 및 CVD 폴리실리콘으로 구성된 그룹에서 선택된 재료로 구성되는 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  6. 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법에 있어서, 상기 방법이 상기 제1두께보다 얇은 제2두께로 입자 구조를 갖는 제1알루미늄층을 형성하는 단계; 상기 제1알루니늄층의 상기 입자 구조와 다른 입자 구조를 갖는 얇은 개재층을 상기 제1알루미늄층 위에 형성하는 단계; 및 상기 제1두께보다 얇은 제3두께로 상기 제2알루미늄층을 상기 얇은 개재층 위에 형성하는 단계를 포함하는 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  7. 제6항에 있어서, 상기 제1 및 제2알루미늄층들이 각각 1000에서 2000Å 두께이고 상기 개재층이 대략 50에서 500Å의 두께인 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  8. 제6항에 있어서, 상기 제1 및 제2알루미늄층이 CVD 알루미늄으로 구성되는 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
  9. 제8항에 있어서, 상기 개재층이 비결정화 알루미늄, CVD 알루미늄, 플라즈마 지원 CVD 알루미늄, TiN으로 구성된 그룹에서 선택된 재료 및 CVD 알루미늄과 다른 격자 구조로 된 다른 재료로 구성되는 것을 특징으로 하는 기판 위에 형성되고 제1두께를 갖는 증착 재료의 입자 크기를 제어하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970012185A 1996-04-04 1997-04-02 반도체 제조 공정시 입자 성장을 제어하는 방법 Withdrawn KR970072057A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1487596P 1996-04-04 1996-04-04
US60/014,875 1996-04-04

Publications (1)

Publication Number Publication Date
KR970072057A true KR970072057A (ko) 1997-11-07

Family

ID=21768286

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012185A Withdrawn KR970072057A (ko) 1996-04-04 1997-04-02 반도체 제조 공정시 입자 성장을 제어하는 방법

Country Status (5)

Country Link
EP (1) EP0799906B1 (ko)
JP (1) JPH1032175A (ko)
KR (1) KR970072057A (ko)
DE (1) DE69713658T2 (ko)
TW (1) TW350092B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1023376C2 (nl) * 2003-05-09 2004-11-15 Lionix B V Dunne laag en werkwijze voor het vervaardigen van een dunne laag.
CN113990769A (zh) * 2021-10-29 2022-01-28 上海华虹宏力半导体制造有限公司 晶粒尺寸的测量方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799739B2 (ja) * 1985-02-20 1995-10-25 三菱電機株式会社 金属薄膜の形成方法
US4751101A (en) * 1987-04-30 1988-06-14 International Business Machines Corporation Low stress tungsten films by silicon reduction of WF6
US4985371A (en) * 1988-12-09 1991-01-15 At&T Bell Laboratories Process for making integrated-circuit device metallization
CA2089288A1 (en) * 1992-03-20 1993-09-21 David E. Slutz Multilayer cvd diamond films
SG42438A1 (en) * 1995-09-27 1997-08-15 Motorola Inc Process for fabricating a CVD aluminium layer in a semiconductor device

Also Published As

Publication number Publication date
TW350092B (en) 1999-01-11
JPH1032175A (ja) 1998-02-03
EP0799906A1 (en) 1997-10-08
DE69713658D1 (de) 2002-08-08
EP0799906B1 (en) 2002-07-03
DE69713658T2 (de) 2003-02-13

Similar Documents

Publication Publication Date Title
EP0766319A3 (en) Capacitor having ferroelectric film for nonvolatile memory cell, and method of manufacturing the same
US20030224116A1 (en) Non-conformal overcoat for nonometer-sized surface structure
AU5346799A (en) Ruthenium silicide diffusion barrier layers and methods of forming same
JPH08335681A (ja) 高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法
KR970067597A (ko) TiN 인터페이스의 플라즈마 처리에 의한 A1-Cu/TiN의 판 저항의 안정화 방법
JP2002524850A (ja) 超小型電子構造体、その製造方法およびメモリセルにおけるその使用
KR970072057A (ko) 반도체 제조 공정시 입자 성장을 제어하는 방법
KR970018001A (ko) 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정
US20070248808A1 (en) Passivation film for electronic device and method of manufacturing the same
KR950009926A (ko) 반도체 소자의 금속배선 형성방법
KR970063569A (ko) 반도체 장치의 제조 방법
NL1007868C2 (nl) Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling.
JP3381969B2 (ja) 強誘電体薄膜作製方法
KR980005682A (ko) 반도체 소자의 보호막 제조방법
US6054771A (en) Interconnection system in a semiconductor device
KR100680877B1 (ko) 산란 효과를 갖는 저장용 캐패시터 및 그의 제조 방법
JPS62274624A (ja) 半導体装置の製造方法
WO2000049645A1 (fr) Electrode pour dispositif a semi-conducteur et son procede de fabrication
WO2025202266A3 (de) Halbzeug mit schichtstruktur
CN1476093A (zh) 双功函数互补金氧半导体晶体管及其制法
JPH09246082A (ja) 容量素子およびその製造方法
KR980005421A (ko) 반도체 소자의 금속 배선 형성방법
KR980005512A (ko) 반도체 소자의 금속배선 형성방법
KR19990057820A (ko) 캐패시터의 강유전체 박막 형성방법
CN1189692A (zh) 半导体器件中的互连系统

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970402

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid