KR950011490B1 - 무선 통신 수신기 및 그 수신기 재프로그래밍 방법 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

무선 통신 수신기 및 그 수신기 재프로그래밍 방법

[도면의 간단한 설명]

본 발명의 새로운 특징은 청구 범위에 상세히 기술되어 있다. 그러나, 본 발명의 다른 목적 및 특징과 함께 본 발명은 첨부된 도면과 관련하여 다음 설명을 참조로 더욱 쉽게 이해할 수가 있을 것이다.

제1도는 무선 주파수 통신 링크를 통해 수신된 신호에 의해 재프로그램될 수 있는 본 발명을 실시하는 수신기의 기능적인 블록 다이어그램이다.

제2a도 내지 제2c도는 페이징 기술에서 널리 사용되는 POCSAG신호 코딩포맷 과 코드 워드 구조의 다이어그램이다.

제3a 및 제3b도는 POCSAG 어드레스 코드 워드 포맷이 주어진 수신기를 선택적으로 어떻게 어드레스하고, 선택된 수신기에서 변화를 어떻게 실행하는지를 나타내는 다이어그램이다.

제3c도는 어드레스 코드 메모리내의 정보를 변경하기 위하여 본 발명을 실시하는 수신기 장치에서 기능 비트와 그 이용으로서 지정된 POCSAG 어드레스 코드 워드의 일부를 작성한 테이블이다.

제3d 및 제3e도는 각각의 장치에서 어드레스 코드 메모리 재프로그램하기 위한 POCSAG 코드워드 및 데이타 전송 순차의 다이어그램이다.

제3f도는 제3e도의 POCSAG 예약 코드워드(#1)의 기능 비트 일부와, 본 발명을 실시하는 수신기의 이용도의 테이블이다.

제4도는 제3f도의 기능 비트 테이블과 코드 메모리 내의 어드레스 가능한 메모리 영역 사이의 상관관계를 나타내는 재프로그램 가능한 어드레스 메모리의 갭(map)이다.

제5a도 및 제5b도는 전체 어드레스된 분포의 코딩 시스템을 변경시키기 위해 수신기의 분포에 대해 데이타 워드에 의해 따르는 전송 예약 POCSAG 코드 워드(#2)를 나타내는 다이어그램이다.

제5c도는 재프로그램 가능한 프로그램 메모리내에 정보를 변경하기 위해 제5b도에 도시된 예약 코드 워드(#2)의 기능 비트 패턴에 할당된 기능을 나타내는 테이블이다.

제5d도는 신호 시스템의 변화를 초기화하기 위해 제5a도의 배치(batch) POCSAG 예약 코드 워드(#1)에 대한 POCSAG 예약 코드 워드(#2) 구조 신호 전송을 나타내는 다이어그램이다.

제5e도는 신호 시스템의 변경을 수행하기 위하여 제5a도의 배치 예약 코드 워드(#2)에 대한 메세지 코드 워드 구조 신호 전송을 나타내는 다이어그램이다.

제6도는 제5c도의 테이블과 어드레스 가능한 메모리 영역 사이의 상관 관게를 나타내는 재프로그램 가능한 프로그램 메모리 맵이다.

제7a도 및 제7b도는 고레이 순차 코드(Golay Sequential Code)에 사용된 메세지 전송 포맷의 다이어그램이다. 제7c도는 고레이 순차 코드(GSC)신호의 여러 형태의 구조를 나타내는 다이어그램이다. 제7d도는 GSC 전송의 여러 신호 성분에 대해 관련된 비트 타이밍을 나타내는 다이어그램이다. 제8a도 및 제8b도는 본 발명을 실시하는 각각의 수신기에 대한 정보의 전송을 위해 사용된 GSC 코딩 포맷의 다이어그램이다.

제8c도는 각각의 수신기의 어드레스 코드 메모리에 포함된 어드레스 또는 특징에 관계하는 정보를 변경시키기 위해 사용되는 GSC 신호 코드를 리스트한 테이블이다.

제8d도 및 제8e도는 어드레스된 수신기 장치의 어드레스 코드 메모리내에 정보의 변경을 실행하기 위해 사용된 GSC 신호 순차의 다이어그램이다.

제8f도는 제4도에 도시된 어드레스 코드 메모리의 여러 영역에서 변경을 실행하기 위해 사용된 GSC 예약 워드(1 및 2)의 조합을 나타내는 테이블이다.

제9a도 및 제9b도는 지정된 그룹내에 모든 장치의 재프로그램 가능한 프로그램 메모리의 변경을 실행하기 위해 사용된 데이타 블록, 예약 워드(3 및 4), 예약 워드(5 및 6)의 GSC전송 순차의 다이어그램이다.

제9c도는 제6도에 도시된 재프로그램 가능한 프로그램 메모리의 여러 영역에서 변경을 실행하기 위해 사용된 GSC 예약 워드(5 및 6)의 조합을 나타내는 다이어그램이다.

제10a도 내지 제10e도는 기능 비트, 예약 워드 및 프로그램 변경 데이타의 검출을 기초로 한 흐름도의 적절한 부문에 대한 논리적인 브랜치를 포함하여 본 발명을 실시하는 수신기에 의해 POCSAG 어드레스 코드 워드 및 데이타 워드의 검출을 나타내는 프로그램 흐름도이다.

제11a도 내지 제11e도는 어드레스 워드, 예약 워드 및 프로그램 변경 워드의 가능한 조합을 기초로 한 흐름도의 적절한 부분에 대한 논리적인 브랜치를 포함하여 본 발명을 실시하는 수신기에 의해 GSC 어드레스 워드 및 데이타 블록의 검출을 나타내는 프로그램 흐름도이다.

[발명의 상세한 설명]

[발명의 배경]

본 발명은 일반적으로 휴대용 통신 시스템 분야에 관한 것으로, 특히 수신기의 디코딩 및 경보 특성(alerting characteristics)을 변경시키기 위하여 수신된 무선 신호에 의해 선택적으로 재프로그램할 수 있는 재프로그램 가능한 메모리를 포함하는 휴대용 무선 주파수 장치에 관한 것이다.

[종래의 기술]

개인 선국 호출 수신기 또는 무선 페이징 수신기를 포함하는 개인 통신 수신기의 설계 및 응용은 통신 산업의 분야를 가장 급속히 변화시키는 것중의 하나다. 과거 수년 동안, 신호 페이징 수신기에 사용된 우수한 코드 전송 계획은 멀티-디지트 2진 코드 워드를 기초로 포맷을 만들도록 순차적인 톤을 기초로 한 계획으로부터 변화되었고, 사용자에게 제공된 서비스는 단순히 경보(alert)만 또는, 그 경보에 음성신호를 더한 것으로부터 숫자 및 문자 데이타를 시각 판독으로 알려주는 다양한 다기능 경보 장치까지 발달되었다. 또한 페이징 장치의 동작을 보조하는 페이징 시스템은 작은 현장 및 한도시 시스템으로부터 여러 국가 또는 심지어 유럽에서 사용된 전국적인 페이징 시스템에 의해 입증된 것처럼 국가 전체를 커버할 수 있는 매우 큰 광역 시스템으로 전국적으로 발전했다. 또한, 2진수를 기초로한 신호 시스템에 사용된 코딩 시스템은 초당 512비트에서 초당 1200비트까지 표준 POCSAG코드의 비트율을 증가시키기 위한 최근에 제안된 계획에 의해 알 수 있는 것처럼 매우 급속히 발전했다. 이러한 계획은 POCSAG코드가 표준 코드로써 사용된 후에 수년간 제시되었다.

페이징 산업에서 기술적 변화의 급속한 페이스로 인하여, 매우 어려운 일을 페이징 시스템의 효과적인 동작으로 처리하였다. 매우 자주, 페이징 시스템 오퍼레이터는 지난해에 구입된 무선 페이저에 비해 이번 해에 구입한 장치의 모든 특징과, 보다 개선된 점이 있는 것을 알 수 있으며, 페이저의 두 세트는 두개가 상이하면서 때때로 양립할 수 없는 시그날링(singlalling) 시스템을 필요로 하게 된다. 그 결과, 많은 페이징 시스템에서는 여러 페이징 수신기와 시그날링 장치를 이용하고, 그러한 시스템은 POCSAG 톤-전용(tone-only) 2진 페이징 코드의 길이 순차에 따르고, 모토로라 고레이 순차코드(Montorol's Golay Sequential Code) 시그날링 포맷에 따라 전송된 숫자 표시 신호의 순차에 따르는 여섯개의 순차 페이징 코드의 길이 순차로 구성된 시간 멀티플렉스된 신호패턴을 전송한다.

코드 시그날링 포맷 수신기 모델 및 장치 특징의 합성은 시스템 용량에 따른 운영 문제, 사용자 대기 시간 및 시스템 유동성 뿐만 아니라 증가된 가격과, 대단히 많은 다른 페이징 수신기 모델을 수선 및 보유에 관한 문제를 야기한다. 또한 이것은 큰 재정적인 투자의 이유를 버려지거나 또는 폐기될 수 밖에 없는 구식 장치와 양립할 수 없기 때문에, 시스템에 대해 새로운 특징 및 질적 향상을 부가하는데 대단히 어려움이 있다.

소정의 재프로그램 능력은, 무선의 어떤 개인화된 특성이 필드 프로그램될 수 있는 전기적 소거가능한 PROM에서 인코드될 수 있는 이동 무선 전화기와 같은 통신 장치에 제공되었다. 무선 장치는, 통상적으로 지정된 예약 메모리 영역에서, 재프로그램을 가능하게 하는 내부 명령을 우선하는 일종의 필드 테스트 장치에 접속된다. 이러한 발전은 통신 시스템에서 더 넓은 장치의 용용을 가능하게 하는 반면에, 장치에 대한 소정의 변화가 가능하도록 직접 억세스가 요구된다. 이러한 종래 기술 발전에 있어서, 이상적인 통신 시스템은 방송가능한 다수의 수신기 장치의 모든 특성을 통해 송신국이 완전한 제어를 수행할 수 있도록 하는 하는데 실패했다. 통신 시스템의 큰 몫은 단-방향(one-way)(예컨대, 페이징 시스템)이기 때문에, 이것으로 인해 중앙 송신국 또는 터미널 시스템에서 동작하는 다수의 수신기의 전체 메시지 처리 용량을 제어할 것이다.

특히 복잡한 대도시 지역에서, 통신 시스템에서 동작하는 보다 증가한 수의 수신기의 제공에 따라, 그들 메세지 시스템에 대한 중앙 송신국이 전송하는 다수의 수신기 능력을 통해 더 많은 제어가 필요하게 된다. 따라서, 수신기의 선택적인 호출 어드레스 변화 및 다른 개인화된 형태가 제어될 수 있을뿐만 아니라 수신기의 동작하에 디코딩 시스템이 중앙 송신국으로부터 제어될 수 있다.

통신 시스템, 특히 페이징 시스템의 효율 및 메세지 처리 능력을 개선하기 위한 시도는 , 데이비스등에 의해 허여된 "전원 보존 유니버샬 페이징 장치"로 명명된 미합중국 특허 제4,518, 961호에 기술되어 있고, 중앙 송신국 또는 터미널로 부터 방송되는 다수의 가능한 디코딩 대안중 어느것도 디코딩할 수 있는 수신기를 기술하므로써 무선 수신기의 통신능력이 분산되는 문제점이 해결되었다. 이것이 통신 시스템의 기술에서 진보되었지만, 본 발명에 관련된 수신기의 동작 능력을 통해 중앙 송신국 제어의 형태를 제공하지는 않는다. 본 발명의 목적은 수신기가 오버-디-에어(over-the-air)명령에 의해 변경될 수 있는 한 시스템을 제공하므로써 페이징 분야에서 발생하는 급속한 변화에 따른 소정의 문제점을 해결하는 것이다. 특히, 본 발명의 목적은 수신기가 오더-디-에어 명령을 통해 전체적으로 재구성될 수 있고, 시그날링 시스템을 통해 전송된 데이타가 디코드될수 있으며, 특징 및 옵션을 제공할 수 있는 시스템을 제공하는 것이다. 또한 새로운 선택적 호출 수신기의 설계는, 신호 시스템과 대응적으로 그 시스템내의 모든 수신기의 동작 특성의 전체 변화를 제공하기에 충분할뿐만 아니라 선택 가능한 수신기의 소정의 보조 세트에서 특징 및 옵션을 변화시키는 수단을 제공하는 데에도 충분한 유연성이 있다. 본 발명에 대한 메세지 처리 능력을 최대화하기 위하여, 송신국 또는, 터미널은 각각의 수신기를 식별하고, 그후 수신기가 수신할 수 있는 코딩 시스템을 지정하는 능력을 갖고 있다. 이런 방식으로, 여러 수신기로 전송되는 메세지 형태를 인지함으로써 송신국 오퍼레이터는 그의 통신 시스템의 처리 동작을 최대화하기 위해 여러 사용자에 대한 가장 양호한 코딩 시스템 포맷 혼합(mix)을 선택할 수 있다.

본 발명의 분명한 잇점은 정상 메세지 전송의 분열과, 사용자 일부에 어떤 인식없이 터미널 오퍼레이터가 전체 시스템에 대한 터미널 처리 능력을 최대화하기 위해 사용자 수신기의 코딩 시스템을 변화시킬 수 있는 점이다. 동시에, 터미널 오퍼레이터는 상기 특정 사용자를 위해 통신 시스템의 보장 및 신뢰성을 유지할 수 있다. 또한, 사용자가 자신의 수신기의 특징 및 옵션과 같은 것을 변경하기를 원한다면 완전하게 보장되며, 매우 쉽게, 경제적으로 터미널 명령에 의해 성취될 수 있다.

게다가 본 발명은 터미널 오퍼레이터가 코딩 시스템에 관해 증가하는 기술적인 진보의 잇점과 특히 디지탈적으로 포맷된 통신 시스템에서 보다 나은 것을 얻을 수 있을 것이다. 제한된 용량의 필드에서 수천의 수신기를 갖는 것보다 새로운 기술적인 형태가 유효하게 되며, 터미널 오퍼레이터는 선택적으로 적절한 수신기를 어드레스할 수 있고, 설정된 통신 시스템의 통신 메세지 용량을 갱신 및 최대화하기 위해 변화가 필요할 때마다 행할 수 있다.

[발명의 요약]

본 발명의 목적은 수신기가 조작상의 특성을 변경시키기 위해 오프-디-에어(off-the-air) 재프로그램을 할 수 있는 통신 시스템을 제공하는 것이다.

본 발명의 다른 목적은 선택된 수신기가 완전히 다른 시그날링 시스템을 디코드하기 위해 재프로그램될 수 있는 선택적인 호출 통신 시스템을 제공하는 것이다. 본 발명의 다른 목적은 선택적으로 호출가능하고 또한, 재프로그램 가능한 호출 수신기를 제공하는 것이다.

통신 수신기는 무선 주파수 전파에 의해 전송된 신호를 디코드할 수 있는 것을 알수 있다. 프로그램 가능한 제어기는 신호를 디코드 및 처리하고, 사용할 수 있는 형태로 신호에 포함된 정보를 출력하기 위한 재프로그램 가능한 메모리의 명령을 사용한다. 또한 상기 제어기는 새로운 디코딩 및 작동 명령에 따라 정보를 디코딩 및 처리하므로써 예정된 신호에 응답하고, 보조 메모리 내에 데이타를 저장한다. 논리회로는 수신기의 디코딩 특성을 변경하기 위하여 재프로그램 가능한 메모리의 선택적인 재프로그래밍을 가능하게하는 연속 예정된 신호에 응답한다. 그래서, 한 모드에서, 상기 장치는 종래 통신 수신기로서 작용한다. 제2모드에서, 원격 터미널 위치에서 선택된 수신기까지 전송된 데이타는 보조 메모리내로 로드되고, 다음에 수신기의 디코딩 및 작동 특성의 변경을 수행하기 위해 재프로그램 가능한 메모리로 전송된다.

본 발명의 한 실시예에 있어서, 현재 또는 최근의 프로그램된 메세지 코딩 포맷은 현재의 메세지 코딩 포맷을 보유하는 동안에 수신기의 작동에 대한 변경된 특성 또는 특징을 제공하도록 재프로그램 데이타를 전송하기 위해 사용된다.

본 발명의 다른 실시예는 전체적으로 새로운 코딩 포맷을 수신하고, 일시적으로 저장하며, 포맷의 에러를 체크하는 능력과, 전송된 명령에 응답하여 이전의 메세지 코딩 포맷을 새로운 포맷으로 전체적으로 대체하는 능력을 가진 수신기를 제공한다.

[양호한 실시예의 상세한 설명]

양호한 실시예의 설명과 본 발명을 이해하기 쉽게 하기 위하여, 페이징으로 공지된 단-방향 선택 호출 메세지 통신 시스템을 선택하는 것이 편리하다. 이러한 시스템에 있어서, 중앙 송신국 또는 터미널은 통상적으로 페이징 수신기의 큰 분포에 대한 정보를 전송하기 위해 여려 다른 신호 포맷을 이용 가능하다. 신호 포맷에 따라서, 전송은 메세지가 수신되었다는 것을 페이저 사용자에게 알려주기 위해 예정된 경보 장치, 페이저 사용자가 응답할 수 있는 전화번호 또는 다른 인코드된 메세지를 나타내기 위한 숫자 신호의 전송, 또는, 전용 메시지가 어드레스된 수신기에 보내질 수 있도록 문자 메세지의 전송을 활성화시키는 여러 어드레스 신호로 구성된다. 이러한 전송은 각각 또는 전체적으로 어드레싱에 의해 하나 이상의 수신기에 관여한다. 이러한 전송 시스템에 있어서, 신호 시스템의 여러 다른 형태는 시간 멀티플렉스된 것을 기초로 혼합된다.

제1도는 본 발명을 실시하는 수신기의 기능적인 블록 다이어그램이다. 안테나(30)는 수신기(32)에 접속된다. 수신기(32)는 무선 주파수 통신 링크를 통해 원격지로부터 전송된 신호를 검출하고 복조한다. 작동에 있어서, 수신기(32)는 크리스탈 채널 소자와 디지탈로 합성된 주파수 분주기를 포함하여 여러가지 주파수 동조 기술중 어느 것을 이용할 수 있으며, 진폭 변조 또는 주파수 변조를 포함하는 다수의 변조/복조 포맷중 어느 것을 이용할 수 있다. 본 발명의 목적을 위해, 주파수 변조된 정보를 정확하게 동조 및 검출하기 위해 채널 소자를 포함하는 이미 공지된 주파수(FM) 변조된 수신기로서 수신기를 취급하는 것이 가장 쉽다. 그렇지만, 다른 수신기의 다수의 형태의 소정의 것은 분석용으로 적절히 검출된 RF신호를 발생시키기 위해 사용될 수 있다. 수신기(32)의 출력은 점선으로 도시된 분석 및 디코딩 시스템 블록(34)에 접속된다. 특히, 수신기(32)의 출력은 마이크로 컴퓨터 제어기(36)에 결합된다. 텀(term) 마이크로 컴퓨터가 이용되지만, 다수의 고객 프로그램 가능한 논리회로가 이후에 더욱 상세히 기술될 것 이지만, 동일한 제어 기능을 수행하기 위해 이용될 수 있는 점이 본 기술에 숙련자에게는 명백히 알 수 있다. 양호한 실시예의 설명을 목적으로, 본 발명을 실시하는 수신기의 구현은 마이크로 컴퓨터를 기초로한 제어기의 메모리 부문에 저장된 펌웨어(firmware)에 의해서 이루어진다. 마이크로 컴퓨터(36)는 여러 부가 장치에 접속을 위해 사용되는 (38)로 표시된 공통 버스 라인을 포함한다. 다수의 마이크로 컴퓨터중 어느 것도 적합하나 바람직한 장치는 모토로라 인코포레이티드에서 제작한 MC146805C4 또는, MC68HC11 마이크로 컴퓨터이다.

특히, 마이크로 컴퓨터(36)는 공동 버스 라인(38)을 통해 재프로그램 가능한 비휘발성 시스템 변경 프로그램 메모리(40), 재프로그램 가능한 비휘발성 예약 워드 메모리(42), 영구 수신기 식별 메모리(44), 재프로그램 가능한 비휘발성 수신기 시스템 프로그램 메모리(46), 메모리 (48) 및, 재프로그램 가능한 비휘발성 어드레스 코드 메모리(50)에 접속된다. 또한, 마이크로 컴퓨터(36)는 프로그래밍 제어 논리들 포함하는 메모리 프로그래밍 논리 소자(52)에 접속되고, 차례로 재프로그램 가능한 페이징 시스템 프로그램 메모리(46), 재프로그램 가능한 어드레스 코드 메모리(50), 재프로그램 가능한 시스템 변경 프로그램 메모리(40) 및, 재프로그램 가능한 예약 워드 메모리(42)에 접속된다. 또한 마이크로 컴퓨터(36)는 메세지를 수신하면 사용자에게 통지를 하기 위해 경보 순차를 발생시키는 호출 표시기에 접속된다. 텀 호출 표시기가 이용된다면, 그러한 장치는 메세지의 내용 및/또는 수신을 사용자에게 통지하기 위한 감각 기관 장치의 시각, 청각, 감각 또는 어느 조합이 될 수 있다.

수신기(32)의 출력은 메세지 엔코딩 포맷이 어느 주어진 시간에 이용될때마다 전체 디코딩 동작을 제어하는 마이크로 컴퓨터(36) 접속된다. 마이크로 컴퓨터 제어기(36)의 기능은 수신기로부터 유도된 선택 호출 메세지 정보를 취하여 예정된 디코딩 포맷에 따라 정보를 처리한다. 엔코딩 시스템에 관계없이, 마이크로 컴퓨터 제어기는 메인 디코딩 장치로써 이용된다. 양호한 실시예에 있어서, 수신기가 FSK수신기이고, 마이크로 컴퓨터 제어기가 수신기의 판별 장치 출력부로부터 유도된 2진 디지트 레벨을 취하며 예정된 디티탈 워드 디코딩 포맷에 따라 디지트 레벨을 처리하는 것으로 가정하는 것이 편리하다.

정상 작동시, 마이크로 컴퓨터 제어기(36)는 재프로그램 가능한 비휘발성 시스템 프로그램 메모리(46)내에 포함된 정보에 응답하여 메모리에 포함된 신호 디코딩 알고리즘을 실행한다. 메모리는 예정된 신호 포맷에 따라 인코드된 정보를 마이크로 컴퓨터가 처리 및 디코드하기 위해 요구된 모든 소프트웨어 정보를 포함한다. 재프로그램 가능한 비휘발성 어드레스 코드 메모리(50)는 특성 및 특징을 나타내도록 수신 장치 및 정보를 유일하게 식별하는 어드레스 코드 순차들 기억하기 위해 사용되며, 재프로그램 가능한 비휘발성 예약 워드 메모리(42)는 각 장치의 선택 또는 어드레스에서, 또는 신호 시스템에서 변경된 어드레스 코드 순차를 기억시키기 위해 사용된다. 작동시, 마이크로 컴퓨터는 각 장치에 어드레스되는 선택 호출 코드 신호가 수신되었는가 또는, 시스템 또는 장치 변경 명령이 수신되었는가를 결정하기 위해 메모리(50 및 42)에 저장된 순차와 수신된 신호 순차를 비교하도록 작동한다. 선택 호출 신호가 검출되었다면, 마이크로 컴퓨터 제어기는 호출 표시기(54)를 작동시키기 위해 어드레스 코드 메모리(50)에 포함된 정보에 따른 정상 방식에서 응답하며, 메세지가 수신되었다는 것을 페이저 사용자에게 경보를 발한다. 이러한 순차 동작은 기술에서 공지되어 있으며, 실제로 미합중국 특허 제4,518,961호에 상기 마이크로 컴퓨터 시스템이 기술되어 있다.

시스템 또는 장치 변경 명령 신호가 수신되면, 마이크로 컴퓨터 제어기는 임시 기억 메모리(48)내에 새로운 데이타를 저장하고 적절한 비휘발성 메모리로 데이타를 전송하므로써 응답한다. 어드레스 코드 메모리(50)는 코드 플러그로써 간주되고, 이러한 장치는 선택 호출 장치와 어드레스 또는 지정 어드레스에 관한 정보를 전송하기 위해 대부분 페이징 수신기에 포함되며, 또한 각각의 장치의 어드레스의 수신 및 검출로 시작되는 경보 순차 모드 또는, 다른 특징을 결정하는 정보로써 상기 수신기를 포함한다. 임시 기억 메모리(48)는 페이징 장치의 신뢰성 있는 재프로그램을 제공하기 위해 사용된다. 이후에 더욱 상세히 기술하지만, 마이크로 컴퓨터 제어기(36)의 제어하에 메모리 프로그래밍 논리 장치(52)는 재프로그래밍을 위해서 다음에는 임시 기억 메모리(48)내에 저장된 데이타를 가진 비휘발성 메모리(40,42,46 및 50)를 억세스하기 위해 사용된다.

어드레스 코드 메모리(50)와 예약 워드 메모리(42)에 포함된 제어 신호의 예정된 순차가 수신될때, 마이크로 컴퓨터는 시스템 변경 메모리(40)에 포함된 명령을 실행하기 위해 시작하며, 새로운 신호 포맷을 제한하는 연속 데이타 전송을 디코드하기 위해 작동한다. 데이타는 우선 임시 기억 메모리(48)에 저장되고, 데이타의 정정 및 완료가 확인된 후에 메모리(40, 42, 46 및 50)내로 전송된다. 영구 장치 식별 메모리(44)는 어떤 페이징 코드 포맷의 상태 또는 이용에 관계없이 수신기가 항상 식별 가능한 영구 어드레스를 갖도록 제공된다.

예약 시스템 워드 메모리(42)에 포함된 정보에 대응하고 임의로 어떤 코딩 시스템에 나타낼 수 있는 예정된 예약 워드 신호를 수신하면, 마이크로 컴퓨터 제어기(36)는 연속 데이타 전송을 처리하기 위해 시스템 변경 프로그램 메모리(40)에 포함된 프로그램 명령 실행을 시작한다. 현재 방송되는 페이징 코드 포맷으로 전송된 데이타는 코드 메모리(50)에 대한 새로운 정보 또는, 새로운 신호 포맷을 디코드하기 위해 사용되어진 새로운 프로그램 명령을 구성한다. 이러한 작동 모드에서, 마이크로 컴퓨터 제어기(36)는 수신된 데이타를 임시 기억 메모리(48)내로 로드시키며, 에러에 대한 데이타들 체크하며, 이 데이타를 적절한 비휘발성 메모리내로 로드시킨다. 새로운 신호 시스템을 디코딩하기 위한 명령을 나타내는 데이타는 페이징 시스템 프로그램 메모리(46)내로 프로그램되고, 새로운 시스템 변경 지시에 대응하는 데이타는 시스템 변경 프로그램 메모리(40)내로 프로그램되며, 새로운 예약 워드 신호에 대응하는 데이타는 예약 워드 메모리(42)내로 프로그램된다. 마지막으로, 장치용 새로운 어드레스 신호는 전송된 데이타에 포함된 알고리즘을 이용하여 영구 장치 식별 메모리로부터 유도되고, 새로운 어드레스 신호는 어드레스 코드 메모리(50)내에 프로그램된다. 이후에 기술할 것이지만, 장치의 옵션 또는, 어드레스 특징을 실행하는 코드 메모리(50)내에 정보가 재프로그램 되어진다면, 알고리즘은 전송을 필요치 않는다. 또한 새로운 정보는 곧바로 전송된다.

디코더에 대한 여러 비휘발성 메모리의 재프로그래밍은 메모리 프로그래밍 논리(52)에 의해 수행된다. 특히, 마이크로 컴퓨터 제어기(36)는 재프로그래밍에 대한 지정 메모리를 셋업하기 위해 메모리 프로그래밍 논리를 명령하며, 순차적으로 버스(38)을 통해 선택된 메모리에 데이타를 입력한다. 메모리 프로그래밍 논리는 특정 메모리의 프로그래밍 모드를 인에이블 하도록 작용하며, 또한 메모리 맵의 지정 영역내로 새로운 데이타를 수신하도록 메모리를 준비한다. 양호한 실시예에서 사용되는 EEPROM과 같은 프로그래밍 비휘발성 메모리 장치의 정확한 설명은 공지되었으므로 여기에 설명하지 않는다.

작동 시스템 제어 워드 메모리(42)가 별개의 메모리로써 도시되는 경우에, 페이징 시스템 메모리(46)와 어드레스 코드 메모리(50)를 포함하여 여러 위치로 분리되는 점은 본 기술에 숙련자로부터 명백히 알 수 있다. 실제로 제1도에 도시된 모든 메모리는 물리적으로 한 메모리 장치에 병합될 수 있다.

한 디코딩 시스템에서 다른 시스템까지 페이징 코드 포맷의 소정의 변경 이전에, 임시 기억 메모리(48)에 현재 저장된 새로운 정보가 에러가 없다는 것을 확실하게 하기 위해 소정의 체크 동작을 해야 한다. 일단, 마이크로 컴퓨터 제어기는 수신된 정보가 이후에 상세히 기술할 에러 정정 기술을 이용하여 정정된 것을 결정하며, 임시 기억 메모리(48)로부터 여러 재프로그램 가능한 메모리내로 정보를 전송을 하며, 그래서, 지나간 페이징 코드 포맷을 제거하고 이것을 새로운 페이징 코드 포맷으로 대체한다.

수신기 장치를 재프로그램하기 위한 정보가 오버-디-에어 방식으로 전송되면, 명백한 것은 수신기장치가 원하는 재프로그램된 절차를 적절히 실행할 수 있도록 전송 에러를 어떻게 방지하고, 새로운 디코딩 절차가 정확하게 실행될 수 있는 것에 관한 것이다. 이러한 것을 실행하는 여러 공지된 방법중에서 하나는 엔코드된 데이타처럼 새로운 프로그래밍 정보를 전송하는 것이고, 수신기에 따라 소정의 디지탈 에러 정정 알고리즘을 이용하는 것이며, 에러 정정 프로그램 데이타가 정정됨으로 간주한다. 정정 가능한 에러의 최대수를 제한하지만, 이러한 기술은 넓게 에러없는 데이타 전송을 실행하기 위해 사용된다. 두번째 방법은, 수신기 장치가 임시 기억 메모리내에 새로운 데이타를 저장하는 동안에 여러번 새로운 페이징 코드 포맷 프로그램을 전송하는 것이다. 재프로그램된 코드 정보를 페이징 시스템 프로그램 메모리(46)내로 전송하는 것은 동일한 데이타를 다수의 수신에 의하여 확인된 후에만 발생한다. 세번째는 에러 정정 알고리즘을 가진 데이타를 여러번 전송하는 것이며, 수신된 데이타와 정보를 평가하고 에러인 것을 나타내는 전송 부분에 대해서만 디코딩 처리를 반복하는 수신 장치를 갖는다. 제안된 세 에러 정정의 모두는 기술에서 공지된 것이며(예를들면, 1985, 존월리 및 선즈, 아놀드 미켈선과 알렌 리베스크에 의한 "디지탈 통신용 에러 제어 기술"에 참조), 이들 중 어느 하나가 효과적으로 이용될 수 있다.

상술한 시스템 변경 절차의 최종 단계는 영구 장치 식별 메모리로부터 새로운 어드레스 신호의 유도를 포함한다. 여기에서, 식별 메모리에 저장된 정보는 새로운 시스템에서 식별 장치에 할당된 어드레스 신호를 유도하도록 전송된 알고리즘에 따라 처리된다. 양호한 실시예에서, 장치 식별 정보는 2진 순차로써 저장되며, 새로운 어드레스 신호를 유도하기 위해 사용된 알고리즘은 새로운 인코드된 어드레스 신호를 얻기 위해 2진 장치 식별 번호에 하나 이상의 2진 순차를 증배하는 것으로 구성된 2진 변형 알고리즘이다. 신호 코드 워드 변형에 대해 상기 장치 식별을 수행하기 위한 절차는 공지된 것이며(미켈선등의 제4장 참조), 변형 절차의 수학적인 상세한 것은 기술하지 않는다.

제2a도 내지 제2c도는 POCSAG로서 공지된 통상적인 페이징 시스템에 대한 표준 메세지 코딩 포맷을 나타낸다. 각각의 전송은 초당 512비트의 정상 비트 속도이고, 프레임으로 명명된 예정된 8개의 소정 시간 슬롯내에 선택적으로 배열된 하나 이상의 배치에 따른 서두(preamble) 코드 워드(도시안됨)로 구성된다. 서두 코드는 동기 작동 순차를 시작하고, 즉시 동기 코드 워드에 따른다. 각각의 배치는 동기 코드 워드에 의해 나타나고, 제1동기 코드 워드에 따르는 모든 배치에서 정보는 동기적으로 전송된다. 각 코드 워드는 각각의 페이저를 어드레싱하고, 어드레스된 페이저에 데이타를 전송하기 위해 동기화용정보를 포함하는 32비트 데이타 순차이다.

제2a도에 도시된 바와 같이, 정보의 각 배치는 불변의 예정된 2진 순차인 32비트 동기화 코드 워드로 시작한다. 전용 어드레스 신호를 포함하는 배치는 두 어드레스 코드 워드를 포함하여 8분리된 시간 순차 프레임으로 분배되는 동기화 코드 워드와 16 어드레스 코드 워드를 포함한다. 연속 어드레스 배치는 16 어드레스 코드 워드의 전체에 의해 따르는 32비트 동기화 워드의 동일한 포맷을 포함한다.

어드레스 코드워드는 0에서 7까지 번호가 부여된 8 프레임내로 그룹지어지며, 대응적으로, 전체 페이저 어드레스 분포는 가능한 7그룹으로 분배된다. 각각의 페이저 어드레스는 전체 21비트 어드레스 동일성의 세개의 최하위 비트에 따라 대응하는 8동기 시간 프레임중 하나에 배치된다. 그래서, 000으로 끝나는 전용 어드레스 코드 워드를 갖고 있는 모든 페이저는 프레임 0에 위치하게 되며, 유사하게 111로 끝나는 전용 어드레스 코드 워드를 갖고 있는 모든 페이저는 프레임 7에 위치하게 된다.

본 포맷에서 어드레스 코드 워드는 32비트 구조를 가지며, 어드레스 코드 워드의 비트 위치(1)는 제2b도에서 도시된 것처럼 항상 0이다. 데이타나 메세지 워드의 비트 위치(1)는 제2c도에서 처럼 항상 1이다. 비트 위치(2 내지 19)는 각각의 POCSAG 페이저 장치에 할당된 21 비트 어드레스 동일성 순차의 18 최상위 비트에 대응하는 어드레스 정보 비트이다. 세개의 최하위 비트는 어드레스 코드 워드가 전송되어야 하는 시간 프레임을 제한하는 것만으로 작용하기 때문에 전송되지 않으며, 그러므로 배치에서 프레임 위치로부터 유도 가능하며, 비트 위치 20과 21은 페이저에 할당된 가능한 4기능으로부터 한 기능을 선택하도록 사용된 두 기능 비트를 포함하며 정상적으로 사용자에 여러 순차를 시작하도록 사용된다. 비트 위치(20 내지 31)은 POCSAG 코드 워드를 유도하기 위해 사용된(31, 32) BCH 코드 포맷으로부터 유도된 패리티 체크 비트이며, 최종 비트 위치(32)는 전체 코드 워드용 우수 패리티를 제공하는 값을 갖도록 선택된다. 상기 POC SA 시스템에서 각각의 수신기 장치는 나타난 시간 프레임에서 어드레스 코드 워드만 조사하며, 그러므로 각각의 페이저의 어드레스 코드 워드는 상기 장치에 할당되는 지정한 시간 프레임에서 전송되어야 한다. 페이저는 때때로 프레임 지시에 대응하는 그룹으로써 간주된다.

동기 코드 워드나 어드레스 코드 워드 또는 메세지 코드 워드인 각 코드 워드는 최상위 비트가 우선 전송된 동일한 32 비트 포맷에 따른다. 메세지 코드 워드의 구조는 제2c도에 도시된다. 비트 2 내지 비트 21을 포함하여 20메세지 비트를 가지며, 이것들은 어드레스 코드 워드용으로 사용됨과 유사한 패리티 체크 비트 패턴에 의한다. 메세지 코드 워드는 항상 1로 시작하며, 전체 메세지는 어드레스 코드 워드가 메세지를 특정 장치로 향하게 한 후에 항상 직접 따른다. 코드 포맷의 프레임 규칙은 메세지가 완료되고, 다음 어드레스 코드 워드기 전송될때까지 연속적인 어드레스 위치를 포함하는 메세지 코드 워드에 적용되지 않는다. 각각의 메세지는 적어도 한 어드레스 코드 워드 또는, 유휴(idle) 코드 워드로 대체되며, 대체된 어드레스 코드 워드는 다음에 유효한 적절한 프레임에서 지연되어 전송된다. 메세지 코드 워드가 다음 배치로 계속되지만, 정상 배치 구조는 유지되는데, 예를 들면 배치가 동기화 코드 워드에 의해 처리된 16 코드 워드로 구성된다. 메세지의 종결로, 어드레스 신호의 전송은 다시 시작된다.

어드레스 코드 워드 또는 메세지 코드 워드의 부재시에, 유휴 코드 워드는 전송된다. 유휴 코드 워드는 유효한 어드레스 코드 워드이며, 페이저에 할당되지는 않는다. 동기화 코드 워드처럼, 이것은 POCSAG에서 다른 예약 워드의 예이다. 시스템에서 페이저 동일성을 위해 사용된 21 비트 2진 순차는 페이저를 위한 가능한 어드레스의 2백만 조합을 허용한다.

제3c도와 함께 제3a 및 3b도는 본 발명이 어떻게 POCSAG와 협력하여 사용될 수 있는가를 나타내는 다이어그램이다. 특히, 제3a도는 POCSAG 코드 워드의 2배치를 나타낸다. 제1배치의 프레임(3)에서, 각 페이저의 어드레스는 특징, 선택 또는 가능 어드레스 변경용 데이타(60)에 다라 어드레스 코드 메모리(50)에 포함된 정보를 나타낸다. 상기 정보는 도시된 바와 같이 프레임(3), 프레임(4), 프레임(5), 프레임(6) 및, 프레임(7)의 부분을 포함한다. 다른 디코딩 시스템에 대한 변형이 4내지 7의 프레임 위치 이상의 시간을 점유하는 것이 명백하다면, 코드 메모리에서 정보를 변경하기 위해 각각의 수신기 장치에 정보 전송을 설명할 목적으로 덜 광범위한 변형을 나타낸다.

정상 작동시에, 프레임(7)의 종결시 동기 코드는 모든 POCSAG 페이저가 프레임과 비트 동기화들 유지할 수 있도록 재전송된다. 제1비트내의 하나의 적절한 식별 또는, POCSAG 워드의 메세지 플래그 위치에 대해, 이미 어드레스된 페이저에 대한 데이타 메세지는 동기화 워드를 초과하여서도 계속되며 제3a도에 번호(62)로 참조로 동기 코드에 연속하여 프레임(0) 위치내로 계속된다.

제3b도에 프레임 위치(3)에서 각각의 페이저를 어드레스하도록 보내지며, 구조에서 제2b도에 도시된 표준 워드 포맷과 동일한 전용 어드레스 코드 워드를 도시한다. 프레임(3)의 위치는 프레임 또는, 그룹(3)에서 각각의 페이저가 어드레스 되어지는 것을 나타내는 것이다.

제3c도에 표준 POCSAG 어드레스 코드 워드에서 정상 기능 비트[비트 위치(20 및 21)]가 정상 선택 호출 작동을 제공하거나 또는, 순차가 어드레스된 장치의 특성을 변경시키기 위해 절차를 시작하고, 각각의 수신기의 프로그램된 특징, 선택 또는, 어드레스를 변경시키기 위해 터미널에서 시작되는 것을 나타내도록 이용되는 것을 나타내는 테이블이다. 특히, 기능 비트 00.01 및 10은 정상 방식으로 다른 어드레스로 어드레스 되었던 수신기 캐리어에 대해 나타내도록 호출 표시기 신호 패턴의 발생으로써 기술되어진 여러가지의 엄중한 경보를 실행하기 위해 이용된다. 숫자 표시 또는 문자 표시 페이저에 대해 이러한 기능 비트는 호출 표시기 신호 패턴과 함께 부가 정보의 표시가 수신된 다른 메세지를 나타내게 한다.

본 발명의 작동에 이해를 돕기 위해, 기능 비트 11는 본 POCSAG 신호 시스템을 이용하는 코드 메모리에서 특징, 옵션 또는 어드레스 정보의 변경을 시작하도록 터미널로부터 재프로그래밍 순차를 수신하기 위해 각각의 페이저에 조건을 주는 적절한 코드로서 지시된다. 본 발명을 실시하는 수신기 장치의 잇점은 페이저 사용자가 변경이 발생하는 것에 대한 어떠한 지식도 가질 필요가 없으며, 어떤 방식으로도 사용자에게 간섭이 필요치 않다. 게다가 터미널은 페이저의 재프로그래밍 작용의 제어를 완전하게 한다. 그래서 페이저가 11로 표시된 기능 비트를 제외하고 정상 어드레스를 수신할때 마다 페이저는 변경을 위해 조절된다.

제3a도 내지 제3c도는 코드 메모리에 포함된 특징, 옵션 또는 어드레스 정보를 변경할 목적으로 각 페이저의 정보 전송을 나타낸다. 제3d도는 제3e도에 대응하는 타이밍 순차를 나타내기 위한 제3a도의 반복이다. 부정확한 결정으로 유도된 전용 어드레스 전송에 따른 오류가 있을 수 있으며, 터미널이 어드레스 코드 메모리의 정보를 변경시키는 의도를 본 기술에 숙력된 사람들이라면 쉽게 이해할 수 있다. 적절한 기능 비트와 조합하여 전용 어드레스 비트 정보는 즉시 연속적으로 전송된 예약 POCSAG 코드 워드(1)에 대한 조사를 위해 디코더(1)를 인에이블하도록 작용한다. 이러한 예약 POCSAG 코드 워드의 검출은 새로운 특징, 옵션 및/또는 데이타를 수신하고, 어드레스 코드 메모리에 포함된 정보를 연속적으로 오버라이트(overwrite)하는 절차를 시작하게 한다. 제3e도에 도시된 것처럼, 코드 플러그 변경 데이타는 예약 POCSAG 코드 워드 변화에 연속적으로 전송된다. 이러한 새로운 정보는 마이크로 컴퓨터 제어기(36)의 제어로 임시 기억 메모리(48)에 기억된다. 예약 POCSAG 코드 워드 메모리(1)는 동기 코드에 유사한 포맷을 가지며, 비트 순차의 전용 조합인 POCSAG 코드 시스템에서 다른 예약 워드는 상기 시스템에서 어드레스들 위해 사용되지 않는다.

제3f도는 어드레스코드 워드내의 여러 영역이 적절하게 전송된 데이타에 중복되어지는 것을 나타내도록 전송된 예약 POCSAG 코드 워드(1)의 기능 비트 부분이 사용되는 것을 나타낸다. 그래서 각각의 장치는 11로 표시된 기능 비트 코드를 가진 정상 방식으로 장치가 전송기 의도 정보 변경을 확인할 수 있게 하도록 어드레스다. 연속적으로 변경을 위한 어드레스 코드 워드 메모리 영역을 나타내도록 적절한 기능 비트 정보를 가진 예약 POCSAG 코드 워드(1)의 전송은 정보 영역이 변경되어지는 것을 나타낸다. 이것은 코드 메모리의 지시된 영역에서 정보를 대체시키는 데이타에 따른다. 제3f도는 특히 예약 POCSAG 코드 워드(1)에서 기능 비트 00이 기능 비트의 다른 조합이 연속 데이타에 중복되어진 코드 플러그에서 지정 영역을 나타내는 동안 어떠한 변화도 발생되지 않는 것을 표시하기 위해 사용되는 것을 보여준다.

각각의 장치를 변경하기 위한 순차가 도시되었다 할지라도, 코드 메모리에서 정보를 변경하기 위해 각 장치에 대한 어드레스가 불필요하며, 더 많은 수의 장치가 동시에 변화되는 것은 본 기술에 숙련자에게는 명백히 알 수 있다. 예를 들면, 장치는 표시된 프레임내에서 처럼 페이저 전체 그룹을 어드레스하는 것이 적절한 기능 비트에 의해서 인에이블되고, 적절한 예약 POCSAG 코드에 따라 동시에 한 장치 이상의 코드 메모리에서 정보를 변경하는 것을 수행하도록 공통 어드레스로 표시되어진다. 부가 예약 워드가 모든 페이저를 어드레스하기 위해 이용되고, 모든 프레임에서 부가 예약 코드 워드와 같은 반복은 POCSAG 시스템에서 전체 분포가 동시 변경되어지도록 하는 것이 명백하다. 게다가 표시되어지는 것이 가능한 영역의 수는, 예약 POCSAG 워드의 비트 이상의 영역을 표시하기 위해 사용되는 것처럼 3개로 제한하지 않는다. 제3a도 내지 제3f도에 도시된 것이 코드 메모리(50)에 재프로그램된 변경에 인가될지라도, 이후에 더욱 상세하게 기술하는 바와 같이, 여러 POCSAG 예약 코드 워드의 종결은 동일한 각 장치에 대해 시스템 프로그램 메모리(52)의 재프로그래밍을 하게 한다. 그래서, 각 장치를 식별하고 정정 예약 코드 워드를 이용하는 동일한 절차는 중앙 터미널이 오버-디-에어 방식의 재프로그래밍에 의해 수신된 통신 디코딩 특성을 제어가능하게 한다.

제4도는 재프로그램 가능한 비휘발성 어드레스 코드 메모리(50)의 메모리 맵을 형성하는 심볼을 도시한다. 코드 메모리(50)는 여러 영역으로 분리된다. 단지 세 영역으로 도시되었다 할지라도, 상기 영역의 소정의 수는 영역을 나타내도록 예약 코드 워드에서 적절한 코딩으로 이용될 수 있다. 메모리의 각 영역의 구조는 한 바이트의 정보를 저장 가능하도록 8직렬 위치로 된다. 이러한 구조는 편리함을 위해서 도시되고, 프로그램 가능한 메모리의 표준 구조는 본 발명에 대해 이용하기에 적절하다는 것이 명백하다. 영역(1)은 제1어드레스 코드의 여러 2진 순차를 포함하고, 영역(2)는 제2어드레스 코드를, 영역(3)은 어드레스 코드 메모리의 정보에 의해 지시된 페이징 수신기의 특징 및 선택에 관련 정보를 2진 순차 형태로 다시 포함한다. 영역내에 순차 위치로 저장된 정보는 한 바이트보다 더 길어질 수 있으며, 이러한 설명은 단지 하나의 예인 것을 알 수 있다.

마이크로 컴퓨터 제어기(36)는 프로그램 메모리(46)에 포함된 특징 및 옵션을 시작 또는 중지시키기 위해 어드레스 코드 워드의 영역(3)에 저장된 비트 패턴에 응답한다. 예를들면 POCSAG 신호, 시스템에서 수신기 작동은 코드 메모리의 특징 및 옵션부에 저장된 데이타에 의해 단지 한 기능만으로 경보하는 것을 제한한다.

재프로그램 가능한 비휘발성 예약 워드 메모리(4)의 상세한 메모리 맵은 도시하지 않는다. 이것은 제4도에 도시된 어드레스 코드 메모리와 매우 유사하며, 이러한 메모리가 영역으로 어떻게 분배되는지는 본 기술에 숙련자에게는 명백히 알 수 있다.

제5a도는 POCSAG 페이저의 표시된 그룹 또는 전체 분포에 의해 사용된 디코딩 시스템을 변형하기 적합한 둘 이상의 정보 배치에 대한 전송 순차를 도시한다. 특히, 제5a도는 모든 페이저가 전체 시간 슬롯, 프레임(0 내지 7)에서 예약 POCSAG 코드 워드수 2의 전송에 의해 어드레스 되어서 변경에 응답하는 모든 장치에 조건을 준다. 모든 프레임 신호에서 예약 POCSAG 코드 워드 번호(2)의 이용은 한 작동에서 모든 POCSAG 페이저의 변경을 실행하도록 페이저의 전체 분포를 제공한다. 페이저의 전체 분포의 서브 세트는 선택된 프레임에서 시스템 변경 신호를 전송하므로써 자체 디코딩 알고리즘을 변경하도록 어드레스된다.

제5a도의 (66)으로 표시된 제2 동기 코드에 따라 본 발명의 특징을 변경시키고, 또는 새로운 코딩 시스템용의 새로운 알고리즘을 삽입시키며, 페이징 시스템 디코딩 알고리즘을 변경시키는 프로그램 데이타는 전송되고 다음에 어드레스된 수신기에 의해서 수신된다. 제5b도는 시스템에서 변경을 시작하도록 이용된 예약 POCSAG 코드 워드(2)의 일반적인 배열을 도시한다. 예약 POCSAG 코드 워드 번호(2)는 어드레스 코드 워드로써 번역되어지도록 선두 비트 "0"를 가진다. 이것은 구조에서 제3e도에 도시된 예약 POCSAG 코드 워드 번호(1)와 유사하다.

제5c도는 POCSAG용 신호 코드를 변경시키기 위한 예약 워드 번호(2)를 위해 가능 비트가 예약 코드 워드(1)를 위해 제3f도에 도시된 것돠 유사한 방식으로 코드 메모리 명령을 변경시키기 위해 어떻게 사용되는가를 나타낸다. 제5c도는 제5b도의 예약 POCSAG 코드 워드 번호(2)를 위한 표준 POCSAG 구조를 나타내거나 표시된 기능 비트는 시스템 프로그램 메모리(46)에서 표시된 영역으로 변경을 야기하도록 데이타를 유도하기 위해 사용된다. 특히, 기능 비트 00, 01 및 10은 프로그램 메모리에서 표시된 영역을 변경시킨다. 그래서, 이런 경우에 POCSAG 알고리즘의 부분은 선택적으로 재프로그래밍 여러 영역, 예를들면, 전용 디스플레이를 포함하는 새로운 경보 순차가 설정될 수 있는 영역, 다수의 어드레스를 디코딩하기 위한 공급이 새로운 그룹을 만드는 목적으로 설정된 영역, 새로운 비트을 타이밍이 더 빠른 정보 전송을 위해 설정될 수 있는 영역 및, 다른 유사한 변형 영역에 의해 변경된다. 제5c도에 도시된 바와 같이 기능 비트(11)는 전체 코드 신호 시스템, 즉 전체 POCSAG 디코딩 알고리즘 시스템이 변경되는 것을 나타내도록 사용된다.

제5d도 및 제5e도는 시스템 프로그램 메모리(46)에서 변경을 수행하기 위해 프레임이 전송된 코드 워드의 구조를 상세한 형태로 도시한다. 특히, 제5d도는 제5a도의 프레임 0부분에 표시된 것처럼 제1 배치는 예약 POCSAG 코드 워드 번호 2의 두번 반복을 포함하는 것을 나타낸다. 설명을 목적으로, 예약 코드 워드 모두는 전체 시스템 변경이 발생되어지는 프레임에서 어드레스를 갖고 있는 모든 POCSAG 페이저에 대해 표시하기 위해서 11로써 표시된 기능 비트를 갖는다. 도시된 것처럼 소정의 변경된 코딩 시스템에 대해 POCSAG 페이저의 전체 분포를 변경시킬 의도라면, 제5d도는 배치 프레임의 잔여 각각에서 두 POCSAG 예약 코드 워드 번호 2의 반복을 포함한다. 그래서, 전체 분포는 이러한 변경에 응답하여 어드레스된다.

제5e도는 더욱 상세한 형태로 제5a도에 도시된 제2배치 전송을 나타낸다. 66으로 표시된 제2동기 코드에 따라서, 새로운 시스템을 페이저가 디코드하도록 필요한 모든 데이타는 제2c도에 설명되고 기술된 POCSAG 데이타 워드의 포맷에서 배치 형태로 전송된다. 예약 POCSAG 코드 워드 번호 2의 최종 전송의 종결시와 동기 코드 워드에 따라서, 모든 페이저는 각각이 예약 POCSAG 코드 워드 번호 2에 의해 적절히 어드레스되고, 이것이 어드레스된 장치용 데이타를 지시하기 위해 메세지 데이타 비트가 2진 "1"인한 정보를 계속해서 검출하고 작동하기 때문에 데이타 전송을 디코드하도록 준비된다.

제6도는 동기 코드 메모리(46)의 구성 또는 구조를 개략적인 형태로 나타낸다. 제4도에 도시된 코드 메모리(50)와 유사한 방식으로, 그 이상의 영역이 쉽게 표시될 수 있는 것이 본 기술에 숙련자에게 명백할지라도 세 영역을 나타내었다. 제6도에 도시된 각 영역은 프로그램 메모리 정보의 1024순차 바이트로 구성한다. 상기 영역들은 영역 2가 프로그램 메모리의 1025 바이트 에서 시작하고 2048바이트에 이르도록 정보의 순차를 계속한다. 유사하게 영역 3은 프로그램 메모리의 2049바이트에서 시작하고 3072바이트에 이르도록 한다. 다시, 상기 예처럼 프로그램 메모리의 3072바이트는 저장되어진 전송된 정보를 디코딩하기 위해 전체 시스템 프로그램을 인에이블하도록 메모리 위치의 충분한 할당으로 간주된다. 시스템 프로그램 메모리의 영역의 소정 수가 이용되고 어드레스 포인터에 결합된 직접 어드레스 가능한 위치를 포함하는 메모리의 소정의 구조가 전송된 정보의 디코딩용 프로그램 정보를 저장 및 보유하기 위해 사용되는 것은 본 기술에 숙련자에게는 명백히 알 수 있다.

제7a도 내지 제7d도는 모토로라 인코포레이티드에 의해 개발된 2진 메세지 페이징 시스템을 도시하며, 초당 300비트로 어드레스 정보를 전송하고, 각 페이저 어드레스를 위한 두 연속 2진 워드를 이용하는 고레이 순차 코드로써 널리 공지된 것이다. 이러한 포맷은 선택 호출 어드레스 신호에 따라 어드레스장치용 데이타 또는 정보로 구성한다. 이러한 시스템용 워드는 (23, 12) 비트 포맷이며, BCH 코드로부터 유도된다. 본 시스템에서 사용된 논리 규약은 2진 논리 1이 포지티브값에 대응하고 2진 논리 0이 네가티브값에 대응하는 것을 요한다. 특히 제7a도는 시작 코드의 전송 순차에 따라 배치를 구성하는 각각의 16 페이저 어드레스의 순차를 도시한다. 이러한 순차는 특히 톤 전용 작동에 중요하다. 제7b도는 다른 배치를 나타내며 각각의 어드레스는 숫자 또는 문자 정보 전송에 적합한 여러 데이타 블록에 즉시 따른다.

제7c도를 참조하면, 고레이 순차 시스템에서 각 예비 워드(2)는 간격의 1/2 비트에 의해 분리되고, 콤마로써 표시된 신호의 14비트 지속 기간에 의해 처리되는 두개의 23비트 2진 워드로 구성한다. 제1 및 제2 워드는 워드 A 및 워드 B로써 표시된다. 서로 직렬로 따르는 두개의 23비트 페이징 어드레스는 페이저의 어드레스 코드 신호를 구성한다. 지정된 지속 기간의 콤마 또는 정지 간격은 인터 어드레스 갭을 형성하도록 23 비트 워드 어드레스의 각 쌍 사이에 전송된다.

상기 듀얼-워드 어드레싱 시스템의 코드 워드 포맷은 12정보 비트로부터 발생되며, 정보 비트와 패리티 비트의 조합은 23비트 워드 길이를 구성한다. 디지탈 신호 처리 기술에 있어 잘 알려진 것처럼, 패리티 비트는 채널을 통해 전송되기 이전에 정보 비트에 더해지며 어떤 에러가 발생하는 것을 용인하는데 그럼에도 불구하고 한 워드가 다른 워드로 혼동되지는 않을 것이라는 점을 보장한다. 순차 어드레스 워드 사이의 1/2비트 공간의 논리 레벨은 2워드 어드레스 시리즈에서 제2워드 중 제1비트의 논리 레벨과 항상 반대인 것인 G.S.C 시스템에서 통상적인 것이다.

G.S.C 코드 워드를 한정하는데 12비트를 사용한 것은 4,096전용 조합을 고려한 것이며, 부가적으로 어드레스 코드신호를 지정하기 위해 제2워드를 첨가하면 보통 거의 1700만 전용 페이저 어드레스가 만들어진다. 어쨋든, 골레이(Golay) 메세지 시스템을 디코딩하는 한 방법은 각각의 어드레스 시퀸스에서 제1워드를 검출하는 동안 비동기적으로 동작한다. 결과적으로, 디코딩 장치는 어드레스 코드 패턴의 주기적인 변화에 민감하여 제1워드에서 가능한 오류 검출로 귀착되며 페이저 어드레스의 부정확한 인식을 산출한다. 상기한 문제점을 해소하기 위해, 주기적으로 연관된 두개의 직렬 어드레스 워드는 통상 두개의 23-비트 워드 어드레스 시스템의 제1워드로서 사용되지 않는데, 그 이유는 상기 시스템이 오류 워드 A를 검출할 수 있기 때문이다. 각각의 주기적 변화는 178이진수 워드의 어떤 다른 것 또는, 그 주기적 변화와 최소한 7이진수 비트에 의해 서로 다른 178개의 개별적인 23-비트 이진수 워드를 제공하는 것이 가능하다.

제7c도는 시작 코드 신호 및 어드레스 코드 신호를 도시히는데, 상기 신호는 초당 300비트 어드레스 신호 처리율의 60.5비트와 동등한 기간을 갖는 8GSC데이타 워드와 같은 전송 시간을 갖는다. 제7c도는 또한 제7b도에 도시한 데이타 블록의 상세한 비트 포맷을 도시한다. 특별한 상이한 워드 포맷 BCH(15.7)코드가 GSC 시스템에서 데이타를 전송하는데 사용된다. 제7d도는 전송 비트율이 GSC시스템에서 항상 같지는 않다는 것을 보인다. 어드레스 워드 순차가 300비트/초의 비율로 전송될때, 콤마 및 데이타 블록은 600비트/조로 전송된다.

제8a도 및 8b도는 어드레스 코드 워드내에 저장된 특성을 변경시키기 위해 주어진 수신기 장치를 어드레스하는 골레이 순차 코드 내에서의 적절한 코딩 순차를 도시하는 설명적 다이어그램이다. 상기 도면은 POCSAG 코드에 관한 제3a도 및 제3b도와 비교된다. 특히, 제8a도는 특징 또는 선택을 변경하거나 어드레스 변경을 시작하는 데이타 블록 순차에서 명령(70)이 따르는 전용 어드레싱 신호를 구비하는 순차를 도시한다. 상기 어드레스 및 데이타 블록 정보에는 통상 다른 페이저 유니트의 경보를 야기하는 부가적인 어드레스가 따르게 되거나 유사한 신호 처리 순차가 따르게 되어 다른 수신기 유니트의 특성을 변경시킨다.

제8b도는 골레이 순차 코드의 특성이며, 제7c도에 이미 도시된 어드레스 포맷과 동일한 워드 a 및 워드 b를 구비하는 전용 어드레스 신호를 확대하여 도시한다. 제8c도는 전용 어드레스 신호 처리 코드의 워드A 및 워드 B의 여러가지 가능한 조합들이 어떻게 골레이 순차 코드에 대한 여러가지 기능들을 지시하는데에 사용될 수 있는지를 보이는 테이블 목록표를 도시한다. 여기서, 코드 워드 또는, 그의 이진수의 역워드 역시 전송되며 검출될 수 있다는 사실은 어드레스당 4개의 기능을 제공하는데에 이용된다. 상기 기능들은 통상적으로 독특한 경보 기능으로서 이용되는 워드A, 워드B; 워드 A, 역워드B와 ; 역워드 A, 워드B로 일반적으로 지시되는데, 역워드 B와 결합된 역워드A을 검출함으로써 활동하는 기능은 특징, 선택, 또는 어드레스를 변경하기 위해 페이저를 조절하는데 이용되는 예비된 어드레스이다. 상기와 같은 POCSAG 시스템에 있어서, 개별적인 수신기 어드레스 코드 워드에서 기능 비트로 11비트를 사용하는 것과 유사하다. 제8a도 내지 제8c도는 POCSAG신호 처리 시스템에서 개별 페이저에 관한 제3a도 내지 제3c도와 일반적으로 대응한다. POCSAG의 경우와 유사한 방법으로, 개개의 페이저 또는 페이저 그룹의 어드레스 코드 메모리 내의 정보를 변경시키는 것이 터미널의 목적이라는 것을 확인하기 위하여, 전용 변경 확인 신호는 프레임를 따라 즉시 전송된다. 특히, 예비되어 있는 골레이 워드의 쌍은 적절히 조절된 다음 페이저로 전송된다. 상기된 바는 어떠한 변경이 전송된다는 부가적인 확인을 제공하며, 잡음 신호의 수신에 의해 유니트가 잘못 변경될 수도 있는 변경을 줄여준다.

제8d도에 더욱 분명히 도시된 것처럼, 특징, 선택 또는 페이저를 변경하기 위한 터미널에 의한 개개의 페이저로의 전송은 시작 코드에 의해 시작되고, 특정한 페이저를 어드레스 하며 그것을 변경하기 위해 조절하는 적절한 역워드 A 및 B가 뒤따르며, 터미널이 변경하는 것을 확인하기 위해 GSC 예비 워드 1 및 2가 뒤따른다. 상기 순차에는 상술된 것과 같은 데이타 블록의 형태로된 특징 변경을 위한 데이타가 뒤따른다.

제8e도는 어드레스 코드 워드 변경에 이용되는 코드 워드 순차를 아주 상세히 도시한다. 페이저를 조절하는 역워드 A 및 B에는 통상 콤마가 선행된다. 여기에 이제 콤마 및 코드 메모리에서 변경을 활성화하는 역 GSC워드가 뒤따른다. 마지막으로 통상, 변경할 정보가 데이타 블록 포맷을 뒤따른다.

제8f도는 정상 및 반전된 코드 워드 전송을 이용하여, GSC 예비 워드 1 및 2 조합은 어드레스 코드 워드내의 어떤 영역이 변경되는지를 결정하는데 이용될 수 있음을 나타낸다. 특히, 제 8f도는 만약 예비 워드 1 및 예비 워드 2가 정상적으로 전송되면, 그것은 무효 명령으로 처리되며 어떠한 변경도 이루어지지 않음을 보인다. 역예비 워드 1 및 예비 워드 2는 영역 1에서의 변경을 가리키며, 역예비 워드 1 및 예비 워드 2는 영역 2에서의 변경을, 역예비 워드 1 및 예비 워드 2는 영역 3에서의 변경을 가리킨다. 또한 변경에 영향을 주는 상술된 코딩 시스템 사용상의 유사점, 즉 골레이 순차 코드 및 POCSAG 코드 사이의 유사점을 끌어낼 수 있다. 독자들은 어드레스 코드 메모리 내의 적절한 영역의 변경을 지적하는 제8f도와 제3f도의 유사성에 주목하여야 한다. 제8F도에 관해 계속하면, 예비 워드 순차는 새로운 데이타에 의해 변경되는 어드레스 코드 워드의 영역을 가리킨다. 독자들의 관심은 코드 메모리의 구조가 상세히 도시되어 설명된 제4도로 돌려진다.

제9a도는, POCSAG 코드에 관해 제5a도에 도시된 것과 유사한 방법으로 골레이 순차 코드가 개개의 유니트 또는 페이징 수신기의 전체 모집단의 숫자에 까지 이르는 적당한 그룹의 장치이건 어느 하나에서 디코딩 변경에 영향을 주는데 어떻게 사용될 수 있는지를 도시한다. 특히 제9a도는 시작 코드로 부터 시작되어 골레이 예비 워드 3 및 4가 뒤따르며 골레이 순차 유니트 모두를 변경하는 것이 그 목적임을 가리키는 전송 순차를 도시한다. 여기서, 골레이 예비 워드 3 및 4는 범용 어드레스 또는 GSC 유니트의 전체 모집단에 대한 호출 어드레스로 사용된다. 예비 워드 3 및 4는 변경하기 위한 코드 메모리의 특정한 영역을 지적하는데 이용되는 GSC 예비 워드 1 및 2와 구조상 유사하다. 따라서, 혼동이 발생하지 않도록, 예비 워드 3 및 4는 단지 골레이 순차 코드에서 모든 유니트에 대한 공통 어드레스를 지적하는 데에만 이용된다.

모든 유니트가 예비 워드 3 및 4에 의해 적절히 어드레스며, 그것에 의해 시스템 변경 순차에 응답하도록 조절된 후에, GSC 예비 워드 5 및 6은 즉시 전송되어 정확한 시스템 변경이 시작되었음을 확인한다. 예비 워드 5 및 6의 감지, 즉 " 정상" 또는 "이진수의 역"은 또한 프로그램 메모리의 어떤 영역이 변경되는지를 지시한다. 예비 워드 5 및 6에는 전술된 GSC 데이타 블록의 포맷으로 전송되는 유니트 동작을 변경하는데 필요한 새로운 프로그래밍 정보가 즉시 따른다. 제9b도는 제9a도의 순차를 상세히 도시한다. 요약하면 GSC 예비 워드 숫자 3 및 4는 모든 유니트 또는 전체 모집단 그룹 호출로서 이용된다. 본 기술분야에 숙련된 사람에게는, 개개의 또는 그룹의 어드레스가 예비 워드 3 및 4 대신에 상기 위치에 포함되면, 상기 개개의 또는 그룹 페이저만이 어드레스 되며 따라서 전체 시스템 변경을 경험하는 개개의 또는 그룹 페이저만이 어드레스됨을 명백히 알 것이다. 전술된 바와 같이 GSC 예비 워드 5 및 6의 전송은 코드 메모리에 대행 예비 워드 1 및 2와 유사한 방법으로 동작하며, 무효 변경이 전송됨을 확인한다. 시스템 변경을 수행하는데 필요한 정보는 GSC 데이타 블록 포맷으로 전송된다.

제9c도는, 제5c도와 유사한 방법으로, GSC 데이타 5 및 6의 가능한 순차가 시스템 프로그램 메모리내의 여러 영역이 억세스하는데 어

떻게 이용되는지를 도시한다. 특히, 워드 5와 워드 6의 조합은 영역 1에서의 변경을 지시하며, 워드 5와 6은 영역 2에서의 역워드 5와 워드 6은 영역 3에서의 변경을 지시하며 역워드 5와 역워드 6의 조합은 신호 처리 시스템에서 전체 변경을 활성케하는 코드이다.

제9c도에 지시된 영역은 제6도에 상세히 도시되어 설명된 시스템 프로그램 메모리(46)의 영역과 동일하다. 제6도에 설명된 것처럼, 시스템 프로그램 메모리(46)의 구조는 동일하며 1페이저의 동작을 변경하는 것은 단지 프로그램 시스템 메모리 내에 저장된 정보이다.

디코더 시스템 및 신호 처리 시스템의 상기 설명에 따라, POCSAG 코딩 시스템의 본 발명의 동작은 이제 설명한다. POCSAG 코딩 포맷 및 전송 순차는 제2a도 내지 제2c도, 제3a도 내지 제3f도, 제5a 내지 5e도에서 설명되었다. 수신기 장치의 시스템 디코딩 블록(34)의 동작은 프로그램 흐름도를 사용하여 잘 설명되었다. 제10a도 내지 제10d도의 연결된 흐름도에서 도시된 것처럼, 시스템은 먼저 블록(302)에서 시작된다. 다음으로 1코드 플래그 메모리가 블록(304)에서 판독되며, 얻어진 정보는 블록(306)에 도시된 것처럼 타이머를 구동시키는데 이용된다. 이제 비트동기에 대한 탐색이 블록(308)에서 도시된 바와 같이 시작된다. 비트 동기가 발견되지 않으면, 비트 동기에 대한 검색은 계속된다. 비트 동기가 발견되면 비트 타이밍이 블록(310)에서 설정되며 그후에 동기 워드가 검출되는 시간 간격을 설정하기 위해 타임아웃 타이머가 블록(312)에서 시작된다. 상기 시간 간격 동안에, 블록(314)에서 시스템은 동기 워드를 검색한다. 동기 워드를 찾기 위한 시간 간격이 블록(316)에서 동기 워드를 발견하지 못한채 소멸하면, 시스템 흐름도는 A로 표시된 계속 블록을 통하여 제10b도로 계속된다.

제10b도에서, 계속 블록(A)에 들어온 후에, 블록(320)에서 적절한 프레임 기간중에 어드레스 디코딩을 하기 위해 타이머가 설치된다. 블록(332)에서 타임아웃을 대기한 후에 블록(324)에서 어드레스에 대한 검색이 행해진다. 어드레스가 검출되지 않으면, 블록(325)에서 예비 워드를 검출하는 검색이 행해지며 프로그램은 B로 표시된 계속 블록을 통하여 계속된다. 만약, 예비 워드가 검출되, 프로그램은 계속 블록(D)을 봉하여 계속된다. 만약, 예비 워드와 다른 어드레스가 검출되면, 블록(326)과 같이 기능 비트가 디코딩된다. 기능 비트는 먼저 그것이 코드 메모리에서 변경을 용인하도록 조절됨을 나타내는 11인지의 여부를 결정하기 위해(328)에서 검사된다. 만약 기능 비트가 11인것으로 인정되면, 램은 C로 표시된 계속 블록을 통하여 계속된다. 만약, 기능 비트가 11이 아니면, 블록(330)에 도시된 바와 같이 데이타 메세지 기능 또는 어드레스가 수신되었는지를 결정하는 조사가 행해진다. 데이타 메세지 기능이 존재하지 않으면 경보 신호가 블록(332)에서 발생된다. 어쨋든, 메세지 기능이 존재하면 된다. 경보 신호가(332 또는 336)에서 발생된 후에, 프로그램은 계속 블록(B)을 통해 계속된다.

제10C도 에서, 계속 블록(B)에 들어온 후에, 타이머가 블록(340)에서 다음 동기 워드에 대해 설치된다. 시스템은 블록(342)에서 타이머 타임아웃을 대기한 후, 블록(344)에서 동기 워드에 대한 새로운 검색이 시작된다. 만약, 동기 워드가 검출되면, 프로그램은 계속 블록(A)을 통해 제10B도의(320)으로 계속된다. 동기 워드가 검출되지 않으면, 동기 워드 검출 플래그가 블록(346)에서 판독되어, 동기 워드 검출 플래그가 결정 블록(348)에서 세트되는지 여부를 판별한다. 동기 워드 검출 플래그가 세트되지 않았으면, 플래그는 블록(350)에 세트되고, 프로그램은 제10D도의 블록(320)에 어드레스 디코딩을 위한 타이머 설치를 위해 계속 블록(A)을 통해 되돌아간다. 동기 워드 검출 플래그가 이미 세트되었으면, 루틴은 동기 워드의 2차 실패 블록(352)으로 분기되며, 프로그램이 제10A도의(308)에서 비트 동기에 대한 검색으로 되돌아가도록 하는 RET로 표시된 되돌림 계속 블록을 통해 계속된다.

제10D도에서, 11기능 비트를 가진 어드레스 신호가 검출되었음을 나타내는 계속 블록(C)에 들어온 후에, 다음 코드 어드레스는 예비 워드(1)가 (360)에서 검출되었는지를 판별하기 위해 비교된다. 만약, 예비 워드(1)가 검출되지 않았으면, 프로그램은 제10C도(340)에서 다음 동기 워드를 위한 타이머 설치를 위해 계속 블록(B)을 통해 되돌아간다. 예비 워드(1)가 검출되었으면, 그 기능 비트는 01비트 조합과 일치하는지를 판별하기 위해(362)에서 검사된다. 기능 비트가 01로 확인되면, 데이타는(364)에서 임시 저장 메모리에 저장된다. 데이타 종결에 대한 검사는(366)에서 행해진다. 데이타의 종결이 검출되지 않으면 데이타는 임시 저장 메모리에 저장을 계속한다. 데이타의 종결이(366)에서 검출될때, 코드 메모리 영역(1)에 대한 새로운 데이타 디코딩 과정이(368)에서 시작되며 (370)에서 토드 메모리의 영역(1)에 새로운 데이타를 기재함이 뒤따른다. 새로운 데이타가 영역(1)에 기재된 후에, 프로그램은 계속 블록(B)을 통하여 제10C도(340)에서 다음 동기 워드에 대한 타이머를 설치하기 위해 되돌아간다. 결정 블록(362)에서 기능 비트가 01조합과 일치하지 않으면, 기능 비트는 블록(372)에서 10조합인지 검사된다. 기능 비트가 10조합과 일치하면, 데이타는(374)에서 임시 기억 메모리에 저장되며, (376)에서 데이타 종결에 대한 검사가 행해진다. 데이타의 종결이 검출되지 않으면, 정보는 메모리에 저장이 계속된다. 데이타의 종결이 검출될때, (378)에서 코드 메모리의 영역(2)에 대해 새로운 데이타가 디코드되고, 뒤이어 새로운 데이타는(380)에서 코드 메모리의 영역(2)에 기재된다. 새로운 데이타가 영역(2)에 기재된후, 프로그램은 계속 블록(B)을 통하여 제10C도의 블록(340)에서 동기 워드를 타이머 설치를 계속한다.

기능 비트가 10조합과 일치하지 않으면, 기능 비트는 11조합과 일치하는지를 결정하기 위해(382)에서 검사된다. 기능 비트가 11조합과 일치하면, 프로그램은(384)에서 임시 저장 메모리에 데이타 저장을 시작하며, (386)에서 데이타 종결을 판별하는 검사가 뒤따른다. 데이타의 종결이 검출되지 않으면, 프로그램은 임시 저장 메모리에 데이타 저장을 계속한다. 데이타 종결의 검출에 의해 새로운 데이타는(388)에서 코드 메모리의 영역(3)에 대해 디코드되며, (390)에서 코드 메모리의 영역(3)에 기재된다. 프로그램은 이제 계속 블록(B)을 통하여 제10C도의(340)에서 동기 워드를 위한 타이머 설치로 계속된다. 만약, 기능 비트가 11조합과 일치하는지 검사하여 그것이 검출되지 않으면, 소거 처리에 의해 기능 프로그램 비트는 00조합과 같아질 것이며 에러가 검출된다. 프로그램은 존재하거나 비수정된 어드레스 및 코드 플러그에 남아 있는 옵션과 함께 동작을 계속하며, 계속 포인트(B)를 통하여 제10c도의 블록(340)에서 다음 동기 워드를 위한 타이머 설치로 되돌아간다.

제10e도에서, 예비 어드레스 신호가 검출되었음을 나타내는 계속 블록(D)에 들어온 후에, 검출된 코드 어드레스 (570)에서 예비 워드(2)가 검출되었는지를 판별하도록 비교된다. 예비 워드(2)가 검출되지 않았으면, 프로그램은 계속 블록 RET을 통하여 제10a도의(308)에서 비트 동기에 대한 검색으로 되돌아간다. 프로그램가 검출되었으면, 그 기능 비트는 00비트 조합과 일치하는지 판별하도록(572)에서 검사된다. 기능 비트가 00으로 인정되면, 데이타는(574)에서 임시 저장 메모리에 저장된다. (576)에서 임시 저장 메모리에 저장된다. (576)에서 데이타 종결에 대한 검사가 행해진다. 데이타의 종결이 검출되지 않으면, 데이타는 임시 저장 메모리에 저장을 계속한다. (578)에서 데이타의 종결이 검출될때, 프로그램 메모리의 영역(1)에 대한 새로운 데이타의 디코딩 처리가(578)에서 시작되고, (580)에서 새로운 데이타는 프로그램 메모리의 영역(1)에 기재된다.

결정 블록(572)에서 기능 비트가 00조합에 일치되지 않으면, 기능 비트는 블록(582)에서 01조합에 대해 검사된다. 기능 비트가 01조합에 일치하면, 데이타는(584)에서 임시 저장 메모리에 저장되며, 데이타 종결에 대한 검사가(586)에서 행해진다. 데이타의 종결이 검출되지 않으면, 정보는 메모리 저장을 계속한다. 데이타의 종결이 검출될때, 새로운 데이타가 (588)에서 프로그램 메모리의 영역(2)에 대해 디코드되며, (590)에서 새로운 데이타는 프로그램 메모리의 영역(2)에 기재된다.

기능 비트가 01조합에 일치하지 않으면, 기능 비트는 10조합과 일치하는지 판별하도록 (592)에서 검사된다. 기능 비트가 10조합과 일치하면, 프로그램은(594)에서 임시 기억 메모리에 데이타 저장을 시작하고, (596)에서 데이타 종결을 판별하는 검사가 뒤따른다. 데이타의 종결이 검출되지 않으면 프로그램은 임시 저장 메모리에 데이타 저장을 계속한다.

데이타의 종결의 검출에 따라 새로운 데이타가(598)에서 프로그램 메모리의 영역(3)에 대해 디코드되며, (600)에서 프로그램 메모리의 영역(3)에 기재된다.

기능 비트가 10조합과 일치하는지에 대해 검사하여 그것이 검출되지 않으면, 소거 처리에 의해, 기능 비트는 00조합과 같아진다. 프로그램은(602)에서 임시 저장 메모리내에 데이타 저장을 시작하며, 뒤이어(604)에서 데이타 종결을 판별하는 검사가 행해진다. 만약, 데이타의 종결이 검출되지 않으면, 프로그램은 임시 기억 메모리에 데이타 저장을 계속한다. 데이타 종결의 검출에 의해, 새로운 데이타가(606)에서 전체 프로그램 메모리에 대해 디코드되며, (608)에서 프로그램 메모리에 기재된다.

프로그램 메모리 영역중 어떤 곳 또는 전부에 새로운 데이타가 읽혀진 후에, (302)와 유사한 시스템 시작이 (610)에서 작용되어, (612)에서 새로운 프로그램 실행을 시작한다.

요약하면, 제10a 내지 제10e도에 도시된 흐름도는 POCSAG 코딩 시스템에서 본 발명이 어떻게 동작하는지를 보여준다. 페이징 장치는 POCSAG 코드와 연관된 모든 특징 및 옵션을 제공할 수 있는 종래의 선택 호출 수신기처럼 동작한다. 또한, 상기 장치는 장치에 설정된 특징, 옵션 및/또는 어드레스 신호를 수정하거나 유니트가 디코드할 신호 처리 시스템을 수정하도록 방송을 통해 수신된 POCSAG 포맷 신호를 통해서 재프로그램 될 수 있다. 말하자면, 유니트는 골레이 순차 코드를 포함하여, 어떠한 새로운 코딩 시스템에서도 동작하도록 제10e도에 도시된 절차에 따라 완전히 재구성될 수 있다.

골레이 순차 코드 시스템에 있어서, 본 발명의 동작을 설명한다. GSC 포맷 및 전송 순차는 제7a도 내지 제9c도에 설명되었다. 수신기 장치의 시스템 디코딩 블록(34)의 동작은 프로그램 흐름도를 사용하여 설명된다. 제11a도 내지 제11e도의 흐름도에 도시된 바와 같이, 디코딩 시스템은 먼저, (402)에서 시작된다. 다음으로 블록(404)에서 코드 플러그 메모리는 어드레스 정보에 대해 판독된다. 코드 플러그가 판독된후, 타이머가 블록(406)에서 설치되며, 그 다음에 시스템은 블록(408)에서 타임아웃을 대기한다. 상기 타임-아웃 대기후에, 타이머는 블록(410)에서 재출발되며 어드레스플래그는 블록(412)에서 어드레스 번호(1)로 세트된다. 다음에 현행 어드레스의 워드(1)는 블록(414)에서 도시된 바와 같이 로드된다. 현행 어드레스의 워드(10)를 로드한 후에 결정 블록(416)에서 프로그램은 수신된 신호내의 워드(1)에 대해 검색한다. 워드(1)이 검출되지 않으면, 프로그램은 계속 블록(B)을 통해 제11b도로 계속된다. 워드(1)가 블록(416)에서 검출되면, 워드(1) 또는, 그 역이 검출되었는지를 판별하는 결정 블록(418)으로 흐름이 계속된다. 워드(1)가 검출되면, 검출 플래그는(420)에서 현행 어드레스의 역워드(1)에 대해 세트된다. 대신에, 워드(1)의 역이 (418)에서 검출되면, 검출 플래그는 (422)에서 현행 어드레스의 역워드(1)에 대해 세트된다. 워드(1) 또는, 그의 역의 검출에 대해 적절한 플래그를 세트하여, 프로그램은 계속 블록(A)을 통해 제11b도로 계속된다.

제11b도에 있어서, 계속 블록(B)을 통하여 결정 블록(424)에 들어와서, 검색되는 어드레스 워드가 전용 어드레스인지 또는, 유니트 어드레스인지를 판별한다. 현행 어드레스가 전용 어드레스가 아닌 것으로 판별되면, 결정 블록(626)에서, 이것이 유니트 변경 드레스인지를 판별한다. 만약, 아닌 것으로 판별되면, 프로그램은 계속 블록(RET)을 통하여 제11a도의 (408)에서 타임-아웃 타이머를 대기하는 것으로 계속된다. 만약, 유니트 변경 어드레스인 것으로 판별되면, 블록(428)에서, 시스템은 어드레스를 시스템 변경 어드레스로 세트하고, 그후에 프로그램은 계속 블록(H)을 통하여 계속 진행된다. 블록(424)에서 현행 시스템은 어드레스인 것으로 판별되면, 블록(430)에서 시스템은 어드레스를 유니트 변경 어드레스로 세트하고, 프로그램은 계속 블록(H)을 통해 계속된다. 계속 블록(H)은 제11a도의 블록(414)에서 현행 어드레스의 워드(1)를 로드하는 것으로 복귀한다.

블록(424)에서 시작되고, 분기점(H 및 RET)에서 끝나는 단계의 조합은 탐색되는 어드레스 코드 순차를 변경하는데 도움을 주며, 디코더가 전용 또는 개개의 어드레스 신호, 유니트 변경 어드레스 신호, 시스템 변경 또는, 모든 유니트 어드레스 신호를 동시에 검색하는 것을 허용한다. 비록 루틴은 정규적 또는, 선택적 호출 모드에서 3어드레스 신호의 검출을 제공하지만, 좀더 많은 혹은, 좀더 적은수의 어드레스를 제공하도록 절차가 수정될 수 있음은 명백한다.

제11b도에 대한 설명을 계속하면, 조합 블록(A)을 통하여 블록(432)으로 들어와서 현행 어드레스의 워드(2)를 로드한다. 다음에 (434)에서 어드레스의 워드(2)가 검출되었는지 여부가 판별된다. 워드(2)가 검출되지 않았으면, 프로그램은 결정 블록(424)으로 계속되어 전술한 바와 같이 그것이 전용 어드레스인지를 검사하고 전술한 바와 같이 계속 진행된다. 어쨌든, 워드(2)가 검출되면, 결정 블록(436)에서 워드(2) 또는, 그의 역이 검출되었는지를 판별한다. 워드(2)의 역이 검출되었으면, 현행 어드레스의 워드(2)의 역에 대해 검출 플래그가 블록(440)에서 세트된다. 어떠한 경우이던간에, 적절한 검출 플래그가 세트된 후에, 프로그램은 계속 블록(E)을 통하여 제11c도로 계속된다.

제11c도에서, 계속 블록(E)을 통하여 제11b도로 부터 결정 블록(450)에 들어와서 전용 어드레스가 검출되었는지를 판별한다. 전용 어드레스가 검출되었으면, 어드레스 순차가 역워드(A), 역워드(B)인지를 판별한다. 판정이 긍정이면, 프로그램은 계속 블록(C)을 통해 제11d도로 진행한다. 수신된 어드레스 순차가 역워드(A), 역워드(B)와 일치하지 않는 것으로 판별되면, 결정 블록(454)은 메세지 기능이 수신되었는지를 판별한다. 메세지 기능이 수신되지 않았으면, 경보 신호가 블록(456)에서 발생되고, 프로그램은 RET로 표시된 계속 블록을 통하여 제11a도의 블록(408)에서 타임-아웃 대기로 계속된다.

그러나, 만약 메세지 기능이(454)에서 수신되어, 수신된 데이타 메세지가 부호(450)에서 기억되면, 경보 신호가 (460)에서 발생된다. 그후, 프로그램은 연속 블록(RET)을 통해 진행된다. 만약 선택 블록(450)에서 특정의 어드레스가 검출되지 않으면, 보존된 어드레스가 검출되는가를 선택 블록(462)에서 결정한다. 만약, 상기 보존 어드레스가 검출되지 않으면, 프로그램은 연속 블록(RET)을 통해 계속 된다. RET로 표시된 연속 블록은 제11a도의 타임-아웃 타이머(408) 블록을 대기하기 위해 복귀한다. 그러나, 만약, 보존된 어드레스가 검출되면, 프로그램은 연속 블록(D)을 통해 계속된다.

제11d도에 있어서, 엔트리는 연속 블록(C)을 통해 선택 블록(47)으로 향하여, 상기 블록은 어드레스(1)가, 특정 어드레스 순차 역워드(A) 이후에 즉시 역워드(B)가 수신되는 것을 검출한다. 만약, 보존된 어드레스(1)가 검출되지 않으면, 에러가 존재하는 것으로 되며, 어드레스가 존재하는 동작으로 돌아가고, RET로 표시된 연속 블록을 통해 선택이 행해진다. 그러나, 만약 보존된 어드레스의 수(1)가 (470)에서 검출되면, 보존된 어드레스 수(1)가 블록(472)에서 A역(B)인가의 여부를 결정한다. 만약, A역(B)워드 순차가 검출되면, 데이타는 블록(474)에서 임시 기억 메모리내에 기억되며, 선택 블록(476)에서, 데이타의 종료가 발생되는가를 결정한다. 만약, 데이타의 종료가 검출되지 않으면, 블록(474)에서 복귀를 행하여, 임시 기억 메모리내에 데이타를 계속 기억시킨다. 데이타의 마지막이 검출되면, 새로운 데이타가 블록(478)에서 코드 메모리의 영역(1)에 대하여 디코드되고, 그후에 새로운 데이타는 480에서 코드 메모리의 영역(2)에 기록된다. 그후, 프로그램을 연속 블록(RET)을 통해 계속된다.

어드레스 순차 A역(B)가 검출되지 않으면, 어드레스 순차가 역A, B인지 아닌지 결정 블록(492)에서 판정이 이루어진다. 역A,B인지 아닌지 결정 블록(492)에서 판정이 이루어진다. 역 A,B 워드 순차가 검출되면, 데이타는 블록(484)에서 임시 기억 메모리에 저장되고, 데이타의 마지막이 나타날때 판정이 이루어진다. 데이타는 데이타의 마지막이 검출되는 시간까지 임시 기억 메모리에 연속 기억된다. 데이타의 마지막이 검출되면, 새로운 데이타는 블록(488)에서 코드 메모리의 영역(2)에 대하여 디코드되고, 그후에 새로운 데이타는 블록(490)에서 코드 메모리의 영역(2)에 기록된다. 그후 프로그램은 연속 블록(RET)을 통하여 계속된다.

어드레스 순차가 역A, B인 것으로 판정되지 않으면, 어드레스(492)에서 어드레스 순차가 역A인지, B인지의 판정이 이루어진다. 어드레스 순차가 역A, B로 판정되면, 데이타는 임시 기억 메모리에 기억되고, (496)에서 데이타의 마지막의 발생동안 판정이 이루어진다. 데이타는 데이타 신호의 마지막이 검출될때가지 임시 기억 메모리에 연속 기억된다. 데이타의 마지막이 검출되면, 새로운 데이타가(498)에서 코드 메모리의 영역(3)에 대하여 디코드되고, 새로운 데이타는 블록(500)에서 코드 메모리의 영역(3)내로 기록된다. 이때 프로그램은 연속 블록(RET)를 통하여 제11a도의 타임-아웃블록(480)에 대한 대기로 복귀한다. 결정 블록(429)에서, 어드레스 순차가 순차 논리의 결과로 역 A, 역 B가 아니라고 결정되면, 에러는 발생되고 리턴은 존재하는 어드레스 및 선택을 가진 정상 작동을 한다. 프로그램은 제11a도의 대기 타임아웃 블록(408)으로 복귀한다.

제11f도에서, 엔트리는 연속 블록(D)을 통해 예약 어드레스(2)가 검출되었는지를 결정하는 결정 블록(670)으로 형성된다. 예약 어드레스(2)가 예약 코드 워드(3 및 4)에 의해 형성된 것을 재호출할 것이다. 예약 어드레스(2)가 검출되지 않았다면, 에러가 있으며 작동의 복귀는 연속 블록(RET)으로 이루어진다. 그렇지만, 예약 어드레스 번호(2)가 (670)에서 검출된다면, 결정은 결정 블록(672)에서 다음 어드레스 순차가 블록(672)에서 워드(5 및 6)를 만든다. 워드(5 및 6)은 GSC예약 워드(5 및 6)를 표시하기 위해 사용될 것이다. 만일 워드(5 및 6)순차가 검출됐다면, 데이타는 블록(674)의 임시 기억 메모리에 기억되며, 결정은 데이타의 종류가 나타날때 결정 블록(676)으로 진행된다. 데이타 종료가 검출 안됐다면, 복귀는 임시 기억 메모리에 데이타를 계속 기억하기 위해 블록(674)으로 진행한다. 데이타의 종료가 검출되면, 새로운 데이타는 새로운 데이타가 프로그램 메모리의 영역(1)으로 기록되어진 이후에 블록(678)에서 프로그램 메모리의 영역(1)을 대코드된다.

어드레스 순차 워드(5)워드(6)(sequence word 5 word 6)가 검출안되면, 결정은 순차가 워드(5)역워드(6)(word 5 inverse word 6)인지를 결정 블록(682)에서 결정한다. 워드(5)역워드(6) 순차가 검출되면, 데이타는 블록(684)에서 임시 기억 메모리에 기억되고, 결정은 데이타의 종료가 발생할때(686)에서 행한다. 데이타는 데이타의 종료로써 상기 시간이 검출될때까지 임시 기억 메모리에 계속해서 저장되어진다. 데이타의 종료가 결정되면, 새로운 데이타는 새로운 데이타가 블록(690)에서 프로그램 메모리의 영역(2)내로 기록된 후에 블록(688)에서 프로그램 메모리의 영역(2)에 대해 디코드된다.

만일, 어드레스 순차가 워드(5)역워드(6)가 아니라고 결정되면, 결정은 어드레스 순차가 역워드(5)워드(6)인지를 결정 블록(692)에서 행한다. 어드레스 순차가 역워드(5)워드(6)로 결정되면, 데이타는(694)에서 임시 기억 메모리에 저장되고, 결정은(696)에서 데이타의 종료 발생에 대해 행한다. 데이타는 데이타의 신호의 종료가 검출될때까지 임시 기억 메모리에 계속해서 저장된다. 데이타의 종료가 검출되면, 새로운 데이타(698)에서 프로그램 메모리의 영역(3)에 대해 디코드되며, 새로운 데이타는 블록(700)에서 프로그램 메모리의 영역(3)내로 기록된다.

결정 블록(692)에서 순차 논리의 결과로 어드레스 순차가 역워드(5)가 워드(6)가 아닌 것이 결정되면, 워드 순차는 역워드(5) 역워드(6)가 되야하며, 프로그램은 (702)에서 임시 기억 메모리에 데이타를 저장하여(704)에서 데이타의 종료를 결정하기 위해 검사를 시작한다. 데이타의 종료가 검출되지 않았다면, 프로그램은 임시 기억 메모리의 데이타를 계속해서 저장한다. 데이타의 종료가 검출되면, 새로운 데이타는(706)에서 전체 프로그램 메모리에 대해 디코드되고, (708)에서 프로그램 메모리내에 기록된다.

새로운 데이타가 어느 또는, 모든 프로그램 메모리 영역에서 판독된 이후에 (402)와 유사한 시스템 초기 동작은 (710)에서 시작되고, 새로운 프로그램은 (712)에서 실행을 시작한다.

GSC 코딩 시스템에서 본 발명의 작동을 요약하면, 장치는 통상적인 선택 호출 수신기처럼 작동하여, 하나 이상의 어드레스 신호를 디코드하고, 경보할 수 있다. 부가하면, 이것은 신호 채널을 통해 오버-디-에서 수신된 명령에 따라 작동 제어 메모리를 재프로그래밍에 의해 예정된 예약 신호 패턴에 응답한다. 재프로그래밍 메카니즘은 어드레스, 각 장치의 선택, 및 장치의 그룹을 변경할 수 있으며, 또한, 다수의 장치에 사용된 디코딩 계획을 변경할 수 있다.

Claims (6)

1. 전송된 무선 주파수 신호를 디코딩하는 무선 통신 수신기에 있어서, 디코드된 전송 무선 주파수 신호에 응답하여 무선 통신 수신기의 디코딩 특성을 변경시키기 위해, 전송된 무선 주파수 신호를 수신하여 수신된 신호를 발생하는 수단(32); 선택적으로 재프로그램 가능한 비휘발성 메모리(42, 46 또는 50); 상기 수신 수단(32)에 결합되어 상기 비휘발성 메모리(40, 46, 50)의 명령에 따라 수신된 신호를 디코딩 하는 프로그램 가능한 디코더(34, 36) ; 상기 디코더(34, 36) 및 상기 비휘발성 메모리(40, 42, 46 및 50)에 결합되어 연속 재프로그래밍을 위해 디코드된 수신 신호를 임시로 저장하는 휘발성 메모리(48)와 ; 상기 디코더(34, 36) 및 상기 비휘발성 메모리(40, 42, 46 또 50)에 결합되어 상기 휘발성 메모리(48)에 저장된 디코드된 수신신호에 따라 상기 비휘발성 메모리(40, 42, 46 및 50)의 선택적인 재프로그래밍을 가능하게 하는 논리수단(52)을 구비하는 장치를 포함하여, 상기 무선 통신 수신기의 디코딩 특성을 변경시키기 위해 상기 디코드된 수신 신호가 상기 비휘발성 메모리(40, 42, 46 및 50)에 선택적으로 기록될 수 있는 무선 통신 수신기.
2. 전송된 무선 주파수 신호를 디코딩하는 무선 통신 수신기에 있어서, 디코드된 전송 무선 주파수 신호에 응답하여 무선 통신 수신기의 디코딩 특성을 변경시키기 위해, 전송된 무선 주파수 신호를 수신하여 수신된 신호를 발생하는 수단(32); 선택적으로 재프로그램 가능한 비휘발성 메모리(40, 42, 46 및 50); 상기 비휘발성 메모리(40, 42, 46,50)에 결합되어 상기 비휘발성 메모리(40, 42, 46 또는 50)의 연속 재프로그래밍을 위해 디코드된 수신 신호를 임시로 저장하는 휘발성 메모리(48)와; 상기 수단(32), 상기 비휘발성 메모리(40, 42, 46 또는 50) 및 상기 휘발성 메모리(48)에 결합되어 연속 재프로그래밍을 위해 수신된 신호를 디코딩하면서 상기 휘발성 메모리(48)내의 수신 신호를 임시로 저장하는 상기 비휘발성 메모리(40, 42, 46 또는 50)에 저장된 명령에 응답하는 마이크로 컴퓨터(36)로서, 예정된 수신 신호의 검출에 응답하여 상기 휘발성 메모리(48)에 저장된 디코드된 수신 신호에 따라 상기 비휘발성 메모리의 선택적인 재프로그래밍을 가능하게 하는 수단(52)을 더 포함하는 마이크로 컴퓨터(52)에 의해 디코드된 수신 신호가 상기 비휘발성 메모리(40, 42, 46 또는 50)에 선택적으로 기록될 수 있는 무선 통신 수신기.
3. 선택적인 호출 신호 및 메세지 신호를 포함하는 전송된 무선 주파수 신호를 디코딩하는 무선 통신 수신기에 있어서, 디코드된 전송 무선 주파수 신호에 응답하여 무선 통신 수신기의 디코딩 특성을 변경시키기 위해, 전송된 무선 주파수 신호를 수신하여 수신된 신호를 발생하는 수단(32); 선택적으로 재프로그램 가능한 비휘발성 메모리(40, 42, 46 또는 50); 상기 수신 수단(32)에 결합되어 상기 비휘발성 메모리(40, 46, 50)의 명령에 따라 수신된 신호를 선택적인 호출 신호와 메세지 신호로 디코딩하는 프로그램 가능한 디코더(34, 36); 상기 디코더(34,36) 및 상기 비휘발성 메모리(40, 42, 46 또는 50)에 결합되어 연속 제프로그래밍을 위해 디코드된 수신 메세지 신호를 임시로 저장하는 휘발성 메모리(48)와; 상기 디코더(34,36) 및 상기 비휘발성 메모리(40,42,46 또는50)에 결합되어 상기 선택적인 호출 신호에 응답하여 디코딩된 수신 메세지 신호에 따라 상기 비휘발성 메모리(40, 42, 46 또는 50)의 선택적인 재프로그래밍을 가능하게 하는 논리수단(52)을 구비하는 장치를 포함하여, 상기 무선 통신 수신기의 디코드 특성을 변경시키기 위해 상기 디코드된 수신 메세지 신호가 상기 비휘발성 메모리(40, 42, 46 또는 50)에 선택적으로 기록될 수 있는 무선 통신 수신기.
4. 선택적인 호출 신호 및 메세지 신호를 포함하는 전송된 무선 주파수 신호를 디코딩하기 위하여, 각각의 무선 통신 수신기에 상응한 최소한 어드레스 정보를 갖는 비휘발성 메모리(40, 42, 46 또는 50)를 포함하는 무선 통신 수신기에 있어서, 디코드된 전송 무선 주파수에 응답하여 무선 통신 수신기의 어드레스 디코딩 특성을 변경시키기 위해, 전송된 무선 주파수 신호를 수신하여 수신된 신호로 발생하는 수단(32); 선택적으로 재프로그램 가능한 비휘발성 코드 메모리(40, 42, 46 또는 50) ; 상기 수단(32) 및 상기 비휘발성 코드 메모리(40, 42, 46 또는 50)에 결합되어, 수신된 신호를 선택적인 호출 신호 및 메세지 신호로 디코딩하고, 각각의 무선 통신 수신기의 어드레스 정보에 상응하여 수신된 선택적인 호출 신호를 검출하는 디코더(34, 36) ; 상기 디코더(34, 36) 및 상기 비휘발성 메모리(40, 42, 46 또는 50)에 결합되어, 연속적인 재프로그램을 하기 위해 디코드된 수신 메세지 신호를 임시 저장하는 휘발성 메모리(48)와; 상기 디코더(34, 36) 및 상기 비휘발성 메모리(40, 42, 46 또는 50)에 결합되어, 메세지 신호의 디코딩에 응답하여 상기 휘발성 메모리(48)에 저장된 디코드된 수신 메세지 신호에 따라 상기 비휘발성 코드 메모리(40, 42, 46 또는 50)의 선택적인 재프로그램을 가능하게 하는논리수단(52)을 구비하는 장치를 포함하여, 상기 무선 통신 수신기의 디코딩 특성을 변경시키기 위해 상기 디코드된 수신 메세지 신호가 상기 비휘발성 메모리(40, 42, 46 또는 50)에 선택적으로 기록될 수 있는 무선 통신 수신기.
5. 오버-디-에어 송신에 의해 선택된 무선 통신 수신기를 재프로그램 하기 위한 방법에 있어서, 가) 재프로그램하기 위한 무선 통신 수신기 및 메세지 신호를 어드레스 하는 선택된 호출 신호를 포함하는 무선 주파수 신호를 엔코딩 하는 단계; 나) 엔코드된 신호를 전송하는 단계; 다) 전송된 무선 신호를 수신하여 수신된 신호를 발생시키는 단계; 라) 비휘발성 메모리에 포함된 명령에 응답하여 프로그램 가능한 디코더에 의해 수신된 선택적인 호출 및 메세지 신호를 디코딩하고, 휘발성 메모리에 메세지 신호를 임시로 저장하는 단계; 마) 선택된 무선 통신 수신기에 상응하는 선택적인 호출 신호를 식별하는 단계와; 바) 선택된 무선 통신 수신기의 디코딩 특성을 변경시키기 위해 휘발성 메모리에 기억된 디코드된 수신 메세지 신호에 따라 비휘발성 메모리를 재프로그램 하는 단계를 포함하는 선택된 무선 통신 수신기 재프로그래밍 방법.
6. 오버-디-에어 송신에 의해 선택괸 무선 통신 수신기를 재프로그램 하기 위한 방법에 있어서, 가) 선택적인 호출 신호 및 메세지를 포함하는 전송된 무선 신호를 수신하여 수신된 신호를 발생시키는 단계; 나) 비휘발성 메모리에 포함된 명령에 응답하여 프로그램 가능한 디코더에 의해 수신된 신호를 디코딩하고, 휘발성 메모리에 그 수신된 신호를 저장하는 단계; 다) 재프로그램을 위한 선택된 무선 통신 수신기 및 메세지 신호에 상응하는 선택적인 호출 신호를 식별하는 단계와; 라) 선택된 무선 통신 수신기의 디코딩 특성을 변경시키기 위해 휘발성 메모리에 기억된 디코드된 수신 메세지 신호에 따라 비휘발성 메모리를 재프로그램하는 단계를 포함하는 선택된 무선 통신 수신기 재프로그래밍 방법.

Images