[go: up one dir, main page]

KR20230103654A - 타일링 표시장치 - Google Patents

타일링 표시장치 Download PDF

Info

Publication number
KR20230103654A
KR20230103654A KR1020210194683A KR20210194683A KR20230103654A KR 20230103654 A KR20230103654 A KR 20230103654A KR 1020210194683 A KR1020210194683 A KR 1020210194683A KR 20210194683 A KR20210194683 A KR 20210194683A KR 20230103654 A KR20230103654 A KR 20230103654A
Authority
KR
South Korea
Prior art keywords
control command
signal
display
display module
display modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020210194683A
Other languages
English (en)
Inventor
이호범
박대성
김태궁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210194683A priority Critical patent/KR20230103654A/ko
Priority to GB2214963.7A priority patent/GB2614369A/en
Priority to CN202211297175.4A priority patent/CN116416922A/zh
Priority to CN202411098888.7A priority patent/CN118918787A/zh
Priority to TW111140720A priority patent/TWI842159B/zh
Priority to TW113113027A priority patent/TWI908019B/zh
Priority to US17/976,768 priority patent/US11935501B2/en
Publication of KR20230103654A publication Critical patent/KR20230103654A/ko
Priority to US18/436,104 priority patent/US12272333B2/en
Priority to US19/060,603 priority patent/US20250191551A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 명세서의 실시예에 따른 타일링 표시장치는 제어 명령 신호를 생성하는 세트 보드, 및 제어 명령 신호에 대응되는 타겟 동작을 실행하기 위해, 직렬 통신 방식의 제1 인터페이스 회로를 통해 서로 연결된 복수의 표시 모듈들을 포함한다. 여기서, 제1 인터페이스 회로는, 이웃한 상기 표시 모듈들 사이에서 피드백 루프 타입의 양 방향 직렬 인터페이스로 구현된다.

Description

타일링 표시장치{Tiling Display Device}
이 명세서는 확장성이 가능한 타일링 표시장치에 관한 것이다.
대형 디스플레이는 옥내외 디지털 광고와 같은 다양한 분야에서 활용될 수 있다. 대형 디스플레이에 대한 수요를 충족시키기 위하여 확장성이 가능한 타일링 표시장치가 제안되고 있다. 타일링 표시장치는 복수의 표시 모듈들을 연결하여 단일 화면을 구성하는 것으로서, 연결되는 표시 모듈의 개수를 조절하여 원하는 화면 크기를 구현할 수 있는 장점이 있다.
이러한 타일링 표시장치에서는 복수의 표시 모듈들이 장거리로 연결되기 때문에 데이터 통신의 속도와 신뢰성이 저하될 수 있고, 클럭과 데이터 간의 동기가 어려워 데이터 신뢰성도 저하될 수 있다.
따라서, 본 명세서는 데이터 통신 속도가 빠르고 신뢰성 있는 대용량 통신이 가능한 타일링 표시장치와 그 구동방법을 제공한다.
본 명세서의 실시예에 따른 타일링 표시장치는 제어 명령 신호를 생성하는 세트 보드, 및 제어 명령 신호에 대응되는 타겟 동작을 실행하기 위해, 직렬 통신 방식의 제1 인터페이스 회로를 통해 서로 연결된 복수의 표시 모듈들을 포함한다. 여기서, 제1 인터페이스 회로는, 이웃한 상기 표시 모듈들 사이에서 피드백 루프 타입의 양 방향 직렬 인터페이스로 구현된다.
본 실시예는 다음과 같은 효과가 있다.
본 실시예는 장거리로 연결된 복수의 표시 모듈들을 세트 보드가 개별적으로 제어할 수 있도록, 그리고 신뢰성 있는 대용량 통신이 구현될 수 있도록, 이웃한 표시 모듈들 사이마다 피드백 루프(feed back loop) 타입의 멀티 체인 인터페이스(multi chain interface) 회로를 구성한다. 즉, 본 실시예에 따르면, 복수의 표시 모듈들은 서로 간에 양방향 통신이 가능한 듀얼 SPI(Serial Peripheral Interface)를 통해 서로 연결된다.
본 실시예에 따르면, 각 표시 모듈이 양방향 듀얼 SPI를 위해 마스트 포트와 슬레이브 포트를 모두 갖고 있으므로, 라이트(write) 기능과 리드-아웃(read-out) 기능이 모두 가능하여 편의성이 증대되고 유지 보수가 용이한 장점이 있다.
본 실시예에 따르면, 각 표시 모듈이 양방향 듀얼 SPI를 위해 마스터 포트와 슬레이브 포트를 모두 갖고 있으므로, 이웃한 표시 모듈들 간에 개별적인 양방향 통신이 가능하고 짧은 통신 선로가 확보될 수 있다. 본 실시예에 따르면, 타일링 되는 표시 모듈의 개수가 증가되더라도 모듈 선택 핀이 세트 보드에 더 추가될 필요가 없고 세트 보드와 표시 모듈 간의 연결 배선도 더 추가될 필요도 없기 때문에, 화면 확장성이 용이한 장점이 있다.
본 실시예에 따르면, 짧은 통신 선로를 통해 표시 모듈들 간에 개별적인 피드백 양방향 통신이 가능하기 때문에, 대용량 데이터 통신의 속도와 신뢰성이 향상될 수 있다.
본 실시예에 따르면, 짧은 통신 선로를 통해 표시 모듈들 간에 개별적인 피드백 양방향 통신이 가능하기 때문에, 클럭과 데이터 간의 동기 틀어짐이 없고 데이터 신뢰성이 크게 향상될 수 있다.
본 실시예에 따르면, 세트 보드에서 타겟 표시 모듈까지의 접근 속도가 바이패스 통신 방식에 의해 타겟 표시 모듈의 위치에 상관없이 거의 동일해지므로, 데이터 통신 시간이 줄어드는 장점이 있다.
본 실시예에 따르면, 세트 보드가 오버랩 통신 방식을 통해 모든 표시 모듈들과 거의 동시에 대용량 데이터 통신이 가능하므로, 데이터 통신 시간이 획기적으로 줄어드는 장점이 있다.
본 실시예에 따르면, 오버랩 통신 방식에 멀티 동기 신호가 더 적용되어 모든 표시 모듈들에서 타겟 동작의 실행 시점이 일치됨으로써, 통신 시차로 인한 화면 플리커가 효과적으로 방지되는 장점이 있다.
본 명세서에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 명세서의 실시예에 따른 타일링 표시장치를 개략적으로 보여주는 도면이다.
도 2는 일 표시 모듈의 연결 구성을 보여주는 도면이다.
도 3 및 도 4는 마이크로 LED 기반의 표시 패널을 보여주는 도면들이다.
도 5는 표시 패널에 구비된 일 픽셀의 개략적인 등가 회로도이다.
도 6 내지 도 8은 본 명세서의 실시예에 따른 타일링 표시장치의 연결 구조를 보여주는 도면들이다.
도 9 내지 도 11은 본 명세서의 실시예에 따른 타일링 표시장치의 일 동작 예를 보여주는 도면들이다.
도 12는 본 명세서의 실시예에 따른 타일링 표시장치의 기본 통신 모드에서의 동작을 보여주는 도면이다.
도 13a 및 도 13b는 본 명세서의 실시예에 따른 타일링 표시장치의 바이패스 통신 모드에서의 동작을 보여주는 도면들이다.
도 14는 본 명세서의 실시예에 따른 타일링 표시장치의 비 동기식 오버랩 통신 모드에서의 동작을 보여주는 도면이다.
도 15는 바이패스 통신 모드에서 체크 플래그 에러 발생시의 동작을 보여주는 도면이다.
도 16은 비 동기식 오버랩 통신 모드에서 체크 플래그 에러 발생시의 동작을 보여주는 도면이다.
도 17은 동기식 오버랩 통신 모드에서 체크 플래그 에러 발생시의 동작을 보여주는 도면이다.
도 18 및 도 19는 본 명세서의 실시예에 따른 타일링 표시장치의 동기식 오버랩 통신 모드의 동작을 보여주는 도면들이다.
도 20은 본 명세서의 실시예에 따른 타일링 표시장치에서 복수의 통신 모드들을 구현하기 위한 타이밍 콘트롤러의 구성을 보여주는 도면이다.
도 21은 본 명세서의 실시예에 따른 타일링 표시장치에서 동기식 오버랩 통신 모드를 구현하기 위한 멀티 동기신호의 일 구현 예를 보여주는 도면이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.
이하, 첨부된 도면을 참조하여 본 명세서의 실시예를 상세히 설명한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 본 명세서의 실시예에 따른 타일링 표시장치를 개략적으로 보여주는 도면이다. 도 2는 일 표시 모듈의 연결 구성을 보여주는 도면이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 타일링 표시장치(100)는 세트 보드(SET) 및 복수의 표시 모듈들(CB)을 포함한다. 각 표시 모듈(CB)은 캐비닛(cabinet)으로 칭해질 수도 있다.
표시 모듈들(CB)은 인터페이스 회로를 통해 서로 연결되어 대형 화면을 구성할 수 있다. 대형 화면의 전체 해상도는 각 표시 모듈(CB)의 단위 해상도의 총합으로 결정될 수 있다. 예컨대, 960*1080의 단위 해상도를 갖는 8개의 표시 모듈들(CB)로 한 화면이 구성된 경우, 화면의 전체 해상도는 3840*2160이 될 수 있다.
각 표시 모듈(CB)은 전계 발광 표시형, 액정 표시형 등으로 구현될 수 있으며, 이하의 본 실시예에서는 표시 모듈(CB)이 마이크로 LED 기반의 전계 발광 표시형으로 구현된 것이 예시된다. 다만, 본 명세서의 기술적 사상은 표시 모듈(CB)의 구현 방식에 의해 제한되지 않는다.
표시 모듈들(CB)은 세트 보드(SET)로부터 입력되는 제어 명령 신호에 대응되는 타겟 동작을 실행하기 위하여, 양 방향 직렬 통신 방식의 제1 인터페이스 회로를 통해 서로 연결될 수 있다. 제1 인터페이스 회로는 이웃한 표시 모듈들(CB) 사이에서 피드백 루프(feed back loop) 타입의 양 방향 멀티 체인 인터페이스(multi chain interface)로 구현될 수 있다.
제1 인터페이스 회로에 의해 표시 모듈들(CB) 간에 개별적인 양 방향 직렬 통신이 가능해지므로 짧은 통신 선로가 확보될 수 있고, 짧은 통신 선로를 통한 대용량 데이터 통신의 속도와 신뢰성이 향상될 수 있다.
표시 모듈들(CB) 중의 제1 표시 모듈(CB)이 세트 보드(SET)와 제2 인터페이스 회로를 통해 연결될 수 있다. 제2 인터페이스 회로는 세트 보드(SET)와의 연결 호환성을 위해 단 방향 직렬 인터페이스로 구현될 수 있다. 다만, 제2 인터페이스 회로는 세트 보드(SET)와 제1 표시 모듈(CB) 간의 통신 속도가 증가될 수 있도록 양 방향 직렬 인터페이스로 구현될 수도 있다.
제1 인터페이스 회로는 양방향 듀얼(Dual) SPI(Serial Peripheral Interface)로 구현될 수 있고, 제2 인터페이스 회로는 단방향 싱글 SPI(Serial Peripheral Interface)로 구현될 수 있다. 제1 인터페이스 회로와 제2 인터페이스 회로는 유선 또는 무선으로 구현될 수 있다.
특히, 제1 인터페이스 회로 즉, 양방향 듀얼(Dual) SPI(Serial Peripheral Interface)의 경우 대용량 데이터를 신뢰성있게 전송하기 위해 각 SPI는 단방향 TX(SCLK, MOSI, SS) 만 사용할 수 있다. 이러한 특성은 RX (MISO)와 TX (SCLK, MOSI, SS)의 Delay차이를 고려할 필요가 없어 효율적인 무선 적용을 가능하게 만들 수 있다.
각 표시 모듈(CB)은 복수개의 표시 패널들(PNL)과, 표시 패널들(PNL)을 구동시키기 위한 패널 구동회로들과, 패널 구동회로들의 동작 타이밍을 제어하는 타이밍 제어부(TCON)를 포함할 수 있다.
타이밍 제어부(TCON)는 제1 인터페이스 회로 및 제2 인터페이스 회로 중 적어도 하나 이상과 연결될 수 있다. 표시 모듈들(CB) 중에서 제1 표시 모듈에 구비된 타이밍 제어부(TCON)는 제2 인터페이스 회로를 통해 세트 보드(SET)와 연결되고 제1 인터페이스 회로를 통해 이웃한 표시 모듈에 연결된다. 제1 표시 모듈을 제외한 나머지 표시 모듈들(CB) 각각에 구비된 타이밍 제어부(TCON)는 제1 인터페이스 회로를 통해 이웃한 표시 모듈에 연결된다.
각 표시 모듈(CB)의 타이밍 제어부(TCON)는 콘트롤 인쇄회로기판(CPCB)에 실장되고, 분기 케이블(CBL)을 통해 해당 표시 모듈(CB)의 패널 구동회로들에 병렬로 연결될 수 있다.
패널 구동회로는 동일한 표시 모듈(CB)을 구성하는 복수의 표시 패널들(PNL) 각각에 독립적으로 구비될 수 있다. 패널 구동회로는, 케이블(CBL)을 통해 타이밍 제어부(TCON)에 연결된 소스 인쇄회로기판(SPCB), 소스 인쇄회로기판(SPCB)에 실장된 메모리 회로(MEM), 소스 인쇄회로기판(SPCB)과 표시 패널(PNL)을 전기적으로 연결하는 도전성 필름(COF), 도전성 필름(COF) 상에 접합된 데이터 드라이버(SIC), 소스 인쇄회로기판(SPCB)에 전기적으로 연결된 게이트 드라이버와 전원 회로 등을 포함할 수 있다.
메모리 회로(MEM)는 패널 특성을 저장하고 있는 비휘발성 메모리로, 감마 세팅을 위한 보정 값, 픽셀들 간 구동 특성 편차/컬러 편차를 보상하기 위한 제1 보상값과 인접한 표시 패널들(PNL) 간의 경계부 편차를 보상하기 위한 제2 보상값 및 각종 화질 및 구동 제어 데이터를 포함하는 플래시 메모리 및/또는 EEPROM일 수 있다. 이때, 대용량 데이터는 플래시 메모리에 저장되고, 저용량 데이터는 EEPROM에 저장 될 수 있다.
타이밍 제어부(TCON)는 제어 명령 신호에 따라 패널 구동회로의 동작시켜 제어 명령 신호에 대응되는 타겟 동작을 실행하고, 타겟 동작의 실행 결과가 포함된 제어 응답 신호를 생성할 수 있다. 타겟 동작은 리셋, 뮤트(암전), APL(Average Picture Level) 레인지 변경, 감마 변경, 화질 보상값 업데이트, 펌 웨어 업데이트 등을 포함할 수 있다. 타겟 동작은 제어 명령 데이터를 특정 메모리로 라이트(write)하여 저장하는 동작과, 제어 실행 데이터를 특정 메모리로부터 리드 아웃(read-out)하는 동작을 더 포함할 수 있다. 제어 응답 신호에는 제어 실행 데이터와 함께 송수신 에러 체크를 위한 체크 플래그 신호가 포함됨으로써 동작의 신뢰성을 높일 수 있다.
도 3 및 도 4는 마이크로 LED 기반의 표시 패널을 보여주는 도면들이다. 그리고, 도 5는 표시 패널에 구비된 일 픽셀의 개략적인 등가 회로도이다.
도 3 및 도 4를 참조하면, 표시 패널들(PNL) 각각에는 입력 영상을 재현하기 위한 픽셀 어레이가 형성된다. 픽셀 어레이에는 다수의 픽셀들이 배치됨과 아울러, 상기 픽셀들을 구동하기 위한 신호 배선들이 배치될 수 있다. 이러한 신호 배선들은 데이터 전압(Vdata)을 픽셀들에 공급하기 위한 데이터 라인들(DL)과, 게이트 신호(GSIG)를 픽셀들에 공급하기 위한 게이트 라인들(GL)과, 전원 전압을 픽셀들에 공급하기 위한 전원 라인들을 포함할 수 있다.
픽셀들 각각은 마이크로 LED 칩(μLED chip)을 발광 소자(EL)로 포함할 수 있다. 마이크로 LED 칩(μLED chip)들은 TFT(Thin Film Transistor) 백 플레인(Backplane) 상에 위치하는 적색 칩(μLED chip_R)들, 녹색 칩(μLED chip_G)들, 및 청색 칩(μLED chip_B)들을 포함할 수 있다. R 픽셀은 적색 칩(μLED chip_R)을 발광 소자(EL)로 포함하고, G 픽셀은 녹색 칩(μLED chip_G)을 발광 소자(EL)로 포함하고, B 픽셀은 청색 칩(μLED chip_B)을 발광 소자(EL)로 포함한다.
마이크로 LED 칩(μLED chip)들은 R/G/B 도너(donor)들로부터 전사됨으로써 TFT 백 플레인 상에 탑재될 수 있다. 적색 칩(μLED chip_R)들은 R 도너(R Donor)로부터 전사되고, 녹색 칩(μLED chip_G)들은 G 도너(G Donor)로부터 전사되며, 청색 칩(μLED chip_B)들은 B 도너(B Door)로부터 전사될 수 있다. 전사 기술은 정전기력, 레이저, 속도 의존적인 점착력, 하중 의존적인 점착력 등을 이용할 수 있다. 전사 기술은 이에 한정되지 않고 전자기력에 기반한 자기 조립을 이용할 수도 있다.
TFT 백 플레인은 효율적인 구동을 위해 액티브 매트릭스 구조로 이루어질 수 있다. TFT 백 플레인 상에서, 데이터 라인들(DL)과 게이트 라인들(GL)과 전원 라인들의 교차에 의해 픽셀들이 정의될 수 있다.
복수의 픽셀들이 하나의 단위 픽셀을 구성할 수 있다. 예를 들어, 게이트 라인(GL)의 연장 방향 또는 데이터 라인(DL)의 연장 방향을 따라, 이웃하게 배치된 R(적색), G(녹색),B(청색) 픽셀들이 하나의 단위 픽셀을 구성할 수 있다.
도 5와 같이, 일 픽셀(PXL)은 발광 소자(EL), 구동 TFT(DT), 및 노드 회로(NCON)를 포함할 수 있다.
노드 회로(NCON)는 게이트 라인(GL) 및 데이터 라인(DL)과 연결될 수 있다. 노드 회로(NCON)는 데이터 라인(DL)으로부터 데이터 전압(Vdata)을 공급받고, 게이트 라인(GL)으로부터 게이트 신호(GSIG)를 공급받는다. 노드 회로(NCON)는 게이트 신호(GSIG)에 동기하여 데이터 전압(Vdata)을 구동 TFT(DT)의 게이트 전극에 인가함으로써, 구동 TFT(DT)의 게이트-소스 간 전압을 구동 전류의 생성 조건에 맞게 셋팅할 수 있다. 노드 회로(NCON)는 구동 TFT(DT)의 문턱 전압 및/또는 전자 이동도를 센싱하여 구동 TFT(DT)의 게이트전압을 보상하는 내부 보상 회로를 포함할 수 있다.
구동 TFT(DT)는 게이트-소스 간 전압에 대응하여 구동 전류를 생성하는 구동 소자이다. 구동 TFT(DT)의 게이트 전극은 노드 회로(NCON)에 연결되고, 제1 전극(드레인 전극)은 고전위 픽셀전원(VDD)에 연결되며, 제2 전극(소스 전극)은 발광 소자(EL)에 연결될 수 있다.
발광 소자(EL)는 구동 TFT(DT)로부터 입력되는 구동 전류에 대응되는 세기로 발광하는 발광 소자이다. 발광 소자(EL)는 무기 발광층을 포함한 마이크로 발광다이오드로 구현될 수도 있다. 발광 소자(EL)의 제1 전극은 구동 TFT(DT)에 연결되고, 제2 전극은 저전위 픽셀전원(VSS)에 연결된다.
이러한 일 픽셀(PXL)의 연결 구성 및 동작은 일 예시일 뿐이므로, 본 명세서의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 구동 TFT(DT)와 노드 회로(NCON)는 PMOS 기반으로 구현될 수 있고 NMOS 기반으로 구현될 수도 있다. 또한, 노드 회로(NCON)에 연결된 게이트 라인(GL)이 복수개일 수 있다.
도 6 내지 도 8은 본 명세서의 실시예에 따른 타일링 표시장치의 연결 구조를 보여주는 도면들이다.
도 6 내지 도 8을 참조하면, 세트 보드(SET)와 제1 표시 모듈의 제1 타이밍 제어부(TCON1)가, 싱글(Single) SPI(Serial Peripheral Interface)를 통해 서로 연결될 수 있다.
싱글 SPI는 제2 인터페이스 회로(IF2)로서 단 방향 직렬 인터페이스를 구성할 수 있다.
싱글 SPI에서 마스터는 세트 보드(SET)가 되고, 슬레이브는 제1 타이밍 제어부(TCON1)가 된다. 세트 보드(SET)의 마스터 포트(MA)와 제1 타이밍 제어부(TCON1)의 제1 슬레이브 포트(SL)가 연결되어 싱글 SPI가 구현될 수 있다.
싱글 SPI의 송수신 동작은 마스터 출력인 클럭(CLK)에 맞추어 동기화될 수 있다. 클럭(CLK)의 기본 상태를 설정하는 속성을 클럭 극성(CPOL, Clock Polarity)이라고 한다. 클럭(CLK)의 어떤 에지에서 데이터를 전송할지를 설정하는 속성을 클럭 위상(CPHA, Clock Phase)이라고 한다. 만일 CPOL 또는 CPHA이 Low(0)이면, 클럭(CLK)이 Low 상태에서 High 상태로 변환될 때에(즉, 클럭의 상승 에지에서) 마스터 포트(MA)로부터 제1 슬레이브 포트(SL1)로 데이터(즉, 제어 명령 신호)가 전송될 수 있다. 이와 반대로 CPOL 또는 CPHA이 High(1) 이면, 클럭(CLK)이 High 상태에서 Low 상태로 변환될 때에(즉, 클럭의 하강 에지에서) 마스터 포트(MA)로부터 제1 슬레이브 포트(SL1)로 데이터(즉, 제어 명령 신호)가 전송될 수 있다.
싱글 SPI의 MOSI(Master Output Slave Input)는 마스터(SET)에서 출력되고 슬레이브(TCON1)로 입력되는 데이터(즉, 제어 명령 신호)를 의미하고, MISO(Master Input Slave Output)는 슬레이브(TCON1)에서 출력되고 마스터(SET)로 입력되는 데이터(즉, 제어 응답 신호)를 의미한다. 싱글 SPI의 SS(Slave Select)는 슬레이브(TCON1)를 선택하는 신호이다.
마스터(SET)와 슬레이브(TCON1)는 MOSI 포트를 통해 데이터 비트를 직렬로 송수신한다. 마스터(SET)에서 슬레이브(TCON1)로 전송되는 데이터는 최상위 비트가 가장 먼저 전송될 수 있다. 슬레이브(TCON1)와 마스터(SET)는 MISO 포트를 통해 데이터 비트를 직렬로 송수신한다. 슬레이브(TCON1)에서 마스터(SET)로 전송되는 데이터는 최하위 비트가 가장 먼저 전송될 수 있다.
도 6 내지 도 8을 참조하면, 제1 내지 제m 표시 모듈들의 제1 내지 제m 타이밍 제어부들(TCON1~TCONm)이, 듀얼 SPI(Dual SPI)를 통해 서로 연결될 수 있다. 듀얼 SPI는 제1 인터페이스 회로(IF1)로서 피드백 루프 타입의 양 방향 직렬 인터페이스를 구성한다.
타이밍 제어부들(TCON1~TCONm) 간에 듀얼 SPI가 구현될 수 있도록, 타이밍 제어부들(TCON1~TCONm) 각각은 제1 마스트 포트(MA1), 제1 슬레이브 포트(SL1), 제2 마스트 포트(MA2), 및 제2 슬레이브 포트(SL2)를 포함할 수 있다.
타이밍 제어부들(TCON1~TCONm) 각각에 포함된 제1 마스트 포트(MA1)와 제1 슬레이브 포트(SL1)는 정 방향 SPI(F-SPI)를 통해 이웃한 타이밍 제어부로 제어 명령 신호를 전달하기 위한 것이다.
타이밍 제어부들(TCON1~TCONm) 각각에 포함된 제2 마스트 포트(MA2)와 제2 슬레이브 포트(SL2)는 역 방향 SPI(R-SPI)를 통해 이웃한 타이밍 제어부로 제어 응답 신호를 전달하기 위한 것이다.
예를 들어, 제1 및 제2 타이밍 제어부들(TCON1,TCON2) 간의 정 방향 SPI(F-SPI)에서, 마스터는 제1 타이밍 제어부(TCON1)가 되고, 슬레이브는 제2 타이밍 제어부(TCON2)가 된다. 이 경우, 제1 타이밍 제어부(TCON1)의 제1 마스트 포트(MA1)는 제2 타이밍 제어부(TCON2)의 제1 슬레이브 포트(SL1)와 정 방향 SPI(F-SPI)를 통해 연결된다.
정 방향 SPI(F-SPI)의 MOSI(Master Output Slave Input)는 마스터(TCON1)에서 출력되고 슬레이브(TCON2)로 입력되는 데이터(즉, 제어 명령 신호)를 의미한다. 이 데이터는 타겟 슬레이브의 메모리 회로(MEM)에 전달되는 데이터로서 슬레이브(TCON2)에서는 바이패스 될 수 있다. 정 방향 SPI(F-SPI)에서 MISO(Master Input Slave Output)는 사용하지 않는다.
정 방향 SPI(F-SPI)에서 MISO를 사용하지 않는 이유는 복수의 타이밍 제어부들(TCON)이 장거리로 직렬 연결된 구조에서 고속 대용량 통신에 적합하지 않기 때문이다. MISO로 데이터를 리드 아웃하기 위해서는 CLK과 동기화가 되어야 하는데, 타이밍 제어부(TCON)를 통과할 때마다 속도가 느려지는 문제가 있고, 이웃한 타이밍 제어부들(TCON) 간의 통신을 하더라도, 마스터에서 슬레이브를 리드 아웃할 수 있는 시점을 잡기 어렵다. 반면 역 방향 SPI(R-SPI)의 MOSI를 이용하여 마스터에서 슬레이브로 데이터를 전송하면 전술한 문제가 쉽게 해결될 수 있다.
한편, 제1 및 제2 타이밍 제어부들(TCON1,TCON2) 간의 역 방향 SPI(R-SPI)에서, 마스터는 제2 타이밍 제어부(TCON2)가 되고, 슬레이브는 제1 타이밍 제어부(TCON1)가 된다. 이 경우, 제2 타이밍 제어부(TCON2)의 제2 마스트 포트(MA2)는 제1 타이밍 제어부(TCON1)의 제2 슬레이브 포트(SL2)와 역 방향 SPI(R-SPI)를 통해 연결된다. 역 방향 SPI(R-SPI)의 MOSI(Master Output Slave Input)는 마스터(TCON2)에서 출력되고 슬레이브(TCON1)로 입력되는 데이터 (즉, 제어 응답 신호)를 의미한다. 제어 응답 신호는 타겟 슬레이브의 메모리 회로(MEM)를 리드 아웃한 데이터이거나, 정 방향 SPI(F-SPI)로 전달한 데이터(즉, 제어 명령 신호)의 정상여부를 판단하는 체크 플래그 신호일 수 있다. 역 방향 SPI(R-SPI)에서 MISO(Master Input Slave Output)는 사용하지 않는다. 역 방향 SPI(R-SPI)의 SS(Slave Select)는 슬레이브(TCON1)를 선택하는 신호이다.
한편, 세트 보드(SET)는 별도의 제3 인터페이스 회로(IF3)을 통해 타이밍 제어부들(TCON1~TCONm)로 멀티 동기 신호(SYNC)를 전송할 수 있다. 멀티 동기 신호(SYNC)는 후술할 오버랩 통신 방식에 적용 가능한 것으로, 모든 표시 모듈들에서 타겟 동작의 실행 시점을 일치시켜, 통신 시차로 인한 화면 플리커를 줄이는 역할을 한다. 다만, 멀티 동기 신호(SYNC)는 제1 및 제2 인터페이스 회로들(IF1,IF2)을 통해 타이밍 제어부들(TCON1~TCONm)로 전송될 수 있고, 이 경우 제3 인터페이스 회로(IF3)는 생략될 수 있다.
한편, 세트 보드(SET)는 별도의 제4 인터페이스 회로(IF4)을 통해 타이밍 제어부들(TCON1~TCONm)로 입력 영상을 구현하기 위한 영상 데이터를 전송할 수 있다. 제4 인터페이스 회로(IF4)는 고속 및 대용량 데이터 인터페이싱이 가능한 V-by-One(Vx1) 방식으로 구현될 수 있으나, 이에 한정되지 않는다.
전술한 듀얼(Dual) SPI는 피드백 타입의 V-by-One(Vx1) 방식으로 대체될 수 없다. 피드백 타입의 V-by-One(Vx1) 방식의 경우, 타이밍 제어부들(TCON1~TCONm) 중 어느 하나에서 문제가 생기면 피드백 신호를 받지 못해 전체 통신에 장애가 생길 수 있다. 본 실시예의 듀얼 SPI 방식의 경우, 문제가 생긴 타이밍 제어부(TCONn)의 전단 타이밍 제어부(TCONn-1)까지 양방향으로 정상 통신할 수 있기 때문에, 문제가 생긴 타이밍 제어부(TCONn)의 위치를 정확히 알 수 있는 장점이 있다. 이 경우, n은 1보다 크고 m보다 작은 자연수이다.
도 9 내지 도 11은 본 명세서의 실시예에 따른 타일링 표시장치의 일 동작 예를 보여주는 도면들이다.
도 9를 참조하면, 세트 보드(SET)에서 생성된 제어 명령 신호가 정 방향 SPI(F-SPI)를 통해 타겟 표시 모듈의 타이밍 제어부(Nth TCON)로 전달될 수 있다. 제어 명령 신호의 1 데이터 전송 패킷은 헤드 영역(H)과 데이터 영역(D)과 인포메이션 영역(I)으로 구분될 수 있다. 헤드 영역(H)에는 타겟 표시 모듈의 위치 정보, 및 제어 명령의 종류(메모리 read 명령, 메모리 write 명령, 리셋 명령, 자동 ID 생성 명령 등)를 나타내는 커맨드 신호(CMD)가 포함될 수 있다. 데이터 영역(D)에는 제어 명령 데이터가 포함될 수 있다. 인포메이션 영역(I)에는 송수신 에러 체크를 위한 체크 플래그 신호가 포함될 수 있다.
도 9를 참조하면, 타겟 표시 모듈의 타이밍 제어부(Nth TCON)에서 생성된 제어 응답 신호가 역 방향 SPI(R-SPI)를 통해 세트 보드(SET)로 피드백 될 수 있다. 제어 응답 신호의 1 데이터 전송 패킷은 헤드 영역(H)과 데이터 영역(D)과 인포메이션 영역(I)으로 구분될 수 있다. 헤드 영역(H)에는 타겟 표시 모듈(제1 타이밍 제어부 또는 세트 보드)의 위치 정보, 커맨드 신호(CMD)의 정상 수행 여부인 ACK 명령이 포함될 수 있다. 데이터 영역(D)에는 제어 실행 데이터(특정 메모리회로(MEM)에서 리드 아웃한 값)가 포함될 수 있다. 인포메이션 영역(I)에는 송수신 에러 체크를 위한 체크 플래그 신호(CFG)가 포함될 수 있다.
예를 들어, 도 10 및 도 11과 같이, 세트 보드(SET)에서 생성된 제어 명령 신호는 정 방향 SPI(F-SPI)의 MOSI를 통해 #1 내지 #3의 표시 모듈들을 바이패스하여 타겟 표시 모듈인 #4의 표시 모듈까지 전송될 수 있다. #1 내지 #3의 표시 모듈들에 포함된 타이밍 제어부들(TCON)은 제어 명령 신호에 포함된 헤더 영역을 분석하여 제어 명령 데이터의 실행없이, 정 방향으로 이웃한 표시 모듈로 제어 명령 신호를 바이패스 시킨다.
#4의 표시 모듈에 포함된 타이밍 제어부(TCON)는 헤더 영역을 분석하여 제어 명령 데이터를 실행 즉, #4의 표시 모듈의 플래시 메모리를 리드 아웃하여 임시 버퍼에 저장하고 체크 플래그 신호를 생성한다. 리드 아웃된 정보와 체크 플래그 신호는 제어 응답 신호가 된다.
#4의 표시 모듈에 포함된 타이밍 제어부(TCON)에서 생성된 제어 응답 신호는 역 방향 SPI(R-SPI)의 MOSI를 통해 #3 및 #2의 표시 모듈들을 바이패스하여 #1의 표시 모듈까지 전송될 수 있다.
세트 보드(SET)는 제2 인터페이스 회로(싱글 SPI)의 MISO를 통해 #1의 표시 모듈로부터 제어 응답 신호를 수신 및 저장하고, 제어 응답 신호에 포함된 체크 플래그 신호의 에러 유무를 체크한 후에 이상이 없으면 제어 프로세스를 종료한다.
도 11에서, “M/C”는 메모리 콘트롤러를 나타내며, “R-EN”은 리드 인에이블 신호를 나타낸다. 도 11에서, “Y”는 “X”보다 훨씬 짧은 시간이므로, 세트 보드(SET)와 타겟 표시 모듈(#4) 간에 버스트 데이터 읽기 명령(Burst Data Read Instruction)이 전송 및 실행될 수 있게 된다. 상기 바이패스 동작에 의해 버스트 데이터 읽기 명령을 위한 통신 시간이 타겟 표시 모듈의 위치에 상관없이 거의 동일해 질 수 있다. 이 예를 통해 알 수 있듯이, 세트 보드(SET)와 타겟 표시 모듈(#4) 간에 복수개의 표시 모듈들이 위치하더라도 바이패스 동작에 의해 통신 시간이 현저하게 줄어들 수 있다.
도 12는 본 명세서의 실시예에 따른 타일링 표시장치의 기본 통신 모드에서의 동작을 보여주는 도면이다.
도 12를 참조하면, 기본 통신 모드에서 세트 보드(SET)는 타이밍 제어부들(TCON1~TCON4) 각각으로부터의 통신 결과(즉, 체크 플래그 신호(CFG)를 하나씩 개별적으로 확인 후에 차 순위 타이밍 제어부(TCON2~TCON5 중 어느 하나)와의 통신을 재개한다.
이러한 기본 통신 모드에서, 타이밍 제어부들(TCON1~TCON5) 모두를 타겟으로 하여 메모리 데이터를 변경시키고자 하는 경우, 총 “15X”의 통신 시간이 필요하다.
도 13a 및 도 13b는 본 명세서의 실시예에 따른 타일링 표시장치의 바이패스 통신 모드에서의 동작을 보여주는 도면들이다.
도 13a 및 도 13b를 참조하면, 바이패스 통신 모드에서 세트 보드(SET)는 5회의 바이패스 통신을 통해 타이밍 제어부들(TCON1~TCON5)을 순차적으로 하나씩 타겟으로 하여 제1 내지 제5 표시 모듈들의 메모리 데이터를 순차적으로 변경할 수 있는데, 바이패스 방식을 통해 비교적 짧은 시간(예컨대, 대략 5X) 내에 전체 통신을 완료할 수 있다.
바이패스 방식은 제어 명령 신호가 정 방향 SPI로 연결된 적어도 하나 이상의 타이밍 제어부를 통과하여 타겟으로 하는 타이밍 제어부로 빠르게 전달되도록 하고, 타겟 타이밍 제어부에서 생성된 제어 응답 신호(예컨대, 체크 플래그 신호(CFG))가 역 방향 SPI로 연결된 적어도 하나 이상의 타이밍 제어부를 통과하여 제1 타이밍 제어부(TCON1)로 빠르게 피드백되도록 하는 방식이다.
제어 명령 신호를 통과시키는 적어도 하나 이상의 타이밍 제어부는, 제어 명령 신호의 헤드 영역만을 저장 및 분석한 후 제어 명령 데이터의 실행 없이, 정 방향으로 이웃한 타이밍 제어부로 제어 명령 신호를 바이패스 시킨다. 마찬가지로 제어 응답 신호를 통과시키는 적어도 하나 이상의 타이밍 제어부는, 제어 응답 신호의 헤드 영역만을 분석하여 역 방향으로 이웃한 타이밍 제어부로 제어 응답 신호를 피드백 시킨다. 제어 응답 신호가 상기 피드백 과정을 통해 제1 타이밍 제어부(TCON1) 내의 특정 레지스터에 저장되면, 세트 보드(SET)는 싱글 SPI의 MISO를 통해 상기 특정 레지스터의 제어 응답 신호를 수신할 수 있게 된다. 한편, 제1 타이밍 제어부(TCON1)와 세트 보드(SET)가 듀얼 SPI로 연결된 경우, 세트 보드(SET)는 듀얼 SPI의 역 방향 MOSI를 통해 제어 응답 신호를 수신할 수도 있다.
구체적으로 예시하면, 세트 보드(SET)는 제1 회 양 방향 통신을 통해 제1 타이밍 제어부(TCON1)를 타겟으로 하여 제1 표시 모듈의 메모리 데이터를 변경하고, 제1 타이밍 제어부(TCON1)에서 생성된 체크 플래그 신호(CFG)를 수신할 수 있는 데, 이때 소요되는 통신 시간은 “X”이다.
세트 보드(SET)는 제2 회 양 방향 통신을 통해 제2 타이밍 제어부(TCON2)를 타겟으로 하여 제2 표시 모듈의 메모리 데이터를 변경하고, 제2 타이밍 제어부(TCON2)에서 생성된 체크 플래그 신호(CFG)를 수신할 수 있는 데, 이때 소요되는 통신 시간은 “X+Y1”이다. “Y1”은 제1 타이밍 제어부(TCON1)에서의 바이패스 동작에 소요되는 시간(즉, 헤더 영역 분석 등)으로서, “X”보다 현저히 짧을 수 있다. 따라서, 제2 회 양 방향 통신에 소요되는 시간은 대략 “X”이다. 바이패스 동작하는 제1 타이밍 제어부(TCON1)는 체크 플래그 신호(CFG)를 생성하지 않고, 제2 타이밍 제어부(TCON2) 만이 체크 플래그 신호(CFG)를 생성한다.
세트 보드(SET)는 제3 회 양 방향 통신을 통해 제3 타이밍 제어부(TCON3)를 타겟으로 하여 제3 표시 모듈의 메모리 데이터를 변경하고, 제3 타이밍 제어부(TCON3)에서 생성된 체크 플래그 신호(CFG)를 수신할 수 있는 데, 이때 소요되는 통신 시간은 “X+Y2”이다. “Y2”는 제1 및 제2 타이밍 제어부들(TCON1,TCON2)에서의 바이패스 동작에 소요되는 시간(즉, 헤더 영역 분석 등)으로서, “X”보다 현저히 짧을 수 있다. 따라서, 제3 회 양 방향 통신에 소요되는 시간은 대략 “X”이다. 바이패스 동작하는 제1 및 제2 타이밍 제어부들(TCON1,TCON2)은 체크 플래그 신호(CFG)를 생성하지 않고, 제3 타이밍 제어부(TCON3) 만이 체크 플래그 신호(CFG)를 생성한다.
세트 보드(SET)는 제4 회 양 방향 통신을 통해 제4 타이밍 제어부(TCON4)를 타겟으로 하여 제4 표시 모듈의 메모리 데이터를 변경하고, 제4 타이밍 제어부(TCON4)에서 생성된 체크 플래그 신호(CFG)를 수신할 수 있는 데, 이때 소요되는 통신 시간은 “X+Y3”이다. “Y3”은 제1 내지 제3 타이밍 제어부들(TCON1~TCON3)에서의 바이패스 동작에 소요되는 시간(즉, 헤더 영역 분석 등)으로서, “X”보다 현저히 짧을 수 있다. 따라서, 제4 회 양 방향 통신에 소요되는 시간도 대략 “X”이다. 바이패스 동작하는 제1 내지 제3 타이밍 제어부들(TCON1~TCON3)은 체크 플래그 신호(CFG)를 생성하지 않고, 제4 타이밍 제어부(TCON4) 만이 체크 플래그 신호(CFG)를 생성한다.
세트 보드(SET)는 제5 회 양 방향 통신을 통해 제5 타이밍 제어부(TCON5)를 타겟으로 하여 제5 표시 모듈의 메모리 데이터를 변경하고, 제5 타이밍 제어부(TCON5)에서 생성된 체크 플래그 신호(CFG)를 수신할 수 있는 데, 이때 소요되는 통신 시간은 “X+Y4”이다. “Y4”는 제1 내지 제4 타이밍 제어부들(TCON1~TCON4)에서의 바이패스 동작에 소요되는 시간(즉, 헤더 영역 분석 등)으로서, “X”보다 현저히 짧을 수 있다. 따라서, 제5 회 양 방향 통신에 소요되는 시간도 대략 “X”이다. 바이패스 동작하는 제1 내지 제4 타이밍 제어부들(TCON1~TCON4)은 체크 플래그 신호(CFG)를 생성하지 않고, 제5 타이밍 제어부(TCON5) 만이 체크 플래그 신호(CFG)를 생성한다.
결국, 바이패스 통신 모드에서 타이밍 제어부들(TCON1~TCON5) 모두를 타겟으로 하여 메모리 데이터를 변경하는 데 소요되는 시간은 대략 “5X”이다. 따라서, 바이패스 통신 모드는 기본 통신 모드에 비해 통신 시간을 줄이고 통신 속도를 증가시킬 수 있는 장점이 있다.
도 14는 본 명세서의 실시예에 따른 타일링 표시장치의 비 동기식 오버랩 통신 모드에서의 동작을 보여주는 도면이다.
도 14를 참조하면, 비 동기식 오버랩 통신 모드에서 세트 보드(SET)는 1회의 바이패스 통신을 통해 모든 타이밍 제어부들(TCON1~TCON5)을 타겟으로 하여 제1 내지 제5 표시 모듈들의 메모리 데이터를 순차적으로 변경할 수 있는데, 비 동기식 오버랩 방식을 통해 매우 짧은 시간(예컨대, 대략 X) 내에 전체 통신을 완료할 수 있다.
비 동기식 오버랩 방식은 제어 명령 신호가 정 방향 SPI를 통해 타이밍 제어부들(TCON1~TCON5) 각각에 빠르게 전달되도록 하고, 타이밍 제어부들(TCON2~TCON5) 각각에서 생성된 제어 응답 신호(예컨대, 체크 플래그 신호(CFG))가 역 방향 SPI를 통해 제1 타이밍 제어부(TCON1)로 빠르게 피드백되도록 하는 방식이다.
타이밍 제어부들(TCON1~TCON4) 각각은, 제어 명령 신호의 헤드 영역을 분석한 후 제어 명령 데이터를 타겟 메모리에 저장하는 도중에, 정 방향으로 이웃한 타이밍 제어부로 제어 명령 신호를 바이패스 시킨다. 타이밍 제어부들(TCON1~TCON5) 각각은 제어 명령의 실행 결과가 포함된 제어 응답 신호를 생성한다. 제어 응답 신호(예컨대, 체크 플래그 신호(CFG))는 역 방향 SPI를 통해 이웃한 타이밍 제어부로 바이패스 되면서 업데이트된 후 제1 타이밍 제어부(TCON1)으로 피드백된다. 타이밍 제어부들(TCON1~TCON5)에서 생성된 모든 제어 응답 신호들이 상기 업데이트 방식의 피드백 과정을 통해 제1 타이밍 제어부(TCON1)의 특정 레지스터에 저장되면, 세트 보드(SET)는 싱글 SPI의 MISO를 통해 상기 특정 레지스터의 제어 응답 신호들을 수신할 수 있게 된다.
구체적으로 설명하면, 세트 보드(SET)는 1 회의 양 방향 통신을 통해 타이밍 제어부들(TCON1~TCON5) 모두를 타겟으로 하여 표시 모듈들의 메모리 데이터를 순차 변경하고, 타이밍 제어부들(TCON1~TCON5)에서 생성된 체크 플래그 신호들(CFG)을 제1 타이밍 제어부(TCON1)로부터 수신할 수 있는 데, 이때 소요되는 통신 시간은 “X+Y4”이다. “Y4”은 타이밍 제어부들(TCON1~TCON5)에서의 바이패스 동작에 소요되는 시간(즉, 헤더 영역 분석 등)으로서, “X”보다 현저히 짧을 수 있다. 따라서, 1회의 양 방향 통신에 소요되는 시간은 대략 “X”이다.
결국, 비 동기식 오버랩 통신 모드에서 타이밍 제어부들(TCON1~TCON5) 모두를 타겟으로 하여 메모리 데이터를 변경하는 데 소요되는 시간은 대략 “X”이다. 따라서, 비 동기식 오버랩 통신 모드는 기본 통신 모드에 비해 통신 시간을 현저히 줄이고 통신 속도를 현저히 증가시킬 수 있는 장점이 있다.
도 15는 바이패스 통신 모드에서 체크 플래그 에러 발생시의 동작을 보여주는 도면이다. 도 16은 비 동기식 오버랩 통신 모드에서 체크 플래그 에러 발생시의 동작을 보여주는 도면이다. 그리고, 도 17은 동기식 오버랩 통신 모드에서 체크 플래그 에러 발생시의 동작을 보여주는 도면이다.
도 15 내지 도 17에서, 빗금으로 표기된 영역은 제어 명령(특정의 컬러의 APL&감마 변경)이 실행된 표시 모듈의 화면이고, 화이트로 표기된 영역은 제어 명령이 실행되지 않은 표시 모듈의 화면을 나타낸다.
도 15를 참조하면, 바이패스 통신 모드에서 타이밍 제어부들(TCON1~TCON5)은 순차적으로 하나씩 타겟으로 설정되기 때문에 제1 내지 제5 표시 모듈들의 화질이 순차적으로 변경된다. 만약, 바이패스 통신 모드의 동작 중에, 특정 타이밍 제어부(예컨대, TCON4)에서 생성된 체크 플래그 신호에 에러가 생기면, 세트 보드(SET)는 문제가 생긴 타이밍 제어부(TCON4)부터 바이패스 통신 프로세스를 재 실행할 수 있다. 이 경우, 제1 내지 제5 표시 모듈들의 화질을 모두 변경시키는 데 소요되는 시간은 대략 6X가 된다.
바이패스 통신 모드의 경우, 제1 내지 제5 표시 모듈들의 화질이 순차적으로 변하기 때문에 화질 변경으로 인한 화면 플리커가 육안으로 인지될 수 있고, 체크 플래그 신호의 에러가 반복되는 경우 지속적인 화면 껌뻑임이 생길 수 있다.
도 16을 참조하면, 비 동기식 오버랩 통신 모드에서 타이밍 제어부들(TCON1~TCON5)은 동시에 타겟으로 설정되고 제1 내지 제5 표시 모듈들의 화질이 미세한 시간차를 가지고 순차적으로 변경된다. 만약, 비 동기식 오버랩 통신 모드의 동작 중에, 특정 타이밍 제어부(예컨대, TCON4)에서 생성된 체크 플래그 신호에 에러가 생기면, 세트 보드(SET)는 타이밍 제어부들(TCON1~TCON5) 모두를 대상으로 하여 오버랩 통신 프로세스를 재 실행할 수 있다. 이 경우, 제1 내지 제5 표시 모듈들의 화질을 모두 변경시키는 데 소요되는 시간은 대략 2X가 된다.
비 동기식 오버랩 통신 모드의 경우, 제1 내지 제5 표시 모듈들의 화질이 미세한 시간차를 가지고 순차적으로 변하기 때문에 화질 변경으로 인한 화면 플리커가 크게 문제되지 않으나, 체크 플래그 신호의 에러가 반복되는 경우 지속적인 화면 껌뻑임이 생길 수 있다.
도 17을 참조하면, 동기식 오버랩 통신 모드에서 타이밍 제어부들(TCON1~TCON5)은 동시에 타겟으로 설정되고 제1 내지 제5 표시 모듈들의 화질이 멀티 동기신호(SYNC)에 따라 동시에 변경된다. 만약, 동기식 오버랩 통신 모드의 동작 중에, 특정 타이밍 제어부(예컨대, TCON4)에서 생성된 체크 플래그 신호에 에러가 생기면, 세트 보드(SET)는 타이밍 제어부들(TCON1~TCON5) 모두를 대상으로 하여 오버랩 통신 프로세스를 재 실행할 수 있다. 이 경우, 제1 내지 제5 표시 모듈들의 화질을 모두 변경시키는 데 소요되는 시간은 대략 2X가 된다.
동기식 오버랩 통신 모드의 경우, 제어 명령 신호는 미세한 시간차를 가지고 제1 내지 제5 표시 모듈들의 임시 버퍼들에 순차적으로 저장된 후에, 멀티 동기신호(SYNC)에 따라 동시에 제1 내지 제5 표시 모듈들의 타겟 메모리들로 업데이트된다. 따라서, 제1 내지 제5 표시 모듈들의 화질이 멀티 동기신호(SYNC)에 따라 동시에 변하기 때문에 화질 변경으로 인한 화면 플리커가 방지될 수 있고, 체크 플래그 신호의 에러가 반복되더라도 화면 껌뻑임이 생기지 않게 된다.
도 18 및 도 19는 본 명세서의 실시예에 따른 타일링 표시장치의 동기식 오버랩 통신 모드의 동작을 보여주는 도면들이다.
도 18 및 도 19를 참조하면, 동기식 오버랩 통신 모드에서 세트 보드(SET)는 1회의 바이패스 통신을 통해 모든 타이밍 제어부들(TCON1~TCON5)을 타겟으로 하여 제1 내지 제5 표시 모듈들의 메모리 데이터를 동시에 변경할 수 있는데, 동기식 오버랩 방식을 통해 매우 짧은 시간(예컨대, 대략 X) 내에 전체 통신을 완료할 수 있다.
동기식 오버랩 방식은 전술한 비 동기식 오버랩 방식과 비교할 때, 제어 명령 신호에 대응되는 타겟 동작의 실행 시점이, 세트 보드(SET)로부터 전송되는 멀티 동기 신호(SYNC)에 응답하여 제1 내지 제5 표시 모듈들에서 서로 동일한 점에서 차이가 있다. 이를 위해, 동기식 오버랩 방식에서 타이밍 제어부들(TCON1~TCON5)은 제어 명령 신호를 임시 버퍼에 순차 저장한 후 멀티 동기신호(SYNC)에 따라 동시에 제1 내지 제5 표시 모듈들의 타겟 메모리들로 업데이트할 수 있다. 동기식 오버랩 방식에 따르면, 임시 버퍼에 제어 명령 신호가 순차 저장될 때 생기는 미세한 시간차(Td)로 인한 화면 플리커가 방지될 수 있는 효과가 있다.
비 동기식과 마찬가지로, 동기식 오버랩 방식은 제어 명령 신호가 정 방향 SPI를 통해 타이밍 제어부들(TCON1~TCON5) 각각에 빠르게 전달되도록 하고, 타이밍 제어부들(TCON2~TCON5) 각각에서 생성된 제어 응답 신호(예컨대, 체크 플래그 신호(CFG))가 역 방향 SPI를 통해 제1 타이밍 제어부(TCON1)로 빠르게 피드백되도록 하는 방식이다.
타이밍 제어부들(TCON1~TCON4) 각각은, 제어 명령 신호의 헤드 영역을 분석한 후 제어 명령 데이터를 임시 버퍼에 저장하는 도중에, 정 방향으로 이웃한 타이밍 제어부로 제어 명령 신호를 바이패스 시킨다. 타이밍 제어부들(TCON1~TCON5) 각각은 제어 명령의 수신 결과가 포함된 제어 응답 신호를 생성한다. 제어 응답 신호(예컨대, 체크 플래그 신호(CFG))는 역 방향 SPI를 통해 이웃한 타이밍 제어부로 바이패스 되면서 업데이트된 후 제1 타이밍 제어부(TCON1)로 피드백된다. 타이밍 제어부들(TCON1~TCON5)에서 생성된 모든 제어 응답 신호들이 상기 업데이트 방식의 피드백 과정을 통해 제1 타이밍 제어부(TCON1)의 특정 레지스터에 저장되면, 세트 보드(SET)는 싱글 SPI의 MISO를 통해 상기 특정 레지스터의 제어 응답 신호들을 수신할 수 있게 된다.
세트 보드(SET)는 제어 응답 신호들의 에러 유무를 판단하고, 에러가 없는 경우에 멀티 동기 신호(SYNC)를 타이밍 제어부들(TCON1~TCON5)로 전송한다. 타이밍 제어부들(TCON1~TCON5)은 임시 버퍼에 저장되어 있는 제어 명령 데이터를 멀티 동기 신호(SYNC)에 따라 동시에 각각의 특정 메모리로 업데이트시킴으로써, 제어 명령이 제1 내지 제5 표시 모듈들에서 동시에 실행되도록 한다.
도 20은 본 명세서의 실시예에 따른 타일링 표시장치에서 복수의 통신 모드들을 구현하기 위한 타이밍 콘트롤러의 구성을 보여주는 도면이다. 그리고, 도 21은 본 명세서의 실시예에 따른 타일링 표시장치에서 동기식 오버랩 통신 모드를 구현하기 위한 멀티 동기신호의 일 구현 예를 보여주는 도면이다.
도 20 및 도 21을 참조하면, 멀티 동기 신호(SYNC)는 도 8에서와 같이 제3 인터페이스 회로(IF3)를 통해 세트 보드(SET)에서 각 표시 모듈의 타이밍 제어부(TCON)로 전송될 수 있다. 이 경우, 제3 인터페이스 회로(IF3)는 TTL(Transistor Transistor Logic)로 구현될 수 있다.
멀티 동기 신호(SYNC)는 도 8의 제1 및 제2 인터페이스 회로들(IF1,IF2)의 아이들(idle) 구간에서 MOSI를 통해 세트 보드(SET)로부터 각 표시 모듈의 타이밍 콘트롤러(TCON)으로 전송될 수 있다. 제어 명령 신호(도 21의 Valid Data)는 제1 및 제2 인터페이스 회로들(IF1,IF2)의 SPI 구간에서 MOSI를 통해 각 표시 모듈의 타이밍 콘트롤러(TCON)으로 전송되기 때문에, SPI 구간들 사이의 아이들 구간이 멀티 동기 신호(SYNC)의 전송에 활용될 수 있다. 이렇게 하면, 제3 인터페이스 회로(IF3)가 생략될 수 있는 장점이 있다.
도 20을 참조하면, 타이밍 제어부(TCON)는 제1 및 제2 인터페이스 회로들(IF1,IF2) 중 어느 하나에 연결된 SPI 수신부(RX)와, 멀티플렉서(MUX)와, 제어부와, 임시버퍼와, 모드 선택부(MDS)를 포함할 수 있다.
모드 선택부(MDS)는 세트 보드(SET)의 제어하에 바이패스 통신 모드, 동기식/비동기식 오버랩 통신 모드 중 어느 하나를 활성화할 수 있다.
멀티플렉서(MUX)와, 제어부와, 임시버퍼는 동기식 오버랩 통신 모드에서 활성화되고, 나머지 통신 모드들에서 비 활성화될 수 있다.
임시버퍼는 SPI를 통해 수신한 제어 명령 데이터를 임시로 저장한다.
멀티플렉서(MUX)는 제3 인터페이스 회로(IF3)를 통해 수신되는 멀티 동기 신호(SYNC)와 제1 및 제2 인터페이스 회로들(IF1,IF2)를 통해 수신되는 멀티 동기 신호(SYNC) 중 어느 하나를 선택하여 출력한다.
제어부는 임시버퍼에 저장되어 있는 제어 명령 데이터를 멀티 동기 신호(SYNC)에 따라 타겟 메모리로 업데이트 시킨다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
SET : 세트 보드 TCON: 타이밍 제어부
IF1,IF2,IF3: 인터페이스 회로 MA: 마스터 포트
SL: 슬레이브 포트 CB: 표시 모듈

Claims (22)

  1. 제어 명령 신호를 생성하는 세트 보드; 및
    상기 제어 명령 신호에 대응되는 타겟 동작을 실행하기 위해, 직렬 통신 방식의 제1 인터페이스 회로를 통해 서로 연결된 복수의 표시 모듈들을 포함하고,
    상기 제1 인터페이스 회로는,
    이웃한 상기 표시 모듈들 사이에서 피드백 루프 타입의 양 방향 직렬 인터페이스로 구현된 타일링 표시장치.
  2. 제 1 항에 있어서,
    상기 세트 보드는 제2 인터페이스 회로를 통해 상기 복수의 표시 모듈들 중의 제1 표시 모듈과 연결되고,
    상기 제2 인터페이스 회로는 단 방향 직렬 인터페이스 또는 양 방향 직렬 인터페이스로 구현된 타일링 표시장치.
  3. 제 2 항에 있어서,
    상기 양 방향 직렬 인터페이스는 듀얼 SPI(Serial Peripheral Interface)가 구현되고,
    상기 단 방향 직렬 인터페이스는 싱글 SPI(Serial Peripheral Interface)로 구현된 타일링 표시장치.
  4. 제 2 항에 있어서,
    상기 표시 모듈들 각각은,
    제1 방향의 직렬 인터페이스를 통해 이웃한 표시 모듈로 상기 제어 명령 신호를 전달하기 위한 제1 마스트 포트와 제1 슬레이브 포트를 포함하고,
    상기 제1 방향과 반대되는 제2 방향의 직렬 인터페이스를 통해 이웃한 표시 모듈로 상기 제어 명령 신호에 대응되는 제어 응답 신호를 전달하기 위한 제2 마스트 포트와 제2 슬레이브 포트를 포함하는 타일링 표시장치.
  5. 제 4 항에 있어서,
    상기 제어 명령 신호는,
    상기 타겟 표시 모듈의 위치 정보와 함께, 제어 명령의 종류를 나타내는 커맨드 신호가 포함된 헤드 영역;
    제어 명령 데이터가 포함된 데이터 영역; 및
    송수신 에러 체크를 위한 체크 플래그 신호가 포함된 인포메이션 영역을 포함한 타일링 표시장치.
  6. 제 5 항에 있어서,
    미리 정해진 바이패스 통신 모드에서,
    상기 제어 명령 신호에 의해 하나의 표시 모듈이 상기 타겟 동작을 실행하기 위한 타겟 표시 모듈로 정해지고,
    상기 제어 명령 신호는 상기 제1 방향의 직렬 인터페이스로 연결된 적어도 하나 이상의 표시 모듈을 통과하는 바이패스 방식으로 상기 타겟 표시 모듈로 전달되는 타일링 표시장치.
  7. 제 6 항에 있어서,
    상기 제어 명령 신호를 통과시키는 상기 적어도 하나 이상의 표시 모듈은,
    상기 제어 명령 신호의 상기 헤드 영역만을 저장 및 분석한 후 상기 제어 명령 데이터의 실행 없이, 상기 제1 방향으로 이웃한 표시 모듈로 상기 제어 명령 신호를 바이패스 시키는 타일링 표시장치.
  8. 제 5 항에 있어서,
    상기 타겟 표시 모듈은 상기 제어 명령 데이터의 실행 결과가 포함된 상기 제어 응답 신호를 생성하고,
    상기 제어 응답 신호는 상기 제2 방향의 직렬 인터페이스로 연결된 적어도 하나 이상의 표시 모듈을 통과하는 바이패스 방식으로 상기 제1 표시 모듈로 피드백 되는 타일링 표시장치.
  9. 제 8 항에 있어서,
    상기 제어 응답 신호는,
    제어 실행 데이터가 포함된 데이터 영역; 및
    송수신 에러 체크를 위한 체크 플래그 신호가 포함된 인포메이션 영역을 포함한 타일링 표시장치.
  10. 제 5 항에 있어서,
    미리 정해진 비 동기식 오버랩 통신 모드에서,
    상기 제어 명령 신호에 의해 상기 복수의 표시 모듈들 모두가 상기 타겟 동작을 실행하기 위한 타겟 표시 모듈로 정해지고,
    상기 제어 명령 신호는 상기 제1 방향의 직렬 인터페이스로 연결된 표시 모듈들 각각을 통과하는 바이패스 방식으로 이웃한 표시 모듈로 전달되고,
    상기 제어 명령 신호에 대응되는 타겟 동작의 실행 시점이 상기 복수의 표시 모듈들에서 서로 다른 타일링 표시장치.
  11. 제 10 항에 있어서,
    상기 표시 모듈들 각각은,
    상기 제어 명령 신호의 상기 헤드 영역을 분석한 후 상기 제어 명령 데이터를 타겟 메모리에 저장하는 도중에, 상기 제1 방향으로 이웃한 표시 모듈로 상기 제어 명령 신호를 바이패스 시키는 타일링 표시장치.
  12. 제 10 항에 있어서,
    상기 표시 모듈들 각각은,
    상기 제어 명령 데이터의 실행 결과가 포함된 상기 제어 응답 신호를 순차적으로 생성하고,
    상기 제어 응답 신호는 상기 제2 방향의 직렬 인터페이스로 연결된 이웃한 표시 모듈을 통과하는 바이패스 방식으로 업데이트되면서 상기 제1 표시 모듈로 피드백 되는 타일링 표시장치.
  13. 제 12 항에 있어서,
    상기 제어 응답 신호는,
    제어 응답 데이터가 포함된 데이터 영역; 및
    송수신 에러 체크를 위한 체크 플래그 신호가 포함된 인포메이션 영역을 포함한 타일링 표시장치.
  14. 제 13 항에 있어서,
    상기 제1 표시 모듈로 피드백 되는 상기 제어 응답 신호에는,
    상기 제1 표시 모듈을 제외한 나머지 표시 모듈들의 제어 응답 데이터와 체크 플래그 신호가 상기 업데이트를 통해 모두 반영되어 있는 타일링 표시장치.
  15. 제 5 항에 있어서,
    미리 정해진 동기식 오버랩 통신 모드에서,
    상기 제어 명령 신호에 의해 상기 복수의 표시 모듈들 모두가 상기 타겟 동작을 실행하기 위한 타겟 표시 모듈로 정해지고,
    상기 제어 명령 신호는 상기 제1 방향의 직렬 인터페이스로 연결된 표시 모듈들 각각을 통과하는 바이패스 방식으로 이웃한 표시 모듈로 전달되고,
    상기 제어 명령 신호에 대응되는 타겟 동작의 실행 시점이, 상기 세트 보드로부터 전송되는 멀티 동기 신호에 응답하여 상기 복수의 표시 모듈들에서 서로 동일한 타일링 표시장치.
  16. 제 15 항에 있어서,
    상기 표시 모듈들 각각은,
    상기 제어 명령 신호의 상기 헤드 영역을 분석한 후 상기 제어 명령 데이터를 임시 버퍼에 저장하는 도중에, 상기 제1 방향으로 이웃한 표시 모듈로 상기 제어 명령 신호를 바이패스 시키는 타일링 표시장치.
  17. 제 16 항에 있어서,
    상기 표시 모듈들 각각은,
    상기 임시 버퍼에 저장된 상기 제어 명령 데이터를 상기 멀티 동기 신호에 따라 타겟 메모리에 저장하고,
    상기 제어 명령 데이터가 상기 타겟 메모리로 저장되는 시점이 상기 표시 모듈들에서 서로 동일한 타일링 표시장치.
  18. 제 16 항에 있어서,
    상기 표시 모듈들 각각은,
    상기 제어 명령 데이터의 수신 결과가 포함된 상기 제어 응답 신호를 생성하고,
    상기 제어 응답 신호는 상기 제2 방향의 직렬 인터페이스로 연결된 이웃한 표시 모듈을 통과하는 바이패스 방식으로 업데이트되면서 상기 제1 표시 모듈로 피드백 되는 타일링 표시장치.
  19. 제 18 항에 있어서,
    상기 제어 응답 신호는,
    제어 응답 데이터가 포함된 데이터 영역; 및
    송수신 에러 체크를 위한 체크 플래그 신호가 포함된 인포메이션 영역을 포함한 타일링 표시장치.
  20. 제 19 항에 있어서,
    상기 제1 표시 모듈로 전달되는 상기 제어 응답 신호에는,
    상기 제1 표시 모듈을 제외한 나머지 표시 모듈들의 제어 응답 데이터와 체크 플래그 신호가 상기 업데이트를 통해 모두 반영되어 있는 타일링 표시장치.
  21. 제 15 항에 있어서,
    상기 멀티 동기 신호와 상기 제어 명령 신호는 상기 제1 인터페이스 회로와 상기 제2 인터페이스 회로를 통해 상기 표시 모듈들로 전송되고,
    상기 제어 명령 신호는 상기 제1 인터페이스 회로와 상기 제2 인터페이스 회로의 제1 통신 구간들에서 상기 표시 모듈들로 전송되고,
    상기 멀티 동기 신호는 상기 제1 인터페이스 회로와 상기 제2 인터페이스 회로의 이웃한 제1 통신 구간들 사이마다 위치하는 제2 통신 구간들에서 상기 표시 모듈들로 전송되는 타일링 표시장치.
  22. 제 15 항에 있어서,
    상기 멀티 동기 신호는 상기 제1 인터페이스 회로와 다른 제3 인터페이스 회로를 통해 상기 표시 모듈들로 전송되는 타일링 표시장치.
KR1020210194683A 2021-12-31 2021-12-31 타일링 표시장치 Pending KR20230103654A (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020210194683A KR20230103654A (ko) 2021-12-31 2021-12-31 타일링 표시장치
GB2214963.7A GB2614369A (en) 2021-12-31 2022-10-11 Tiling display apparatus
CN202211297175.4A CN116416922A (zh) 2021-12-31 2022-10-21 平铺显示设备
CN202411098888.7A CN118918787A (zh) 2021-12-31 2022-10-21 平铺显示设备
TW111140720A TWI842159B (zh) 2021-12-31 2022-10-26 平鋪顯示設備
TW113113027A TWI908019B (zh) 2021-12-31 2022-10-26 平鋪顯示設備
US17/976,768 US11935501B2 (en) 2021-12-31 2022-10-29 Tiling display apparatus
US18/436,104 US12272333B2 (en) 2021-12-31 2024-02-08 Tiling display apparatus
US19/060,603 US20250191551A1 (en) 2021-12-31 2025-02-21 Tiling display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194683A KR20230103654A (ko) 2021-12-31 2021-12-31 타일링 표시장치

Publications (1)

Publication Number Publication Date
KR20230103654A true KR20230103654A (ko) 2023-07-07

Family

ID=84818098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194683A Pending KR20230103654A (ko) 2021-12-31 2021-12-31 타일링 표시장치

Country Status (5)

Country Link
US (3) US11935501B2 (ko)
KR (1) KR20230103654A (ko)
CN (2) CN116416922A (ko)
GB (1) GB2614369A (ko)
TW (1) TWI842159B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025198320A1 (ko) * 2024-03-18 2025-09-25 주식회사 엘엑스세미콘 데이터 전송 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11977807B2 (en) * 2021-12-31 2024-05-07 Lg Display Co., Ltd. Tiling display apparatus
US12431071B2 (en) * 2023-12-04 2025-09-30 Novatek Microelectronics Corp. Operational method for memories
KR20250104667A (ko) * 2023-12-29 2025-07-08 엘지디스플레이 주식회사 레벨 시프터 및 이를 포함하는 표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102056A (ja) * 2005-10-07 2007-04-19 Seiko Epson Corp 表示制御装置
JP2017009725A (ja) 2015-06-19 2017-01-12 ソニー株式会社 表示装置
KR102731317B1 (ko) * 2016-12-14 2024-11-19 삼성전자주식회사 다중 디스플레이 시스템을 구성하는 디스플레이 장치 및 그 제어 방법
WO2019026858A1 (ja) * 2017-07-31 2019-02-07 大日本印刷株式会社 表示パネルおよび表示装置
EP3951767A4 (en) * 2019-03-25 2022-05-11 Sony Group Corporation IMAGE PROCESSING DEVICE, IMAGE PROCESSING METHOD AND DISPLAY DEVICE
US12142716B2 (en) * 2019-03-29 2024-11-12 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
US10950194B1 (en) * 2019-10-04 2021-03-16 Solomon Systech (Shenzhen) Limited Display panel with distributed driver network
GB2589930B (en) * 2019-12-13 2022-03-30 The Social Wall Ltd Digital display system and method
KR102745479B1 (ko) * 2020-12-14 2024-12-20 엘지디스플레이 주식회사 무한 확장 표시장치와 그 구동방법
KR102745478B1 (ko) * 2020-12-14 2024-12-20 엘지디스플레이 주식회사 전계 발광 표시형의 무한 확장 표시장치와 그 구동방법
KR102857434B1 (ko) * 2020-12-21 2025-09-09 엘지디스플레이 주식회사 무한 확장 표시장치
CN115148146A (zh) * 2021-12-14 2022-10-04 杰华特微电子股份有限公司 用于led显示系统的led驱动电路、多线通信装置和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025198320A1 (ko) * 2024-03-18 2025-09-25 주식회사 엘엑스세미콘 데이터 전송 장치

Also Published As

Publication number Publication date
TW202404071A (zh) 2024-01-16
TW202431964A (zh) 2024-08-01
GB2614369A (en) 2023-07-05
US12272333B2 (en) 2025-04-08
US20250191551A1 (en) 2025-06-12
CN116416922A (zh) 2023-07-11
TWI842159B (zh) 2024-05-11
US20240177686A1 (en) 2024-05-30
US11935501B2 (en) 2024-03-19
US20230215398A1 (en) 2023-07-06
CN118918787A (zh) 2024-11-08
GB202214963D0 (en) 2022-11-23

Similar Documents

Publication Publication Date Title
KR20230103654A (ko) 타일링 표시장치
KR102804704B1 (ko) 타일링 표시장치
US11822850B2 (en) Tiling display apparatus
KR102857434B1 (ko) 무한 확장 표시장치
KR20250169136A (ko) 표시장치
KR102745479B1 (ko) 무한 확장 표시장치와 그 구동방법
US20240248668A1 (en) Tiling Display Apparatus
KR102650360B1 (ko) 표시장치와 그 구동 방법
KR20230103873A (ko) 타일링 표시장치
KR20240107926A (ko) 타일링 표시장치와 그의 출력 동기화 방법
KR20240113221A (ko) 표시 장치의 플리커 저감 장치와 이를 포함한 타일링 표시 장치
KR20230103879A (ko) 타일링 표시장치
KR20240106271A (ko) 타일링 표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20211231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20240819

Comment text: Request for Examination of Application