KR20230057904A - A semiconductor test apparatus with easy individual control of complex acceleration factors and test method using the same - Google Patents
A semiconductor test apparatus with easy individual control of complex acceleration factors and test method using the same Download PDFInfo
- Publication number
- KR20230057904A KR20230057904A KR1020210164542A KR20210164542A KR20230057904A KR 20230057904 A KR20230057904 A KR 20230057904A KR 1020210164542 A KR1020210164542 A KR 1020210164542A KR 20210164542 A KR20210164542 A KR 20210164542A KR 20230057904 A KR20230057904 A KR 20230057904A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- semiconductor device
- device under
- under test
- supply unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 270
- 239000004065 semiconductor Substances 0.000 title claims abstract description 186
- 230000001133 acceleration Effects 0.000 title description 7
- 238000010998 test method Methods 0.000 title description 2
- 238000010438 heat treatment Methods 0.000 claims abstract description 102
- 238000007689 inspection Methods 0.000 claims abstract description 63
- 238000012546 transfer Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 7
- 238000001228 spectrum Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000002076 thermal analysis method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
반도체 소자의 검사 장치가 제공된다. 상기 반도체 소자의 검사 장치는, 하우징, 상기 하우징 내에 수용되고, 피시험 반도체 소자가 실장되는 실장 보드, 상기 하우징 내에 수용되고, 상기 실장 보드에 인접하게 배치되어, 상기 피시험 반도체 소자로 테스트 열을 공급하는 히팅부, 상기 하우징 내에 수용되고, 상기 피시험 반도체 소자로 테스트 전압을 공급하는 테스트 전압 공급부, 및 상기 피시험 반도체 소자로 테스트 초고주파를 공급하는 초고주파 공급부를 포함하되, 상기 히팅부에 의해 공급되는 상기 테스트 열, 상기 테스트 전압 공급부에서 공급되는 상기 테스트 전압, 및 상기 초고주파 공급부에서 공급되는 상기 테스트 초고주파가 인가된 상태에서, 상기 피시험 반도체 소자에 대한 검사를 수행하는 것을 포함할 수 있다.A semiconductor device inspection device is provided. The semiconductor device inspection device includes a housing, a mounting board accommodated in the housing and mounting a semiconductor device under test, accommodated in the housing and disposed adjacent to the mounting board, and conducting a test line with the semiconductor device under test. A heating unit for supplying, a test voltage supply unit accommodated in the housing and supplying a test voltage to the semiconductor device under test, and an ultra-high frequency supply unit for supplying a test microwave to the semiconductor device under test, wherein the heating unit supplies the test voltage. and performing an inspection of the semiconductor device under test in a state in which the test string, the test voltage supplied from the test voltage supply unit, and the test ultra-high frequency supplied from the microwave supply unit are applied.
Description
본 출원은 반도체 검사 장기 및 이를 이용한 반도체 검사 방법에 대한 것으로, 보다 상세하게는, 복합가속인자의 개별적 제어가 용이한 반도체 검사 장치 및 이를 이용한 반도체 검사 방법에 대한 것이다. The present application relates to a semiconductor inspection device and a semiconductor inspection method using the same, and more particularly, to a semiconductor inspection apparatus capable of easily individually controlling complex acceleration factors and a semiconductor inspection method using the same.
반도체 검사장비는 주검사 장비(Main Tester), Probe Station, 핸들러 (Handler), 번인(Burn-In)장비로 크게 구분할 수 있으며, 웨이퍼 상태에서 칩의 정상여부를 검사하는 Probe Station 등의 웨이퍼 검사장비, 반도체 전후 공정을 마친 후 최종단계에서 패키지의 정상적인 작동유무를 평가하는 핸들 러와 같은 콤포넌트 검사장비, 그리고 PCB에 반도체 소자가 여러 개 장착되어 있는 모듈 상태에서 제대로 작동하는지를 검사하는 모듈 검사장비로 분류할 수 있다.Semiconductor inspection equipment can be largely classified into Main Tester, Probe Station, Handler, and Burn-In equipment. , Component inspection equipment such as a handler that evaluates the normal operation of the package at the final stage after completing the pre- and post-processing of semiconductors, and module inspection equipment that inspects whether the module operates properly in a module state with multiple semiconductor elements mounted on the PCB. can do.
반도체 소자가 미세화됨에 따라서, 다양한 반도체 검사 장치가 개발되고 있다.As semiconductor devices are miniaturized, various semiconductor inspection devices are being developed.
예를 들어, 대한민국 등록 특허 공보 10-1679527에는 피검사 디바이스인 반도체 디바이스에 조사되는 광을 발생시키는 광 발생부와, 상기 반도체 디바이스를 구동시키는 테스트 신호를 상기 반도체 디바이스에 인가하는 테스트 신호 인가부와, 상기 광이 상기 반도체 디바이스에 조사되었을 때 상기 반도체 디바이스에서 반사된 반사광을 검출하여, 검출신호를 출력하는 광검출부와, 상기 검출 신호가 입력되고, 상기 검출 신호의 위상 정보인 제1 위상 정보를 계측하는 제1 스펙트럼 애널라이저와, 소정의 주파수의 레퍼런스 신호를 생성하는 레퍼런스 신호 생성부와, 상기 레퍼런스 신호가 입력되고, 상기 레퍼런스 신호의 위상 정보인 제2 위상 정보를 계측하는 제2 스펙트럼 애널라이저와, 상기 제1 위상 정보 및 상기 제2위상 정보에 기초하여, 상기 소정의 주파수에 있어서의 상기 검출 신호의 위상정보를 도출하는 해석부를 구비하고, 상기 제1 스펙트럼 애널라이저는 상기 제1 스펙트럼 애널라이저를 동작시키는 기준 신호의 주파수에 대한 상기 제1 위상 정보를 계측하고, 상기 제2 스펙트럼 애널라이저는 상기 제2 스펙트럼 애널라이저를 동작시키는 기준 신호의 주파수에 대한 상기 제2 위상 정보를 계측하고, 상기 제1 스펙트럼 애널라이저의 기준 신호의 주파수와 위상과, 상기 제2 스펙트럼 애널라이저의 기준 신호의 주파수와 위상이 동기하고 있는 반도체 디바이스 검사 장치가 개시되어 있다. For example, Korean Registered Patent Publication No. 10-1679527 discloses a light generating unit generating light irradiated to a semiconductor device, which is a device to be inspected, and a test signal applying unit applying a test signal for driving the semiconductor device to the semiconductor device. , a photodetector that detects the reflected light reflected from the semiconductor device when the light is irradiated onto the semiconductor device and outputs a detection signal, and the detection signal is input and first phase information that is phase information of the detection signal a first spectrum analyzer that measures, a reference signal generator that generates a reference signal of a predetermined frequency, a second spectrum analyzer that receives the reference signal and measures second phase information that is phase information of the reference signal; and an analyzer for deriving phase information of the detection signal at the predetermined frequency based on the first phase information and the second phase information, wherein the first spectrum analyzer operates the first spectrum analyzer. Measuring the first phase information with respect to a frequency of a reference signal, the second spectrum analyzer measures the second phase information with respect to a frequency of a reference signal for operating the second spectrum analyzer, and A semiconductor device inspection apparatus in which the frequency and phase of a reference signal are synchronized with the frequency and phase of the reference signal of the second spectrum analyzer is disclosed.
본 출원이 해결하고자 하는 일 기술적 과제는, 온도, 전압, 디지털 신호 및 초고주파 신호와 같은 복합가속인자를 각 반도체에 개별적으로 용이하게 제어하고 인가할 수 있는 반도체 소자의 검사 장치 및 이를 이용한 반도체 소자의 검사 방법을 제공하는 데 있다. One technical problem to be solved by the present application is a semiconductor device inspection device that can individually and easily control and apply complex acceleration factors such as temperature, voltage, digital signal, and ultra-high frequency signal to each semiconductor, and a semiconductor device using the same. It is to provide an inspection method.
본 출원이 해결하고자 하는 다른 기술적 과제는, 고신뢰성의 반도체 소자의 검사 장치 및 이를 이용한 반도체 소자의 검사 방법을 제공하는 데 있다.Another technical problem to be solved by the present application is to provide a high-reliability semiconductor device inspection device and a semiconductor device inspection method using the same.
본 출원이 해결하고자 하는 또 다른 기술적 과제는, 검사 시간을 단축시켜 검사 속도를 향상시킬 수 있는 반도체 소자의 검사 장치 및 이를 이용한 반도체 소자의 검사 방법을 제공하는 데 있다.Another technical problem to be solved by the present application is to provide a semiconductor device inspection device capable of improving inspection speed by reducing inspection time and a semiconductor device inspection method using the same.
본 출원이 해결하고자 하는 또 다른 기술적 과제는, 다양한 반도체 소자를 검사할 수 있는 반도체 소자의 검사 장치 및 이를 이용한 반도체 소자의 검사 방법을 제공하는 데 있다.Another technical problem to be solved by the present application is to provide a semiconductor device inspection device capable of inspecting various semiconductor devices and a semiconductor device inspection method using the same.
본 출원이 해결하고자 하는 또 다른 기술적 과제는, 검사 편의성이 향상된 반도체 소자의 검사 장치 및 이를 이용한 반도체 소자의 검사 방법을 제공하는 데 있다.Another technical problem to be solved by the present application is to provide a semiconductor device inspection device with improved inspection convenience and a semiconductor device inspection method using the same.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.The technical problem to be solved by the present invention is not limited to the above.
상기 기술적 과제를 해결하기 위해, 본 출원은 반도체 소자의 검사 장치를 제공한다. In order to solve the above technical problem, the present application provides a semiconductor device inspection device.
일 실시 예에 따르면, 상기 반도체 소자의 검사 장치는, 하우징, 상기 하우징 내에 수용되고, 피시험 반도체 소자가 실장되는 실장 보드, 상기 하우징 내에 수용되고, 상기 실장 보드에 인접하게 배치되어, 상기 피시험 반도체 소자로 테스트 열을 공급하는 히팅부, 상기 하우징 내에 수용되고, 상기 피시험 반도체 소자로 테스트 전압을 공급하는 테스트 전압 공급부, 및 상기 피시험 반도체 소자로 테스트 초고주파를 공급하는 초고주파 공급부를 포함하되, 상기 히팅부에 의해 공급되는 상기 테스트 열, 상기 테스트 전압 공급부에서 공급되는 상기 테스트 전압, 및 상기 초고주파 공급부에서 공급되는 상기 테스트 초고주파가 인가된 상태에서, 상기 피시험 반도체 소자에 대한 검사를 수행하는 것을 포함할 수 있다. According to an embodiment, the semiconductor device inspection device may include a housing, a mounting board accommodated in the housing and mounting a semiconductor device under test, accommodated in the housing and disposed adjacent to the mounting board, and A heating unit for supplying test heat to a semiconductor device, a test voltage supply unit accommodated in the housing and supplying a test voltage to the semiconductor device under test, and an ultra-high frequency supply unit for supplying a test microwave to the semiconductor device under test, Testing the semiconductor device under test in a state in which the test column supplied by the heating unit, the test voltage supplied from the test voltage supply unit, and the test microwave supplied from the microwave supply unit are applied. can include
일 실시 예에 따르면, 상기 히팅부는, 내부에 홀을 갖는 히팅 블록, 및 상기 히팅 블록의 홀에 삽입되고, 상기 테스트 열을 생성하는 히터 로드를 포함하고, According to one embodiment, the heating unit includes a heating block having a hole therein, and a heater rod inserted into the hole of the heating block and generating the test heat,
일 실시 예에 따르면, 상기 피시험 반도체가 실장된 상기 실장 보드는 상기 히팅 블록의 상부면 또는 하부면에 인접하게 배치되어, 상기 피시험 반도체 소자는 상기 히터 로드로부터 생성된 상기 테스트 열을 상기 히팅 블록 및 상기 실장 보드를 통해 전달받는 것을 포함할 수 있다. According to an embodiment, the mounting board on which the semiconductor under test is mounted is disposed adjacent to an upper surface or a lower surface of the heating block, so that the semiconductor device under test heats the test heat generated from the heater rod. It may include being delivered through a block and the mounting board.
일 실시 예에 따르면, 상기 히팅부는 상기 하우징의 바닥면 상에 배치되고, 상기 피시험 반도체 소자가 실장된 상기 실장 보드는, 상기 히팅부의 상기 히팅 블록의 상부면 상에 배치되어, 고정부로 상기 실장 보드가 상기 히팅 블록의 상부면에 고정되는 것을 포함할 수 있다. According to an embodiment, the heating unit is disposed on a bottom surface of the housing, and the mounting board on which the semiconductor device under test is mounted is disposed on an upper surface of the heating block of the heating unit, so that the fixing unit can perform the A mounting board may be fixed to an upper surface of the heating block.
일 실시 예에 따르면, 상기 피시험 반도체 소자가 실장된 상기 실장 보드는 상기 하우징의 바닥면 상에 배치되고, 상기 히팅부의 상기 히팅 블록이 상기 피시험 반도체 소자 상에 배치되는 것을 포함할 수 있다. According to an embodiment, the mounting board on which the semiconductor device under test is mounted may be disposed on a bottom surface of the housing, and the heating block of the heating part may be disposed on the semiconductor device under test.
일 실시 예에 따르면, 상기 히팅 블록 및 상기 피시험 반도체 소자 사이에 열 전달 패드가 제공되는 것을 포함할 수 있다. According to an embodiment, a heat transfer pad may be provided between the heating block and the semiconductor device under test.
상기 기술적 과제를 해결하기 위해, 본 출원은 반도체 소자의 검사 방법을 제공한다. In order to solve the above technical problem, the present application provides a method for inspecting a semiconductor device.
일 실시 예에 따르면, 상기 반도체 소자의 검사 방법은, 테스트 전압 공급부가 피시험 반도체 소자에 테스트 전압을 인가하는 단계, 초고주파 공급부가 상기 피시험 반도체 소자에 테스트 초고주파를 인가하는 단계, 히팅부가 상기 피시험 반도체 소자에 테스트 열을 공급하는 단계, 및 상기 피시험 반도체 소자에 상기 테스트 전압, 상기 테스트 초고주파 및 상기 테스트 열이 인가된 상태에서, 상기 피시험 반도체 소자에 대한 검사를 수행하는 단계를 포함할 수 있다. According to an embodiment, the method of inspecting the semiconductor device may include applying a test voltage to a semiconductor device under test by a test voltage supply unit, applying a test ultra-high frequency to the semiconductor device under test by an ultra-high frequency supply unit, and applying a test ultra-high frequency to the semiconductor device under test by a heating unit. supplying test heat to a test semiconductor device, and performing an inspection on the semiconductor device under test in a state in which the test voltage, the test microwave, and the test heat are applied to the semiconductor device under test. can
일 실시 예에 따르면, 상기 반도체 소자의 검사 방법은, 상기 피시험 반도체 소자에 대한 검사가 수행된 이후, 상기 테스트 전압 공급부가 상기 테스트 전압의 인가를 종료하는 단계, 상기 초고주파 공급부가 상기 테스트 초고주파 인가를 종료하는 단계, 및 상기 히팅부가 상기 테스트 열 공급을 종료하는 단계를 더 포함할 수 있다. According to an embodiment, the method of testing the semiconductor device may include, after testing the semiconductor device under test, terminating the application of the test voltage by the test voltage supply unit, and applying the test ultra-high frequency by the microwave supply unit. The method may further include terminating the test heat supply by the heating unit.
일 실시 예에 따르면, 상기 테스트 전압, 상기 테스트 초고주파, 및 상기 테스트 열은, 각각, 상기 테스트 전압 공급부, 상기 초고주파 공급부, 및 상기 히팅부에 의해, 개별적으로 제어되는 것을 포함할 수 있다. According to an embodiment, the test voltage, the test microwave, and the test column may include individually controlled by the test voltage supply unit, the microwave supply unit, and the heating unit, respectively.
본 출원의 실시 예에 따른반도체 소자의 검사 장치는, 하우징, 상기 하우징 내에 수용되고, 피시험 반도체 소자가 실장되는 실장 보드, 상기 하우징 내에 수용되고, 상기 실장 보드에 인접하게 배치되어, 상기 피시험 반도체 소자로 테스트 열을 공급하는 히팅부, 상기 하우징 내에 수용되고, 상기 피시험 반도체 소자로 테스트 전압을 공급하는 테스트 전압 공급부, 및 상기 피시험 반도체 소자로 테스트 초고주파를 공급하는 초고주파 공급부를 포함할 수 있다.An inspection apparatus for a semiconductor device according to an embodiment of the present application includes a housing, a mounting board accommodated in the housing and mounting a semiconductor device under test, accommodated in the housing and disposed adjacent to the mounting board, It may include a heating unit supplying test heat to the semiconductor device, a test voltage supply unit accommodated in the housing and supplying a test voltage to the semiconductor device under test, and an ultra-high frequency supply unit supplying a test microwave to the semiconductor device under test. there is.
상기 테스트 열, 상기 테스트 전압, 및 상기 테스트 초고주파가 인가된 상태에서, 상기 피시험 반도체 소자에 대한 검사가 수행될 수 있고, 상기 테스트 열, 상기 테스트 전압 및 상기 테스트 초고주파는 각각 개별적으로 제어될 수 있다. 이에 따라, 다양한 가속 환경에서 상기 피시험 반도체 소자가 용이하게 검사될 수 있다. In a state in which the test string, the test voltage, and the test microwave are applied, the semiconductor device under test may be inspected, and the test string, the test voltage, and the test microwave may be individually controlled. there is. Accordingly, the semiconductor device under test can be easily inspected in various acceleration environments.
도 1은 본 출원의 실시 예에 따른 반도체 소자의 검사 장치를 설명하기 위한 도면이다.
도 2는 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 히팅부 및 실장 보드를 보다 상세하게 설명하기 위한 도면이다.
도 3은 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제1 구현 예에 따른 피시험 반도체 소자와 히팅부의 배치 관계를 설명하기 위한 도면이다.
도 4는 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제2 구현 예에 따른 피시험 반도체 소자와 히팅부의 배치 관계를 설명하기 위한 도면이다.
도 5는 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제2 구현 예의 변형 예에 따른 피시험 반도체 소자와 히팅부의 배치 관계를 설명하기 위한 도면이다.
도 6은 본 출원의 실시 예에 따른 반도체 소자의 검사 방법을 설명하기 위한 순서도이다.
도 7은 본 출원의 실시 예에 따른 반도체 소자의 검사 시스템을 설명하기 위한 블록도이다.1 is a diagram for explaining an inspection apparatus for a semiconductor device according to an exemplary embodiment of the present application.
2 is a diagram for explaining in detail a heating unit and a mounting board in a semiconductor device inspection device according to an exemplary embodiment of the present application.
3 is a view for explaining a disposition relationship between a semiconductor device under test and a heating unit according to the first embodiment in the semiconductor device inspection apparatus according to the exemplary embodiment of the present application.
4 is a view for explaining a disposition relationship between a semiconductor device under test and a heating unit according to a second embodiment in a semiconductor device inspection apparatus according to an exemplary embodiment of the present application.
5 is a view for explaining a disposition relationship between a semiconductor device under test and a heating unit according to a modified example of the second embodiment in the semiconductor device inspection device according to the exemplary embodiment of the present application.
6 is a flowchart illustrating a method of inspecting a semiconductor device according to an exemplary embodiment of the present application.
7 is a block diagram illustrating a semiconductor device inspection system according to an exemplary embodiment of the present application.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the technical idea of the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed content will be thorough and complete, and the spirit of the present invention will be sufficiently conveyed to those skilled in the art.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.In this specification, when an element is referred to as being on another element, it means that it may be directly formed on the other element or a third element may be interposed therebetween. Also, in the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical content.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제 1 구성요소로 언급된 것이 다른 실시 예에서는 제 2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.In addition, although terms such as first, second, and third are used to describe various elements in various embodiments of the present specification, these elements should not be limited by these terms. These terms are only used to distinguish one component from another. Therefore, what is referred to as a first element in one embodiment may be referred to as a second element in another embodiment. Each embodiment described and illustrated herein also includes its complementary embodiments. In addition, in this specification, 'and/or' is used to mean including at least one of the elements listed before and after.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.In the specification, expressions in the singular number include plural expressions unless the context clearly dictates otherwise. In addition, the terms "comprise" or "having" are intended to designate that the features, numbers, steps, components, or combinations thereof described in the specification exist, but one or more other features, numbers, steps, or components. It should not be construed as excluding the possibility of the presence or addition of elements or combinations thereof. In addition, in this specification, "connection" is used to mean both indirectly and directly connecting a plurality of components.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.
또한, 본 출원의 명세서에 기재된 반도체 소자의 검사 시스템을 제조 및 판매를 실시하는 주체와 본 출원 명세서에 기재된 반도체 소자 검사 방법을 수행하는 주체가 다를 수 있음은 자명하다.In addition, it is obvious that the entity that manufactures and sells the semiconductor device inspection system described in the specification of the present application may be different from the entity that performs the semiconductor device inspection method described in the specification of the present application.
또한, 시계열적으로 기재된 방법 청구항에서, 각 단계가 수행되는 순서는 단순히 기재된 순서에 한정되지 않고, 내포된 기술적 의미에 따라서 순서가 한정되는 것으로 해석되며, 내포된 기술적 의미에 따라서 순서가 한정되지 않는 단계들은 각 단계들의 수행 순서에 제한이 없는 것으로 해석된다.In addition, in the method claims described in chronological order, the order in which each step is performed is not simply limited to the described order, it is interpreted that the order is limited according to the implied technical meaning, and the order is not limited according to the implied technical meaning. The steps are to be construed as not limiting the order in which each step is performed.
도 1은 본 출원의 실시 예에 따른 반도체 소자의 검사 장치를 설명하기 위한 도면이고, 도 2는 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 히팅부 및 실장 보드를 보다 상세하게 설명하기 위한 도면이다. 1 is a diagram for explaining a semiconductor device inspection device according to an embodiment of the present application, and FIG. 2 is a diagram for explaining a heating unit and a mounting board in a semiconductor device inspection device according to an embodiment of the present application in more detail. it is a drawing
도 1 및 도 2를 참조하면, 본 출원의 실시 예에 따른 반도체 소자의 검사 장치는, 하우징(110), 실장보드(120), 히팅부(130), 테스트 전압 공급부(140), 및 초고주파 공급부(미도시)를 포함할 수 있다. Referring to FIGS. 1 and 2 , an inspection apparatus for a semiconductor device according to an embodiment of the present application includes a
상기 하우징(110)은 도 1에 도시된 것과 같이, 내부에 피시험 반도체 소자(122)의 검사를 수행하기 위한 다양한 부품들을 수용할 수 있는 내부 공간을 가질 수 있다. As shown in FIG. 1 , the
구체적으로, 도 1에 도시된 것과 같이, 상기 하우징(110) 내에는 상기 실장 보드(120), 상기 히팅부(130), 및 상기 테스트 전압 공급부(140)가 배치되고, 외부의 초고주파 공급부로부터 공급되는 초고주파를 상기 피시험 반도체(122)로 전달하기 위한 커넥터(152)가 배치될 수 있다. Specifically, as shown in FIG. 1, the mounting
또한, 도 1에 도시된 것과 같이, 상기 실장 보드(120) 및 상기 히팅부(130)는, 상기 테스트 전압 공급부(140)와 별도의 공간에 배치될 수 있다. 즉, 상기 실장 보드(120) 및 상기 히팅부(130)가 배치되는 상기 하우징(110) 내의 공간과 상기 테스트 전압 공급부(140)가 배치되는 상기 하우징(110) 내의 공간은 격벽에 의해 서로 구획될 수 있다. Also, as shown in FIG. 1 , the mounting
즉, 본 출원의 실시 예에 따르면, 상기 테스트 전압 공급부(140) 및 상기 히팅부(130)는 격벽에 의해 구획되는 별도의 공간에 배치될 수 있고, 이로 인해, 상기 히팅부(130)에서 발생하는 열이 상기 테스트 전압 공급부(140)로 전달되는 것이 차단되어, 상기 테스트 전압 공급부(140)의 열화가 방지될 수 있다. That is, according to an embodiment of the present application, the test
상기 실장 보드(120)에는 상기 피시험 반도체 소자(122)가 실장될 수 있다. 상기 피시험 반도체 소자(122)는 예를 들어, 시스템 반도체, 메모리 반도체, RF 반도체, 통신용 시스템 반도체 중에서 어느 하나일 수 있다. The semiconductor device under
상기 피시험 반도체 소자(122)가 실장된 상기 실장 보드(120)는 상술된 바와 같이 상기 하우징(110) 내에 고정 배치될 수 있다. The mounting
상기 히팅부(130)는, 상기 실장 보드(120)와 함께 상기 하우징(110) 내에 수용되고, 상기 실장 보드(120)에 인접하게 배치되어, 상기 실장 보드(120) 상에 배치된 상기 피시험 반도체 소자(122)로 테스트 열을 공급할 수 있다. 이에 따라, 상기 히팅부(130)에서 공급되는 상기 테스트 열이 외부로 유출되지 않고, 상기 하우징(110)에 의해 차폐될 수 있다. 또한, 상기 히팅부(130)에서 생성된 상기 테스트 열이 상기 피시험 반도체 소자(122)로 빠르게 그리고 용이하게 전달될 수 있다. The
상기 히팅부(130)는, 도 2에 도시된 것과 같이, 내부에 홀을 갖는 히팅 블록(132), 및 상기 히팅 블록(132)의 홀에 삽입되고 상기 테스트 열을 생성하는 히터 로드(134)를 포함할 수 있다. As shown in FIG. 2, the
일 실시 예에 따르면, 상기 피시험 반도체 소자(122)가 실장된 상기 실장 보드(120)가 상기 히팅 블록(132)의 일 면 상에 고정부(120a)에 의해 고정 결합될 수 있다. 이에 따라, 상기 히터 로드(134)에서 생성된 상기 테스트 열이 상기 히터 블록(132) 및 상기 실장 보드(120)을 통해 상기 피시험 반도체 소자(122)로 전달될 수 있다. According to an embodiment, the mounting
상기 테스트 전압 공급부(140)는 상기 실장 보드(120)에 실장된 상기 피시험 반도체 소자(122)로 테스트 전압을 공급할 수 있다. 상기 테스트 전압 공급부(140)는 상술된 바와 같이 상기 하우징(110) 내에 수용될 수 있다. 예를 들어, 상기 테스트 전압은 DC 바이어스일 수 있다. The
상기 초고주파 공급부는, 상기 실장 보드(120)에 실장된 상기 피시험 반도체 소자(122)로 테스트 초고주파를 공급할 수 있다. 상기 테스트 초고주파 공급을 위해, 상기 하우징(110) 내에 상기 초고주파 공급부와 상기 실장 보드(120)를 연결하는 커넥터(152)가 제공될 수 있다. 이에 따라, 상기 커넥터(152)를 통해 공급되는 상기 테스트 초고주파가 외부로 유출되지 않고 상기 하우징(110)에 의해 차폐될 수 있다. The microwave supply unit may supply test microwaves to the semiconductor device under
본 출원의 실시 예에 따르면, 상기 히팅부(130)에 의해 공급되는 상기 테스트 열, 상기 테스트 전압 공급부(140)에서 공급되는 상기 테스트 전압, 및 상기 초고주파 공급부에서 공급되는 상기 테스트 초고주파가 인가된 상태에서, 상기 피시험 반도체 소자(122)에 대한 검사가 수행될 수 있다. 이 경우, 상기 테스트 열의 온도 및 인가여부는 상기 히팅부(130)에 의해 제어될 수 있고, 상기 테스트 전압의 크기, 극성 및 인가여부는 상기 테스트 전압 공급부(140)에 의해 제어될 수 있고, 상기 테스트 초고주파의 주파수 및 인가여부는 상기 테스트 초고주파에 의해 제어될 수 있다. 다시 말하면, 상기 테스트 열, 상기 테스트 전압, 및 상기 테스트 초고주파는 각각 개별적으로 제어될 수 있고, 다양한 가속인자를 복합적으로 인가하되 개별적으로 제어하면서 상기 피시험 반도체 소자(122)에 대한 검사가 수행될 수 있다. 즉, 다양한 가속 조건을 용이하게 구현하여, 상기 피시험 반도체 소자(122)에 대한 검사가 수행될 수 있다. According to the embodiment of the present application, the test column supplied by the
또한, 상기 테스트 열을 상기 피시험 반도체 소자(122)에 인가하기 위한 챔버 없이, 간소화된 장비로 용이하게 상기 피시험 반도체 소자(122)에 상기 테스트 열이 공급되어, 반도체 검사 장비가 간소화되고, 검사 비용 및 검사 시간이 절약될 수 있다. In addition, the test heat is easily supplied to the semiconductor device under
이하, 도 3 및 도 4를 참조하여, 본 출원의 실시 예에 따른 히팅부와 피시험 반도체 소자의 배치 관계가 보다 상세하게 설명된다. Hereinafter, with reference to FIGS. 3 and 4 , an arrangement relationship between a heating unit and a semiconductor device under test according to an exemplary embodiment of the present application will be described in detail.
도 3은 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제1 구현 예에 따른 피시험 반도체 소자와 히팅부의 배치 관계를 설명하기 위한 도면이다. 3 is a view for explaining a disposition relationship between a semiconductor device under test and a heating unit according to the first embodiment in the semiconductor device inspection apparatus according to the exemplary embodiment of the present application.
도 3을 참조하면, 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제1 구현 예에 따르면, 상기 히팅 블록(132) 및 상기 히터 로드(134)를 포함하는 상기 히팅부(130) 상에 상기 피시험 반도체 소자(122)가 실장된 상기 실장 보드(120)가 배치될 수 있다. Referring to FIG. 3 , according to the first embodiment of the semiconductor device inspection apparatus according to the embodiment of the present application, the
다시 말하면, 상기 히팅부(130)의 상기 히팅 블록(132)의 상부면 상에 상기 실장 보드(120)가 배치되고, 상기 고정부(120a)에 의해 상기 실장 보드(120)가 상기 히팅 블록(132)에 고정 결합될 수 있다. In other words, the mounting
일 실시 예에 따르면, 상기 피시험 반도체 소자(122)의 하부면에 그라운드 패드가 제공되는 경우, 상기 피시험 반도체 소자(122)는 도 3에 도시된 것과 같이, 상기 히팅부(130)의 상기 히팅 블록(132) 상에 배치될 수 있다. 상기 피시험 반도체 소자(122)의 하부면에 제공되는 넓은 면적의 그라운드 패드에 의해, 상기 히팅부(130)에서 생성된 테스트 열이 상기 피시험 반도체 소자(122)로 용이하게 전달될 수 있다. According to an embodiment, when a ground pad is provided on the lower surface of the semiconductor device under
도 4는 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제2 구현 예에 따른 피시험 반도체 소자와 히팅부의 배치 관계를 설명하기 위한 도면이다.4 is a view for explaining a disposition relationship between a semiconductor device under test and a heating unit according to a second embodiment in a semiconductor device inspection apparatus according to an exemplary embodiment of the present application.
도 4를 참조하면, 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제2 구현 예에 따르면, 상기 히팅 블록(132) 및 상기 히터 로드(134)를 포함하는 상기 히팅부(130) 아래에 상기 피시험 반도체 소자(122)가 실장된 상기 실장 보드(120)가 배치될 수 있다. Referring to FIG. 4 , according to the second embodiment of the semiconductor device inspection apparatus according to the exemplary embodiment of the present application, below the
다시 말하면, 상기 히팅부(130)의 상기 히팅 블록(132)의 하부면 상에 상기 실장 보드(120)가 배치되어, 상기 실장 보드(120)에 실장된 상기 피시험 반도체 소자(122)가 상기 히팅 블록(132)과 직접적으로 접촉할 수 있다. In other words, the mounting
일 실시 예에 따르면, 상기 피시험 반도체 소자(122)가 볼 그리드 어레이(Ball Grid Array) 방식으로 패키징되는 경우, 상기 피시험 반도체 소자(122)는 도 4에 도시된 것과 같이, 상기 히팅부(130)의 상기 히팅 블록(132) 아래에 배치될 수 있다. 상기 피시험 반도체 소자(122)가 볼 그리드 어레이 방식으로 패키징되는 경우, 도 3에 도시된 것과 같이 상기 히팅 블록(132) 상에 상기 실장 보드(120)가 배치되는 경우, 볼 그리드 어레이의 좁은 면적으로 인해, 상기 히팅부(130)에서 생성된 상기 테스트 열이 상기 피시험 반도체 소자(122)로 용이하게 전달되지 않을 수 있다. 이에 따라, 상기 피시험 반도체 소자(122)가 볼 그리드 어레이 방식으로 패키징되는 경우, 상기 피시험 반도체 소자(122)의 상부면이 상기 히팅 블록(132)과 직접적으로 접촉할 수 있도록, 도 4와 같이 배치될 수 있고, 이에 따라, 상기 히팅부(130)에서 생성된 상기 테스트 열이 상기 피시험 반도체 소자(122)로 빠르게 그리고 용이하게 전달될 수 있다. According to an embodiment, when the semiconductor device under
결론적으로, 도 3 및 도 4를 참조하면, 상기 피시험 반도체 소자(122)의 패키징 형태에 따라서, 상기 피시험 반도체 소자(122)와 상기 히팅부(130) 또는 상기 히팅 블록(132)의 배치 관계가 제어될 수 있다. In conclusion, referring to FIGS. 3 and 4 , the arrangement of the semiconductor device under
또한, 상기 히팅블록(132)과 상기 피시험 반도체 소자(122)가 직접적으로 접촉할 수 있도록, 상기 히팅 블록(132)의 상부면에 압력을 인가하는 푸셔(160)가 제공될 수 있다. 상기 푸셔(160)는 상기 하우징(110)을 관통하여 제공될 수 있고, 상기 푸셔(160)를 이용하여 사용자는 상기 히팅 블록(132)에 압력을 인가하여 상기 히팅 블록(132)과 상기 피시험 반도체 소자(122)가 접촉할 수 있도록 제어할 수 있다. In addition, a
도 5는 본 출원의 실시 예에 따른 반도체 소자의 검사 장치에서 제2 구현 예의 변형 예에 따른 피시험 반도체 소자와 히팅부의 배치 관계를 설명하기 위한 도면이다.5 is a view for explaining a disposition relationship between a semiconductor device under test and a heating unit according to a modified example of the second embodiment in the semiconductor device inspection device according to the exemplary embodiment of the present application.
도 5를 참조하면, 도 4를 참조하여 설명된 본 출원의 실시 예에 따른 반도체 소자의 검사 장치의 제2 구현 예에서, 상기 피시험 반도체 소자(122) 및 상기 히팅 블록(132) 사이에 열 전달 패드(124)가 더 제공될 수 있다. Referring to FIG. 5 , in the second embodiment of the semiconductor device inspection apparatus according to the embodiment of the present application described with reference to FIG. 4 , heat is generated between the semiconductor device under
상기 열 전달 패드(124)는 높은 열 전도성을 갖는 물질로 제조될 수 있고, 상기 히팅 블록(132)에서 생성된 상기 테스트 열이 상기 피시험 반도체 소자(122)로 용이하게 전달될 수 있도록 기능할 수 있고, 동시에, 상기 피시험 반도체 소자(122)와 상기 히팅 블록(132) 사이의 접착력을 강화시킬 수 있다. The
예를 들어, 상기 열 전달 패드(124)는 금속, 열 전도성 폴리머 등으로 형성될 수 있다. For example, the
또한, 일 변형 예에 따르면, 상기 푸셔(160)와 상기 히팅 블록(132) 사이에 단열 패드가 추가적으로 제공될 수 있다. 이에 따라, 상기 히팅 블록(132)에서 생성된 상기 테스트 열이 상기 푸서(160)로 전달되는 것이 최소화될 수 있고, 상기 푸셔(160)를 사용하는 사용자가 상기 테스트 열에 의해 피해받는 것이 최소화될 수 있다. Also, according to a modified example, an insulating pad may be additionally provided between the
또한, 일 변형 예에 따르면, 상기 히팅 블록(132)의 상부면 및 하부면 중 어느 하나는 열 전달면으로 정의될 수 있다. 이 경우, 상기 히팅 블록(132)의 상기 열 전달면이, 도 3 내지 도 5를 참조하여 설명된 구현 예들에서, 상기 실장 보드(120)와 접촉하거나, 상기 피시험 반도체 소자(122)의 상부면과 접촉하거나, 또는 상기 열 전달 패드(124)와 접촉할 수 있다. 예를 들어, 상기 열 전달면은, 상기 히팅 블록(132)의 상부면 및 하부면 중에서, 상기 히터 로드(134)와 더 인접한 면으로 정의될 수 있다. 즉, 상기 히팅 블록(132)의 상부면 및 하부면 중에서 어느 하나는 상기 히터 로드(134)와 상대적으로 가깝고, 다른 하나는 상기 히터 로드(134)와 상대적으로 멀 수 있다. 이 경우, 상기 히터 로드(134)와 상대적으로 가까운 면이 상기 열 전달면으로 정의되어, 상기 피시험 반도체 소자(122), 상기 실장 보드(120), 또는 상기 열 전달 패드(124)와 접촉할 수 있고, 이로 인해, 상기 히터 로드(134)에서 생성된 상기 테스트 열이 상기 피시험 반도체 소자(122)로 용이하게 전달될 수 있다. Also, according to a modified example, one of the upper and lower surfaces of the
도 6은 본 출원의 실시 예에 따른 반도체 소자의 검사 방법을 설명하기 위한 순서도이다. 6 is a flowchart illustrating a method of inspecting a semiconductor device according to an exemplary embodiment of the present application.
도 6을 참조하면, 테스트 전압 공급부가 피시험 반도체 소자에 테스트 전압을 인가하는 단계(S110), 초고주파 공급부가 상기 피시험 반도체 소자에 테스트 초고주파를 인가하는 단계(S120), 히팅부가 상기 피시험 반도체 소자에 테스트 열을 공급하는 단계(S130), 및 상기 피시험 반도체 소자에 상기 테스트 전압, 상기 테스트 초고주파 및 상기 테스트 열이 인가된 상태에서, 상기 피시험 반도체 소자에 대한 검사를 수행하는 단계(S140)가 순차적으로 수행될 수 있다. Referring to FIG. 6 , a test voltage supplier applying a test voltage to the semiconductor device under test (S110), an ultra-high frequency supplier applying a test ultra-high frequency to the semiconductor device under test (S120), and a heating unit applying a test voltage to the semiconductor device under test (S120). Supplying test heat to a device (S130), and performing an inspection on the semiconductor device under test in a state in which the test voltage, the test microwave, and the test heat are applied to the semiconductor device under test (S140). ) can be performed sequentially.
상술된 피시험 반도체 소자를 검사하는 단계는, 상술된 도 1 내지 도 5를 참조하여 설명된 반도체 소자의 검사 장치, 및 도 7을 참조하여 후술되는 반도체 소자의 검사 시스템을 통해 수행될 수 있다. The above-described inspection of the semiconductor device under test may be performed through the semiconductor device inspection device described with reference to FIGS. 1 to 5 and the semiconductor device inspection system described below with reference to FIG. 7 .
또한, 상기 테스트 전압을 인가하는 단계, 상기 테스트 초고주파를 인가하는 단계, 및 상기 테스트 열을 공급하는 단계는 순차적으로 수행될 수 있다. In addition, the step of applying the test voltage, the step of applying the test ultra-high frequency, and the step of supplying the test string may be sequentially performed.
즉, 상기 테스트 전압이 인가되어 상기 피시험 반도체 소자가 동작할 수 있고, 이후 테스트 초고주파가 인가될 수 있으며, 상기 테스트 전압 및 상기 테스트 초고주파의 인가를 통해 상기 피시험 반도체 칩의 정상 동작이 확인된 이후, 상기 테스트 열이 공급될 수 있다. 이에 따라, 상기 피시험 반도체 소자에 오류가 발생하거나 상기 피시험 반도체 소자가 비정상 동작하는 경우, 상기 피시험 반도체 소자이 오류 및 비정상 동작이 상기 피시험 반도체 소자 내부의 이상인지, 혹은 상기 테스트 열에 기인한 것인지 판단될 수 있다.That is, the test voltage may be applied to operate the semiconductor device under test, and then a test ultra-high frequency may be applied, and the normal operation of the semiconductor chip under test may be confirmed through the application of the test voltage and the test ultra-high frequency. Then, the test column may be supplied. Accordingly, when an error occurs in the semiconductor device under test or the semiconductor device under test abnormally operates, it is determined whether the error and abnormal operation of the semiconductor device under test are abnormalities in the semiconductor device under test or the test string. It can be judged whether
상기 테스트 전압을 인가한 후, 대기 전력 값을 확인할 수 있고, 상기 테스트 전압을 인가하고 상기 테스트 초고주파를 인가하기 전, 상기 피시험 반도체 소자를 동착 시키기 위해, MIPI, RFFE, SPU 등을 FPGA를 통해 벡터화시켜 인가할 수 있다. After applying the test voltage, it is possible to check the standby power value, and before applying the test voltage and applying the test ultra-high frequency, in order to attach the semiconductor device under test, MIPI, RFFE, SPU, etc. through FPGA It can be vectorized and applied.
또한, 상기 테스트 전압, 상기 테스트 초고주파, 및 상기 테스트 열이 인가된 후, 온도, 전력, 초고주파 등을 모니터링하면서 검사가 수행되고, 검사가 종료된 이후, 상기 테스트 전압 공급부가 상기 테스트 전압의 인가를 종료하는 단계, 상기 초고주파 공급부가 상기 테스트 초고주파 인가를 종료하는 단계, 및 상기 히팅부가 상기 테스트 열 공급을 종료하는 단계가 순차적으로 수행될 수 있다. In addition, after the test voltage, the test ultra-high frequency, and the test heat are applied, the test is performed while monitoring temperature, power, and the ultra-high frequency, etc., and after the test is finished, the test voltage supply unit controls the application of the test voltage. The step of terminating, the step of terminating the application of the test microwave by the microwave supply unit, and the step of terminating the supply of the test heat by the heating unit may be sequentially performed.
도 7은 본 출원의 실시 예에 따른 반도체 소자의 검사 시스템을 설명하기 위한 블록도이다. 7 is a block diagram illustrating a semiconductor device inspection system according to an exemplary embodiment of the present application.
도 7을 참조하면, 본 출원의 실시 예에 따른 반도체 소자의 검사 시스템은, 피시험 반도체 소자(210), 온도 센서부(215), 제1 FPGA(220), 히팅부(230), 초고주파 공급부(240), 초고주파 수신부(250), 모니터링부(260), 테스트 전압 공급부(270), 전류전압 제어 및 측정부(280), 및 제2 FPGA(290)를 포함할 수 있다.Referring to FIG. 7 , a semiconductor device inspection system according to an embodiment of the present application includes a semiconductor device under test 210, a temperature sensor unit 215, a
도 7은, 도 1 내지 도 6을 참조하여 설명된 반도체 소자의 검사 장치 및 이를 이용한 반도체 소자의 검사 방법을 구현하기 위한 기능에 기반한 블록도를 도시한 것이다. FIG. 7 is a block diagram illustrating functions for implementing the semiconductor device inspection device and the semiconductor device inspection method using the device described with reference to FIGS. 1 to 6 .
상기 제1 FPGA(220)는, 상기 피시험 반도체 소자(210)를 제어 및 통신하기 위한 디지털 신호를 인가하며, 통신 인터페이스로 I2C, SPI, UART, GPIO, Ethernet, MIPI RFFE를 이용할 수 있다. The
또한, 상기 제1 FPGA(220)는 벡터 스크립트 기반의 디지털 신호를 인가할 수 있다. 구체적으로, 상기 피시험 반도체 소자(210)의 동작 프로토콜을 기반으로 한 벡터 스크립트를 작성하고, 사전 정의된 명령어를 이용하여 동일한 벡터를 반복하지 않고 재접근하여, 메모리를 절약할 수 있다. 또한, 벡터 스크립트를 컴파일러를 통해 바이너리 형태로 변환하고, 해당 바이너리 값과 로컬 데이터를 기반으로 디지털 신호를 생성하여 상기 피시험 반도체 소자(210)에 인가할 수 있다. Also, the
상기 히팅부(230)는 상기 모니터링부(260)에서 사용자가 설정한 온도 조건으로 상기 피시험 반도체 소자(210)에 테스트 열을 인가할 수 있고, 상기 온도 센서부(215)에서 측정된 온도와 사용자가 설정한 온도를 비교하여, 상기 히팅부(230)를 제어할 수 있다. The heating unit 230 may apply test heat to the semiconductor device under test 210 under the temperature condition set by the user in the
상기 초고주파 공급부(240)는 상기 피시험 반도체 소자(210)로 테스트 초고주파를 인가할 수 있다. 구체적으로, 상기 초고주파 공급부(240)는 Sub-6 / mmWave(초고주파)를 인가하고, 열 특성이 좋은 PCB 기판으로 제작될 수 있다. The microwave supply unit 240 may apply test microwaves to the semiconductor device under test 210 . Specifically, the ultra-high frequency supply unit 240 applies Sub-6 / mmWave (ultra-high frequency) and may be manufactured with a PCB substrate having good thermal characteristics.
상기 피시험 반도체 소자(210)는 실장 보드에 실장될 수 있으며, 상기 실장 보드는 다양한 시스템 반도체를 시험할 수 있도록 조립부가 구성되며, 전압, 전류, 온도 센서와 연결되며 상기 히팅부(230)와 인접하게 배치될 수 있다. The semiconductor device under test 210 may be mounted on a mounting board, and the mounting board is composed of an assembly unit to test various system semiconductors, is connected to voltage, current, and temperature sensors, and is connected to the heating unit 230. may be placed adjacently.
상기 초고주파 수신부(250)는 상기 테스트 초고주파에 대응한 출력을 감쇠기를 통해 신호분석기에 연결하여 상기 모니터링부(260)로 전달할 수 있다. The ultra-high frequency receiver 250 may connect an output corresponding to the test ultra-high frequency to a signal analyzer through an attenuator and transfer the output to the
상기 온도 센서부(215)는 상기 피시험 반도체 소자(210)에 인접하게 배치되어, 상기 피시험 반도체 소자(210)의 온도를 측정하여 상기 제2 FPGA(290)로 전달할 수 있다. The temperature sensor unit 215 may be disposed adjacent to the semiconductor device under test 210 to measure the temperature of the semiconductor device under test 210 and transmit the measured temperature to the second FPGA 290 .
상기 테스트 전압 공급부(270)는 상기 피시험 반도체 소자(210)의 동작용 Bias(전원) 회로를 구성하고, 열에 의한 영향을 받지 않도록 열 해석 기반으로 기구를 설계하여 열전달 최소화 제작할 수 있다. The test voltage supply unit 270 configures a bias (power supply) circuit for operation of the semiconductor device under test 210, and can be manufactured to minimize heat transfer by designing a mechanism based on thermal analysis so as not to be affected by heat.
상기 전류전압 제어 및 측정부(280)는, ADC 및 AMP를 활용하여 전압 및 전류를 측정하며, ADC는 아날로그 전압 Sensing하며, 100mA수준에서는 ADC를 통해 전류 값을 측정하고, nA~수mA 수준의 낮은 전류 값은 Amp를 통해 증폭하여 신호를 상기 제2 FPGA(290)에서 측정할 수 있다. 또한, 과전류 보호를 위해 HW/SW를 복합적으로 적용하여 과전류를 방지하고, 구체적으로 HW적으로는 FUSE를 이용하여 일정 이상의 전류가 흐르는 것을 방지하고, SW적으로는 ADC를 통해 상기 제2 FPGA(290)에서 전류를 지속적으로 모니터링하고 과전류가 흐를 시 MOSFET을 제어하여 수 ms내로 동작을 제어할 수 있다. The current voltage control and
상기 제2 FPGA(290)는, 상기 전류전압 제어 및 측정부(280)의 ADC에서 측정한 전압 값을 통신 인터페이스를 통해 상기 모니터링부(260)로 전달할 수 있다. The second FPGA 290 may transfer the voltage value measured by the ADC of the current voltage control and
상기 모니터링부(260)는 가속인자(상기 테스트 전압, 상기 테스트 열, 상기 테스트 초고주파)를 제어하고 모니터링할 수 있다. The
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.In the above, the present invention has been described in detail using preferred embodiments, but the scope of the present invention is not limited to specific embodiments, and should be interpreted according to the appended claims. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention.
110: 하우징
120: 실장 보드
122: 피시험 반도체 소자
130: 히팅부
132: 히팅 블록
134: 히터 로드
140: 테스트 전압 공급부
152: 커넥터
210: 피시험 반도체 소자
215: 온도 센서부
220: 제1 FPGA
230: 히팅부
240: 초고주파 공급부
250: 초고주파 수신부
260: 모니터링부
270: 테스트 전압 공급부
280: 전류전압 제어 및 측정부(280)
290: 제2 FPGA110: housing
120: mounting board
122: semiconductor device under test
130: heating unit
132: heating block
134: heater rod
140: test voltage supply
152: connector
210: semiconductor device under test
215: temperature sensor unit
220: first FPGA
230: heating unit
240: ultra-high frequency supply unit
250: ultra-high frequency receiver
260: monitoring unit
270: test voltage supply
280: current voltage control and
290: second FPGA
Claims (8)
상기 하우징 내에 수용되고, 피시험 반도체 소자가 실장되는 실장 보드;
상기 하우징 내에 수용되고, 상기 실장 보드에 인접하게 배치되어, 상기 피시험 반도체 소자로 테스트 열을 공급하는 히팅부;
상기 하우징 내에 수용되고, 상기 피시험 반도체 소자로 테스트 전압을 공급하는 테스트 전압 공급부; 및
상기 피시험 반도체 소자로 테스트 초고주파를 공급하는 초고주파 공급부를 포함하되,
상기 히팅부에 의해 공급되는 상기 테스트 열, 상기 테스트 전압 공급부에서 공급되는 상기 테스트 전압, 및 상기 초고주파 공급부에서 공급되는 상기 테스트 초고주파가 인가된 상태에서, 상기 피시험 반도체 소자에 대한 검사를 수행하는 것을 포함하는 반도체 소자의 검사 장치.
housing;
a mounting board accommodated in the housing and on which a semiconductor device under test is mounted;
a heating unit accommodated in the housing and disposed adjacent to the mounting board to supply test heat to the semiconductor device under test;
a test voltage supply unit accommodated in the housing and supplying a test voltage to the semiconductor device under test; and
A microwave supply unit supplying a test microwave to the semiconductor device under test,
Testing the semiconductor device under test in a state in which the test column supplied by the heating unit, the test voltage supplied from the test voltage supply unit, and the test microwave supplied from the microwave supply unit are applied. Inspection device for a semiconductor device comprising:
상기 히팅부는,
내부에 홀을 갖는 히팅 블록; 및
상기 히팅 블록의 홀에 삽입되고, 상기 테스트 열을 생성하는 히터 로드를 포함하고,
상기 피시험 반도체가 실장된 상기 실장 보드는 상기 히팅 블록의 상부면 또는 하부면에 인접하게 배치되어, 상기 피시험 반도체 소자는 상기 히터 로드로부터 생성된 상기 테스트 열을 상기 히팅 블록 및 상기 실장 보드를 통해 전달받는 것을 포함하는 반도체 소자의 검사 장치.
According to claim 1,
the heating part,
Heating block with a hole inside; and
A heater rod inserted into the hole of the heating block and generating the test heat;
The mounting board on which the semiconductor under test is mounted is disposed adjacent to an upper or lower surface of the heating block, so that the semiconductor device under test transmits the test heat generated from the heater rod through the heating block and the mounting board. An inspection device for a semiconductor device comprising receiving a transfer through a device.
상기 히팅부는 상기 하우징의 바닥면 상에 배치되고,
상기 피시험 반도체 소자가 실장된 상기 실장 보드는, 상기 히팅부의 상기 히팅 블록의 상부면 상에 배치되어, 고정부로 상기 실장 보드가 상기 히팅 블록의 상부면에 고정되는 것을 포함하는 반도체 소자의 검사 장치.
According to claim 2,
The heating unit is disposed on the bottom surface of the housing,
The mounting board on which the semiconductor device under test is mounted is disposed on an upper surface of the heating block of the heating unit, and the mounting board is fixed to the upper surface of the heating block by a fixing unit. Device.
상기 피시험 반도체 소자가 실장된 상기 실장 보드는 상기 하우징의 바닥면 상에 배치되고,
상기 히팅부의 상기 히팅 블록이 상기 피시험 반도체 소자 상에 배치되는 것을 포함하는 반도체 소자의 검사 장치.
According to claim 2,
The mounting board on which the semiconductor device under test is mounted is disposed on a bottom surface of the housing;
and the heating block of the heating unit is disposed on the semiconductor device under test.
상기 히팅 블록 및 상기 피시험 반도체 소자 사이에 열 전달 패드가 제공되는 것을 포함하는 반도체 소자의 검사 장치.
According to claim 4,
and providing a heat transfer pad between the heating block and the semiconductor device under test.
초고주파 공급부가 상기 피시험 반도체 소자에 테스트 초고주파를 인가하는 단계;
히팅부가 상기 피시험 반도체 소자에 테스트 열을 공급하는 단계; 및
상기 피시험 반도체 소자에 상기 테스트 전압, 상기 테스트 초고주파 및 상기 테스트 열이 인가된 상태에서, 상기 피시험 반도체 소자에 대한 검사를 수행하는 단계를 포함하는 반도체 소자의 검사 방법.
applying a test voltage to a semiconductor device under test by a test voltage supply unit;
applying, by an ultra-high frequency supply unit, test ultra-high frequencies to the semiconductor device under test;
supplying test heat to the semiconductor device under test by a heating unit; and
and performing an inspection on the semiconductor device under test in a state in which the test voltage, the test ultra-high frequency, and the test heat are applied to the semiconductor device under test.
상기 피시험 반도체 소자에 대한 검사가 수행된 이후,
상기 테스트 전압 공급부가 상기 테스트 전압의 인가를 종료하는 단계;
상기 초고주파 공급부가 상기 테스트 초고주파 인가를 종료하는 단계; 및
상기 히팅부가 상기 테스트 열 공급을 종료하는 단계를 포함하는 반도체 소자의 검사 방법.
According to claim 6,
After the inspection of the semiconductor device under test is performed,
terminating the application of the test voltage by the test voltage supply unit;
Ending the application of the test ultra-high frequency by the ultra-high frequency supply unit; and
and terminating the supply of the test heat by the heating unit.
상기 테스트 전압, 상기 테스트 초고주파, 및 상기 테스트 열은, 각각, 상기 테스트 전압 공급부, 상기 초고주파 공급부, 및 상기 히팅부에 의해, 개별적으로 제어되는 것을 포함하는 반도체 소자의 검사 방법.
According to claim 6,
The test voltage, the test ultra-high frequency, and the test string are individually controlled by the test voltage supply unit, the microwave supply unit, and the heating unit, respectively.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210141756 | 2021-10-22 | ||
| KR20210141756 | 2021-10-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230057904A true KR20230057904A (en) | 2023-05-02 |
| KR102764573B1 KR102764573B1 (en) | 2025-02-07 |
Family
ID=86387876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210164542A Active KR102764573B1 (en) | 2021-10-22 | 2021-11-25 | A semiconductor test apparatus with easy individual control of complex acceleration factors and test method using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102764573B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06102314A (en) * | 1992-09-18 | 1994-04-15 | Mitsubishi Electric Corp | Semiconductor inspection equipment |
| KR19980086966A (en) * | 1997-05-12 | 1998-12-05 | 오오우라 히로시 | Semiconductor device test apparatus |
| KR20050000179A (en) * | 2003-06-23 | 2005-01-03 | 삼성전자주식회사 | Inspecting apparatus for semiconductor device |
| KR20150112425A (en) * | 2014-03-28 | 2015-10-07 | 한국전자통신연구원 | Test socket for semiconductor device |
| KR20170106151A (en) * | 2016-03-11 | 2017-09-20 | 삼성전자주식회사 | Method for testing semiconductor package |
-
2021
- 2021-11-25 KR KR1020210164542A patent/KR102764573B1/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06102314A (en) * | 1992-09-18 | 1994-04-15 | Mitsubishi Electric Corp | Semiconductor inspection equipment |
| KR19980086966A (en) * | 1997-05-12 | 1998-12-05 | 오오우라 히로시 | Semiconductor device test apparatus |
| KR20050000179A (en) * | 2003-06-23 | 2005-01-03 | 삼성전자주식회사 | Inspecting apparatus for semiconductor device |
| KR20150112425A (en) * | 2014-03-28 | 2015-10-07 | 한국전자통신연구원 | Test socket for semiconductor device |
| KR20170106151A (en) * | 2016-03-11 | 2017-09-20 | 삼성전자주식회사 | Method for testing semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102764573B1 (en) | 2025-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11187747B2 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
| JP4722227B2 (en) | Test wafer unit and test system | |
| KR102771892B1 (en) | Test device control method and test device | |
| CN116773994B (en) | Wafer test control method, control device, storage medium and electronic equipment | |
| US20080094096A1 (en) | Semiconductor testing equipment and semiconductor testing method | |
| KR102764573B1 (en) | A semiconductor test apparatus with easy individual control of complex acceleration factors and test method using the same | |
| CN119471307A (en) | Chip junction temperature testing method and device | |
| KR101281823B1 (en) | Automatic test equipment having fixed type power board and exchange type core board | |
| US8803544B2 (en) | Integrated circuit chip and testing method capable of detecting connection error | |
| KR102518780B1 (en) | A semiconductor device evaluation system capable of functional inspection under accelerated conditions, and a semiconductor device evaluation method using the same | |
| WO2010112976A2 (en) | Connection quality verification for integrated circuit test | |
| US6989684B2 (en) | System for and method of assessing chip acceptability and increasing yield | |
| JP2015001430A (en) | Semiconductor testing device and semiconductor test method | |
| EP3712591B1 (en) | System and method for multi-point thermal path assessment | |
| KR100950333B1 (en) | Apparatus for electronic component inspection and classification method of tested electronic components | |
| JP4889653B2 (en) | Device mounting device, test head, and electronic component testing device | |
| Apolinaria | Utilization of ELITE System for Precise Fault Localization of Metal Defect Functional Failure | |
| JP2003194755A (en) | Method of testing semiconductor package | |
| US6771089B1 (en) | Test fixture having an adjustable capacitance and method for testing a semiconductor component | |
| KR100190921B1 (en) | MONITORING BURN-IN TESTER of dynamic burn-in equipment | |
| US7282938B2 (en) | Testing apparatus and method for providing temperature stress to electronic component | |
| KR100647473B1 (en) | Multi-chip package semiconductor device and defect detection method | |
| KR20070070769A (en) | Test socket device in semiconductor package | |
| JP2000091390A (en) | Wafer batch-testing equipment | |
| JP7690060B2 (en) | Method and test device for detecting wear in electronic components - Patents.com |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20211125 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240405 Patent event code: PE09021S01D |
|
| E90F | Notification of reason for final refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Final Notice of Reason for Refusal Patent event date: 20240819 Patent event code: PE09021S02D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20250131 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20250204 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20250204 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |