KR20220004856A

KR20220004856A - 디스플레이 패널과, 이의 제조방법

Info

Publication number: KR20220004856A
Application number: KR1020200081670A
Authority: KR
Inventors: 김휘성; 권회수; 김승환; 예유진; 유승환; 이재만; 윤희원
Original assignee: 삼성디스플레이 주식회사
Priority date: 2020-07-02
Filing date: 2020-07-02
Publication date: 2022-01-12
Also published as: US20230371312A1; US11716878B2; CN113889501A; US20220005903A1

Abstract

디스플레이 패널과, 이의 제조방법을 개시한다. 본 발명은 표시영역에 픽셀회로를 형성하는 단계;와, 비표시영역에 배치된 절연층 상에 아이솔레이트 패턴홀을 가지는 희생층을 형성하는 단계;와, 표시영역과 비표시영역에 걸쳐서 연장되는 유기발광 다이오드의 중간층에 구비된 기능층 및 대향전극을 형성하되, 기능층 및 대향전극은 아이솔레이트 패턴홀을 가지는 희생층을 덮는 단계;와, 기판의 하부에서 희생층 및 아이솔레이트 패턴홀을 통하여 대향전극에 레이저빔을 조사하는 단계;와, 희생층이 절연층으로부터 박리되고, 이와 동시에, 레이저빔이 조사되는 대향전극이 박리되는 단계;를 포함하되, 박리되는 대향전극에 대응되는 위치의 절연층 상에는 기능층의 적어도 일부가 남는다.

Description

디스플레이 패널과, 이의 제조방법{Display Panel and Method of manufacturing the same}

본 발명은 디스플레이 패널과, 이의 제조방법에 관한 것이다.

통상적으로, 디스플레이 장치는 스마트폰, 랩탑컴퓨터, 디지털카메라, 캠코더, 휴대정보단말기, 노트북, 태블릿 퍼스널 컴퓨터와 같은 모바일 장치나, 데스크탑 컴퓨터, 텔레비전, 옥외광고판, 전시용 디스플레이장치, 자동차용 계기판, 헤드업 디스플레이(head up display, HUD)와 같은 전자장치에 이용할 수 있다.

최근 들어, 디스플레이 장치는 이미지를 표시하는 표시영역이 차지하는 면적이 넓어지는 추세이다. 표시영역이 차지하는 면적이 확대되면서, 디스플레이 장치에 연계되는 다양한 기능들이 추가되고 있다. 다양한 기능을 추가하기 위한 방안으로서 표시영역 내에 개구를 형성시킬 수 있다

개구영역을 가지는 디스플레이 장치는 개구영역 주변의 비표시영역 가공시 발생되는 파티클이 결함으로 작용할 수 있다. 이에 따라, 개구를 적어도 일부 둘러싸는 표시소자를 손상시킬 수 있다.

본 발명의 실시예들은 파티클을 제거할 수 있는 디스플레이 패널과, 이의 제조방법을 제공하고자 한다.

본 발명의 일 측면에 따른 디스플레이 패널의 제조방법은, 개구영역, 상기 개구영역을 둘러싸는 표시영역, 상기 개구영역과 표시영역 사이의 비표시영역을 구비하는 기판을 포함하는 디스플레이 패널의 제조방법에 있어서, 상기 표시영역에 적어도 하나의 박막트랜지스터를 포함하는 픽셀회로를 형성하는 단계;와, 상기 비표시영역에 배치된 절연층 상에 아이솔레이트 패턴홀을 가지는 희생층을 형성하는 단계;와, 상기 표시영역과 비표시영역에 걸쳐서 연장되는 유기발광 다이오드의 중간층에 구비된 기능층 및 대향전극을 형성하되, 상기 기능층 및 대향전극은 상기 아이솔레이트 패턴홀을 가지는 희생층을 덮는 단계;와, 상기 기판의 하부에서 상기 희생층 및 상기 아이솔레이트 패턴홀을 통하여 상기 대향전극에 레이저빔을 조사하는 단계;와, 상기 희생층이 상기 절연층으로부터 박리되고, 이와 동시에, 레이저빔이 조사되는 대향전극이 박리되는 단계;를 포함하되, 상기 박리되는 대향전극에 대응되는 위치의 절연층 상에는 상기 기능층의 적어도 일부가 남을 수 있다.

일 실시예에 있어서, 상기 기능층 및 대향전극을 형성하는 단계에서는, 상기 기능층은 상기 절연층에 멀어지는 방향의 희생층 제1면 상과, 아이솔레이트 패턴홀에 일체로 연장되며, 상기 대향전극은 상기 기능층 상에 연장될 수 있다.

일 실시예에 있어서, 상기 레이저빔을 조사하는 단계에서는, 상기 레이저빔은 상기 절연층에 마주보는 희생층의 제2면과, 상기 아이솔레이트 패턴홀에 충진되는 기능층을 통과하여 대향전극의 일면에 동시에 조사될 수 있다.

일 실시예에 있어서, 상기 희생층의 제2면은 상기 절연층으로부터 박리되며, 상기 아이솔레이트 패턴홀에 위치하는 대향전극은 상기 기능층으로부터 박리되며, 상기 절연층과 대향전극 사이의 기능층은 상기 절연층 상에 남을 수 있다.

일 실시예에 있어서, 상기 절연층 상에 남는 기능층은 상기 아이솔레이트 패턴홀에 대응되는 패턴을 포함할 수 있다.

일 실시예에 있어서, 상기 아이솔레이트 패턴홀은 상기 희생층의 전 영역에 걸쳐서 형성되는 멀티 써클형 패턴홀을 포함할 수 있다.

일 실시예에 있어서, 상기 아이솔레이트 패턴홀은 상기 희생층의 전 영역에 걸쳐서 형성되는 복수의 도트형 패턴홀을 포함할 수 있다.

일 실시예에 있어서, 상기 희생층은 상기 표시영역에 형성되는 상기 유기발광 다이오드에 구비된 픽셀전극과 동일한 공정으로 형성되며, 동일한 물질을 포함할 수 있다.

일 실시예에 있어서, 상기 비표시영역에는 상기 박막트랜지스터 및 유기발광 다이오드의 각 소자들 사이에 개재되는 절연층중 복수의 절연층과 동일한 공정으로 댐이 더 형성되고, 상기 기능층 및 대향전극은 상기 댐의 외면 및 상기 아이솔레이트 패턴홀을 가지는 희생층 상에 일체로 연장될 수 있다.

일 실시예에 있어서, 상기 절연층 상에 남는 기능층은 상기 희생층에 대응되는 비표시영역에서 상기 개구영역을 둘러쌀 수 있다.

일 실시예에 있어서, 상기 표시영역과 비표시영역에 걸쳐서 박막봉지층이 더 형성되고, 상기 박막봉지층에 구비된 적어도 하나의 무기봉지층은 상기 희생층이 박리된 영역으로 연장될 수 있다.

일 실시예에 있어서, 상기 적어도 하나의 무기봉지층은 상기 절연층상에 남는 기능층 및 상기 기능층 사이의 절연층을 덮을 수 있다.

일 실시예에 있어서, 상기 중간층은, 상기 표시영역에 형성되는 발광층;과, 상기 발광층의 일면에 형성되며, 상기 표시영역으로부터 비표시영역으로 연장되는 적어도 하나의 기능층을 포함할 수 있다.

본 발명의 다른 측면에 따른 디스플레이 패널은, 개구영역, 상기 개구영역을 둘러싸는 표시영역, 상기 개구영역과 표시영역 사이의 비표시영역을 구비한 기판;과, 상기 표시영역 상에 배치되며, 픽셀전극, 중간층, 및 대향전극을 구비하는 유기발광 다이오드;와, 상기 비표시영역에 위치하며, 절연층을 구비하는 복수층의 댐;과, 상기 표시영역과 비표시영역에 걸쳐 연장된 박막봉지층;을 포함하되, 상기 댐과 개구영역 사이의 영역에는 상기 개구영역을 둘러싸는 패턴층이 배치되며, 상기 박막봉지층은 상기 패턴층을 덮을 수 있다.

일 실시예에 있어서, 상기 패턴층은 상기 절연층 상에 패턴화된 기능층의 적어도 일부에 대응될 수 있다.

일 실시예에 있어서, 상기 패턴화된 기능층은 멀티 서클형 패턴을 포함할 수 있다.

일 실시예에 있어서, 상기 패턴화된 기능층은 복수의 도트패턴을 포함할 수 있다.

일 실시예에 있어서, 상기 박막봉지층에 구비된 적어도 하나의 무기봉지층은 상기 패턴화된 기능층 및 상기 기능층 사이의 절연층을 덮을 수 있다.

일 실시예에 있어서, 상기 패턴층은 상기 절연층 상에 패턴화된 도전층의 적어도 일부에 대응될 수 있다.

일 실시예에 있어서, 상기 패턴화된 도전층은 상기 픽셀전극과 동일한 층에 배치되며, 동일한 물질을 포함할 수 있다.

본 발명의 일 측면에 따른 디스플레이 패널과, 이의 제조방법은 개구영역 주변의 비표시영역에 형성되는 희생층을 레이저 리프트 공법으로 제거하는 과정에서 발생하는 파티클을 용이하게 제거할 수 있다.

본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 도시한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 도시한 평면도이다.
도 4는 도 3의 디스플레이 패널의 일 픽셀을 도시한 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 제1 비표시영역에 위치하는 신호라인을 도시한 확대평면도이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 각 영역을 도시한 확대평면도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 디스플레이 패널의 일 픽셀의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 패널의 단면도이다.
도 9a 내지 도 9e는 도 8의 디스플레이 패널의 제조방법을 순차적으로 도시한 단면도이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 희생층을 확대도시한 평면도이다.
도 11a는 도 9b의 희생층에 레이저빔이 조사되는 것을 확대도시한 단면도이다.
도 11b는 도 11a의 희생층이 박리된 이후의 것을 확대도시한 단면도이다.
도 12a는 도 9b의 변형예이다.
도 12b는 도 12a의 희생층이 박리된 이후의 디스플레이 패널의 일부를 확대도시한 단면도이다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.

이하의 실시예에 있어서, 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한, 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장, 또는, 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

이하의 실시예에 있어서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.

이하의 실시예에 있어서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.

이하의 실시예에 있어서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

이하의 실시예에 있어서, 포함하다, 또는, 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.

이하의 실시예에 있어서, 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성요소는 동일한 도면 번호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한다.

이하의 실시예에서, 막, 영역, 구성요소 등이 연결되었다고 할 때, 막, 영역, 구성요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성요소 등이 접속되었다고 하거나 전기적으로 연결되었다고 할 때, 막, 영역, 구성요소 등이 직접 접속되거나 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 접속되거나 전기적 연결된 경우도 포함한다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 도시한 사시도이다.

도면을 참조하면, 상기 디스플레이 장치(1)는 빛을 방출하는 표시영역(DA)과, 빛을 방출하지 않는 비표시영역(NDA)을 포함한다. 상기 비표시영역(NDA)은 표시영역(DA)에 인접하게 배치될 수 있다. 상기 디스플레이 장치(1)는 표시영역(DA)에 배치된 복수의 픽셀에서 방출되는 빛을 이용하여 소정의 이미지를 제공할 수 있다.

상기 디스플레이 장치(1)는 표시영역(DA)에 의해 적어도 일부가 둘러싸인 개구영역(OA)을 포함한다. 일 실시예로, 상기 개구영역(OA)은 표시영역(DA)에 의해 전체적으로 둘러싸일 수 있다. 상기 비표시영역(NDA)은 개구영역(OA)을 둘러싸는 제1 비표시영역(NDA1), 및 상기 표시영역(DA)의 외곽을 둘러싸는 제2 비표시영역(NDA2)을 포함할 수 있다. 상기 제1 비표시영역(NDA1)은 개구영역(OA)을 전체적으로 둘러싸고, 상기 표시영역(DA)은 제1 비표시영역(NDA1)을 전체적으로 둘러싸며, 제2 비표시영역(NDA2)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다.

이하, 본 발명의 일 실시예에 따른 디스플레이 장치(1)는 유기발광 디스플레이장치를 예를 들어 설명하지만, 이에 제한되지 않는다. 다른 실시예로, 무기발광 디스플레이장치(Inorganic Light Emitting Display), 퀀텀닷발광 디스플레이장치(Quantum dot Light Emitting Display) 등을 포함할 수 있다.

도 2는 본 발명의 일 실시예에 따른 디스플레이 장치를 도시한 단면도이며, 도 1의 Ⅱ-Ⅱ'선을 따라 절단한 단면에 대응될 수 있다.

도면을 참조하면, 디스플레이 장치(1)는 디스플레이 패널(10), 디스플레이 패널(10) 상에 배치되는 입력감지부재(20), 및 광학적 기능부재(30)를 포함할 수 있으며, 이들은 윈도우(40)로 커버될 수 있다. 상기 디스플레이 장치(1)는 스마트폰, 노트북, 스마트워치와 같은 다양한 전자장치일 수 있다.

상기 디스플레이 패널(10)은 이미지를 표시할 수 있다. 디스플레이 패널(10)은 표시영역(DA)에 배치된 복수의 픽셀을 포함한다. 복수의 픽셀은 표시소자 및 이와 연결된 픽셀회로를 포함할 수 있다. 표시소자는 유기발광 다이오드, 무기발광 다이오드, 퀀텀닷발광 다이오드 등을 포함할 수 있다.

상기 입력감지부재(20)는 외부입력, 예컨대, 터치이벤트에 따른 좌표정보를 획득할 수 있다. 상기 입력감지부재(20)는 센싱전극 및 센싱전극에 연결된 신호라인(trace line)을 포함할 수 있다. 상기 입력감지부재(20)는 디스플레이 패널(10) 상에 배치될 수 있다.

상기 입력감지부재(20)는 디스플레이 패널(10) 상에 직접 형성되거나, 별도로 형성된 후 광학투명점착제(OCA)와 같은 점착층을 통해 합착될 수 있다. 예컨대, 상기 입력감지부재(20)는 디스플레이 패널(10)을 형성하는 공정 이후에 연속적으로 이루어질 수 있으며, 이 경우, 점착층은 입력감지부재(20)와 디스플레이 패널(10) 사이에 개재되지 않을 수 있다. 상기 입력감지부재(20)는 디스플레이 패널(10)과 광학적 기능부재(30) 사이에 개재된 것을 도시하지만, 다른 실시예로, 상기 입력감지부재(20)는 광학적 기능부재(30) 상 배치될 수 있다.

상기 광학적 기능부재(30)는 반사방지층을 포함할 수 있다. 반사방지층은 윈도우(40)를 통해 외부에서 디스플레이 패널(10)을 향해 입사하는 외광의 반사율을 감소시킬 수 있다. 반사방지층은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있으며, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자도 필름타입 또는 액정코팅타입일 수 있다. 필름타입은 연신형 합성수지필름을 포함하고, 액정코팅타입은 소정의 배열을 가지는 복수의 액정을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자 및 편광자 자체 또는 보호필름은 반사방지층의 베이스층으로 정의될 수 있다.

다른 실시예로, 반사방지층은 블랙매트릭스와 컬러필터를 포함할 수 있다. 컬러필터는 복수의 픽셀 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 다른층 상에 배치된 제1 반사층 및 제2 반사층을 포함할 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광 및 제2 반사광은 상쇄간섭될 수 있으며, 따라서, 외부 광반사율이 감소될 수 있다.

상기 광학적 기능부재(30)는 렌즈층을 포함할 수 있다. 렌즈층은 디스플레이 패널(10)에서 방출되는 빛의 출광효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈형상을 가지는 층을 포함하거나, 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학적 기능부재(30)는 반사방지층 및 렌즈층을 모두 포함하거나, 이들중 어느 하나를 포함할 수 있다.

상기 디스플레이 패널(10), 입력감지부재(20), 및 광학적 기능부재(30)는 개구를 포함할 수 있다. 구체적으로, 상기 디스플레이 패널(10), 입력감지부재(20), 및 광학적 기능부재(30)은 각각 제1 내지 제3 개구(10H, 20H, 30H)를 포함할 수 있다. 상기 제1 내지 제3 개구(10H, 20H, 30H)는 서로 중첩될 수 있다. 상기 제1 내지 제3 개구(10H, 20H, 30H)는 개구영역(OA)에 대응할 수 있다. 다른 실시예로, 상기 디스플레이 패널(10), 입력감지부재(20), 광학적 기능부재(30)중 적어도 어느 하나는 개구를 포함하지 않을 수 있다.

컴포넌트(50)는 개구영역(OA)에 대응할 수 있다. 컴포넌트(50)는 실선으로 도시된 바와 같이 제1 내지 제3 개구(10H, 20H, 30H)에 위치하거나, 점선으로 도시된 바와 같이 디스플레이 패널(10) 하부에 배치될 수 있다.

상기 컴포넌트(50)는 전자소자를 포함할 수 있다. 상기 컴포넌트(50)는 빛이나 음향을 이용하는 전자소자일 수 있다. 상기 전자소자는 적외선센서와 같이 빛을 수광하여 이용하는 센서, 빛을 수광하여 이미지를 촬상하는 카메라, 빛이나 음향을 출력하고 감지하여 거리를 측정하거나 지문 등을 인식하는 센서, 빛을 출력하는 소형램프이거나, 소리를 출력하는 스피커 등을 포함할 수 있다.

빛을 이용하는 전자소자의 경우, 가시광, 적외선광, 자외선광 등과 같이 다양한 파장대역의 빛을 이용할 수 있다. 일 실시예로, 상기 개구영역(OA)은 컴포넌트(50)로부터 외부로 출력되거나, 외부로부터 전자소자를 향해 진행하는 빛이나, 음향이 투과할 수 있는 투과영역(transmission area)으로 이해될 수 있다.

다른 실시예로, 디스플레이 장치(1)가 스마트워치나 차량용계기판으로 이용되는 경우, 상기 컴포넌트(50)는 시계바늘이나 소정의 정보(예, 차량속도 등)를 지시하는 바늘 등을 포함하는 부재일 수 있다. 디스플레이 장치(1)가 시계 바늘이나 차량용계기판을 포함하는 경우, 상기 컴포넌트(50)의 일부는 상기 윈도우(40)를 관통하여 외부로 노출될 수 있으며, 상기 윈도우(40)는 개구영역(OA)에 대응하는 개구를 포함할 수 있다.

상기 컴포넌트(50)는 디스플레이 패널(10)의 기능과 관계된 구성요소를 포함하거나, 디스플레이 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다.

도 3은 본 발명의 일 실시예에 따른 디스플레이 패널(10)을 도시한 평면도이며, 도 4는 도 3의 디스플레이 패널(10)의 일 픽셀을 도시한 등가회로도이다.

도 3 및 도 4를 참조하면, 상기 디스플레이 패널(10)은 표시영역(DA) 및 제1 및 제2 비표시영역(NDA1, NDA2)를 포함한다. 도 3은 디스플레이 패널(10)에 구비된 기판(100)으로 이해될 수 있다. 상기 기판(100)은 개구영역(OA), 표시영역(DA), 제1 및 제2 비표시영역(NDA1, NDA2)를 포함하는 것으로 이해될 수 있다.

상기 디스플레이 패널(10)은 표시영역(DA)에 배치된 복수의 픽셀(P)을 포함한다. 각 픽셀(P)은 픽셀회로(PC), 및 픽셀회로(PC)에 연결된 표시소자로서, 유기발광 다이오드(OLED)를 포함한다. 상기 픽셀회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 픽셀(P)은 유기발광 다이오드(OLED)를 통해 적어도 하나의 색, 예컨대, 적색, 녹색, 청색, 또는, 백색의 빛을 방출할 수 있다.

상기 스위칭 박막트랜지스터(T2)는 스캔라인(SL) 및 데이터라인(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭전압에 따라 데이터라인(DL)으로부터 입력된 데이터전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 상기 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1 전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.

상기 구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압값에 대응하여 구동전압선(PL)으로부터 유기발광 다이오드(OLED)를 흐르는 구동전류를 제어할 수 있다. 유기발광 다이오드(OLED)는 구동전류에 의해 소정의 휘도를 가지는 빛을 방출할 수 있다. 유기발광 다이오드(OLED)의 대향전극(예, 캐소우드)은 제2 전원전압(ELVSS)을 공급받을 수 있다.

도 4는 픽셀회로(PC)가 2개의 박막트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하나, 본 발명은 이에 한정되지 않는다. 박막트랜지스터의 개수 및 스토리지 커패시터의 개수는 픽셀회로(PC)의 설계에 따라 다양하게 변경될 수 있음은 물론이다.

다시 도 3을 참조하면, 상기 제1 비표시영역(NDA1)은 개구영역(OA)을 둘러쌀 수 있다. 상기 제1 비표시영역(NDA1)은 빛을 방출하는 유기발광 다이오드와 같은 표시소자가 없는 영역일 수 있다. 상기 제1 비표시영역(NDA1)에는 개구영역(OA) 주변에 구비된 복수의 픽셀(P)에 신호를 제공하는 신호라인들이 지나가거나, 댐(도 6의 240)이 배치될 수 있다. 상기 제2 비표시영역(NDA2)에는 각 픽셀(P)에 스캔신호를 제공하는 스캔 드라이버(1100), 각 픽셀(P)에 데이터신호를 제공하는 데이터 드라이버(1200), 및 제1 및 제2 전원전압을 제공하기 위한 메인전원배선(미도시) 등이 배치될 수 있다. 일 실시예로, 상기 데이터 드라이버(1200)는 기판(100)의 하단에 배치된 것을 도시하나, 다른 실시예로, 상기 데이터 드라이버(1200)는 디스플레이 패널(10)의 하단에 배치된 패드에 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.

도 5는 본 발명의 일 실시예에 따른 디스플레이 패널의 제1 비표시영역에 위치하는 신호라인을 도시한 확대평면도이다.

도면을 참조하면, 상기 개구영역(OA)을 중심으로 복수의 픽셀(P)이 표시영역(DA)에 배치되며, 상기 개구영역(OA)과 표시영역(DA) 사이에는 제1 비표시영역(NDA1)이 위치할 수 있다.

복수의 픽셀(P)은 개구영역(OA)을 중심으로 상호 이격될 수 있다. 복수의 픽셀(P)은 개구영역(OA)을 중심으로 상하로 이격되거나, 개구영역(OA)을 중심으로 좌우로 이격될 수 있다.

복수의 픽셀(P)에 신호를 공급하는 신호라인들중 개구영역(OA)과 인접한 신호라인들은 개구영역(OA)을 우회할 수 있다. 표시영역(DA)을 지나는 데이터라인들 중 일부 데이터라인(DL)은 개구영역(OA)을 사이에 두고 상하로 배치된 복수의 픽셀(P)에 데이터신호를 제공하기 위하여 y방향으로 연장되며, 제1 비표시영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다. 상기 표시영역(DA)을 지나는 스캔라인들 중 일부 스캔라인(SL)은 개구영역(OA)을 사이에 두고 좌우로 배치된 복수의 픽셀(P)에 스캔신호를 제공하기 위하여 x방향으로 연장되며, 제1 비표시영역(NDA1)에서 개구영역(OA)의 가장자리를 따라 우회할 수 있다.

도 6은 본 발명의 일 실시예에 따른 디스플레이 패널의 각 영역을 도시한 확대평면도이다.

도면을 참조하면, 상기 개구영역(OA)과 표시영역(DA) 사이에는 적어도 하나의 댐(240)이 위치할 수 있다. 상기 댐(240)은 복수로 구비될 수 있다. 상기 댐(240)은 기판(도 3의 100) 상에 배치된 절연층들중 어느 하나의 절연층 상에 배치될 수 있다.

상기 댐(240)과 개구영역(OA) 사이의 영역(IPA)은 유기물로 구비된 중간층(도 7a의 222)에 구비된 제1 및 제2 기능층(222a, 222c)의 일부와, 대향전극(223)이 제거되어, 개구영역(OA)을 통한 수분등 이물의 침투를 방지할 수 있다. 상기 제1 비표시영역(NDA1)에서, 상기 댐(240)은 개구영역(OA)을 전체적으로 둘러싸는 고리형일 수 있다. 상기 댐(240)의 직경은 개구영역(OA)의 직경보다 클 수 있다.

도 7a은 본 발명의 일 실시예에 따른 디스플레이 패널의 일 픽셀의 단면도이며, 도 6의 VII- VII'선을 따라 절단한 단면에 대응할 수 있다.

도면을 참조하면, 표시영역(DA)에는 픽셀회로(PC) 및 픽셀회로(PC)에 전기적으로 연결된 유기발광 다이오드(OLED)가 배치될 수 있다. 상기 픽셀회로(PC)는 기판(100) 상에 배치되며, 상기 픽셀회로(PC) 상에는 유기발광 다이오드(OLED)가 위치할 수 있다.

상기 기판(100)은 고분자 수지 또는 글래스를 포함할 수 있다. 일 실시예로, 기판(100)은 폴리에테르설폰(polyethersulfone), 폴리아릴레이트(polyacrylate), 폴리에테르 이미드(polyether imide), 폴리에틸렌 나프탈레이트(polyethyelenene naphthalate), 폴리에틸렌 테레프탈레이트(polyethyelene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있으며, 플렉서블(flexible)한 성질을 가질 수 있다. 다른 실시예로, 상기 기판(100)은 SiO₂를 주성분으로 하는 글래스(glass)를 포함하거나, 강화 플라스틱과 같은 수지를 포함할 수 있으며, 리지드(rigid)한 성질을 가질 수 있다.

상기 기판(100) 상에는 불순물이 제1 박막트랜지스터(TFT)의 제1 반도체층(A1)으로 침투하는 것을 방지하기 위하여 버퍼층(201)이 형성될 수 있다. 상기 버퍼층(201)은 산화물 또는 질화물과 같은 무기물이나, 유기물이나, 유무기 복합물을 포함할 수 있으며, 단층 또는 다층일 수 있다. 상기 기판(100)과 버퍼층(201) 사이에는 외기의 침투를 차단하는 배리어층(미도시)이 더 포함될 수 있다. 일부 실시예에서, 상기 버퍼층(201)은 실리콘산화물(SiO₂) 또는 실리콘질화물(SiN_X)로 구비될 수 있다.

상기 버퍼층(201) 상에는 픽셀회로(PC)가 배치될 수 있다. 상기 픽셀회로(PC)는 제1 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함한다. 상기 제1 박막트랜지스터(TFT)는 제1 반도체층(A1), 제1 게이트전극(G1), 제1 소스전극(S1), 제1 드레인전극(D1)을 포함할 수 있다. 상기 제1 박막트랜지스터(TFT)는 도 4의 구동 박막트랜지스터(T1)에 대응할 수 있다.

일 실시예로, 제1 게이트전극(G1)이 제1 게이트절연층(203)을 가운데 두고 제1 반도체층(A1) 상에 배치된 탑 게이트 타입을 도시하나, 다른 실시예로, 상기 제1 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.

상기 제1 반도체층(A1)은 폴리실리콘(Poly-Si)을 포함할 수 있다. 또는, 상기 제1 반도체층(A1)은 아몰퍼스실리콘(Amorphous-Si)을 포함하거나, 산화물(oxide)반도체를 포함하거나, 유기반도체 등을 포함할 수 있다. 상기 제1 게이트전극(G1)은 저저항 금속물질을 포함할 수 있다. 상기 제1 게이트전극(G1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전물질을 포함할 수 있고, 단층 또는 다층일 수 있다.

상기 제1 반도체층(A1)과 제1 게이트전극(G1) 사이의 제1 게이트절연층(203)은 실리콘산화물(SiO₂), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 아연산화물(ZnO₂)등과 같은 무기절연물을 포함할 수 있다. 상기 제1 게이트절연층(203)은 단층 또는 다층일 수 있다.

상기 제1 소스전극(S1) 및 제1 드레인전극(D1)은 도전성이 좋은 재료를 포함할 수 있다. 상기 제1 소스전극(S1) 및 제1 드레인전극(D1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전물질을 포함할 수 있고, 단층 또는 다층일 수 있다. 일 실시예로, 제1 소스전극(S1) 및 제1 드레인전극(D1)은 Ti/Al/Ti의 다층일 수 있다.

상기 스토리지 커패시터(Cst)는 제2 게이트절연층(205)을 사이에 두고 중첩하는 하부전극(CE1)과 상부전극(CE2)을 포함할 수 있다. 상기 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 구체적으로, 상기 제1 박막트랜지스터(TFT)의 제1 게이트전극(G1)은 스토리지 커패시터(Cst)의 하부 전극(CE1)일 수 있다. 다른 실시예로, 상기 스토리지 커패시터(Cst)는 제1 박막트랜지스터(TFT)에 중첩되지 않을 수 있다.

상기 스토리지 커패시터(Cst)의 상부전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 단층 또는 다층일 수 있다.

제2 게이트절연층(205)은 스토리지 커패시터(Cst)의 유전체 역할을 할 수 있다. 상기 제2 게이트절연층(205)은 실리콘산화물(SiO₂), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 아연산화물(ZnO₂)등과 같은 무기절연물을 포함할 수 있다. 상기 제2 게이트절연층(205)은 단층 또는 다층일 수 있다.

층간절연층(207)은 상기 스토리지 커패시터(Cst)를 덮을 수 있다. 상기 층간절연층(207)은 실리콘산화물(SiO₂), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 아연산화물(ZnO₂)등과 같은 무기절연물을 포함할 수 있다. 상기 층간절연층(207)은 단층 또는 다층일 수 있다.

평탄화층(209)은 상기 제1 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 픽셀회로(PC)를 덮을 수 있다. 상기 평탄화층(209)의 윗면은 편평한 면일 수 있다. 상기 평탄화층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자유도체, 아크릴계고분자, 이미드계고분자, 아릴에테르계고분자, 아마이드계고분자, 불소계고분자, p-자일렌계고분자, 비닐알콜계고분자 및 이들의 블렌드 등과 같은 유기절연물을 포함할 수 있다. 일 실시예로, 상기 평탄화층(209)은 폴리이미드를 포함할 수 있다. 다른 실시예로, 상기 평탄화층(209)은 무기절연물을 포함하거나, 무기 및 유기절연물을 포함할 수 있다.

상기 픽셀전극(221)은 평탄화층(209) 상에 형성될 수 있다. 픽셀전극(221)은 인듐주석산화물(ITO; indium tin oxide), 인듐아연산화물(IZO; indium zinc oxide), 아연산화물(ZnO; zinc oxide), 인듐산화물(In₂O₃: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide), 알루미늄아연산화물(AZO; aluminum zinc oxide)과 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 상기 픽셀전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 상기 픽셀전극(221)은 상기 반사막의 상하에 ITO, IZO, ZnO, In₂O₃중 어느 하나로 형성된 막을 더 포함할 수 있다. 예컨대, 상기 픽셀전극(121)은 ITO/Ag/ITO로 적층된 구조일 수 있다. 상기 픽셀전극(121)은 후술할 희생층과 동일한 물질을 구비할 수 있다.

상기 픽셀전극(221) 상에는 픽셀정의막(211)이 형성될 수 있다. 상기 픽셀정의막(211)은 픽셀전극(221)의 윗면을 노출하는 개구를 포함하며, 상기 픽셀전극(221)의 가장자리를 커버할 수 있다. 이에 따라, 상기 픽셀정의막(211)은 픽셀의 발광영역을 정의할 수 있다. 상기 픽셀정의막(211)은 유기절연물을 포함할 수 있다. 예컨대, 픽셀정의막(211)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldisiloxane) 및 페놀수지 등과 같은 유기절연물질일 포함할 수 있으며, 스핀코팅 등의 방법으로 형성될 수 있다.

중간층(222)은 발광층(222b)을 포함한다. 중간층(222)은 발광층(222b) 하에 배치된 제1 기능층(222a)과, 상기 발광층(222b) 상에 배치된 제2 기능층(222c)을 포함할 수 있다. 상기 발광층(222b)은 소정색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.

상기 제1 기능층(222a)은 단층 또는 다층일 수 있다. 예컨대, 상기 제1 기능층(222a)이 고분자 물질로 형성되는 경우, 상기 제1 기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)이며, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 상기 제1 기능층(222a)이 저분자물질로 형성되는 경우, 상기 제1 기능층(222a)은 홀주입층(HIL: Hole Injection Layer) 및 홀수송층(HTL)을 포함할 수 있다.

상기 제2 기능층(222c)은 언제나 구비되는 것은 아닐 수 있다. 예컨대, 상기 제1 기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 상기 제2 기능층(222c)을 형성하는 것이 바람직하다. 상기 제2 기능층(222c)은 단층 또는 다층일 수 있다. 상기 제2 기능층(222c)은 전자수송층(ETL: Electron Transport Layer)이나, 전자주입층(EIL: Electron Injection Layer)을 포함할 수 있다.

상기 중간층(222)에 구비된 발광층(222b)은 표시영역(DA)에서 각 픽셀마다 배치될 수 있다. 상기 발광층(222b)은 픽셀정의막(211)의 개구를 통해 노출된 픽셀전극(221)의 윗면에 접촉할 수 있다. 상기 중간층(222)에 구비된 제1 및 제2 기능층(222a, 222c)은 표시영역(DA)으로부터 제1 비표시영역(NDA1)으로 연장될 수 있다.

대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 다른 실시예로, 상기 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO, In₂O₃과 같은 층을 더 포함할 수 있다. 상기 대향전극(223)은 표시영역(DA)으로부터 제1 비표시영역(NDA1)으로 연장될 수 있다. 상기 중간층(222) 및 대향전극(223)은 열증착법에 의해 형성될 수 있다.

상기 픽셀정의막(211) 상에는 스페이서(213)가 형성될 수 있다. 상기 스페이서(213)는 폴리이미드와 같은 유기절연물을 포함할 수 있다. 상기 스페이서(213)는 픽셀정의막(211)과 동일한 물질을 포함할 수 있다. 이 경우, 픽셀정의막(211)과 스페이서(213)는 하프톤 마스크 등을 이용한 마스크공정에서 함께 형성될 수 있다. 다른 실시예로, 상기 스페이서(213)는 픽셀정의막(211)과 다른 물질을 포함할 수 있다.

캡핑층(230)은 대향전극(223) 상에 배치될 수 있다. 상기 캡핑층(230)은 대향전극(223)을 보호하기 위한 층으로, 무기물이나, 유기물을 포함할 수 있다. 일 실시예로, 캡핑층(230)은 생략될 수 있다.

도 7b는 본 발명의 일 실시예에 따른 디스플레이 패널에 구비된 일 픽셀의 단면도이며, 도 6의 VII- VII'선을 따라 절단한 단면에 대응할 수 있다. 도 7a의 참조번호와 동일한 참조부호는 동일부재를 가리키므로, 이들의 중복 설명은 생략한다.

도면을 참조하면, 표시영역(DA)에는 픽셀회로(PC) 및 픽셀회로(PC)에 전기적으로 연결된 유기발광 다이오드(OLED)가 배치될 수 있다. 상기 픽셀회로(PC)는 다결정실리콘으로 이루어진 반도체층(A1)을 포함하는 제1 박막트랜지스터(TFT)와 산화물반도체로 이루어진 반도체층(A2)을 포함하는 제2 박막트랜지스터(TFTo)를 포함할 수 있다.

상기 제1 박막트랜지스터(TFT)는 제1 반도체층(A1), 제1 게이트전극(G1), 제1 소스전극(S1), 및 제1 드레인전극(D1)을 포함한다. 상기 제1 박막트랜지스터(TFT)는 도 7a의 제1 박막트랜지스터(TFT)와 실질적으로 동일하며, 제1 박막트랜지스터(TFT)의 제1 반도체층(A1)은 다결정 실리콘으로 구비될 수 있다.

본 실시예의 절연층은 제1 층간절연층(207a), 제2 층간절연층(207b), 제1 평탄화층(209a), 및 제2 평탄화층(209b)을 포함한다. 또한, 기판(100)은 다층 구조일 수 있다.

상기 기판(100)은 순차적으로 적층된 제1 베이스층(101), 제1 무기배리어층(102), 제2 베이스층(103), 및 제2 무기배리어층(104)을 포함할 수 있다. 상기 제1 베이스층(101)과 제2 베이스층(103)은 각각 고분자 수지를 포함할 수 있다. 상기 제1 무기배리어층(102)과 제2 무기배리어층(104) 각각은 외부로부터의 불순물의 침투를 방지하는 배리어층이며, 실리콘산화물(SiO₂), 실리콘질화물(SiN_x), 실리콘산질화물(SiON)와 같은 무기물을 포함하며, 각각 단층 또는 다층일 수 있다.

상기 제2 박막트랜지스터(TFTo)는 제2 반도체층(A2), 제2 게이트전극(G2), 제2 소스전극(S2), 및 제2 드레인전극(D2)을 포함할 수 있다. 또한, 제2 박막트랜지스터(TFTo)는 하부 게이트전극(Ge)을 더 포함할 수 있다.

상기 제2 반도체층(A2)은 제1 층간절연층(207a) 상에 배치될 수 있다. 구체적으로, 상기 제2 반도체층(A2)은 상기 제1 반도체층(A1)과는 다른 층에 배치될 수 있다. 상기 제2 반도체층(A2)은 채널영역 및 채널영역 양측에 배치된 소스영역 및 드레인영역을 포함할 수 있다.

일 실시예로, 상기 제2 반도체층(A2)은 산화물 반도체를 구비할 수 있다. 예컨대, 상기 제2 반도체층(A2)은 Zn 산화물계물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 형성될 수 있다. 또는, 상기 제2 반도체층(A2)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체를 구비할 수 있다.

상기 제2 반도체층(A2)의 소스영역 및 드레인영역은 산화물반도체의 캐리어 농도를 조절하여 도전화시키는 것에 의하여 형성될 수 있다. 예컨대, 상기 제2 반도체층(A2)의 소스영역 및 드레인영역은 산화물반도체에 수소(H)계열가스, 불소(F)계열가스, 또는 이들의 조합을 이용한 플라즈마처리를 통해서 캐리어농도를 증가시킴으로서 형성될 수 있다.

상기 제2 반도체층(A2)의 채널영역과 중첩하여 제2 게이트전극(G2)이 배치되고, 상기 제2 반도체층(A2)과 제2 게이트전극(G2) 사이에는 제3 게이트절연층(206)이 배치될 수 있다. 구체적으로, 상기 제2 게이트전극(G2)은 제3 게이트절연층(206)에 의해서 제2 반도체층(A2)에 절연될 수 있다. 상기 제3 게이트절연층(206)은 기판(100) 윗면 전체에 형성될 수 있으나, 이에 한정하지 않고, 상기 제3 게이트절연층(206)은 제2 게이트전극(G2)의 형상에 따라 패터닝될 수 있다.

상기 제2 게이트전극(G2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전물질을 포함할 수 있고, 단층 또는 다층일 수 있다. 상기 제2 게이트전극(G2)은 티타늄(Ti)을 구비한 제1층(G2a) 및 몰리브덴(Mo)을 구비한 제2층(G2b)을 포함할 수 있다.

상기 제3 게이트절연층(206)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 상기 제3 게이트절연층(206)은 실리콘산화물(SiO₂), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 아연산화물(ZnO₂)등을 포함할 수 있다. 상기 제2 게이트전극(G2)은 제3 게이트절연층(206) 상에 배치되며, 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등을 포함하며, 단층 또는 다층일 수 있다.

상기 제2 반도체층(A2)의 하부에는 상기 제2 반도체층(A2)의 채널영역과 중첩하는 하부게이트전극(Ge)이 배치될 수 있다. 상기 하부게이트전극(Ge)은 스토리지 커패시터(Cst)의 상부전극(CE2)과 동일한 층에 배치될 수 있다. 하부게이트전극(Ge)과 제2 반도체층(A2) 사이에는 제1 층간절연층(207a)이 배치될 수 있다.

상기 제2 층간절연층(207b)은 상기 제2 박막트랜지스터(TFTo)의 제2 게이트전극(G2)을 덮을 수 있다. 상기 제2 층간절연층(207b) 상에는 제2 소스전극(S2) 및 제2 드레인전극(D2)이 배치될 수 있다.

상기 제1 층간절연층(207a) 및 제2 층간절연층(207b)은 산화물 또는 질화물을 포함하는 무기물을 포함할 수 있다. 예컨대, 상기 제1 층간절연층(207a) 및 제2 층간절연층(207b)은 실리콘산화물(SiO₂), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 또는 아연산화물(ZnO₂)등을 포함할 수 있다.

상기 제2 소스전극(S2) 및 제2 드레인전극(D2)은 상기 제2 층간절연층(207b)를 관통하는 컨택홀을 통해 각각 제2 반도체층(A2)의 소스영역과 드레인영역에 연결될 수 있다. 상기 제2 소스전극(S2) 및 제2 드레인전극(D2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전물질을 포함할 수 있으며, 단층 또는 다층일 수 있다.

다결정실리콘으로 구성된 반도체층을 구비한 박막트랜지스터는 높은 신뢰성을 가지는 바, 구동 박막트랜지스터로 채용하여, 고품질의 디스플레이 패널을 구현할 수 있다.

산화물반도체로 구성된 반도체층을 구비한 박막트랜지스터는 높은 캐리어이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동시간이 길더라도 전압강하가 크지 않다. 즉, 저주파구동시에도 전압강하에 따른 화상의 색상변화가 크지 않으므로, 저주파구동이 가능하다. 산화물반도체의 경우, 누설전류가 적은 이점을 가지므로, 구동 박막트랜지스터 이외의 다른 박막트랜지스터 중 적어도 하나에 산화물 반도체를 채용하여 누설 전류를 방지하는 동시에 소비전력을 줄일 수 있다.

상기 제2 층간절연층(207b) 상에는 제1 평탄화층(209a) 및 제2 평탄화층(209b)이 구비될 수 있다. 상기 제1 평탄화층(209a)과 제2 평탄화층(209b) 사이에는 배선 등의 도전 패턴을 형성할 수 있으므로, 고집적화에 유리할 수 있다.

상기 제1 평탄화층(209a)은 픽셀회로(PC)를 덮을 수 있다. 상기 제2 평탄화층(209b)은 상기 제1 평탄화층(209a) 상에 배치될 수 있다. 상기 제1 평탄화층(209a) 및 제2 평탄화층(209b)은 유기물질 또는 무기물질을 포함할 수 있으며, 단층 또는 다층일 수 있다. 상기 제1 평탄화층(209a) 및 제2 평탄화층(209b)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 또는 비닐알콜계 고분자 등을 포함할 수 있다. 다른 실시예로, 상기 제1 평탄화층(209a) 및 제2 평탄화층(209b)은 실리콘산화물(SiO₂), 실리콘질화물(SiN_x), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 또는 아연산화물(ZnO₂) 등과 같은 무기절연물을 포함할 수 있다. 상기 제1 평탄화층(209a) 및 제2 평탄화층(209b)을 형성시, 평탄한 상면을 제공하기 위하여 화학적 및 기계적 폴리싱 공정을 수행할 수 있다.

상기 제2 평탄화층(209b) 상에는 유기발광 다이오드(OLED)가 배치될 수 있다. 상기 유기발광 다이오드(OLED)의 픽셀전극(121)은 제1 평탄화층(209a) 상에 배치된 연결전극(CM)을 통해서 픽셀회로(PC)에 연결될 수 있다.

상기 제1 평탄화층(209a)과 제2 평탄화층(209b) 사이에는 연결전극(CM)이 배치될 수 있다. 상기 연결전극(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있으며, 단층 또는 다층일 수 있다. 일 예로, 연결전극(CM)은 Ti/Al/Ti의 다층 구조일 수 있다.

도 8은 본 발명의 일 실시예에 따른 디스플레이 패널(10)의 단면도이며, 도 6의 IX- IX'선을 따라 절단한 단면에 대응할 수 있다.

도면을 참조하면, 상기 디스플레이 패널(800)은 개구영역(OA), 표시영역(DA), 및 이들 사이의 제1 비표시영역(NDA1)을 포함한다. 디스플레이 패널(10)은 개구영역(OA)에 해당하는 제1 개구(10H)를 포함할 수 있다.

상기 디스플레이 패널(10)은 도 7b의 픽셀회로(PC)를 채용하는 것으로 도시되나, 본 발명은 이에 한정되지 않는다. 상기 디스플레이 패널(10)은 도 7a의 픽셀회로(PC)를 채용할 수 있음은 물론이다.

표시영역(DA)을 참조하면, 상기 표시영역(DA)에는 기판(100) 상의 제1 박막트랜지스터(TFT), 제2 박막트랜지스터(TFTo) 및 스토리지 커패시터(Cst)가 배치될 수 있다.

상기 박막트랜지스터(TFT, TFTo)의 반도체층과 전극들 사이 및 스토리지 커패시터(Cst)의 전극들 사이에는 복수의 절연층(201 내지 209b)이 개재될 수 있다. 상기 표시영역(DA)에는 픽셀회로(PC)에 전기적으로 연결된 유기발광 다이오드(OLED) 및 캡핑층(230)이 배치될 수 있다. 상기 유기발광 다이오드(OLED) 주변에는 복수의 절연층(211, 213)이 배치될 수 있다.

박막봉지층(300)은 상기 픽셀전극(221), 중간층(222), 및 대향전극(223)을 구비하는 유기발광 다이오드(OLED)을 덮을 수 있다. 상기 박막봉지층(300)은 적어도 하나의 유기봉지층 및 적어도 하나의 무기봉지층을 포함할 수 있다. 일 실시예로, 상기 박막봉지층(300)은 제1 무기봉지층(310)과, 제2 무기봉지층(330)과, 이들 사이에 개재된 유기봉지층(320)을 포함할 수 있다. 다른 실시예로, 유기봉지층의 개수와 무기봉지층의 개수 및 이들의 적층 순서는 변경될 수 있다.

상기 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 실리콘산화물(SiO₂), 실리콘질화물(SiN_x), 실리콘산질화물(SiON), 알루미늄산화물(Al₂O₃), 티타늄산화물(TiO₂), 탄탈산화물(Ta₂O₅), 하프늄산화물(HfO₂), 또는 아연산화물(ZnO₂)과 같은 무기절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다. 상기 유기봉지층(320)은 폴리머계열의 소재를 포함할 수 있다. 폴리머계열의 소재로는 실리콘계 수지, 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.

상기 제1 비표시영역(NDA1)은 상대적으로 표시영역(DA)에 인접한 제1 서브-비표시영역(SNDA1) 및 상대적으로 개구영역(OA) 또는 제1 개구(10H)에 인접한 제2 서브-비표시영역(SNDA2)을 포함할 수 있다.

상기 제1 서브-비표시영역(SNDA1)은 신호라인들, 예컨대, 복수의 데이터라인(DL)이 지나는 영역일 수 있다. 복수의 데이터라인(DL)은 개구영역(OA)을 우회하는 데이터라인에 대응될 수 있다. 상기 제1 서브-비표시영역(SNDA1)은 복수의 데이터라인(DL)이 지나는 배선영역 또는 우회영역일 수 있다.

복수의 데이터라인(DL)은 제2 층간절연층(207b)을 사이에 두고 다른층에 배치될 수 있으며, 서로 엇갈리게 배치될 수 있다. 다른 실시예로, 복수의 데이터라인(DL)은 동일한 절연층 상에 배치될 수 있다. 상기 데이터라인(DL)이 절연층을 사이에 두고 상하 배치되는 경우, 이웃한 데이터라인(DL) 사이의 간격을 줄일 수 있으며, 그리하여, 제1 비표시영역(NDA1)의 폭을 줄일 수 있다. 다른 일 실시예로, 개구영역(OA)을 우회하는 복수의 스캔라인(SL)도 제1 서브-비표시영역(SNDA1)에 위치할 수 있다.

상기 제2 서브-비표시영역(SNDA2)은 기판(100)과 박막봉지층(300) 사이의 유기물의 적어도 일부가 제거된 영역(IPA)을 포함할 수 있다. 상기 제2 서브-비표시영역(SNDA2)에는 댐(240)이 배치될 수 있다. 일 실시예로, 상기 제2 층간절연층(207b) 상에는 복수층을 가지는 댐(240)이 배치될 수 있다.

상기 댐(240)은 복수의 층이 적층될 수 있다. 상기 댐(240)은 제1층(241)과, 상기 제1층(241) 상의 제2층(242)과, 상기 제2층(242) 상의 제3층(243)을 포함할 수 있다. 상기 제1층(241)은 상기 제2 평탄화층(209b)과 동일한 층에 배치되며, 동일한 물질을 구비할 수 있으며, 상기 제2층(242)은 상기 픽셀정의막(211)과 동일한 층에 배치되며, 동일한 물질을 구비할 수 있으며, 상기 제3층(243)은 상기 스페이서(213)와 동일한 층에 배치되며, 동일한 물질을 구비할 수 있다. 상기 댐(240)은 기판(100) 상에 형성된 절연층(201 내지 213)중 복수의 절연층을 구비한다면, 어느 하나의 절연층에 한정되는 것은 아니다. 상기 박막봉지층(300)의 유기봉지층(320)을 형성시, 상기 댐(240)은 상기 유기봉지층(320)의 흐름을 제어할 수 있다.

상기 댐(240)의 윗면에는 표시영역(DA)에서부터 연장된 중간층(222)에 구비된 제1 기능층(222a) 및 제2 기능층(222c), 대향전극(223), 캡핑층(230)이 배치될 수 있다. 상기 중간층(222)에 구비된 발광층(222b)은 상기 댐(240) 상에 배치되지 않을 수 있다. 선택적으로, 상기 발광층(222b)은 픽셀전극(221) 상에만 형성될 수 있다.

상기 댐(240)과 개구영역(OA) 사이의 영역(IPA)에는 패턴층(810)이 배치될 수 있다. 상기 패턴층(810)은 상기 개구영역(OA)을 둘러쌀 수 있다. 상기 패턴층(810)은 상기 제2 층간절연층(207b) 상에 배치된 패턴화된 제1 기능층(222a)의 적어도 일부 및/또는 패턴화된 제2 기능층(222c)의 적어도 일부를 포함한다. 상기 패턴화된 제1 기능층(222a)의 적어도 일부 및/또는 패턴화된 제2 기능층(222c)의 적어도 일부는 후술하는 제조과정에서 설명될 희생층(910)에 구비된 아이솔레이트 패턴홀(920)에 대응되는 패턴을 포함할 수 있다. 반면에, 상기 대향전극(223), 및 캡핑층(230)은 상기 댐(240)과 개구영역(OA) 사이의 영역(IPA)에 배치되지 않을 수 있다.

상기 제1 무기봉지층(310)은 표시영역(DA)으로부터 제1 비표시영역(NDA1)으로 연장될 수 있다. 상기 댐(240)과 개구영역(OA) 사이의 영역(IPA)에서, 상기 제1 무기봉지층(310)은 패턴화된 제1 기능층(222a) 및/또는 패턴화된 제2 기능층(222c)과, 상기 제1 기능층(222a) 및/또는 제2 기능층(222c) 사이의 제2 층간절연층(207b)을 덮을 수 있다. 상기 제2 무기봉지층(330)은 상기 제1 무기봉지층(310)을 덮을 수 있다.

상기 댐(240)과 개구영역(OA) 사이의 영역(IPA)에서, 상기 제1 무기봉지층(310)은 그 하부의 무기절연층인 제2 층간절연층(207b)에 접촉할 수 있다. 상기 제1 개구(10H)의 측벽에는 상기 패턴층(810)이 노출되지 않으므로, 수분 등과 같은 이물이 상기 제1 개구(10H)를 통해서 상기 유기발광 다이오드(OLED)로 침투하는 것을 방지할 수 있다.

상기 제1 비표시영역(NDA1)에서, 제1 무기봉지층(310)은 댐(240)을 커버할 수 있다. 상기 유기봉지층(320)은 모노머를 도포한 후 이를 경화하여 형성할 수 있다. 모노머의 흐름은 상기 댐(240)에 의하여 제어될 수 있다. 이와 관련하여, 상기 유기봉지층(320)의 단부는 표시영역(DA)에 마주보는 댐(240)의 측부에 위치할 수 있다.

상기 제2 무기봉지층(330)은 제1 무기봉지층(310)과 마찬가지로 댐(240)을 커버할 수 있다. 상기 제2 무기봉지층(330)의 일부는 상기 제1 무기봉지층(310)에 접촉할 수 있다. 예컨대, 상기 제2 서브-비표시영역(SNDA2)에서, 상기 제2 무기봉지층(330)의 일부는 제1 무기봉지층(310)에 접촉할 수 있다. 상기 제1 무기봉지층(310)과 제2 무기봉지층(330)은 상기 댐(240)의 윗면에서도 서로 접촉할 수 있다.

도 9a 내지 도 9는 도 8의 실시예에 따른 디스플레이 패널(10)의 제조방법을 순차적으로 도시한 단면도이다.

도 9a를 참조하면, 상기 표시영역(DA)에 적어도 하나의 박막트랜지스터(TFT, TFTo)를 포함하는 픽셀회로(PC)를 형성한다. 일 실시예로, 상기 픽셀회로(PC)는 폴리 실리콘 반도체를 포함하는 제1 박막트랜지스터(TFT) 및 산화물 반도체를 포함하는 제2 박막트랜지스터(TFTo)를 포함할 수 있다.

상기 제1 비표시영역(NDA1)에는 희생층(910)을 형성한다.

상기 희생층(910)은 상기 픽셀회로(PC)에 구비된 소자를 형성할 때, 동시에 형성된다. 상기 제2 층간절연층(207b) 상에 배치되는 제1 평탄화층(209a)을 에칭하여 제1 개구(209h)를 형성한다. 상기 표시영역(DA)에서, 상기 제1 평탄화층(209a) 상에는 연결전극(CM)이 형성된다. 상기 연결전극(CM) 상에는 제2 평탄화층(209b)이 형성된다. 상기 제2 평탄화층(209b) 상에는 상기 연결전극(CM)에 연결되는 픽셀전극(221)이 형성된다. 상기 제1 비표시영역(NDA1)에서, 상기 제2 평탄화층(209b)과 동일한 공정에서 댐(240)의 제1층(241)이 복수개 형성된다. 상기 제1층(241)은 상기 제2 층간절연층(207b) 상에 배치된다.

상기 희생층(910)은 상기 제1 개구부(209h)를 통하여 상기 제2 층간절연층(207b) 상에 형성된다. 상기 희생층(910)은 이격되게 배치된 상기 댐(240)의 제1층(241) 사이에 형성된다. 상기 희생층(910)은 상기 픽셀회로(PC)에 전기적으로 연결되는 픽셀전극(221)과 동일한 물질로 동시에 형성될 수 있다. 상기 희생층(910)은 도전성 산화물이나, 금속 또는 금속 화합물을 포함할 수 있다. 상기 희생층(910)은 금속으로 된 반사막 상하에 ITO, IZO, ZnO, In₂O₃로 형성된 막을 더 포함할 수 있다. 이를테면, 상기 희생층(910)은 ITO/Ag/ITO이 적층된 구조일 수 있다.

상기 희생층(910)은 아이솔레이트 패턴홀(isolated pattern hole, 920)을 가질 수 있다. 구체적으로, 상기 희생층(910)에 구비된 복수의 패턴홀(920)은 서로 이격되며, 상기 희생층(910)의 두께방향으로 관통한다.

도 10a를 참조하면, 아이솔레이트 패턴홀(1011)은 희생층(1010)의 전 영역에 걸쳐서 형성된 멀티써클형 패턴홀(1012)을 포함할 수 있다. 상기 아이솔레이트 패턴홀(1011)은 물결무늬형일 수 있다. 도 10b를 참조하면, 아이솔레이트 패턴홀(1021)은 희생층(1020)의 전 영역에 걸쳐서 형성된 멀티써클형 패턴홀(1022)을 포함할 수 있다. 상기 아이솔레이트 패턴홀(1021)은 동심원형일 수 있다. 도 10c를 참조하면, 아이솔레이트 패턴홀(1031)은 희생층(1030)의 전 영역에 걸쳐서 형성된 복수의 도트형 패턴홀(1033)을 포함할 수 있다. 본원의 희생층은 솔리드 패턴이 아닌 아이솔레이트 패턴홀을 구비한다면, 어느 하나에 한정되는 것은 아니다.

도 9b를 참조하면, 상기 표시영역(DA)에서, 상기 픽셀전극(221) 상에는 픽셀정의막(211)이 형성된다. 상기 픽셀정의막(211)은 상기 픽셀전극(221)의 일부를 노출하게 형성된다. 상기 픽셀정의막(211) 상에는 스페이서(213)가 형성된다. 상기 제1 비표시영역(NDA1)에서, 제1층(241), 제2층(242), 및 제3층(243)을 구비하는 댐(240)이 형성된다. 상기 제2층(242)은 상기 픽셀정의막(211)과 동일한 공정에서 형성된다. 상기 제3층(243)은 상기 스페이서(213)와 동일한 공정에서 형성된다. 상기 희생층(910)은 이격되게 배치된 3층 구조의 댐(240) 사이에 위치하게 된다.

상기 표시영역(DA)에서, 상기 픽셀회로(PC)에 전기적으로 연결하는 유기발광 다이오드(OLED)를 형성하게 된다. 상기 제1 비표시영역(NDA1)에서, 상기 댐(240)의 외면 및 상기 희생층(910)의 윗면에는 상기 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)이 순차적으로 적층된다. 상기 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)은 상기 기판(100)의 전면에 형성하게 된다. 상기 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)은 상기 댐(240)의 외면 및 상기 아이솔레이트 패턴홀(920)을 가지는 희생층(910) 상에 일체로 연장된다. 반면에, 상기 중간층(222)에 구비된 발광층(222b)은 픽셀전극(221) 상에만 형성된다.

도 11a에 도시된 바와 같이, 상기 희생층(910)은 아이솔레이트 패턴홀(920)을 포함한다. 상기 제1 기능층(222a), 제2 기능층(222c)은 상기 희생층(910)의 제1면(911) 상 및 아이솔레이트 패턴홀(920) 내에 일체로 연장된다. 상기 희생층(910)의 제1면(911)은 상기 제2 층간절연층(207b)에 멀어지는 방향의 면일 수 있다. 상기 대향전극(223)은 상기 희생층(910) 및 아이솔레이트 패턴홀(920)에 걸쳐서 상기 제1 기능층(222a) 및 제2 기능층(222c) 상에 연장되며, 상기 캡핑층(230)은 상기 대향전극(223) 상에 형성된다.

다음으로, 상기 기판(100)의 하부에서 상기 희생층(910)에 레이저빔을 조사하게 된다. 구체적으로, 레이저빔은 기판(100)의 하부에서 상기 기판(100)의 두께방향으로 진행하여 상기 희생층(910)에 조사된다. 레이저빔은 적외선 파장을 가질 수 있다. 레이저빔이 적외선인 경우, 상기 기판(100) 및 절연층(201 내지 207b)에 대한 투과율이 80 내지 90 이상이므로, 레이저빔은 효율적으로 희생층(910)에 도달하게 된다.

레이저빔은 상기 제2 층간절연층(207b)에 마주보는 상기 희생층(910)의 제2면(912)에 조사되고, 이와 동시에, 상기 아이솔레이트 패턴홀(920)에 충진되는 제1 기능층(222a) 및 제2 기능층(222c)을 통과하여 대향전극(223)의 일면에 조사된다.

레이저빔이 상기 희생층(910)에 조사되면, 상기 희생층(910)은 레이저빔을 흡수하게 된다. 이에 따라, 상기 희생층(910)은 열팽창하게 되고, 레이저빔이 조사된 희생층(910)의 제2면(912)은 상기 제2 층간절연층(207b)의 표면으로부터 박리(lift-off)하게 된다. 상기 희생층(910)가 박리됨에 따라, 상기 희생층(910) 상에 배치되는 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)도 상기 희생층(910)과 함께 제거할 수 있다.

또한, 레이저빔의 일부는 상기 아이솔레이트 패턴홀(920)를 통하여 대향전극(223)의 일면에 조사된다. 레이저빔은 적외선이므로, 유기물로 된 상기 제1 기능층(222a) 및 제2 기능층(222c)은 영향을 받지 않고, 상기 대향전극(223)의 일면에 직접적으로 조사가능하다. 이에 따라, 상기 대향전극(223)은 레이저빔을 흡수하게 된다, 레이저빔이 조사된 대향전극(223)은 열팽창하게 되고, 상기 대향전극(223)은 상기 제1 기능층(222a) 및 제2 기능층(222c)으로부터 박리될 수 있다. 상기 대향전극(223) 상에 배치되는 캡핑층(223)도 상기 대향전극(223)과 함께 제거될 수 있다.

이때, 상기 제2 층간절연층(207b)과 대향전극(223) 사이에 개재되는 제1 기능층(222a) 및 제2 기능층(222c)은 상기 제2 층간절연층(207b) 상에 남게 된다. 실질적으로, 상기 제1 기능층(222a) 및 제2 기능층(222c)은 상기 대향전극(223)보다 수십배 두껍게 형성된다. 따라서, 상기 대향전극(223)의 제거시, 상기 제1 기능층(222a) 및 제2 기능층(222c)은 상기 대향전극(223)의 용융에 대한 별다른 영향을 받지 않으며, 상기 제2 층간절연층(207b) 상에 남게 된다.

이에 따라, 도 11b에 도시된 바와 같이, 상기 댐(240)과 개구영역(OA) 사이의 영역(IPA)에는 패턴화된 기능층(222a) 및 패턴화된 제2 기능층(222c)에 대응되는 패턴층(930)이 남게 된다. 상기 댐(240)과 개구영역(OA) 사이의 영역(IPA)은 전술한 바와 같이 상기 희생층(910)이 제거된 영역으로, 상기 패턴층(930)의 아이솔레이트 패턴이 형성되는 영역일 수 있다. 상기 제2 층간절연층(207b) 상에 남는 제1 기능층(222a) 및 제2 기능층(222c)은 상기 희생층(910)에 구비된 아이솔레이트 패턴홀(920)에 대응되는 패턴을 포함하게 된다.

상기 희생층(910)이 상기 제2 층간절연층(207b)으로부터 박리되면, 도 9c에 도시된 것처럼, 상기 희생층(910)이 제거된 영역(IPA)에는 패턴층(930), 즉, 패턴화된 제1 기능층(222a) 및 패턴화된 제2 기능층(222c)이 남게 된다. 반면, 대향전극(223), 및 캡핑층(230)은 존재하지 않는다. 상기 제2 층간절연층(207b) 상에 남아 있는 패턴화된 기능층(222a) 및 패턴화된 제2 기능층(222c)을 구비하는 패턴층(930)은 상기 개구영역(도 8의 OA)을 둘러쌀 수 있다.

다음으로, 9d를 참조하면, 상기 기판(100) 상에는 박막봉지층(300)을 형성하게 된다. 제1 무기봉지층(310) 및 제2 무기봉지층(330)은 기판(100)의 전면에 형성하게 된다. 상기 제1 무기봉지층(310)은 상기 표시영역(DA)으로부터 댐(240)을 경유하여 상기 희생층(910)이 제거된 영역(IPA)으로 연장된다. 상기 희생층(910)이 제거된 영역(IPA)에서, 상기 제1 무기봉지층(310)은 상기 제2 층간절연층(207b) 상에 남아 있는 패턴화된 제1 기능층(222a) 및 패턴화된 제2 기능층(222c)과, 상기 기능층(222a) 및 제2 기능층(222c) 사이의 제2 층간절연층(207b)을 덮게 된다.

상기 제1 무기봉지층(310) 상에는 유기봉지층(320)이 형성된다. 상기 유기봉지층(320)의 단부는 표시영역(DA)에 마주보는 댐(240)의 측부에 위치하게 된다. 상기 댐(240)은 상기 유기봉지층(320)의 흐름을 제어할 수 있다.

상기 유기봉지층(320) 상에는 제2 무기봉지층(330)을 형성하게 된다. 상기 제2 무기봉지층(330)은 상기 제1 무기봉지층(310)처럼 상기 표시영역(DA)으로부터 댐(240)을 경유하여 상기 희생층(910)이 제거된 영역(IPA)으로 연장된다. 상기 희생층(910)이 제거된 영역(IPA)에서, 상기 제2 무기봉지층(330)은 상기 제1 무기봉지층(310)에 직접적으로 접촉하게 된다.

이어서, 도 9e를 참조하면, 절단선(CL)을 따라 기판(100) 및 상기 기판(100) 상에 적층된 절연층(201 내지 330)을 절단하여 제1 개구(10H)를 형성한다. 상기 제1 개구(10H)의 측벽에는 유기물을 구비하는 제1 기능층(222a), 제2 기능층(222c) 및 캡핑층(230)이 노출되지 않으므로, 상기 제1 개구(10H)를 통해서 수분이 상기 유기발광 다이오드(OLED)로 침투하는 것을 방지하게 된다.

도 12a는 도 9b의 변형예를 도시한 것이다.

도 12a에서, 도 9b와 동일한 참조부호는 동일부재를 가리키는 바, 이들의 중복 설명은 생략한다.

도면을 참조하면, 희생층(1210)은 아이솔레이트 패턴홀(1220)을 포함한다. 상기 제1 기능층(222a) 및 제2 기능층(222c)은 상기 희생층(120) 상 및 아이솔레이트 패턴홀(1220)에 다같이 형성된다. 상기 대향전극(223)은 상기 제1 기능층(222a) 및 제2 기능층(222c) 상에 형성되며, 상기 캡핑층(230)은 상기 대향전극(223) 상에 형성된다. 상기 희생층(1210)은 픽셀회로(PC)에 전기적으로 연결된 픽셀전극(도 8의 221)과 동일한 공정에서 형성되며, 동일한 도전물질을 포함한다.

상기 희생층(1210)의 박리를 위하여 상기 희생층(1210)에 레이저빔을 조사하게 된다. 레이저빔은 상기 제2 층간절연층(207b)에 마주보는 상기 희생층(1210)의 일면에 조사되고, 이와 동시에, 상기 아이솔레이트 패턴홀(1220)에 충진되는 제1 기능층(222a) 및 제2 기능층(222c)을 통과하여 대향전극(223)의 일면에 조사하게 된다.

레이저빔 조사시, 도 9b의 경우와는 달리, 상기 댐(240)에 인접한 희생층(1210)의 일부분(1212)에는 레이저빔을 조사하지 않게 된다. 상기 희생층(1210)의 일부분(1212)은 도 10a의 희생층(1010)의 우측 가장자리에 대응될 수 있다.

레이저빔이 희생층(1210) 및 대향전극(223)에 조사되면, 상기 희생층(1210)은 상기 제2 층간절연층(207b)의 표면으로부터 박리되고, 상기 대향전극(223)은 상기 제1 기능층(222a) 및 제2 기능층(222c)으로부터 박리된다. 또한, 도 9b의 경우와는 달리, 상기 제2 층간절연층(207b) 상에 남아 있는 제1 기능층(222a) 및 제2 기능층(222c)도 추가적으로 제거하게 된다. 예컨대, 제1 기능층(222a) 및 제2 기능층(222c)의 두께가 상기 대향전극(223)의 두께와 유사하게 형성될 경우, 상기 대향전극(223)의 잔열에 의하여 상기 제1 기능층(222a) 및 제2 기능층(222c)도 제거될 수 있다.

상기 희생층(1210)이 상기 제2 층간절연층(207b)으로부터 박리되면, 도 12b에 도시된 것처럼, 상기 희생층(1210)이 제거된 영역(IPA)에는 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)이 존재하지 않는다. 그러나, 상기 희생층(1210)의 일부분(1212)에는 열에너지가 인가되지 않게 되므로, 상기 희생층(1210)의 일부분(1212)은 상기 제2 층간절연층(207b) 상에 남아 있게 된다. 상기 희생층(1210)의 일부분(1212)은 레이저빔이 조사되지 않아 열팽창하지 않은 부분이다. 상기 희생층(1210)의 일부분(1212)은 상기 댐(240)과 개구영역(OA) 사이에 배치될 수 있다. 예컨대, 상기 희생층(1210)의 일부분(1212)은 상기 댐(240)에 인접하게 배치될 수 있다. 상기 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)은 상기 댐(240)과 상기 희생층(1210)의 일부분(1212)에 걸쳐서 연장될 수 있다.

상기 희생층(1210)의 일부분(1212)과 개구영역(OA) 사이에는 상기 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)의 개구로 이루어진 투과홀(TAH)이 배치될 수 있다. 상기 희생층(1210)의 일부분(1212)은 상기 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)의 개구로 이루어진 투과홀(TAH)에 접할 수 있다. 상기 희생층(120)의 일부분(1212) 상에는 상기 제1 기능층(222a), 제2 기능층(222c), 대향전극(223), 및 캡핑층(230)이 순차적으로 적층될 수 있다.

제1 무기봉지층(310)은 상기 댐(240)의 외면 및 상기 희생층(1210)의 일부분(1212)을 덮으며, 상기 희생층(1210)이 제거된 영역(IPA)으로 연장될 수 있다. 상기 제2 무기봉지층(330)도 제1 무기봉지층(310)처럼 상기 희생층(1210)이 제거된 영역(IPA)으로 연장되며, 상기 제1 무기봉지층(310)에 직접 접촉할 수 있다.

10...디스플레이 패널
207b...제2 층간절연층
221...픽셀전극
222...중간층
222a...제1 기능층
222c...제2 기능층
223...대향전극
230...캡핑층
240...댐
310...제1 무기봉지층
320...유기봉지층
330...제2 무기봉지층
330...박막봉지층
910...희생층
920...패턴홀
930...패턴층

Claims

개구영역, 상기 개구영역을 둘러싸는 표시영역, 상기 개구영역과 표시영역 사이의 비표시영역을 구비하는 기판을 포함하는 디스플레이 패널의 제조방법에 있어서,
상기 표시영역에 적어도 하나의 박막트랜지스터를 포함하는 픽셀회로를 형성하는 단계;
상기 비표시영역에 배치된 절연층 상에 아이솔레이트 패턴홀을 가지는 희생층을 형성하는 단계;
상기 표시영역과 비표시영역에 걸쳐서 연장되는 유기발광 다이오드의 중간층에 구비된 기능층 및 대향전극을 형성하되, 상기 기능층 및 대향전극은 상기 아이솔레이트 패턴홀을 가지는 희생층을 덮는 단계;
상기 기판의 하부에서 상기 희생층 및 상기 아이솔레이트 패턴홀을 통하여 상기 대향전극에 레이저빔을 조사하는 단계; 및
상기 희생층이 상기 절연층으로부터 박리되고, 이와 동시에, 레이저빔이 조사되는 대향전극이 박리되는 단계;를 포함하되,
상기 박리되는 대향전극에 대응되는 위치의 절연층 상에는 상기 기능층의 적어도 일부가 남는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 기능층 및 대향전극을 형성하는 단계에서는,
상기 기능층은 상기 절연층에 멀어지는 방향의 희생층 제1면 상과, 아이솔레이트 패턴홀에 일체로 연장되며,
상기 대향전극은 상기 기능층 상에 연장되는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 레이저빔을 조사하는 단계에서는,
상기 레이저빔은 상기 절연층에 마주보는 희생층의 제2면과, 상기 아이솔레이트 패턴홀에 충진되는 기능층을 통과하여 대향전극의 일면에 동시에 조사되는 디스플레이 패널의 제조방법.
제 3 항에 있어서,
상기 희생층의 제2면은 상기 절연층으로부터 박리되며,
상기 아이솔레이트 패턴홀에 위치하는 대향전극은 상기 기능층으로부터 박리되며,
상기 절연층과 대향전극 사이의 기능층은 상기 절연층 상에 남는 디스플레이 패널의 제조방법.
제 4 항에 있어서,
상기 절연층 상에 남는 기능층은 상기 아이솔레이트 패턴홀에 대응되는 패턴을 포함하는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 아이솔레이트 패턴홀은 상기 희생층의 전 영역에 걸쳐서 형성되는 멀티 써클형 패턴홀을 포함하는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 아이솔레이트 패턴홀은 상기 희생층의 전 영역에 걸쳐서 형성되는 복수의 도트형 패턴홀을 포함하는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 희생층은 상기 표시영역에 형성되는 상기 유기발광 다이오드에 구비된 픽셀전극과 동일한 공정으로 형성되며, 동일한 물질을 포함하는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 비표시영역에는 상기 박막트랜지스터 및 유기발광 다이오드의 각 소자들 사이에 개재되는 절연층중 복수의 절연층과 동일한 공정으로 댐이 더 형성되고,
상기 기능층 및 대향전극은 상기 댐의 외면 및 상기 아이솔레이트 패턴홀을 가지는 희생층 상에 일체로 연장되는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 절연층 상에 남는 기능층은 상기 희생층에 대응되는 비표시영역에서 상기 개구영역을 둘러싸는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 표시영역과 비표시영역에 걸쳐서 박막봉지층이 더 형성되고,
상기 박막봉지층에 구비된 적어도 하나의 무기봉지층은 상기 희생층이 박리된 영역으로 연장되는 디스플레이 패널의 제조방법.
제 11 항에 있어서,
상기 적어도 하나의 무기봉지층은 상기 절연층상에 남는 기능층 및 상기 기능층 사이의 절연층을 덮는 디스플레이 패널의 제조방법.
제 1 항에 있어서,
상기 중간층은,
상기 표시영역에 형성되는 발광층; 및
상기 발광층의 일면에 형성되며, 상기 표시영역으로부터 비표시영역으로 연장되는 적어도 하나의 기능층을 포함하는 디스플레이 패널의 제조방법.
개구영역, 상기 개구영역을 둘러싸는 표시영역, 상기 개구영역과 표시영역 사이의 비표시영역을 구비한 기판;
상기 표시영역 상에 배치되며, 픽셀전극, 중간층, 및 대향전극을 구비하는 유기발광 다이오드;
상기 비표시영역에 위치하며, 절연층을 구비하는 복수층의 댐; 및
상기 표시영역과 비표시영역에 걸쳐 연장된 박막봉지층;을 포함하되,
상기 댐과 개구영역 사이의 영역에는 상기 개구영역을 둘러싸는 패턴층이 배치되며,
상기 박막봉지층은 상기 패턴층을 덮는 디스플레이 패널.
제 14 항에 있어서,
상기 패턴층은 상기 절연층 상에 패턴화된 기능층의 적어도 일부에 대응되는 디스플레이 패널.
제 15 항에 있어서,
상기 패턴화된 기능층은 멀티 서클형 패턴을 포함하는 디스플레이 패널.
제 15 항에 있어서,
상기 패턴화된 기능층은 복수의 도트패턴을 포함하는 디스플레이 패널.
제 15 항에 있어서,
상기 박막봉지층에 구비된 적어도 하나의 무기봉지층은 상기 패턴화된 기능층 및 상기 기능층 사이의 절연층을 덮는 디스플레이 패널.
제 14 항에 있어서,
상기 패턴층은 상기 절연층 상에 패턴화된 도전층의 적어도 일부에 대응되는 디스플레이 패널.
제 19 항에 있어서,
상기 패턴화된 도전층은 상기 픽셀전극과 동일한 층에 배치되며, 동일한 물질을 포함하는 디스플레이 패널.