[go: up one dir, main page]

KR20190001433A - Integrate-and-fire Neuron Circuit and Operating Method Thereof - Google Patents

Integrate-and-fire Neuron Circuit and Operating Method Thereof Download PDF

Info

Publication number
KR20190001433A
KR20190001433A KR1020170081418A KR20170081418A KR20190001433A KR 20190001433 A KR20190001433 A KR 20190001433A KR 1020170081418 A KR1020170081418 A KR 1020170081418A KR 20170081418 A KR20170081418 A KR 20170081418A KR 20190001433 A KR20190001433 A KR 20190001433A
Authority
KR
South Korea
Prior art keywords
input
voltage
threshold switching
capacitor
spike
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020170081418A
Other languages
Korean (ko)
Inventor
황현상
우지용
이동욱
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020170081418A priority Critical patent/KR20190001433A/en
Publication of KR20190001433A publication Critical patent/KR20190001433A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 입력부, 상기 입력부와 연결되고 단위 시간 내에 입력되는 입력전압에 따라 스파이크 전류를 발화하는 발화부 및 상기 발화부와 연결되어 상기 스파이크 전류를 기초로 한 출력 신호를 송신하는 출력부를 포함하고, 상기 발화부는 커패시터 및 상기 커패시터에 병렬로 연결되고 문턱값 이상의 전압이 인가될 때 저저항 상태가 되는 문턱 스위칭 소자를 포함하는 뉴런 회로 및 이의 동작 방법에 관한 것이다. 본 발명의 뉴런 회로는 간단한 구조로 공정 시간 및 비용이 감소되고, 고밀도 집적이 가능하다. 또한 저전력 구동이 가능하여 휴대용 인공지능 단말기 등에 적용 가능하다.The present invention includes an input unit, an ignition unit connected to the input unit and adapted to ignite a spike current according to an input voltage inputted within a unit time, and an output unit connected to the ignition unit and transmitting an output signal based on the spike current, And a threshold switching element connected in parallel to the capacitor and becoming a low resistance state when a voltage equal to or higher than a threshold value is applied, and a method of operating the same. The neuron circuit of the present invention has a simple structure with reduced processing time and cost, and enables high-density integration. Also, it can be applied to a portable artificial intelligent terminal because it can be operated with low power.

Description

발화형 뉴런 회로 및 이의 동작 방법{Integrate-and-fire Neuron Circuit and Operating Method Thereof}FIELD OF THE INVENTION [0001] The present invention relates to a neuron circuit,

본 발명은 발화형 뉴런 회로 및 이의 동작 방법에 관한 것으로, 보다 상세하게는 문턱 스위칭 소자를 포함하는 발화형 뉴런 회로 및 이의 동작 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spark-ignition type neuron circuit and an operation method thereof, and more particularly to a spark-ignition type neuron circuit including a threshold switching element and an operation method thereof.

현재 컴퓨팅 기술에 적용되고 있는 폰노이만(von-Neumann) 구조는 연산을 하는 CPU, 정보를 저장하는 메모리 및 입출력장치로 구성된다. 컴퓨터는 CPU를 통해 연산한 후 메모리에 저장하며, 연산에 필요한 데이터를 메모리로부터 CPU로 다시 읽어 사용한다. 따라서 매 연산과정마다 메모리로부터 데이터를 검색하고 저장하는 과정에 막대한 시간 손실 및 전력의 소모가 발생한다. 이러한 폰노이만 구조는 수치 계산과 같이 정확도를 요구하는 연산에 적합하지만, 이미지 인식 또는 딥 러닝(Deep Learning)과 같은 대량의 데이터를 동시적으로 처리하는 연산에 있어서 효율성이 낮다. 일례로, 2012년 구글이 고양이 이미지를 자동으로 인식하는 소프트웨어를 작동시키기 위해 폰노이만 구조의 프로세서 1만 6000개가 필요했다.The von-Neumann structure, which is currently applied to computing technology, is composed of a CPU for operation, a memory for storing information, and an input / output device. The computer operates through the CPU and stores it in the memory. The data required for the operation is read from the memory back to the CPU. Therefore, in the process of retrieving and storing the data from the memory every time the operation is performed, a great amount of time and power are consumed. Such a von Neumann structure is suitable for an operation requiring accuracy such as numerical calculation, but is ineffective in an operation for simultaneously processing a large amount of data such as image recognition or deep learning (Deep Learning). For example, in 2012, Google needed 16,000 processors of von Neumann architecture to run software that automatically recognizes cat images.

반면, 인간의 뇌는 1000억개 이상의 뉴런(Neuron)으로 구성되며 각 뉴런과 뉴런을 잇는 시냅스(Synapse)는 100조개가 넘는다. 인간의 뇌를 구성하는 뉴런과 뉴런은 병렬적으로 연결되어 10 W의 전력 소모만으로도 대량의 데이터를 동시에 처리할 수 있다. 시냅스는 하나의 뉴런이 복수 개의 뉴런과 신호를 주고받을 수 있도록 병렬로 연결해 줄 뿐 아니라, 자극이 빈번한 경우 전도도가 향상되고 자극이 드물 경우 전도도가 감소되어 학습 및 학습된 데이터의 저장을 동시에 처리할 수 있다. 뉴런 신경 세포는 입력되는 전기 신호들의 합이 세포의 활동전위 값 이상이 되었을 때 펄스 신호가 출력되는 신호처리 기능을 가진다. 뉴런의 신호 처리 기능은 패턴 인식 및 특성의 추출과 같은 복잡한 뇌 연산의 중추적 역할을 담당하고 있는 것으로 생각된다. 최근, 이러한 인간의 뇌를 모사한 차세대 반도체에 대한 연구가 가속화되고 있다.On the other hand, the human brain is composed of more than 100 billion neurons, and the synapse between each neuron and neurons is over 100 trillion. Neurons constituting the human brain and neurons are connected in parallel, so that a large amount of data can be processed simultaneously by only 10 W of power consumption. Synapses allow a single neuron to be connected in parallel to send and receive signals to multiple neurons, as well as to increase conductivity in the presence of frequent stimuli and to decrease the conductivity in the case of rare stimuli, . Neuronal neurons have a signal processing function in which a pulse signal is output when the sum of input electrical signals exceeds a cell's action potential value. The signal processing function of neurons seems to play a pivotal role in complex brain operations such as pattern recognition and feature extraction. In recent years, research on next generation semiconductors that simulate the human brain has been accelerated.

뉴로모픽(Neuromorphic) 소자는 인간 신경 시스템과 같이 대량의 인공 뉴런이 인공 시냅스에 의하여 병렬로 연결되어 있는 구조를 가진다. 인간 뇌의 시냅스 기능을 구현하기 위하여, CMOS 트랜지스터 구조를 사용할 경우, CMOS 트랜지스터 넓은 영역을 차지하여 집적화의 한계가 존재한다. 따라서 자기저항메모리(magnetic random access memory), 상변화메모리(phase-change random access memory) 및 저항변화메모리(resistive switching random access memory)와 같은 새로운 메모리 소자를 이용한 뉴로모픽 소자가 활발히 연구되고 있다. 저항변화메모리는 금속/산화물/금속의 간단한 소자 구조로 인하여 뉴로모픽 소자에 적용될 경우 고밀도 집적이 가능할 것으로 기대된다. Neuromorphic devices have a structure in which a large number of artificial neurons, such as the human nervous system, are connected in parallel by artificial synapses. In order to realize the synaptic function of the human brain, when a CMOS transistor structure is used, there is a limitation in integration due to occupying a large area of the CMOS transistor. Therefore, a novel memory device using a new memory element such as a magnetic random access memory, a phase-change random access memory, and a resistive switching random access memory has been actively studied. Due to the simple device structure of the metal / oxide / metal, the resistance change memory is expected to enable high density integration when applied to a neomorphic device.

본 발명이 해결하고자 하는 과제는 발화형 뉴런 회로 및 이의 동작 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention provides a spark-ignition type neuron circuit and a method of operating the same.

본 발명의 일 측면은 상술한 기술적 과제를 해결하기 위하여 입력전압이 인가되는 입력부, 상기 입력부와 연결되고 단위 시간 내에 입력되는 입력전압에 따라 스파이크 전류를 발화하는 발화부 및 상기 발화부와 연결되어 출력된 스파이크 전류를 스파이크 전압으로 변환하여 출력하는 출력부를 포함하고, 상기 발화부는 커패시터 및 상기 커패시터에 병렬로 연결되고 문턱값 이상의 전압이 인가될 때 저저항 상태가 되는 문턱 스위칭 소자를 포함하는 뉴런 회로를 제공한다.According to an aspect of the present invention, there is provided an input device including an input unit to which an input voltage is applied, a spark portion connected to the input unit and configured to spike a spike current according to an input voltage input within a unit time, And a threshold switching element which is connected in parallel to the capacitor and is in a low resistance state when a voltage equal to or higher than a threshold value is applied to the capacitor, and the output section converts the spike current into a spike voltage and outputs the spike current. to provide.

상기 문턱 스위칭 소자는 기판, 상기 기판 상에 형성된 하부 전극, 상기 하부 전극 상에 형성된 전이금속 산화물층 및 상기 전이금속 산화물층 상에 형성된 상부 전극을 포함한다.The threshold switching device includes a substrate, a lower electrode formed on the substrate, a transition metal oxide layer formed on the lower electrode, and an upper electrode formed on the transition metal oxide layer.

상기 전이금속 산화물층은 0.01 ㎂ 내지 10 ㎂인 저전류영역에서 문턱 스위칭 특성을 갖는 것을 특징으로 한다.And the transition metal oxide layer has a threshold switching characteristic in a low current region of 0.01 占 내지 to 10 占..

상기 전이금속 산화물층은 하프늄 옥사이드(HfO2), 티타늄 옥사이드(TiO2 ), 텅스텐 옥사이드(WO3), 니켈 옥사이드(NiO), 및 알루미늄 옥사이드(Al2O3) 중 어느 하나를 포함할 수 있다.The transition metal oxide layer may comprise any one of a hafnium oxide (HfO 2), titanium oxide (TiO 2), tungsten oxide (WO 3), nickel oxide (NiO), and aluminum oxide (Al 2 O 3) .

상기 뉴런 회로는 동일한 입력 신호에 의하여 상기 발화부가 스파이크 전류를 발화하는 시간을 상기 커패시터의 축전용량을 낮춤으로써 가속하거나, 상기 문턱 스위칭 소자의 문턱전압을 낮춤으로써 가속할 수 있다.The neuron circuit can accelerate by decreasing the capacitance of the capacitor by reducing the time for the spark portion to spike the spark current by the same input signal or by lowering the threshold voltage of the threshold switching element.

상기 뉴런 회로의 입력부는 1개 이상의 전-뉴런 회로의 출력부들과 연결될 수 있고, 상기 출력부는 1개 이상의 후-뉴런 회로의 입력부들과 연결될 수 있다.The input of the neuron circuit may be connected to the outputs of one or more pre-neuron circuits and the output may be connected to the inputs of one or more post-neuron circuits.

본 발명의 다른 일 측면은 상술한 기술적 과제를 해결하기 위하여 입력부, 발화부 및 출력부를 포함하고, 상기 발화부는 커패시터 및 상기 커패시터에 병렬로 연결되고 문턱값 이상의 전압이 인가될 때 저저항 상태가 되는 문턱 스위칭 소자를 포함하는 뉴런 회로에 있어서, 상기 입력부에 인가되는 입력전압에 의하여 상기 커패시터에 전하가 충전되는 충전 단계, 상기 입력부에 인가되는 입력전압이 없을 때 상기 커패시터에 충전된 전하가 시간에 따라 방전되는 방전 단계, 상기 커패시터가 완전히 방전되기 전에 상기 충전 단계가 반복되어 상기 커패시터 및 상기 문턱 스위칭 소자에 문턱값 이상의 전압이 인가되면 상기 발화부로부터 스파이크 전류가 발화되는 발화 단계 및 상기 발화 단계에서 발화된 스파이크 전류를 스파이크 전압으로 변환하는 출력 단계를 포함하는 뉴런 회로의 동작 방법을 제공한다.According to another aspect of the present invention, there is provided a semiconductor memory device including an input unit, a speech unit, and an output unit, the memory unit including a capacitor and a capacitor connected in parallel to the capacitor, A neuron circuit comprising a threshold switching device, the neuron circuit comprising: a charging step of charging the capacitor with an input voltage applied to the input part; a charge step of charging the capacitor with no input voltage applied to the input part, Wherein the charging step is repeated before the capacitor is completely discharged and a spike current is ignited from the ignition part when a voltage equal to or higher than a threshold value is applied to the capacitor and the threshold switching element, To convert the spike current into a spike voltage And outputting the output signal of the neuron circuit.

상기 충전 단계, 상기 방전 단계 및 상기 발화 단계는 0.01 ㎂ 내지 10 ㎂인 저전류영역에서 수행될 수 있다.The charging step, the discharging step, and the firing step may be performed in a low current region of 0.01 ㎂ to 10..

상기 뉴런 회로의 동작 방법은 상기 커패시터의 축전용량을 감소시켜 상기 발화 단계를 가속화거나, 또는 상기 문턱 스위칭 소자의 문턱 전압을 감소시켜 상기 발화 단계를 가속화할 수 있다.The operating method of the neuron circuit may accelerate the ignition step by reducing the capacitance of the capacitor or by reducing the threshold voltage of the threshold switching element.

상기 입력부에 인가되는 입력 전압은 전-뉴런 회로들로부터 발화되는 스파이크 전압일 수 있고, 상기 출력부에서 변환된 스파이크 전압은 후-뉴런 회로들의 입력부에 인가되어 뉴로모픽 시스템을 동작할 수 있다.The input voltage applied to the input may be a spike voltage that is emitted from the pre-neuron circuits, and the converted spike voltage at the output may be applied to the input of the post-neuron circuits to operate the novel Lomic system.

본 발명의 뉴런 회로는 나노 크기의 전이금속 산화물 기반의 문턱 스위칭 소자와 커패시터로 이루어진 간단한 구조를 이용하여, 인간 뇌신경망을 구성하는 뉴런의 신호 처리 기능을 구현하였다. 회로의 간단한 구조 및 구성 요소들의 고집적화가 가능함에 따라, 고밀도로 집적된 뉴로모픽 시스템을 위한 인공 시스템으로 사용 가능하다. 또한, 본 발명의 문턱 스위칭 소자는 저항변화메모리와 동일한 구조로, 뉴로모픽 시스템을 위한 소자 집적 과정에서 동일한 공정을 통하여 신호 처리를 위한 인공 뉴런과 저장 및 학습을 위한 인공 시냅스를 제조 가능하여 공정 단가 및 공정 시간을 큰 폭으로 감소 시킬 것으로 생각된다. The neuron circuit of the present invention implements a signal processing function of a neuron constituting a human brain neural network using a nano-sized transition metal oxide-based threshold switching device and a simple structure of a capacitor. Because of the simple structure of the circuit and the high integration of the components, it can be used as an artificial system for a highly dense integrated neurocompic system. In addition, the threshold switching device of the present invention has the same structure as the resistance change memory, and it is possible to manufacture artificial neurons for signal processing and artificial synapses for storage and learning through the same process in the device integration process for a novel Lomonote system, It is thought that the unit price and the process time are greatly reduced.

본 발명의 뉴런 회로의 동작 방법은 낮은 전류에서 작동함에 따라 전력의 소모를 대폭 감소시킬 수 있을 것으로 생각된다. 또한 복수 개의 전-뉴런 회로와 복수 개의 후-뉴런 회로를 병렬적으로 연결함에 따라, 뉴로모픽 시스템을 저전력으로 구동하기 위한 다양한 응용기기에 활용될 수 있을 것이다.It is believed that the method of operation of the neuron circuit of the present invention can significantly reduce power consumption as it operates at low currents. Also, since a plurality of pre-neuron circuits and a plurality of post-neuron circuits are connected in parallel, the present invention can be applied to various application devices for driving the novel Lomopic system with low power.

본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 단위 뉴런 회로를 도시하는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 문턱 스위칭 소자의 구조이다.
도 3은 본 발명의 일 실시예에 따른 문턱 스위칭 소자의 (a)에너지분산형 분광분석(Energy Dispersive Spectroscopy) 결과를 도시한 그래프, (b)고전류 영역에서의 I-V 특성을 도시한 그래프 및 (c) 투과전자현미경(Transmission electron microscope) 사진이다.
도 4는 본 발명의 일 실시예에 따른 문턱 스위칭소자가 고전류 영역에서 게이트 전압 및 소오스-드레인 전압의 인가에 따른 멀티-레벨의 전도도 상태를 도시하는 그래프이다.
도 5는 (a)저전류 영역에서 문턱 스위칭 소자의 I-V 특성을 도시한 그래프 및 (b)저전류 영역에서 전압-스윕(voltage sweep) 및 전류-스윕(current sweep)에 따른 I-V 특성을 도시한 그래프이다.
도 6은 Poole-Frenkel 방정식에 따른 시뮬레이션 값과 저전류 영역 및 고전류 영역에서의 I-V 특성을 도시한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 문턱 스위칭 소자가 (a)저전류 영역에서 문턱 스위칭 특성을 보이는 원리 및 (b)고전류 영역에서 비휘발성의 메모리 특성을 보이는 원리를 설명하기 위한 설명도이다.
도 8은 본 발명의 일 실시예에 따른 뉴런 회로가 (a)입력부에 입력되는 인가 전압에 따른 (b)전압의 변화 및 (c) 발화되는 스파이크 전류를 도시한 그래프이다.
도 9는 본 발명의 일 실시예에 따른 뉴로모픽 시스템을 설명하기 위한 설명도이다.
1 is a circuit diagram showing a unit neuron circuit according to an embodiment of the present invention.
2 shows a structure of a threshold switching device according to an embodiment of the present invention.
FIG. 3 is a graph showing energy dispersive spectroscopy results of (a) a threshold switching device according to an embodiment of the present invention, (b) a graph showing IV characteristics in a high current region, and ) Transmission electron microscope (TEM) photograph.
FIG. 4 is a graph showing a multi-level conductivity state according to application of a gate voltage and a source-drain voltage in a high-current region in a threshold switching device according to an embodiment of the present invention.
5 is a graph showing IV characteristics of a threshold switching device in a low current region and (b) IV characteristics in a low current region due to a voltage sweep and a current sweep Graph.
6 is a graph showing simulated values according to the Poole-Frenkel equation and IV characteristics in the low current region and the high current region.
7 is a diagram for explaining a principle of a threshold switching device according to an embodiment of the present invention showing a threshold switching characteristic in a low current region and a nonvolatile memory characteristic in a high current region .
FIG. 8 is a graph showing a spike current of a neuron circuit according to an embodiment of the present invention (a) a change in voltage (b) according to an applied voltage input to an input unit and (c) a spike current.
FIG. 9 is an explanatory diagram illustrating a novel Lomographic system according to an embodiment of the present invention.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. Rather, the intention is not to limit the invention to the particular forms disclosed, but rather, the invention includes all modifications, equivalents and substitutions that are consistent with the spirit of the invention as defined by the claims.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. It will be appreciated that when an element such as a layer, region or substrate is referred to as being present on another element "on," it may be directly on the other element or there may be an intermediate element in between .

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.Although the terms first, second, etc. may be used to describe various elements, components, regions, layers and / or regions, such elements, components, regions, layers and / And should not be limited by these terms.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

실시예 1 : 뉴런 회로Example 1: Neuron circuit

도 1은 본 발명의 일 실시예에 따른 단위 뉴런 회로를 도시하는 회로도이다.1 is a circuit diagram showing a unit neuron circuit according to an embodiment of the present invention.

도 1을 참조하면, 뉴런 회로는 입력부(11), 상기 입력부(11)와 전기적으로 연결되는 발화부(13) 및 상기 발화부(13)와 전기적으로 연결되는 출력부(17)를 포함한다. 상기 입력부(11)는 신호 발생원 또는 신호를 전달하는 전-뉴런 회로 등으로부터 입력되는 전기적 신호를 수신한다. 선택적으로, 입력부(11)는 입력받은 신호에 기초하여 발화부에 입력 가능한 입력전압을 생성할 수 있다. 발화부(13)는 입력부(11)와 전기적으로 연결되어 입력부(11)가 생성한 입력전압을 수신하고 뉴런의 축적 및 발화 모델을 따라 스파이크 전류를 발화할 수 있다. 다시 말해, 발화부(13)는 일정한 시간 내에 수신된 입력전압 값에 기초하여 출력부에 연결된 다른 뉴런 회로들 또는 시냅스 회로들에 전기적 신호를 전달하거나 전달하지 않을 수 있다. 출력부(17)는 상기 발화부(13)와 전기적으로 연결되어 발화된 스파이크 전류를 연결된 다른 뉴런 회로들 또는 시냅스 회로들에게 전달할 수 있다. 출력부(17)는 발화된 스파이크 전류를 전달받는 회로에 적절한 형태로 변환할 수 있다. 예를 들어 출력부(17)가 후-뉴런 회로에 연결된 경우, 스파이크 전류를 스파이크 전압의 형태로 변환할 수 있다.Referring to FIG. 1, the neuron circuit includes an input unit 11, an ignition unit 13 electrically connected to the input unit 11, and an output unit 17 electrically connected to the ignition unit 13. The input unit 11 receives an electrical signal input from a signal generating source or a pre-neuron circuit for transmitting a signal. Alternatively, the input unit 11 can generate an input voltage that can be input to the ignition unit based on the input signal. The ignition unit 13 is electrically connected to the input unit 11 to receive the input voltage generated by the input unit 11 and to generate a spike current according to the accumulation and ignition model of the neuron. In other words, the ignition unit 13 may not transmit or transmit an electrical signal to other neural circuits or synapse circuits connected to the output unit based on the input voltage value received within a predetermined time. The output unit 17 may be electrically connected to the ignition unit 13 and may transmit the spiked current to other neuron circuits or synapse circuits to which the ignition unit 13 is connected. The output 17 may convert the spiked current into a form suitable for the circuit being received. For example, if the output 17 is connected to a post-neuron circuit, the spike current can be converted to the form of a spike voltage.

상기 발화부(13)는 커패시터(14) 및 커패시터(14)에 병렬로 연결된 문턱 스위칭 소자(15)를 포함한다. 상기 커패시터(14)는 상기 발화부(13)에 입력전압이 인가되면 커패시터(14)에 전하가 충전되어 커패시터(14) 및 문턱 스위칭 소자(15)의 양 단에 인가되는 전압이 상승한다. 반면, 입력전압이 제거되면 문턱 스위칭 소자(15)의 저항에 의하여 저장된 전하가 소모되고, 커패시터(14) 및 문턱 스위칭 소자(15)의 양 단에 인가되는 전압이 감소한다. 발화부(13)에 입력전압이 연속적으로 인가되면 커패시터(14)에 저장된 전하가 완전히 방전되어 초기 상태로 돌아가기 전에 다시 전하가 충전되게 된다. 이러한 과도 응답 현상에 의해 연속되는 입력전압의 인가에 의하여 커패시터(14) 및 문턱 스위칭 소자(15)의 양 단에 인가되는 전압이 문턱 스위칭 소자(15)의 문턱 전압 값 이상이 될 수 있다. 문턱 스위칭 소자(15)에 문턱 전압 값 이상의 전압이 인가되면 문턱 스위칭 소자(15)는 저저항 상태(Low resistance state, LRS) 고, 스파이크 형태의 전류가 발생한다. 스파이크 형태의 전류가 커패시터(14)에 저장된 전하를 전부 소모하게 되면 문턱 스위칭 소자(15)는 다시 고저항 상태(High resistance state, HRS)가 된다.The ignition part 13 includes a capacitor 14 and a threshold switching element 15 connected in parallel to the capacitor 14. When the input voltage is applied to the ignition part 13, the capacitor 14 is charged with electric charge, and the voltage applied to both ends of the capacitor 14 and the threshold switching element 15 rises. On the other hand, when the input voltage is removed, the charge stored by the resistance of the threshold switching element 15 is consumed and the voltage applied to both ends of the capacitor 14 and the threshold switching element 15 decreases. When the input voltage is continuously applied to the ignition part 13, the charge stored in the capacitor 14 is completely discharged and charged again before returning to the initial state. The voltage applied to both ends of the capacitor 14 and the threshold switching element 15 can be equal to or higher than the threshold voltage value of the threshold switching element 15 by the application of the continuous input voltage by the transient response phenomenon. When a voltage equal to or higher than the threshold voltage value is applied to the threshold switching element 15, the threshold switching element 15 generates a low resistance state (LRS) and a spike type current. When the current in the form of a spike consumes all of the charge stored in the capacitor 14, the threshold switching element 15 is again in a high resistance state (HRS).

상기 출력부(17)는 발화부(13)에 전기적으로 연결되어 발화부(13)로부터 발화된 스파이크 전류를 수신하고, 스파이크 전류를 후-뉴런 회로 또는 신호 출력장치로 송신한다. 선택적으로, 상기 출력부(17)는 수신한 스파이크 전류를 후-뉴런 회로 또는 신호 출력 장치에 적절한 형태로 변환할 수 있다. 예를 들어, 상기 출력부(17)는 후-뉴런 회로에 송신하는 신호를 스파이크 전압의 형태로 변환하기 위한 연산 증폭기(operation amplifier)(18)를 포함할 수 있다.The output section 17 is electrically connected to the ignition section 13 and receives the spike current from the ignition section 13 and transmits the spike current to the post-neuron circuit or the signal output device. Alternatively, the output section 17 may convert the received spike current into a form suitable for the post-neuron circuit or signal output device. For example, the output 17 may include an operation amplifier 18 for converting the signal to be transmitted to the post-neuron circuit into a form of a spike voltage.

도 2는 본 발명의 일 실시예에 따른 문턱 스위칭 소자의 구조이다.2 shows a structure of a threshold switching device according to an embodiment of the present invention.

도 2를 참조하면, 상기 문턱 스위칭 소자는 기판 (10) 상에 형성된 하부 전극(21), 하부 전극(21) 상에 형성된 전이금속 산화물층(23), 상기 전이금속 산화물층(23) 상에 형성된 상부 전극(25)을 포함한다. 2, the threshold switching element includes a lower electrode 21 formed on a substrate 10, a transition metal oxide layer 23 formed on a lower electrode 21, a transition metal oxide layer 23 formed on the transition metal oxide layer 23, And an upper electrode 25 formed thereon.

상기 기판(20)은 실리콘 기판 또는 SOI(Silicon on Insulator)기판 일 수 있다. 상기 기판(20)과 상기 하부 전극(21) 사이에는 층간절연막(미도시)이 형성될 수 있다.The substrate 20 may be a silicon substrate or a silicon on insulator (SOI) substrate. An interlayer insulating layer (not shown) may be formed between the substrate 20 and the lower electrode 21.

상기 하부 전극(21)은 텅스텐(W), 백금(Pt), 루비듐(Ru), 이리듐(Ir), 알루미늄(Al), 몰리브데늄(Mo) 또는 티타늄 나이트라이드(TiN)를 포함할 수 있다.The lower electrode 21 may include tungsten, platinum, rubidium, iridium, aluminum, molybdenum, or titanium nitride. .

상기 상부 전극(25)은 티타늄 나이트라이드(TiN), 텅스텐(W), 백금(Pt) 및 탄탈륨 나이트라이드(TaN)를 포함할 수 있다. 상기 상부 전극(25)과 상기 전이금속 산화물층(23)의 사이에 높은 화학 반응성을 띄는 금속층(미도시)을 더 포함할 수 있다. 예를 들면, 상기 금속층은 티타늄(Ti), 탄탈륨(Ta) 및 하프늄(Hf) 중 어느 하나일 수 있으나 이에 제한되는 것은 아니다. 상기 금속층은 전이금속 산화물층(23)의 계면에 존재하는 산소를 흡수하여 상기 전이금속 산화물층(23)의 계면을 비-화학양론적(non-stoichiometric)으로 개질한다.The upper electrode 25 may include titanium nitride (TiN), tungsten (W), platinum (Pt), and tantalum nitride (TaN). And a metal layer (not shown) having high chemical reactivity between the upper electrode 25 and the transition metal oxide layer 23. For example, the metal layer may be any one of titanium (Ti), tantalum (Ta), and hafnium (Hf), but is not limited thereto. The metal layer absorbs oxygen present at the interface of the transition metal oxide layer 23 to modify the interface of the transition metal oxide layer 23 non-stoichiometrically.

상기 전이금속 산화물층(23)은 0.01 ㎂ 내지 10 ㎂의 저전류 영역에서 문턱 스위칭 특성을 갖는 물질일 수 있다. 예를 들면, 상기 전이금속 산화물층(23)은 하프늄 옥사이드(HfO2), 티타늄 옥사이드(TiO2 ), 텅스텐 옥사이드(WO3), 니켈 옥사이드(NiO), 및 알루미늄 옥사이드(Al2O3)박막일 수 있다.The transition metal oxide layer 23 may be a material having a threshold switching characteristic in a low current region of 0.01 μA to 10 μA. For example, the transition metal oxide layer 23 of hafnium oxide (HfO 2), titanium oxide (TiO 2), tungsten oxide (WO 3), nickel oxide (NiO), and aluminum oxide (Al 2 O 3) thin film Lt; / RTI >

상기 문턱 스위칭 소자는 금속/산화물막/금속의 간단한 구조로 공정이 단순하고 고밀도 집적이 가능하다는 장점이 있다. 상기 문턱 스위칭 소자는 고전류 영역에서 저항변화메모리로, 전이금속 산화물층(23)에 전도성 필라멘트가 형성되어 저항변화메모리로 동작한다. 따라서 가중치를 저장하기 위한 시냅스 회로의 구성 요소로 사용될 수 있다. 반면, 10 ㎂ 이하의 저전류 영역에서는 문턱 스위칭 특성을 보여 발화형 뉴런 회로의 구성 요소로 사용될 수 있다. 시냅스 회로 및 뉴런 회로가 동일한 소자를 사용함에 따라 뉴럴 시스템을 구축할 때 공정 시간 및 비용 상의 이점을 기대할 수 있다.The threshold switching device has a simple structure of a metal / oxide film / metal and has a merit that a process is simple and high density integration is possible. The threshold switching element is a resistance change memory in a high current region, and a conductive filament is formed in the transition metal oxide layer 23 to operate as a resistance change memory. It can therefore be used as a component of a synapse circuit for storing weights. On the other hand, in the low current region of 10 ㎂ or less, threshold switching characteristics can be used as a constituent element of a spark - As the synapse circuitry and neuron circuitry use the same device, the benefits of process time and cost can be expected when building a neural system.

실험예 1 : 문턱 스위칭 소자의 특성 측정Experimental Example 1: Characteristic Measurement of Threshold Switching Element

이하, 상기 문턱 스위칭 소자의 특성을 측정하기 위하여 1 트랜지스터 및 1 문턱 스위칭 소자 구성(1T-1R)을 사용하여 실험하였다.In order to measure the characteristics of the threshold switching device, a 1-transistor and 1-threshold switching device configuration (1T-1R) was used.

먼저, 트랜지스터와 연결된 문턱 스위칭 소자를 제작하였다. 실리콘 기판 상에 400 ㎚ 두께의 티타늄 나이트라이드 하부 전극을 형성하였다. 하부 전극은 0.35 ㎛ 트랜지스터의 드레인 전극과 전기적으로 연결된다. 상기 하부 전극 상에 6 ㎚ 두께의 하프늄 옥사이드 전이금속 산화물층을 원자선 증착을 이용하여 형성하였다. 상기 하프늄 옥사이드 전이금속 산화물층 상에 15 ㎚ 두께의 티타늄 층 및 티타늄 나이트라이드 층을 포함하는 상부 전극을 형성하였다. 트랜지스터는 문턱 스위칭 소자의 특성을 측정할 때 저전류 영역에서 발생하는 오버슛(overshoot)과 같은 문제를 방지하고, 동작 전류를 정교하게 제어하기 위하여 문턱 스위칭 소자의 하부 전극과 소오스를 전기적으로 연결한다.First, a threshold switching device connected to a transistor was fabricated. A 400 nm thick titanium nitride lower electrode was formed on the silicon substrate. The lower electrode is electrically connected to the drain electrode of the 0.35 mu m transistor. A hafnium oxide transition metal oxide layer having a thickness of 6 nm was formed on the lower electrode using atomic beam deposition. An upper electrode including a 15 nm thick titanium layer and a titanium nitride layer was formed on the hafnium oxide transition metal oxide layer. The transistor prevents a problem such as overshoot occurring in the low current region when measuring the characteristics of the threshold switching element and electrically connects the lower electrode and the source of the threshold switching element to precisely control the operating current .

도 3은 본 발명의 일 실시예에 따른 문턱 스위칭 소자의 (a)에너지분산형 분광분석(Energy Dispersive Spectroscopy) 결과를 도시한 그래프, (b)고전류 영역에서의 I-V 특성을 도시한 그래프 및 (c) 투과전자현미경(Transmission electron microscope) 사진이다.FIG. 3 is a graph showing energy dispersive spectroscopy results of (a) a threshold switching device according to an embodiment of the present invention, (b) a graph showing IV characteristics in a high current region, and ) Transmission electron microscope (TEM) photograph.

도 3(a)를 참조하면, 에너지분산형 분광분석 결과 하프늄 원소의 존재를 나타내는 피크는 적층된 타이 원소의 가운데에서 가장 높게 나타나는 것을 확인할 수 있다. 다시 말해, 문턱 스위칭 소자는 티타늄 나이트라이드 하부 전극/하프늄 옥사이드 전이금속 산화물층/티타늄-티타늄 나이트라이드 상부 전극 구조를 가지고 있는 것을 확인할 수 있다. 마찬가지로 도 3(c)의 투과전자현미경 사진을 통해 문턱 스위칭 소자의 구조를 확인할 수 있다.Referring to FIG. 3 (a), the energy dispersive spectroscopic analysis shows that the peak indicating the presence of the hafnium element is highest in the middle of the deposited tie element. In other words, it can be seen that the threshold switching element has a titanium nitride bottom electrode / hafnium oxide transition metal oxide layer / titanium-titanium nitride top electrode structure. Similarly, the structure of the threshold switching device can be confirmed through a transmission electron microscope photograph of FIG. 3 (c).

도 3(b)를 참조하면, 100 ㎂의 전류가 흐르는 고전류 영역에서 문턱 스위칭 소자가 저항변화메모리의 특성을 보이는 것을 확인할 수 있다. 문턱 스위칭 소자의 상부 전극에 양의 값을 가지는 전압을 인가하여 포밍(forming) 과정을 거치면 문턱 스위칭 소자는 저저항 상태(LRS)가 된다. 저저항 상태의 문턱 스위칭 소자에 음의 전압으로 전압-스윕을 하면 고저항 상태(HRS)로 변경되는 것을 확인할 수 있었다. 그 후 양 값을 가지도록 전압-스윕을 하면 셋 전압(Set voltage, VSET)인 1V 근방에서 급격한 전류 증가를 확인할 수 있다. 이는 고저항 상태가 다시 저저항 상태로 변경되었기 때문으로 생각된다. 이러한 바이폴라 저항 변화는 전이금속 산화물층 내의 산소 공공의 이동에 기인한다. 포밍(forming) 단계 및 셋 단계에서 산소 공공이 전이금속 산화물층 내에 생성되고, 인가된 장에 의하여 이동하여 전도성 필라멘트가 형성된다. 전도성 필라멘트는 상부 전극과 하부 전극을 전기적으로 연결하여 전류의 갑작스러운 증가를 초래한다. 반대로, 리셋 단계에서 음의 전압을 가하면, 산소 공공이 전도성 필라멘트의 외부로 밀려나와 전도성 필라멘트와 전극 사이에 간극이 생기게 된다. 따라서 소자는 다시 고저항 상태로 돌아가게 된다.Referring to FIG. 3 (b), it can be seen that the threshold switching device exhibits the characteristics of the resistance change memory in the high current region where a current of 100 흐 flows. When a voltage having a positive value is applied to the upper electrode of the threshold switching element and subjected to a forming process, the threshold switching element becomes a low resistance state (LRS). It can be confirmed that when voltage sweeping with a negative voltage is applied to the threshold switching element in the low resistance state, the state is changed to the high resistance state (HRS). After that, if voltage-sweep is performed to have a positive value, a sudden increase in current can be confirmed at a set voltage (V SET ) of about 1V. This is considered to be because the high resistance state was changed to the low resistance state again. This bipolar resistance change is due to the migration of oxygen vacancies in the transition metal oxide layer. In the forming step and the forming step, oxygen vacancies are produced in the transition metal oxide layer and are moved by the applied field to form conductive filaments. The conductive filament electrically connects the upper electrode and the lower electrode, resulting in a sudden increase in current. Conversely, when a negative voltage is applied in the reset step, the oxygen vacancies are pushed out of the conductive filament, and a gap is created between the conductive filament and the electrode. Therefore, the device returns to the high resistance state again.

도 4는 본 발명의 일 실시예에 따른 문턱 스위칭소자가 고전류 영역에서 게이트 전압 및 소오스-드레인 전압의 인가에 따른 멀티-레벨의 전도도 상태를 도시하는 그래프이다.FIG. 4 is a graph showing a multi-level conductivity state according to application of a gate voltage and a source-drain voltage in a high-current region in a threshold switching device according to an embodiment of the present invention.

상기 문턱 스위칭 소자 및 상기 트랜지스터에 100 ㎂의 높은 전류가 흐를 때, 문턱 스위칭 소자는 상술한 원리에 의하여 멀티-레벨의 저항 변화 특성을 가진다. 게이트 전압의 크기를 증가시키면 보다 큰 전도성 필라멘트가 형성되고, 따라서 전도도가 증가하게 된다. 반면 음의 리셋 전압(-1.1 V)을 펄스로 인가하면 전도성 필라멘트와 전극 사이의 간극이 점차 증가하여 전도도가 감소하는 것을 확인할 수 있다. 다시 말해, 입력되는 전기 신호에 따라 문턱 스위칭 소자의 전도도는 멀티-레벨의 값을 가질 수 있고, 이는 사용빈도에 따라 전도도가 증가하거나 감소하는 시냅스와 유사하다. 따라서 문턱 스위칭 소자의 이러한 특성을 이용하여 사용 빈도에 따른 가중치 값을 저장하는 시냅스 소자로 사용할 수 있다.When a high current of 100 가 flows to the threshold switching element and the transistor, the threshold switching element has a multi-level resistance change characteristic by the above-described principle. Increasing the magnitude of the gate voltage results in the formation of larger conductive filaments, thus increasing the conductivity. On the other hand, when the negative reset voltage (-1.1 V) is applied as a pulse, the gap between the conductive filament and the electrode gradually increases, and the conductivity decreases. In other words, depending on the electrical signal input, the conductivity of the threshold switching element may have a multi-level value, which is similar to a synapse whose conductivity increases or decreases with frequency of use. Therefore, the threshold switching device can be used as a synapse device that stores the weight value according to the frequency of use.

도 5는 (a)저전류 영역에서 문턱 스위칭 소자의 I-V 특성을 도시한 그래프 및 (b)저전류 영역에서 전압-스윕(voltage sweep) 및 전류-스윕(current sweep)에 따른 I-V 특성을 도시한 그래프이다.5 is a graph showing IV characteristics of a threshold switching device in a low current region and (b) IV characteristics in a low current region due to a voltage sweep and a current sweep Graph.

도 5(a)를 참조하면, 트랜지스터의 게이트 바이어스를 낮춰 10 ㎂의 저전류 영역에서 문턱 스위칭 소자가 동작하게 되었을 때, 도 4에서 확인하였던 메모리 변화 대신 문턱 스위칭 특성이 관찰됨을 확인할 수 있다. 즉, 문턱 스위칭 소자는 VTH에서 저저항 상태가 되지만, 문턱 스위칭 소자에 인가되는 전압이 다시 감소하여 홀드 전압(VHOLD)이 되었을 때 저저항 상태는 고저항 상태로 복귀한다. 즉 문턱 스위칭 소자의 메모리 특성은 사라지게 된다. 이러한 문턱 스위칭 특성을 나타내는 I-V 커브는 10 ㎂ 이하의 저전류 영역에서 계속적으로 관찰되었다.Referring to FIG. 5 (a), it can be seen that threshold switching characteristics are observed instead of the memory change, which was confirmed in FIG. 4, when the threshold switching element operates in a low current region of 10 낮 by lowering the gate bias of the transistor. That is, although the threshold switching element is in the low resistance state at V TH , when the voltage applied to the threshold switching element decreases again to become the hold voltage (V HOLD ), the low resistance state returns to the high resistance state. That is, the memory characteristics of the threshold switching device disappear. The IV curve showing this threshold switching characteristic was continuously observed in the low current region of 10 ㎂ or less.

도 5(b)를 참조하면, 전류-스윕에 따른 급격한 상태 변화를 나타내는 스냅 백(snap back)이 명확하게 관측되었다. 이러한 문턱 스위칭 특성은 VO2, NbO2 및 TiO2와 같은 전이금속 산화물들에서도 유사하게 관찰되었다.Referring to FIG. 5 (b), a snap back indicating a sudden state change with current-sweep was clearly observed. These threshold switching characteristics were also observed in transition metal oxides such as VO 2 , NbO 2 and TiO 2 .

도 6은 Poole-Frenkel 방정식에 다른 시뮬레이션 값과 저전류 영역 및 고전류 영역에서의 I-V 특성을 도시한 그래프이다.FIG. 6 is a graph showing other simulated values in the Poole-Frenkel equation and I-V characteristics in the low current region and the high current region.

저전류 영역에서 고저항 상태의 전도 메커니즘을 이해하기 위하여 Poole-Frenkel 기반의 분석 모델을 사용하였다.A Poole-Frenkel-based analytical model was used to understand the high-resistance conduction mechanism in the low current region.

I=2qANT×△z/t0×exp(-(EC-EF)/kT)sinh(qVA△z/2dkT)I = 2qAN T x? Z / t 0 x exp (- (E C -E F ) / kT) sinh (qV A ? Z / 2dkT)

상기 식에서 q는 전하량, A는 면적, NT는 트랩 밀도, △z는 트랩 사이의 평균 거리, t0는 트랩된 전자의 탈출 시간, k는 볼츠만 상수, T는 온도, d는 하프늄 옥사이드 전이금속 산화물층의 두께이고 (EC-EF)는 트랩 에너지이다. 하프늄 옥사이드층에서 양의 값을 갖는 산소 공공을 고려하여 트랩 에너지가 0.3 eV라고 가정하였다. Wherein q is a charge amount, A is the area, N T is the trap density, △ z is the average distance between the traps, t 0 is the trapped electrons to escape time, k is Boltzmann's constant, T is temperature, d is a hafnium oxide-transition metal The thickness of the oxide layer and (E C -E F ) is the trap energy. The trap energy was assumed to be 0.3 eV in consideration of oxygen vacancies having a positive value in the hafnium oxide layer.

도 6을 참조하면, 트랩 밀도가 약 3×1017-3으로 낮을 때 계산 값을 도시한 그래프는 문턱 스위칭 소자의 고저항 상태에서의 I-V 커브와 매우 유사한 것을 확인할 수 있었다. 또한 트랩 밀도가 약 1×1021-3으로 높을 때 계산 값을 도시한 그래프는 문턱 스위칭 소자가 저항 변화 메모리 특성을 보일 때의 I-V 커브와 잘 일치하는 것을 확인하였다. 계산 값과 실험 값의 일치는 저항 변화 메모리 특성 및 문턱 스위칭 특성이 문턱 스위칭 소자에 허용되는 전류 값에 따른 산소 공공의 수와 관련이 있음을 의미한다. Referring to FIG. 6, it can be confirmed that the graph showing the calculated value when the trap density is as low as about 3 × 10 17 cm -3 is very similar to the IV curve in the high-resistance state of the threshold switching element. Also, the graph showing the calculated values when the trap density is as high as about 1 × 10 21 cm -3 confirmed that the threshold switching device is in good agreement with the IV curve when the resistance change memory characteristic is shown. The coincidence between the calculated value and the experimental value means that the resistance change memory characteristic and the threshold switching characteristic are related to the number of oxygen vacancies according to the allowable current value of the threshold switching device.

도 7은 본 발명의 일 실시예에 따른 문턱 스위칭 소자가 (a)저전류 영역에서 문턱 스위칭 특성을 보이는 원리 및 (b)고전류 영역에서 비휘발성의 메모리 특성을 보이는 원리를 설명하기 위한 설명도이다.7 is a diagram for explaining a principle of a threshold switching device according to an embodiment of the present invention showing a threshold switching characteristic in a low current region and a nonvolatile memory characteristic in a high current region .

문턱 스위칭 소자가 저전류 영역에서 포밍 단계를 거치면 소량의 산소 공공만이 형성되고, 형성된 산소 공공은 넓은 간격을 가지고 분산된다. 따라서 전도성 필라멘트를 형성하기 위하여 높은 전압을 요구하게 된다. 또한 도 7(a)에 도시된 것과 같이 낮은 밀도로 분포된 산소 공공에 의하여 약한 전도성 필라멘트가 형성된다. 약한 전도성 필라멘트는 문턱 스위칭 소자에 인가되는 전압이 제거됨에 따라 자발적으로 소멸하여 문턱 스위칭 현상을 일으키는 것으로 생각된다.When the threshold switching element undergoes a foaming step in a low current region, only a small amount of oxygen vacancies are formed, and the formed oxygen vacancies are dispersed with a wide interval. Thus, a high voltage is required to form the conductive filament. Also, as shown in Fig. 7 (a), a weak conductive filament is formed by oxygen vacancies distributed at a low density. It is considered that the weak conductive filament spontaneously disappears as the voltage applied to the threshold switching device is removed, causing a threshold switching phenomenon.

반면, 도 7(b)를 참조하면, 고전류 영역에서는 포밍 단계에서 형성되는 산소 공공이 높은 밀도를 가지며, 따라서 전도성 필라멘트는 더 크고 튼튼하다. 높은 밀도의 산소 공공으로 이루어진 전도성 필라멘트는 전압의 인가 없이도 안정된 저저항 상태를 유지할 수 있다. 이러한 설명은 문턱 스위칭 소자가 저항변화메모리 특성을 보일 때, 문턱 전압(VTH=1.5V)보다 낮은 셋 전압(VSET=1V)를 갖는 까닭을 설명해준다. 고전류 영역에서는 산소 공공이 높은 밀도를 가지므로 각 산소 공공 간의 간격이 좁고 따라서 전도성 필라멘트가 더 쉽게 형성되기 때문이다.On the other hand, referring to Fig. 7 (b), in the high current region, the oxygen vacancies formed in the foaming step have a high density, and consequently the conductive filament is larger and more durable. Conductive filaments of high density oxygen vacancies can maintain a stable low resistance state without voltage application. This explanation explains why a set voltage (V SET = 1V) lower than the threshold voltage (V TH = 1.5V) when the threshold switching element exhibits a resistance change memory characteristic. In the high current region, the oxygen vacancies have a high density, so that the interval between the oxygen vacancies is narrow and the conductive filament is more easily formed.

실험예 2 : 뉴런 회로의 발화 실험EXPERIMENTAL EXAMPLE 2: Experimental experiment on neuron circuit

실험예 1에서 설명한 티타늄 나이트라이드 하부 전극/하프늄 옥사이드 전이금속 산화물층/티타늄-티타늄 나이트라이드 상부 전극 구조를 갖는 문턱 스위칭 소자와 커패시터를 병렬로 연결하여 단위 뉴런 회로를 제작하였다. 뉴런 회로의 입력부에는 일정한 크기의 펄스 전압을 주기적으로 발생시키는 전압 발생원을 연결하고, 뉴런 회로의 출력부는 접지하였다.A unit neuron circuit was fabricated by connecting a threshold switching element having a top electrode structure of titanium nitride lower electrode / hafnium oxide transition metal oxide layer / titanium-titanium nitride described in Experimental Example 1 and a capacitor in parallel. In the input part of the neuron circuit, a voltage generating source that periodically generates a pulse voltage of a predetermined magnitude is connected, and the output part of the neuron circuit is grounded.

도 8은 본 발명의 일 실시예에 따른 뉴런 회로가 (a)입력부에 입력되는 인가 전압에 따른 (b)전압의 변화 및 (c) 발화되는 스파이크 전류를 도시한 그래프이다.FIG. 8 is a graph showing a spike current of a neuron circuit according to an embodiment of the present invention (a) a change in voltage (b) according to an applied voltage input to an input unit and (c) a spike current.

도 8(a)는 뉴런 회로의 입력부에 송신되는 입력 전압을 도시한 그래프이다. 입력부에 인가되는 전기적 신호가 스파이크 전압의 형태이므로 뉴런 회로의 입력부는 신호의 변환을 위한 회로 구성 없이 저항만으로 구성될 수 있다. 3 V의 전압을 10 ㎲의 시간 간격으로 인가하였다.8 (a) is a graph showing an input voltage transmitted to an input part of a neuron circuit. Since the electrical signal applied to the input section is in the form of a spike voltage, the input section of the neuron circuit can be constituted solely of resistors without a circuit configuration for signal conversion. A voltage of 3 V was applied at time intervals of 10 mu s.

도 8(b)를 참조하면, 커패시터의 충전과 방전에 의하여 문턱 스위칭 소자에 인가되는 전압의 변화를 확인할 수 있다. 펄스 전압이 뉴런 회로의 입력부에 송신되면 커패시터에 전하가 충전되었다가 빠르게 방전된다. 커패시터가 완전히 방전되기 전에 다시 펄스 전압이 인가되면 커패시터에 전하가 다시 충전되면서 첫 번째 펄스 전압이 인가되었을 때 보다 많은 전하가 충전된다. 커패시터에 저장되는 전하에 의하여 문턱 스위칭 소자에 인가되는 전압의 크기가 변화한다. 펄스 전압이 반복적으로 인가되어 커패시터의 충전과 방전이 반복되고, 문턱 스위칭 소자에 인가되는 전압의 피크 값은 점점 증가한다. 인가되는 전압이 문턱 전압 이상이 되었을 때 문턱 스위칭 소자의 전이금속 산화물층에 전도성 필라멘트가 형성되고 문턱 스위칭 소자는 저저항 상태가 된다. 그러나 저전류 영역에서 형성된 전도성 필라멘트는 불안정하여 인가되는 전압이 없을 때 소멸되므로 문턱 스위칭 소자는 고저항 상태로 돌아오게 된다. 따라서 문턱 스위칭 소자가 저저항 상태일 때 순간적으로 전류가 뉴런 회로를 흘러 스파이크 형태의 전류를 생성하게 된다.Referring to FIG. 8 (b), a change in the voltage applied to the threshold switching element can be confirmed by charging and discharging the capacitor. When the pulse voltage is transmitted to the input of the neuron circuit, the capacitor is charged and then discharged quickly. When the pulse voltage is applied again before the capacitor is fully discharged, the charge is recharged to the capacitor and more charge is charged than when the first pulse voltage is applied. The magnitude of the voltage applied to the threshold switching element is changed by the charge stored in the capacitor. The pulse voltage is repeatedly applied to repeatedly charge and discharge the capacitor, and the peak value of the voltage applied to the threshold switching element gradually increases. The conductive filament is formed in the transition metal oxide layer of the threshold switching element and the threshold switching element is in a low resistance state when the applied voltage becomes equal to or higher than the threshold voltage. However, the conductive filament formed in the low current region is unstable and disappears when there is no applied voltage, so that the threshold switching element returns to the high resistance state. Therefore, when the threshold switching element is in the low resistance state, the current flows instantaneously through the neuron circuit to generate a spike type current.

도 8(c)를 참조하면, 상술한 바와 같이 문턱 스위칭 소자가 저저항 상태가 될 때 뉴런 회로의 양 단을 흐르는 전류가 순간적으로 증가하여 스파이크 전류가 흐르게 된다. 이러한 스파이크 전류의 발생은 문턱 스위칭 소자의 문턱 전압 값을 낮추거나 커패시터의 축전 용량을 감소시켜 가속할 수 있다. 문턱 전압 값 또는 커패시터의 축전 용량을 변화시켜 각 뉴런 회로의 스파이크 전류의 발화 민감도를 조절함으로써, 가중치 값이 미리 저장된 형태의 시냅틱 뉴런 회로로 활용할 수 있다.Referring to FIG. 8 (c), when the threshold switching element is in the low resistance state as described above, currents flowing across both ends of the neuron circuit instantaneously increase and the spike current flows. The generation of such a spike current can be accelerated by lowering the threshold voltage value of the threshold switching element or decreasing the capacitance of the capacitor. By adjusting the threshold voltage value or the capacitance of the capacitor to adjust the spark sensitivity of the spike current of each neuron circuit, the weight value can be utilized as a pre-stored synaptic neuron circuit.

실시예 2 : 뉴런 회로를 이용한 뉴로모픽 시스템Example 2: A neuromorphic system using a neuron circuit

도 9는 본 발명의 일 실시예에 따른 뉴로모픽 시스템을 설명하기 위한 설명도이다.FIG. 9 is an explanatory diagram illustrating a novel Lomographic system according to an embodiment of the present invention.

뉴런 회로(33)의 입력부는 복수 개의 전-뉴런 회로(31 a,b...), 시냅스 회로 또는 센서와 같은 신호 발생원에 전기적으로 연결될 수 있다. 입력부는 복수 개의 전-뉴런 회로, 시냅스 회로 또는 센서와 같은 신호 발생원에서 발생하는 입력 신호가 스파이크 전압의 형태일 경우 이를 단순히 수신하기 위한 전도성 도선일 수 있다. 또는, 입력 신호가 발화부에 적합하지 않은 형태인 경우 이를 기초로 스파이크 전압을 형성하기 위한 회로일 수 있다.The input of the neuron circuit 33 may be electrically connected to a signal source such as a plurality of pre-neuron circuits 31a, b ..., a synapse circuit or a sensor. The input may be a conductive wire for simply receiving an input signal originating from a signal source, such as a plurality of pre-neuron circuits, synaptic circuits, or sensors, in the form of a spike voltage. Alternatively, the input signal may be a circuit for forming a spike voltage based on the input signal if the input signal is not suitable for the ignition part.

입력부가 수신하는 스파이크 전압 또는 입력부가 입력 신호를 기초로 발생시키는 입력전압이 발화부에 인가된다. 발화부는 일정한 시간 내에 수신된 입력전압 값에 기초하여 스파이크 전류를 발화할 수 있다.A spike voltage received by the input section or an input voltage generated based on the input section input signal is applied to the ignition section. The ignition portion can ignite the spike current based on the input voltage value received within a certain time.

출력부는 상기 발화부와 전기적으로 연결되어 발화된 스파이크 전류를 연결된 다른 뉴런 회로33 a,b....)들, 시냅스 회로들 또는 출력장치들에게 전달할 수 있다. 출력부는 스파이크 전류를 복수 개의 회로로 전달하기 위한 전도성 도선일 수 있다. 또는 출력부는 발화된 스파이크 전류를 전달받는 회로에 적절한 형태로 변환하기 위한 회로일 수 있다.The output may be in electrical communication with the spark portion to deliver spiked currents to other neuron circuits 33a, b ...., synaptic circuits or output devices connected. The output may be a conductive wire for delivering the spike current to the plurality of circuits. Or the output may be a circuit for converting the spiked current into a form suitable for the circuit being received.

상기 입력부와 상기 출력부에 복수 개의 회로가 연결됨에 따라 뉴로모픽 시스템이 형성될 수 있다. 뉴로모픽 시스템은 병렬적으로 연결된 센서, 뉴런 회로, 시냅스 회로 및 출력 장치로 구성된다. 하나의 뉴런 회로는 복수 개의 회로 또는 센서에서 입력되는 신호를 종합하여 발화 여부를 결정하고, 발화된 전기적 신호는 다시 복수 개의 회로 또는 출력 장치로 출력되어 데이터의 병렬적 처리를 가능하게 한다. 본 발명에 따른 뉴런 소자는 저전력으로 구동 및 고밀도 집적이 가능하므로 상기 뉴로모픽 시스템은 차세대 인공지능 컴퓨터 및 휴대용 단말기에 적용이 가능할 것으로 생각된다.A plurality of circuits are connected to the input unit and the output unit, so that a new Lomo pick system can be formed. The neuromotor system consists of sensors, neuron circuits, synapse circuits and output devices connected in parallel. One neuron circuit determines whether or not to ignite by combining signals inputted from a plurality of circuits or sensors, and the ignited electrical signals are output to a plurality of circuits or output devices to enable parallel processing of data. Since the neuron device according to the present invention can be driven with low power and high density integration, the neuromotion system can be applied to a next generation artificial intelligence computer and a portable terminal.

11 : 입력부 13 : 발화부
15 : 문턱 스위칭 소자 14 : 커패시터
17 : 출력부 18 : 연산 증폭기
20 : 기판 21 : 하부 전극
23 : 전이금속 산화물층 25 : 상부 전극
31 a,b : 전-뉴런 회로 33 : 뉴런 회로
35 a,b : 후-뉴런 회로
11: input unit 13:
15: Threshold switching element 14: Capacitor
17: output section 18: operational amplifier
20: substrate 21: lower electrode
23: transition metal oxide layer 25: upper electrode
31 a, b: pre-neuron circuit 33: neuron circuit
35 a, b: post-neuron circuit

Claims (14)

입력신호를 송신하여 입력 전압을 생성하는 입력부;
상기 입력부와 연결되고 단위 시간 내에 입력되는 입력전압에 따라 스파이크 전류를 발화하는 발화부; 및
상기 발화부와 연결되어 상기 스파이크 전류를 기초로 한 출력 신호를 송신하는 출력부를 포함하고,
상기 발화부는 커패시터 및 상기 커패시터에 병렬로 연결되고 문턱값 이상의 전압이 인가될 때 저저항 상태가 되는 문턱 스위칭 소자를 포함하는 뉴런 회로.
An input unit for transmitting an input signal to generate an input voltage;
A spark portion connected to the input portion and generating a spike current according to an input voltage input within a unit time; And
And an output unit connected to the ignition unit and transmitting an output signal based on the spike current,
Wherein the ignition portion comprises a capacitor and a threshold switching element connected in parallel to the capacitor and being in a low resistance state when a voltage equal to or greater than a threshold value is applied.
제1항에 있어서,
상기 문턱 스위칭 소자는
기판;
상기 기판 상에 형성된 하부 전극;
상기 하부 전극 상에 형성된 전이금속 산화물층; 및
상기 전이금속 산화물층 상에 형성된 상부 전극을 포함하는 뉴런 회로.
The method according to claim 1,
The threshold switching device
Board;
A lower electrode formed on the substrate;
A transition metal oxide layer formed on the lower electrode; And
And a top electrode formed on the transition metal oxide layer.
제2항에 있어서,
상기 전이금속 산화물층은 0.01 ㎂ 내지 10 ㎂인 저전류영역에서 문턱 스위칭 특성을 갖는 뉴런 회로.
3. The method of claim 2,
Wherein the transition metal oxide layer has a threshold switching characteristic in a low current region of 0.01 占 내지 to 10 占..
제2항에 있어서,
상기 전이금속 산화물층은 하프늄 옥사이드(HfO2), 티타늄 옥사이드(TiO2 ), 텅스텐 옥사이드(WO3), 니켈 옥사이드(NiO), 및 알루미늄 옥사이드(Al2O3) 중 어느 하나를 포함하는 뉴런 회로.
3. The method of claim 2,
Neuron circuit of the transition metal oxide layer comprises one of hafnium oxide (HfO 2), titanium oxide (TiO 2), tungsten oxide (WO 3), nickel oxide (NiO), and aluminum oxide (Al 2 O 3) .
제1항에 있어서,
동일한 입력 신호에 의하여 상기 발화부가 스파이크 전류를 발화하는 시간을 상기 커패시터의 축전용량을 낮춤으로써 가속하는 뉴런 회로.
The method according to claim 1,
And the time for which the spark portion is sparked by the same input signal is accelerated by lowering the capacitance of the capacitor.
제1항에 있어서,
동일한 입력 신호에 의하여 상기 발화부가 스파이크 전류를 발화하는 시간을 상기 문턱 스위칭 소자의 문턱전압을 낮춤으로써 가속하는 뉴런 회로.
The method according to claim 1,
And the time for which the spark portion generates the spike current by the same input signal is accelerated by lowering the threshold voltage of the threshold switching element.
제1항에 있어서,
상기 입력부는 1개 이상의 신호 발생원 또는 신호를 전달하는 전-뉴런 회로들과 연결되는 뉴런 회로.
The method according to claim 1,
Wherein the input is connected to one or more signal sources or pre-neuron circuits that carry signals.
제1항에 있어서,
상기 출력부는 1개 이상의 후-뉴런 회로 또는 신호 출력장치들과 연결되는 뉴런 회로.
The method according to claim 1,
Wherein the output is coupled to one or more post-neuron circuits or signal output devices.
입력부, 발화부 및 출력부를 포함하고, 상기 발화부는 커패시터 및 상기 커패시터에 병렬로 연결되고 문턱값 이상의 전압이 인가될 때 저저항 상태가 되는 문턱 스위칭 소자를 포함하는 뉴런 회로에 있어서,
상기 입력부에 인가되는 입력전압에 의하여 상기 커패시터에 전하가 충전되는 충전 단계;
상기 입력부에 인가되는 입력전압이 없을 때 상기 커패시터에 충전된 전하가 시간에 따라 방전되는 방전 단계;
상기 커패시터가 완전히 방전되기 전에 상기 충전 단계가 반복되어 상기 커패시터 및 상기 문턱 스위칭 소자에 문턱값 이상의 전압이 인가되는 경우 상기 발화부로부터 스파이크 전류가 발화되는 발화 단계; 및
상기 발화 단계에서 발화된 스파이크 전류를 스파이크 전압으로 변환하는 출력 단계를 포함하는 뉴런 회로의 동작 방법.
And a threshold switching element connected in parallel to the capacitor and being in a low resistance state when a voltage equal to or higher than a threshold value is applied, the circuit comprising:
A charging step of charging the capacitor with an input voltage applied to the input unit;
A discharging step of discharging the charge charged in the capacitor with time when there is no input voltage applied to the input unit;
Wherein the charging step is repeated before the capacitor is completely discharged and a spike current is generated from the ignition unit when a voltage equal to or higher than a threshold value is applied to the capacitor and the threshold switching element; And
And an output step of converting a spike current generated in the ignition step into a spike voltage.
제9항에 있어서,
0.01 ㎂ 내지 10 ㎂인 저전류영역에서 수행되는 뉴런 회로의 동작 방법.
10. The method of claim 9,
Lt; RTI ID = 0.0 > 10 A, < / RTI >
제9항에 있어서,
상기 커패시터의 축전용량을 감소시켜 상기 발화 단계를 가속화하는 뉴런 회로의 동작 방법.
10. The method of claim 9,
Thereby reducing the capacitances of the capacitors and accelerating the ignition step.
제9항에 있어서,
상기 문턱 스위칭 소자의 문턱 전압을 감소시켜 상기 발화 단계를 가속화하는 뉴런 회로의 동작 방법.
10. The method of claim 9,
Wherein the threshold voltage of the threshold switching device is reduced to accelerate the ignition step.
제9항에 있어서,
상기 입력부에 인가되는 입력 전압은 복수 개의 신호 발생원 또는 전-뉴런 회로들로부터 발화되는 스파이크 전압인 뉴런 회로의 동작 방법.
10. The method of claim 9,
Wherein the input voltage applied to the input is a spike voltage that is generated from a plurality of signal generators or pre-neuron circuits.
제9항에 있어서,
상기 출력부에서 변환된 스파이크 전압은 복수 개의 후-뉴런 회로 또는 신호 출력장치들의 입력부에 인가되는 뉴런 회로의 동작 방법.
10. The method of claim 9,
Wherein the spike voltage converted at the output is applied to a plurality of post-neuron circuits or an input of the signal output devices.
KR1020170081418A 2017-06-27 2017-06-27 Integrate-and-fire Neuron Circuit and Operating Method Thereof Ceased KR20190001433A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170081418A KR20190001433A (en) 2017-06-27 2017-06-27 Integrate-and-fire Neuron Circuit and Operating Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170081418A KR20190001433A (en) 2017-06-27 2017-06-27 Integrate-and-fire Neuron Circuit and Operating Method Thereof

Publications (1)

Publication Number Publication Date
KR20190001433A true KR20190001433A (en) 2019-01-04

Family

ID=65017848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170081418A Ceased KR20190001433A (en) 2017-06-27 2017-06-27 Integrate-and-fire Neuron Circuit and Operating Method Thereof

Country Status (1)

Country Link
KR (1) KR20190001433A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109978160A (en) * 2019-03-25 2019-07-05 北京中科寒武纪科技有限公司 Configuration device, method and the Related product of artificial intelligence process device
WO2021097899A1 (en) * 2019-11-18 2021-05-27 中国科学院微电子研究所 Afferent neuron circuit and mechanoreceptive system
KR20210063196A (en) 2019-11-22 2021-06-01 포항공과대학교 산학협력단 3-terminal resistive switching device based integrate-and-fire neuron circuit and operation method thereof
CN114171093A (en) * 2020-09-11 2022-03-11 铠侠股份有限公司 Switching circuit and memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109978160A (en) * 2019-03-25 2019-07-05 北京中科寒武纪科技有限公司 Configuration device, method and the Related product of artificial intelligence process device
WO2021097899A1 (en) * 2019-11-18 2021-05-27 中国科学院微电子研究所 Afferent neuron circuit and mechanoreceptive system
KR20210063196A (en) 2019-11-22 2021-06-01 포항공과대학교 산학협력단 3-terminal resistive switching device based integrate-and-fire neuron circuit and operation method thereof
CN114171093A (en) * 2020-09-11 2022-03-11 铠侠股份有限公司 Switching circuit and memory device

Similar Documents

Publication Publication Date Title
Ielmini et al. Brain-inspired computing via memory device physics
Wang et al. Fully memristive neural networks for pattern classification with unsupervised learning
Wang et al. Capacitive neural network with neuro-transistors
US11586884B2 (en) Artificial neurons using diffusive memristor
US11727977B2 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
Hua et al. Low‐voltage oscillatory neurons for memristor‐based neuromorphic systems
Liu et al. Optimization of non-linear conductance modulation based on metal oxide memristors
JP6765686B2 (en) Neuron circuits, systems and switch circuits
Wang et al. A configurable artificial neuron based on a threshold-tunable TiN/NbOₓ/Pt Memristor
Woo et al. Integrated crossbar array with resistive synapses and oscillation neurons
KR102002212B1 (en) Potentiation operation method of the synapse device for application on neuromorphic system
KR20190001433A (en) Integrate-and-fire Neuron Circuit and Operating Method Thereof
US11043265B2 (en) Memory devices with volatile and non-volatile behavior
CN112418414B (en) Integrated discharge neuron circuit using single-gate feedback electric field effect electronic device
KR20170071766A (en) Using Insulator-metal transition electronic neuron High density neuromorphic system and High density neuromorphic system curcuit
US11121259B2 (en) Metal-oxide-based neuromorphic device
Suri et al. Addition of HfO2 interface layer for improved synaptic performance of phase change memory (PCM) devices
KR20200076539A (en) Neuron, neuromorphic system including the same
Wang et al. Leaky integrate-and-fire and oscillation neurons based on ZnO diffusive memristors for spiking neural networks
US11586899B2 (en) Neuromorphic device with oxygen scavenging gate
Chen et al. An omnipotent memristor model with controllable window functions
KR20200076543A (en) Neuron, neuromorphic system including the same
KR102820396B1 (en) Temporal kernel device, temporal kernel computing system, and operating methods thereof
US11877524B2 (en) Nanotip filament confinement
Chen et al. Differentiable Distribution Model of Stochastic Volatile Memristor-Based Neuron

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170627

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190121

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20190402

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20190121

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I