KR20180083775A

KR20180083775A - Linear power amplification circuit using class-c power amplifier

Info

Publication number: KR20180083775A
Application number: KR1020170051499A
Authority: KR
Inventors: 홍성철; 강승훈
Original assignee: 한국과학기술원
Priority date: 2017-01-13
Filing date: 2017-04-21
Publication date: 2018-07-23
Anticipated expiration: 2037-04-21
Also published as: KR101902381B1

Abstract

선형 전력 증폭 회로는 구동 증폭기, 클래스-씨 전력 증폭기 및 제1 및 제2 증가형 피드백 제어 네트워크들을 포함한다. 구동 증폭기는 입력 신호를 수신하는 제1 및 제2 입력 단자들, 및 중간 증폭 신호를 발생하는 제1 및 제2 출력 단자들을 포함한다. 클래스-씨 전력 증폭기는 중간 증폭 신호를 수신하는 제3 및 제4 입력 단자들, 및 출력 증폭 신호를 발생하는 제3 및 제4 출력 단자들을 포함한다. 제1 증가형 피드백 제어 네트워크는 구동 증폭기의 제1 입력 단자와 제1 출력 단자 사이에 연결되고, 클래스-씨 전력 증폭기의 출력 전력과 비례하는 제1 피드백 량을 구동 증폭기에 제공한다. 제2 증가형 피드백 제어 네트워크는 구동 증폭기의 제2 입력 단자와 제2 출력 단자 사이에 연결되고, 클래스-씨 전력 증폭기의 출력 전력과 비례하는 제2 피드백 량을 구동 증폭기에 제공한다.The linear power amplifier circuit includes a drive amplifier, a class-seed power amplifier, and first and second incremental feedback control networks. The drive amplifier includes first and second input terminals for receiving an input signal, and first and second output terminals for generating an intermediate amplified signal. The class-A power amplifier includes third and fourth input terminals for receiving an intermediate amplified signal, and third and fourth output terminals for generating an output amplified signal. The first incremental feedback control network is coupled between a first input terminal and a first output terminal of the drive amplifier and provides a first feedback amount to the drive amplifier that is proportional to the output power of the class-seed power amplifier. A second incremental feedback control network is coupled between the second input terminal and the second output terminal of the drive amplifier and provides a second feedback amount to the drive amplifier that is proportional to the output power of the class-seed power amplifier.

Description

TECHNICAL FIELD [0001] The present invention relates to a linear power amplifier circuit using a class-A power amplifier,

본 발명은 전력 증폭에 관한 것으로서, 더욱 상세하게는 클래스-씨(class-C) 전력 증폭기를 이용한 선형 전력 증폭 회로에 관한 것이다.The present invention relates to power amplification, and more particularly, to a linear power amplifier circuit using a class-C power amplifier.

전력 증폭기(power amplifier; PA)는 class-A, class-AB, class-B, class-C와 같은 선형 전력 증폭기(linear power amplifier)와 class-D, class-E, class-F와 같은 스위칭 전력 증폭기(switching power amplifier)로 구분된다. 스위칭 전력 증폭기는 효율적인 측면에서 선형 전력 증폭기보다 유리하지만, 비선형적 특성을 가지기 때문에 데이터 통신을 위한 모듈에 사용되기에 부적합하며, 따라서 선형 전력 증폭기가 데이터 통신을 위한 모듈에 널리 사용된다. 선형 전력 증폭기는 class-C에서 class-A로 갈수록 선형 특성이 좋아지는 반면, 백오프(back-off) 혹은 저전력(low power)에서의 효율 특성이 나빠지며 정지전류의 소모도 커진다. 다시 말하면, 선형성과 효율은 트레이드 오프(trade-off) 관계를 가진다.The power amplifier (PA) is a linear power amplifier such as class-A, class-AB, class-B and class-C and switching power such as class-D, class- And a switching power amplifier. Switching power amplifiers are advantageous over linear power amplifiers in terms of efficiency, but they are non-linear and therefore unsuitable for use in modules for data communication. Therefore, linear power amplifiers are widely used in modules for data communication. Linear power amplifiers have improved linear characteristics from class-C to class-A, but have poor efficiency characteristics at back-off or low power and also consume more quiescent current. In other words, linearity and efficiency have a trade-off relationship.

무선 통신 단말기에 포함되는 구성요소들 중에서 전력 증폭과 관련된 구성요소가 가장 많은 전력을 소모할 수 있으며, 무선 통신 단말기의 사용 시간을 증가시키기 위해서는 전력 증폭기의 전력 효율을 향상시킬 필요가 있다. 무선 통신 단말기는 중계기와의 거리에 따라서 출력 전력이 제어되므로, 무선 통신 단말기의 출력 전력에 따른 활용 빈도(probability density function)를 참고하면, 백오프된 낮은 출력 전력에서의 효율 향상 또는 전력 소모 감소가 사용 시간 증가에 직접적인 영향을 준다. 다시 말하면, 최대 출력 전력에서뿐만 아니라 그보다 훨씬 낮은 전력에서의 전력 효율을 증가시킬 필요가 있다.Among the components included in the wireless communication terminal, the components related to the power amplification may consume the most power. In order to increase the usage time of the wireless communication terminal, it is necessary to improve the power efficiency of the power amplifier. Since the output power of the wireless communication terminal is controlled according to the distance to the repeater, referring to the probability density function according to the output power of the wireless communication terminal, efficiency improvement or power consumption reduction at the low back output power It has a direct effect on the use time increase. In other words, there is a need to increase the power efficiency at maximum output power as well as much lower power.

최근 연구되고 있는 5G 이동통신 시스템은, 4G 이동통신 시스템인 LTE(long term evolution)에 비해 약 수십 배에서 수백 배의 네트워크 용량을 필요로 하며, 이를 위해 여러 개의 대용량 다중 안테나(massive MIMO(multi input multi output))와 빔포밍(beam-forming) 방식이 이용될 수 있다. 이 때, 전력 증폭기는 하나의 전력 증폭기가 아닌 여러 개의 증폭기를 어레이(array)로 구성하여 사용될 수 있다. 이에 따라, 5G 이동통신 시스템을 위한 전력 증폭기는 상대적으로 큰 대기 전력을 소모하는 문제를 가지고 있다.Recently, the 5G mobile communication system, which is being studied recently, requires a network capacity of about several tens to several hundreds times as compared with the long term evolution (LTE) of the 4G mobile communication system. To this end, a massive MIMO multi output) and a beam-forming method may be used. In this case, the power amplifier can be used by configuring a plurality of amplifiers instead of one power amplifier as an array. Accordingly, the power amplifier for the 5G mobile communication system has a problem of consuming a relatively large standby power.

본 발명의 일 목적은 낮은 출력 전력에서의 전력 소모를 줄일 수 있도록, 클래스-씨(class-C) 전력 증폭기를 이용한 선형 전력 증폭 회로를 제공하는 것이다.It is an object of the present invention to provide a linear power amplifier circuit using a class-C power amplifier so as to reduce power consumption at low output power.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 선형 전력 증폭 회로는 구동 증폭기, 클래스-씨(class-C) 전력 증폭기, 제1 증가형 피드백 제어 네트워크 및 제2 증가형 피드백 제어 네트워크를 포함한다. 상기 구동 증폭기는 입력 신호를 수신하는 제1 및 제2 입력 단자들, 및 중간 증폭 신호를 발생하는 제1 및 제2 출력 단자들을 포함한다. 상기 클래스-씨 전력 증폭기는 상기 중간 증폭 신호를 수신하는 제3 및 제4 입력 단자들, 및 출력 증폭 신호를 발생하는 제3 및 제4 출력 단자들을 포함한다. 상기 제1 증가형 피드백 제어 네트워크는 상기 구동 증폭기의 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 연결되고, 상기 클래스-씨 전력 증폭기의 출력 전력과 비례하는 제1 피드백 량을 상기 구동 증폭기에 제공한다. 상기 제2 증가형 피드백 제어 네트워크는 상기 구동 증폭기의 상기 제2 입력 단자와 상기 제2 출력 단자 사이에 연결되고, 상기 클래스-씨 전력 증폭기의 출력 전력과 비례하는 제2 피드백 량을 상기 구동 증폭기에 제공한다.To achieve the above object, a linear power amplifier circuit according to embodiments of the present invention includes a driving amplifier, a class-C power amplifier, a first incremental feedback control network, and a second incremental feedback control network. . The drive amplifier includes first and second input terminals for receiving an input signal, and first and second output terminals for generating an intermediate amplified signal. The class-seed power amplifier includes third and fourth input terminals for receiving the intermediate amplified signal, and third and fourth output terminals for generating an output amplified signal. Wherein the first incremental feedback control network is connected between the first input terminal and the first output terminal of the drive amplifier and is connected to a first feedback amount proportional to the output power of the class- to provide. Wherein the second incremental feedback control network is coupled between the second input terminal and the second output terminal of the drive amplifier and outputs a second feedback amount proportional to the output power of the class- to provide.

일 실시예에서, 기준 출력 전력보다 낮은 제1 출력 전력 영역에서, 상기 클래스-씨 전력 증폭기의 출력 전력이 감소할수록 상기 제1 피드백 량 및 상기 제2 피드백 량은 감소하고, 상기 클래스-씨 전력 증폭기의 출력 전력이 증가할수록 상기 제1 피드백 량 및 상기 제2 피드백 량은 증가할 수 있다. 상기 제1 피드백 량 및 상기 제2 피드백 량의 조절에 기초하여, 상기 제1 출력 전력 영역에서 상기 선형 전력 증폭 회로의 전력 이득은 일정하게 유지될 수 있다.In one embodiment, in a first output power range lower than the reference output power, as the output power of the class-seed power amplifier decreases, the first feedback amount and the second feedback amount decrease and the class- The first feedback amount and the second feedback amount may increase as the output power of the first feedback amount increases. Based on the adjustment of the first feedback amount and the second feedback amount, the power gain of the linear power amplifier circuit in the first output power region can be kept constant.

일 실시예에서, 상기 제1 증가형 피드백 제어 네트워크는 제1 증가형 피드백 제어 회로 및 제1 피드백 네트워크를 포함할 수 있다. 상기 제1 증가형 피드백 제어 회로는 상기 제1 출력 단자로부터 제1 피드백 입력 신호를 수신하고, 상기 제1 피드백 입력 신호에 기초하여 상기 클래스-씨 전력 증폭기의 출력 전력이 증가할수록 평균 전압이 증가하는 제1 피드백 출력 신호를 발생할 수 있다. 상기 제1 피드백 네트워크는 상기 제1 피드백 출력 신호에 기초하여 상기 제1 피드백 량을 조절할 수 있다.In one embodiment, the first incremental feedback control network may include a first incremental feedback control circuit and a first feedback network. Wherein the first incremental feedback control circuit receives a first feedback input signal from the first output terminal and increases the average voltage as the output power of the class-seed power amplifier increases based on the first feedback input signal And generate a first feedback output signal. The first feedback network may adjust the first feedback amount based on the first feedback output signal.

일 실시예에서, 상기 제1 증가형 피드백 제어 회로는 제1 PMOS 트랜지스터, 제1 저항, 제1 캐패시터, 제2 저항 및 제2 캐패시터를 포함할 수 있다. 상기 제1 PMOS 트랜지스터는 전원 전압과 연결되는 제1 전극, 상기 제1 피드백 출력 신호를 제공하는 제2 전극, 및 제어 전극을 포함할 수 있다. 상기 제1 저항 및 상기 제1 캐패시터는 상기 제1 PMOS 트랜지스터의 제2 전극과 제1 전압 사이에 병렬로 연결될 수 있다. 상기 제2 저항은 상기 제1 PMOS 트랜지스터의 제어 전극과 제2 전압 사이에 연결될 수 있다. 상기 제2 캐패시터는 상기 제1 PMOS 트랜지스터의 제어 전극과 상기 제1 출력 단자 사이에 연결될 수 있다.In one embodiment, the first incremental feedback control circuit may include a first PMOS transistor, a first resistor, a first capacitor, a second resistor, and a second capacitor. The first PMOS transistor may include a first electrode connected to a power supply voltage, a second electrode providing the first feedback output signal, and a control electrode. The first resistor and the first capacitor may be connected in parallel between the second electrode of the first PMOS transistor and the first voltage. The second resistor may be coupled between the control electrode of the first PMOS transistor and the second voltage. The second capacitor may be coupled between the control electrode of the first PMOS transistor and the first output terminal.

일 실시예에서, 상기 제1 피드백 네트워크는 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 직렬로 연결되는 피드백 트랜지스터, 피드백 저항 및 피드백 캐패시터를 포함할 수 있다. 상기 제1 피드백 출력 신호는 상기 피드백 트랜지스터의 제어 전극에 인가될 수 있다.In one embodiment, the first feedback network may include a feedback transistor, a feedback resistor, and a feedback capacitor connected in series between the first input terminal and the first output terminal. The first feedback output signal may be applied to the control electrode of the feedback transistor.

일 실시예에서, 상기 제1 피드백 출력 신호의 평균 전압이 증가하는 경우에, 상기 피드백 트랜지스터는 턴온되고 상기 제1 피드백 네트워크의 전체 저항 값은 감소할 수 있다. 상기 제1 피드백 출력 신호의 평균 전압이 감소하는 경우에, 상기 피드백 트랜지스터는 턴오프되고 상기 제1 피드백 네트워크의 전체 저항 값은 증가할 수 있다. 상기 제1 피드백 네트워크의 전체 저항 값의 변화에 기초하여 상기 제1 피드백 량이 조절될 수 있다.In one embodiment, when the average voltage of the first feedback output signal increases, the feedback transistor may be turned on and the total resistance value of the first feedback network may decrease. When the average voltage of the first feedback output signal decreases, the feedback transistor is turned off and the total resistance value of the first feedback network may increase. The first feedback amount can be adjusted based on a change in the total resistance value of the first feedback network.

일 실시예에서, 상기 선형 전력 증폭 회로는 제1 감소형 피드백 제어 네트워크 및 제2 감소형 피드백 제어 네트워크를 더 포함할 수 있다. 상기 제1 감소형 피드백 제어 네트워크는 상기 구동 증폭기의 상기 제1 출력 단자와 상기 클래스-씨 전력 증폭기의 상기 제3 입력 단자 및 상기 제3 출력 단자에 연결되고, 상기 클래스-씨 전력 증폭기의 출력 전력과 반비례하는 제3 피드백 량을 상기 클래스-씨 전력 증폭기에 제공할 수 있다. 상기 제2 감소형 피드백 제어 네트워크는 상기 구동 증폭기의 상기 제2 출력 단자와 상기 클래스-씨 전력 증폭기의 상기 제4 입력 단자 및 상기 제4 출력 단자에 연결되고, 상기 클래스-씨 전력 증폭기의 출력 전력과 반비례하는 제4 피드백 량을 상기 클래스-씨 전력 증폭기에 제공할 수 있다.In one embodiment, the linear power amplifier circuit may further include a first reduced feedback control network and a second reduced feedback control network. Wherein the first reduced feedback control network is coupled to the first output terminal of the drive amplifier and the third input terminal and the third output terminal of the class-seed power amplifier, and the output power of the class- A third feedback amount that is inversely proportional to the gain of the class-seed power amplifier. Wherein the second reduced feedback control network is coupled to the second output terminal of the drive amplifier and the fourth input terminal and the fourth output terminal of the class-seed power amplifier, and the output power of the class- A fourth feedback amount that is inversely proportional to the gain of the class-seed power amplifier.

일 실시예에서, 기준 출력 전력보다 높은 제2 출력 전력 영역에서, 상기 클래스-씨 전력 증폭기의 출력 전력이 감소할수록 상기 제3 피드백 량 및 상기 제4 피드백 량은 증가하고, 상기 클래스-씨 전력 증폭기의 출력 전력이 증가할수록 상기 제3 피드백 량 및 상기 제4 피드백 량은 감소할 수 있다. 상기 제3 피드백 량 및 상기 제4 피드백 량의 조절에 기초하여, 상기 제2 출력 전력 영역에서 상기 선형 전력 증폭 회로의 전력 이득은 일정하게 유지될 수 있다.In one embodiment, in the second output power range higher than the reference output power, the third feedback amount and the fourth feedback amount increase as the output power of the class-seed power amplifier decreases, and the class- The third feedback amount and the fourth feedback amount may decrease as the output power of the first feedback amount increases. Based on the adjustment of the third feedback amount and the fourth feedback amount, the power gain of the linear power amplifier circuit in the second output power region can be kept constant.

일 실시예에서, 상기 제1 감소형 피드백 제어 네트워크는 제1 감소형 피드백 제어 회로 및 제1 피드백 네트워크를 포함할 수 있다. 상기 제1 감소형 피드백 제어 회로는 상기 제1 출력 단자로부터 제1 피드백 입력 신호를 수신하고, 상기 제1 피드백 입력 신호에 기초하여 상기 클래스-씨 전력 증폭기의 출력 전력이 증가할수록 평균 전압이 감소하는 제1 피드백 출력 신호를 발생할 수 있다. 상기 제1 피드백 네트워크는 상기 제1 피드백 출력 신호에 기초하여 상기 제3 피드백 량을 조절할 수 있다.In one embodiment, the first reduced feedback control network may include a first reduced feedback control circuit and a first feedback network. Wherein the first reduced feedback control circuit receives a first feedback input signal from the first output terminal and that the average voltage decreases as the output power of the class-seed power amplifier increases based on the first feedback input signal And generate a first feedback output signal. The first feedback network may adjust the third feedback amount based on the first feedback output signal.

일 실시예에서, 상기 제1 감소형 피드백 제어 회로는 제1 NMOS 트랜지스터, 제1 저항, 제1 캐패시터, 제2 저항 및 제2 캐패시터를 포함할 수 있다. 상기 제1 NMOS 트랜지스터는 상기 제1 피드백 출력 신호를 제공하는 제1 전극, 제1 전압과 연결되는 제2 전극, 및 제어 전극을 포함할 수 있다. 상기 제1 저항 및 상기 제1 캐패시터는 전원 전압과 상기 제1 NMOS 트랜지스터의 제1 전극 사이에 병렬로 연결될 수 있다. 상기 제2 저항은 상기 제1 NMOS 트랜지스터의 제어 전극과 제2 전압 사이에 연결될 수 있다. 상기 제2 캐패시터는 상기 제1 NMOS 트랜지스터의 제어 전극과 상기 제1 출력 단자 사이에 연결될 수 있다.In one embodiment, the first reduced feedback control circuit may include a first NMOS transistor, a first resistor, a first capacitor, a second resistor, and a second capacitor. The first NMOS transistor may include a first electrode for providing the first feedback output signal, a second electrode coupled to the first voltage, and a control electrode. The first resistor and the first capacitor may be connected in parallel between a power supply voltage and a first electrode of the first NMOS transistor. The second resistor may be coupled between a control electrode of the first NMOS transistor and a second voltage. The second capacitor may be coupled between the control electrode of the first NMOS transistor and the first output terminal.

일 실시예에서, 상기 제1 피드백 네트워크는 상기 제3 입력 단자와 상기 제3 출력 단자 사이에 직렬로 연결되는 피드백 트랜지스터, 피드백 저항 및 피드백 캐패시터를 포함할 수 있다. 상기 제1 피드백 출력 신호는 상기 피드백 트랜지스터의 제어 전극에 인가될 수 있다.In one embodiment, the first feedback network may include a feedback transistor, a feedback resistor, and a feedback capacitor connected in series between the third input terminal and the third output terminal. The first feedback output signal may be applied to the control electrode of the feedback transistor.

일 실시예에서, 상기 선형 전력 증폭 회로는 입력 매칭 네트워크, 인터스테이지 매칭 네트워크 및 출력 매칭 네트워크를 더 포함할 수 있다. 상기 입력 매칭 네트워크는 상기 구동 증폭기의 상기 제1 및 제2 입력 단자들과 연결될 수 있다. 상기 인터스테이지 매칭 네트워크는 상기 구동 증폭기의 상기 제1 및 제2 출력 단자들과 상기 클래스-씨 전력 증폭기의 상기 제3 및 제4 입력 단자들 사이에 연결될 수 있다. 상기 출력 매칭 네트워크는 상기 클래스-씨 전력 증폭기의 상기 제3 및 제4 출력 단자들과 연결될 수 있다.In one embodiment, the linear power amplifier circuit may further include an input matching network, an interstage matching network, and an output matching network. The input matching network may be coupled to the first and second input terminals of the drive amplifier. The interstage matching network may be coupled between the first and second output terminals of the drive amplifier and the third and fourth input terminals of the class-seed power amplifier. The output matching network may be coupled to the third and fourth output terminals of the class-seed power amplifier.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 선형 전력 증폭 회로는 구동 증폭기, 클래스-씨(class-C) 전력 증폭기 및 증가형 피드백 제어 네트워크를 포함한다. 상기 구동 증폭기는 입력 신호를 수신하는 제1 입력 단자, 및 중간 증폭 신호를 발생하는 제1 출력 단자를 포함한다. 상기 클래스-씨 전력 증폭기는 상기 중간 증폭 신호를 수신하는 제2 입력 단자, 및 출력 증폭 신호를 발생하는 제2 출력 단자를 포함한다. 상기 증가형 피드백 제어 네트워크는 상기 구동 증폭기의 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 연결되고, 상기 클래스-씨 전력 증폭기의 출력 전력과 비례하는 제1 피드백 량을 상기 구동 증폭기에 제공한다.To achieve the above object, a linear power amplifier circuit according to embodiments of the present invention includes a drive amplifier, a class-C power amplifier, and an incremental feedback control network. The drive amplifier includes a first input terminal for receiving an input signal and a first output terminal for generating an intermediate amplified signal. The class-seed power amplifier includes a second input terminal for receiving the intermediate amplified signal, and a second output terminal for generating an output amplified signal. Wherein the incremental feedback control network is coupled between the first input terminal and the first output terminal of the drive amplifier and provides a first feedback amount to the drive amplifier that is proportional to the output power of the class- .

일 실시예에서, 상기 선형 전력 증폭 회로는 감소형 피드백 제어 네트워크를 더 포함할 수 있다. 상기 감소형 피드백 제어 네트워크는 상기 구동 증폭기의 상기 제1 출력 단자와 상기 클래스-씨 전력 증폭기의 상기 제2 입력 단자 및 상기 제2 출력 단자에 연결되고, 상기 클래스-씨 전력 증폭기의 출력 전력과 반비례하는 제2 피드백 량을 상기 클래스-씨 전력 증폭기에 제공할 수 있다.In one embodiment, the linear power amplifier circuit may further include a reduced feedback control network. The reduced feedback control network is connected to the first output terminal of the drive amplifier and the second input terminal and the second output terminal of the class-seed power amplifier, and is in inverse proportion to the output power of the class- A second feedback amount to the class-seed power amplifier.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 선형 전력 증폭 회로는 클래스-씨(class-C) 전력 증폭기 및 증가형 피드백 제어 네트워크를 포함한다. 상기 클래스-씨 전력 증폭기는 입력 신호를 수신하는 제1 입력 단자, 및 출력 증폭 신호를 발생하는 제1 출력 단자를 포함한다. 상기 증가형 피드백 제어 네트워크는 상기 입력 신호를 수신하고, 상기 클래스-씨 전력 증폭기의 상기 제1 입력 단자 및 상기 제1 출력 단자에 연결되며, 상기 클래스-씨 전력 증폭기의 출력 전력과 비례하는 제1 피드백 량을 상기 클래스-씨 전력 증폭기에 제공한다.To achieve the above object, a linear power amplifier circuit according to embodiments of the present invention includes a class-C power amplifier and an incremental feedback control network. The class-seed power amplifier includes a first input terminal for receiving an input signal, and a first output terminal for generating an output amplified signal. Wherein the incremental feedback control network receives the input signal and is coupled to the first input terminal and the first output terminal of the class-seed power amplifier, Feedback amount to the class-seed power amplifier.

일 실시예에서, 상기 선형 전력 증폭 회로는 감소형 피드백 제어 네트워크를 더 포함할 수 있다. 상기 감소형 피드백 제어 네트워크는 상기 입력 신호를 수신하고, 상기 클래스-씨 전력 증폭기의 상기 제1 입력 단자 및 상기 제1 출력 단자에 연결되며, 상기 클래스-씨 전력 증폭기의 출력 전력과 반비례하는 제2 피드백 량을 상기 클래스-씨 전력 증폭기에 제공할 수 있다.In one embodiment, the linear power amplifier circuit may further include a reduced feedback control network. Wherein the reduced feedback control network receives the input signal and is connected to the first input terminal and the first output terminal of the class-seed power amplifier, A feedback amount can be provided to the class-seed power amplifier.

일 실시예에서, 상기 증가형 피드백 제어 네트워크는 증가형 피드백 제어 회로 및 제1 피드백 네트워크를 포함할 수 있다. 상기 증가형 피드백 제어 회로는 상기 입력 신호에 기초하여 상기 클래스-씨 전력 증폭기의 출력 전력이 증가할수록 평균 전압이 증가하는 제1 피드백 출력 신호를 발생할 수 있다. 상기 제1 피드백 네트워크는 상기 제1 피드백 출력 신호에 기초하여 상기 제1 피드백 량을 조절할 수 있다. 상기 감소형 피드백 제어 네트워크는 감소형 피드백 제어 회로 및 제2 피드백 네트워크를 포함할 수 있다. 상기 감소형 피드백 제어 회로는 상기 입력 신호에 기초하여 상기 클래스-씨 전력 증폭기의 출력 전력이 증가할수록 평균 전압이 감소하는 제2 피드백 출력 신호를 발생할 수 있다. 상기 제2 피드백 네트워크는 상기 제2 피드백 출력 신호에 기초하여 상기 제2 피드백 량을 조절할 수 있다.In one embodiment, the incremental feedback control network may include an incremental feedback control circuit and a first feedback network. The incremental feedback control circuit may generate a first feedback output signal based on the input signal, the average voltage of which increases as the output power of the class-seed power amplifier increases. The first feedback network may adjust the first feedback amount based on the first feedback output signal. The reduced feedback control network may include a reduced feedback control circuit and a second feedback network. The reduced feedback control circuit may generate a second feedback output signal based on the input signal, the average voltage of which decreases as the output power of the class-seed power amplifier increases. The second feedback network may adjust the second feedback amount based on the second feedback output signal.

일 실시예에서, 상기 제1 피드백 네트워크와 상기 제2 피드백 네트워크는 하나의 통합 피드백 네트워크로 구현될 수 있다. 상기 통합 피드백 네트워크는 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 직렬로 연결되는 제1 피드백 트랜지스터, 제2 피드백 트랜지스터, 피드백 저항 및 피드백 캐패시터를 포함할 수 있다. 상기 제1 피드백 출력 신호는 상기 제1 피드백 트랜지스터의 제어 전극에 인가되고, 상기 제2 피드백 출력 신호는 상기 제2 피드백 트랜지스터의 제어 전극에 인가되며, 상기 제1 및 제2 피드백 트랜지스터들은 동일한 타입의 트랜지스터일 수 있다.In one embodiment, the first feedback network and the second feedback network may be implemented as one integrated feedback network. The integrated feedback network may include a first feedback transistor, a second feedback transistor, a feedback resistor, and a feedback capacitor connected in series between the first input terminal and the first output terminal. Wherein the first feedback output signal is applied to a control electrode of the first feedback transistor and the second feedback output signal is applied to a control electrode of the second feedback transistor and wherein the first and second feedback transistors are of the same type Transistor.

일 실시예에서, 상기 증가형 피드백 제어 회로와 상기 감소형 피드백 제어 회로는 하나의 통합 피드백 제어 회로로 구현되어 하나의 피드백 출력 신호를 발생할 수 있다. 상기 제1 피드백 네트워크는 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 직렬로 연결되는 제1 피드백 트랜지스터, 제1 피드백 저항 및 제1 피드백 캐패시터를 포함할 수 있다. 상기 제2 피드백 네트워크는 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 직렬로 연결되는 제2 피드백 트랜지스터, 제2 피드백 저항 및 제2 피드백 캐패시터를 포함할 수 있다. 상기 통합 피드백 제어 회로에서 발생되는 상기 하나의 피드백 출력 신호는 상기 제1 피드백 트랜지스터의 제어 전극 및 상기 제2 피드백 트랜지스터의 제어 전극에 공통적으로 인가되며, 상기 제1 및 제2 피드백 트랜지스터들은 서로 다른 타입의 트랜지스터일 수 있다.In one embodiment, the incremental feedback control circuit and the reduced feedback control circuit may be implemented as one integrated feedback control circuit to generate a feedback output signal. The first feedback network may include a first feedback transistor connected in series between the first input terminal and the first output terminal, a first feedback resistor, and a first feedback capacitor. The second feedback network may include a second feedback transistor connected in series between the first input terminal and the first output terminal, a second feedback resistor, and a second feedback capacitor. Wherein the one feedback output signal generated in the integrated feedback control circuit is commonly applied to a control electrode of the first feedback transistor and a control electrode of the second feedback transistor and the first and second feedback transistors are of different types Lt; / RTI >

일 실시예에서, 상기 증가형 피드백 제어 회로와 상기 감소형 피드백 제어 회로는 하나의 통합 피드백 제어 회로로 구현되어 하나의 피드백 출력 신호를 발생할 수 있다. 상기 제1 피드백 네트워크와 상기 제2 피드백 네트워크는 하나의 통합 피드백 네트워크로 구현될 수 있다. 상기 통합 피드백 네트워크는 상기 제1 입력 단자와 상기 제1 출력 단자 사이에 직렬로 연결되는 제1 피드백 트랜지스터, 제2 피드백 트랜지스터, 피드백 저항 및 피드백 캐패시터를 포함할 수 있다. 상기 통합 피드백 제어 회로에서 발생되는 상기 하나의 피드백 출력 신호는 상기 제1 피드백 트랜지스터의 제어 전극 및 상기 제2 피드백 트랜지스터의 제어 전극에 공통적으로 인가되며, 상기 제1 및 제2 피드백 트랜지스터들은 서로 다른 타입의 트랜지스터일 수 있다.In one embodiment, the incremental feedback control circuit and the reduced feedback control circuit may be implemented as one integrated feedback control circuit to generate a feedback output signal. The first feedback network and the second feedback network may be implemented as one integrated feedback network. The integrated feedback network may include a first feedback transistor, a second feedback transistor, a feedback resistor, and a feedback capacitor connected in series between the first input terminal and the first output terminal. Wherein the one feedback output signal generated in the integrated feedback control circuit is commonly applied to a control electrode of the first feedback transistor and a control electrode of the second feedback transistor and the first and second feedback transistors are of different types Lt; / RTI >

상기와 같은 본 발명의 실시예들에 따른 선형 전력 증폭 회로는, 큰 면적을 차지하는 부가적인 임피던스 정합 회로, 가변 전압 공급기, 여러 개의 전력 증폭기 등을 포함하지 않고, 전력 증폭기에 비해 매우 작은 크기를 가지는 추가 회로만으로도 증가형 및/또는 감소형 피드백 제어가 구현 가능하기 때문에, 면적 및 제조 비용을 저감시킬 수 있다. 일반적으로 이용되는 class-AB 전력 증폭기가 아닌 class-C 정력 증폭기를 이용하여 정지 전류를 감소시키고 낮은 출력 전력에서의 전류 소모를 크게 줄일 수 있어, 전력 효율이 향상될 수 있고 배터리 수명 및 통화 시간을 향상시킬 수 있으며 데이터 사용 시간도 향상시킬 수 있다.The linear power amplifier circuit according to embodiments of the present invention does not include an additional impedance matching circuit that occupies a large area, a variable voltage supplier, a plurality of power amplifiers, and the like, Increased and / or reduced feedback control can be implemented with only the additional circuit, so that the area and manufacturing cost can be reduced. By using a class-C tack amp that is not a commonly used class-AB power amplifier, it is possible to reduce quiescent current and significantly reduce current consumption at low output power, which can improve power efficiency and improve battery life and talk time And improve data usage time.

또한, 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 구성하는 회로들은 매우 적은 전류를 소모하고 손실이 큰 수동 소자를 사용하지 않기 때문에 전력 증폭기의 부가적인 효율 감소를 가져오지 않으며, CMOS 공정을 이용하여 하나의 칩으로 구성이 가능하기 때문에 소형화 측면에서도 장점을 가질 수 있다.In addition, the circuits constituting the linear power amplifying circuit according to the embodiments of the present invention do not lead to a reduction in the additional efficiency of the power amplifier because they use very little current and do not use a passive element having a large loss, It is possible to constitute a single chip, which is advantageous in terms of miniaturization.

도 1은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다.
도 2a 및 2b는 클래스-씨 전력 증폭기의 일반적인 특성을 나타내는 그래프들이다.
도 3은 도 1의 선형 전력 증폭 회로의 특성을 나타내는 그래프이다.
도 4는 도 1의 선형 전력 증폭 회로의 구체적인 일 예를 나타내는 회로도이다.
도 5a, 5b, 5c, 6a, 6b, 7a 및 7b는 도 4의 선형 전력 증폭 회로의 동작 및 특성을 설명하기 위한 도면들이다.
도 8은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다.
도 9는 도 8의 선형 전력 증폭 회로의 특성을 나타내는 그래프이다.
도 10은 도 8의 선형 전력 증폭 회로의 구체적인 일 예를 나타내는 회로도이다.
도 11a, 11b 및 11c는 도 10의 선형 전력 증폭 회로의 동작 및 특성을 설명하기 위한 도면들이다.
도 12 및 13은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도들이다.
도 14 및 15는 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도들이다.
도 16은 도 15의 선형 전력 증폭 회로에 포함되는 피드백 네트워크들의 일 예를 나타내는 회로도이다.
도 17은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다.
도 18은 도 17의 선형 전력 증폭 회로에 포함되는 피드백 네트워크의 일 예를 나타내는 회로도이다.
도 19는 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다.
도 20은 도 19의 선형 전력 증폭 회로에 포함되는 피드백 네트워크의 일 예를 나타내는 회로도이다.
도 21은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다.
도 22는 도 21의 선형 전력 증폭 회로에 포함되는 피드백 네트워크의 일 예를 나타내는 회로도이다.1 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention.
2A and 2B are graphs showing general characteristics of a class-seed power amplifier.
3 is a graph showing characteristics of the linear power amplifier circuit of FIG.
4 is a circuit diagram showing a specific example of the linear power amplifier circuit of FIG.
5A, 5B, 5C, 6A, 6B, 7A and 7B are diagrams for explaining the operation and characteristics of the linear power amplifier circuit of FIG.
8 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention.
9 is a graph showing characteristics of the linear power amplifier circuit of FIG.
10 is a circuit diagram showing a specific example of the linear power amplifier circuit of FIG.
11A, 11B, and 11C are diagrams for explaining the operation and characteristics of the linear power amplifier circuit of FIG.
12 and 13 are block diagrams illustrating a linear power amplifier circuit according to embodiments of the present invention.
14 and 15 are block diagrams illustrating a linear power amplifier circuit according to embodiments of the present invention.
16 is a circuit diagram showing an example of feedback networks included in the linear power amplifier circuit of FIG.
17 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention.
FIG. 18 is a circuit diagram showing an example of a feedback network included in the linear power amplifier circuit of FIG. 17; FIG.
19 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention.
20 is a circuit diagram showing an example of a feedback network included in the linear power amplifier circuit of FIG.
21 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention.
22 is a circuit diagram showing an example of a feedback network included in the linear power amplifier circuit of FIG.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprise", "having", and the like are intended to specify the presence of stated features, integers, steps, operations, elements, components, or combinations thereof, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be construed as meaning consistent with meaning in the context of the relevant art and are not to be construed as ideal or overly formal in meaning unless expressly defined in the present application .

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다.1 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention.

도 1을 참조하면, 선형 전력 증폭 회로(100)는 구동 증폭기(drive amplifier; DA)(110), 클래스-씨(class-C) 전력 증폭기(power amplifier; PA)(120), 제1 증가형 피드백 제어 네트워크(increasing feedback control network; IFCN)(130) 및 제2 증가형 피드백 제어 네트워크(140)를 포함한다. 선형 전력 증폭 회로(100)는 입력 매칭 네트워크(input matching network)(170), 인터스테이지 매칭 네트워크(interstage matching network)(180) 및 출력 매칭 네트워크(output matching network)(190)를 더 포함할 수 있다. 도 1의 실시예에서, 구동 증폭기(110) 및 클래스-씨 전력 증폭기(120)는 차동 증폭기의 형태로 구현될 수 있다.1, the linear power amplifier circuit 100 includes a drive amplifier (DA) 110, a class-C power amplifier (PA) 120, a first incremental- A feedback control network (IFCN) 130 and a second incremental feedback control network 140. The linear power amplifier circuit 100 may further include an input matching network 170, an interstage matching network 180 and an output matching network 190 . In the embodiment of Figure 1, the drive amplifier 110 and the class-A power amplifier 120 may be implemented in the form of a differential amplifier.

구동 증폭기(110)는 입력 신호(RF_IN)를 수신하는 제1 및 제2 입력 단자들(IT11, IT12), 및 중간 증폭 신호를 발생하는 제1 및 제2 출력 단자들(OT11, OT12)을 포함한다. 예를 들어, 제1 및 제2 입력 단자들(IT11, IT12)은 입력 신호(RF_IN)에 대응하는 제1 및 제2 차동 입력 신호들을 수신할 수 있고, 제1 및 제2 출력 단자들(OT11, OT12)은 상기 중간 증폭 신호에 대응하는 제1 및 제2 차동 중간 신호들을 출력할 수 있다.The driving amplifier 110 includes first and second input terminals IT11 and IT12 for receiving an input signal RF _IN and first and second output terminals OT11 and OT12 for generating an intermediate amplified signal . For example, the first and second input terminals IT11 and IT12 may receive first and second differential input signals corresponding to the input signal RF _IN , and the first and second output terminals OT11 and OT12 may output first and second differential intermediate signals corresponding to the intermediate amplified signal.

일 실시예에서, 구동 증폭기(110)는 클래스-씨 전력 증폭기(120)보다 크기가 매우(예를 들어, 약 6~10배) 작고 그에 따라 소모 전류가 적을 수 있으며, 따라서 임의의 클래스의 선형 전력 증폭기로 구현될 수 있다.In one embodiment, the drive amplifier 110 may be much smaller (e. G., About 6 to 10 times) in magnitude than the class-a power amplifier 120 and therefore have less current consumption, May be implemented as a power amplifier.

입력 매칭 네트워크(170)는 구동 증폭기(110)의 제1 및 제2 입력 단자들(IT11, IT12)과 연결될 수 있다. 예를 들어, 입력 매칭 네트워크(170)는 입력 신호(RF_IN)를 수신하는 입력 단자의 임피던스와 구동 증폭기(110)의 입력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다. 예를 들어, 입력 매칭 네트워크(170)는 입력 신호(RF_IN)에 기초하여 상기 제1 및 제2 차동 입력 신호들을 발생할 수 있으며, 발룬(balun) 회로의 형태로 구현될 수 있다.The input matching network 170 may be coupled to the first and second input terminals IT11 and IT12 of the driving amplifier 110. [ For example, the input matching network 170 can match the impedance of the input terminal receiving the input signal RF _IN and the input impedance of the drive amplifier 110 with minimal loss and distortion. For example, the input matching network 170 may generate the first and second differential input signals based on the input signal RF _IN and may be implemented in the form of a balun circuit.

클래스-씨 전력 증폭기(120)는 상기 중간 증폭 신호를 수신하는 제3 및 제4 입력 단자들(IT21, IT22), 및 출력 증폭 신호(RF_OUT)를 발생하는 제3 및 제4 출력 단자들(OT21, OT22)을 포함한다. 예를 들어, 제3 및 제4 입력 단자들(IT21, IT22)은 상기 중간 증폭 신호에 대응하는 상기 제1 및 제2 차동 중간 신호들을 수신할 수 있고, 제3 및 제4 출력 단자들(OT21, OT22)은 출력 증폭 신호(RF_OUT)에 대응하는 제1 및 제2 차동 출력 신호들을 출력할 수 있다. 클래스-씨 전력 증폭기(120)의 동작 특성에 대해서는 도 2a 및 2b를 참조하여 후술하도록 한다.Third and fourth output terminals for generating said electric power amplifier 120 and the third and the fourth input terminal (IT21, IT22), and the amplified output signal (RF _OUT) for receiving the intermediate amplified signal (-class OT21, OT22). For example, the third and fourth input terminals IT21 and IT22 can receive the first and second differential intermediate signals corresponding to the intermediate amplified signal, and the third and fourth output terminals OT21 , OT22) may output first and second differential output signals corresponding to the output amplified signal (RF _OUT ). Operation characteristics of the class-A power amplifier 120 will be described later with reference to FIGS. 2A and 2B.

인터스테이지 매칭 네트워크(180)는 구동 증폭기(110)의 제1 및 제2 출력 단자들(OT11, OT12)과 클래스-씨 전력 증폭기(120)의 제3 및 제4 입력 단자들(IT21, IT22) 사이에 연결될 수 있다. 다시 말하면, 구동 증폭기(110)의 제1 및 제2 출력 단자들(OT11, OT12)은 인터스테이지 매칭 네트워크(180)를 통해 클래스-씨 전력 증폭기(120)의 제3 및 제4 입력 단자들(IT21, IT22)에 연결될 수 있다. 인터스테이지 매칭 네트워크(180)는 구동 증폭기(110)의 출력 임피던스와 클래스-씨 전력 증폭기(120)의 입력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다.The interstage matching network 180 includes first and second output terminals OT11 and OT12 of the drive amplifier 110 and third and fourth input terminals IT21 and IT22 of the class- Respectively. In other words, the first and second output terminals OT11 and OT12 of the drive amplifier 110 are coupled to the third and fourth input terminals of the class-SE power amplifier 120 via the interstage matching network 180 IT21, IT22). The interstage matching network 180 can match the output impedance of the drive amplifier 110 and the input impedance of the class-A power amplifier 120 with minimal loss and distortion.

출력 매칭 네트워크(190)는 클래스-씨 전력 증폭기(120)의 제3 및 제4 출력 단자들(OT21, OT22)과 연결될 수 있다. 예를 들어, 출력 매칭 네트워크(190)는 출력 증폭 신호(RF_OUT)를 제공하는 출력 단자의 임피던스와 클래스-씨 전력 증폭기(120)의 출력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다. 예를 들어, 출력 매칭 네트워크(190)는 상기 제1 및 제2 차동 출력 신호들에 기초하여 출력 증폭 신호(RF_OUT)를 발생할 수 있으며, 발룬 회로의 형태로 구현될 수 있다.The output matching network 190 may be coupled to the third and fourth output terminals OT21 and OT22 of the class-A power amplifier 120. For example, the output matching network 190 can match the impedance of the output terminal providing the output amplified signal RF _OUT and the output impedance of the class-seed power amplifier 120 with minimal loss and distortion. For example, the output matching network 190 may generate an output amplified signal (RF _OUT ) based on the first and second differential output signals and may be implemented in the form of a balun circuit.

제1 증가형 피드백 제어 네트워크(130)는 구동 증폭기(110)의 제1 입력 단자(IT11)와 제1 출력 단자(OT11) 사이에 연결되고, 클래스-씨 전력 증폭기(120)의 출력 전력과 비례하는 제1 피드백 량을 구동 증폭기(110)에 제공한다.The first incremental feedback control network 130 is connected between the first input terminal IT11 and the first output terminal OT11 of the driving amplifier 110 and is proportional to the output power of the class- To the drive amplifier (110).

제1 증가형 피드백 제어 네트워크(130)는 제1 증가형 피드백 제어 회로(132) 및 제1 피드백 네트워크(134)를 포함할 수 있다. 제1 증가형 피드백 제어 회로(132)는 제1 출력 단자(OT11)로부터 제1 피드백 입력 신호(V_{F_IN11})를 수신할 수 있고, 제1 피드백 입력 신호(V_{F_IN11})에 기초하여 제1 피드백 출력 신호(V_{F_OUT11})를 발생할 수 있다. 제1 피드백 출력 신호(V_{F_OUT11})는 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 증가할수록 평균 전압이 증가할 수 있다. 제1 피드백 네트워크(134)는 제1 입력 단자(IT11)와 제1 출력 단자(OT11) 사이에 연결될 수 있고, 제1 피드백 출력 신호(V_{F_OUT11})에 기초하여 상기 제1 피드백 량을 조절할 수 있다.The first incremental feedback control network 130 may include a first incremental feedback control circuit 132 and a first feedback network 134. The first incremental feedback control circuit 132 is capable of receiving a first feedback input signal V _{F_IN11} from the first output terminal OT11 and a second feedback input signal V _{F_IN11} based on the first feedback input signal V _{F_IN11} , _Lt ; RTI ID = _0.0 > V _{F_OUT11} . &_Lt; / RTI > The first feedback output signal (V _F - - _OUT11 ) may increase as the output power of the class-A power amplifier 120 increases. The first feedback network 134 may be connected between the first input terminal IT11 and the first output terminal OT11 and may adjust the first feedback amount based on the first feedback output signal V _{F_OUT11} .

제2 증가형 피드백 제어 네트워크(140)는 구동 증폭기(110)의 제2 입력 단자(IT12)와 제2 출력 단자(OT12) 사이에 연결되고, 클래스-씨 전력 증폭기(120)의 상기 출력 전력과 비례하는 제2 피드백 량을 구동 증폭기(110)에 제공한다.The second incremental feedback control network 140 is connected between the second input terminal IT12 and the second output terminal OT12 of the drive amplifier 110 and is connected between the output power of the class- And provides the driving amplifier 110 with a proportional second feedback amount.

제2 증가형 피드백 제어 네트워크(140)는 제2 증가형 피드백 제어 회로(142) 및 제2 피드백 네트워크(144)를 포함할 수 있다. 제2 증가형 피드백 제어 회로(142)는 제2 출력 단자(OT12)로부터 제2 피드백 입력 신호(V_{F_IN12})를 수신할 수 있고, 제2 피드백 입력 신호(V_{F_IN12})에 기초하여 제2 피드백 출력 신호(V_{F_OUT12})를 발생할 수 있다. 제2 피드백 출력 신호(V_{F_OUT12})는 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 증가할수록 평균 전압이 증가할 수 있다. 제2 피드백 네트워크(144)는 제2 입력 단자(IT12)와 제2 출력 단자(OT12) 사이에 연결될 수 있고, 제2 피드백 출력 신호(V_{F_OUT12})에 기초하여 상기 제2 피드백 량을 조절할 수 있다.The second incremental feedback control network 140 may include a second incremental feedback control circuit 142 and a second feedback network 144. The second incremental feedback control circuit 142 is _capable of receiving a second feedback input signal V _{F_IN} 12 from the second output terminal _{OT 12} and generating a second feedback input signal V _{F_IN 12} based on the second feedback input signal V _{F_IN 12} , Signal (V _{F - OUT 12} ). The second feedback output signal V _F - - OUT 12 may increase the average voltage as the output power of the class-A power amplifier 120 increases. The second feedback network 144 may be connected between the second input terminal IT12 and the second output terminal OT12 and may adjust the second feedback amount based on the second feedback output signal V _{F_OUT12} .

일 실시예에서, 제1 증가형 피드백 제어 네트워크(130)와 제2 증가형 피드백 제어 네트워크(140)는 실질적으로 동일한 회로 구조를 가질 수 있으며, 이에 대해서는 도 4를 참조하여 후술하도록 한다.In one embodiment, the first incremental feedback control network 130 and the second incremental feedback control network 140 may have substantially the same circuit structure, which will be described below with reference to FIG.

도 1의 선형 전력 증폭 회로(100)는 전력 증폭 과정에서 발생되는 클래스-씨 전력 증폭기(120)의 심각한 비선형성(nonlinearity)을 해결하기 위해, 출력 전력(또는 입력 전력)이 증가함에 따라 구동 증폭기(110)에 대한 상기 제1 및 제2 피드백 량들이 증가하는 증가형 피드백 제어를 이용하여 클래스-씨 전력 증폭기(120)의 선형성을 향상시킬 수 있다.The linear power amplifying circuit 100 of FIG. 1 is designed to solve the severe nonlinearity of the class-C power amplifier 120 generated in the power amplifying process, and as the output power (or input power) The linearity of the class-Se power amplifier 120 can be improved by using an incremental feedback control in which the first and second feedback amounts for the feedback loop 110 increase.

도 2a 및 2b는 클래스-씨 전력 증폭기의 일반적인 특성을 나타내는 그래프들이다. 도 2a 및 2b에서 수평 축은 출력 전력 또는 입력 전력을 나타낸다.2A and 2B are graphs showing general characteristics of a class-seed power amplifier. In Figs. 2A and 2B, the horizontal axis represents output power or input power.

도 2a를 참조하면, 선형 전력 증폭기는 class-A에서 class-AB, class-B, class-C로 갈수록 이득 팽창(gain expansion) 특성이 심하게 나타나는 것을 확인할 수 있다. 이득 팽창 특성은 낮은 출력 전력(또는 입력 전력)에서 낮은 전력 이득을 가지고 높은 출력 전력에서 높은 전력 이득을 가지는 것, 즉 출력 전력(또는 입력 전력)이 커질수록 전력 이득이 점점 증가하는 것을 나타낸다. 선형 전력 증폭기가 class-A에서 class-C로 갈수록 선형성이 점점 더 나빠지는 것을 확인할 수 있다.Referring to FIG. 2A, it can be seen that the gain expansion characteristics of the linear power amplifier are significantly increased from class-A to class-AB, class-B, and class-C. The gain expansion characteristic indicates that the power gain increases at a high output power with a low power gain at a low output power (or input power), i.e., as the output power (or input power) increases. It can be seen that the linearity of the linear power amplifier is getting worse as it goes from class-A to class-C.

도 2b를 참조하면, 선형 전력 증폭기는 class-A에서 class-C로 갈수록 전류 소모가 감소함을 확인할 수 있다. 예를 들어, 낮은 출력 전력(또는 입력 전력)에서, class-A 전력 증폭기는 class-C 전력 증폭기에 비해 약 3배 정도 많은 전류를 소모함을 확인할 수 있다.Referring to FIG. 2B, it can be seen that the current consumption of the linear power amplifier decreases from class-A to class-C. For example, at low output power (or input power), class-A power amplifiers consume about three times as much current as class-C power amplifiers.

도 2a 및 2b로부터, class-C 전력 증폭기는 class-A 또는 class-AB 전력 증폭기에 비해 정지 전류를 적게 소모하고 낮은 출력 전력에서 효율이 증가하는 장점을 가지며, 이득 팽창 특성에 의해 선형성이 나쁘다는 단점을 가지는 것을 확인할 수 있다. 따라서, class-C 전력 증폭기를 사용하기 위해서는 출력 전력(또는 입력 전력)에 따라 일정한 전력 이득을 가지도록 선형화 기술이 적용될 필요가 있다.2a and 2b, the class-C power amplifier has the advantage that it consumes less quiescent current than the class-A or class-AB power amplifier and increases the efficiency at low output power, and the linearity is poor due to the gain expansion characteristic It can be confirmed that it has disadvantages. Therefore, in order to use a class-C power amplifier, a linearization technique needs to be applied so as to have a constant power gain depending on output power (or input power).

도 3은 도 1의 선형 전력 증폭 회로의 특성을 나타내는 그래프이다. 도 3에서, 점선은 종래의 class-C 전력 증폭기의 특성을 나타내고, 실선은 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)의 특성을 나타낸다.3 is a graph showing characteristics of the linear power amplifier circuit of FIG. 3, the dotted line represents the characteristics of the conventional class-C power amplifier, and the solid line represents the characteristic of the linear power amplifier circuit 100 according to the embodiments of the present invention.

도 1 및 3을 참조하면, 종래의 class-C 전력 증폭기는 이득 팽창 특성을 가지며, 예를 들어 약 5dB 이상의 이득 팽창이 발생될 수 있다. 이러한 문제를 개선하기 위해, 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)에서는 낮은 출력 전력에서는 이득 상승을 크게 가져가고 높은 출력 전력에서는 이득 상승을 작게 가져가도록 하여, 전체 출력 전력에서 일정한 이득을 얻을 수 있는 방법을 구현한다.Referring to FIGS. 1 and 3, a conventional class-C power amplifier has a gain expansion characteristic, for example, a gain expansion of about 5 dB or more can be generated. In order to solve this problem, in the linear power amplifier circuit 100 according to the embodiments of the present invention, the gain increase is increased at a low output power and the gain increase is reduced at a high output power, Implement a method to gain gain.

구체적으로, 기준 출력 전력(P_R)보다 낮은 제1 출력 전력 영역(OPWR1)에서, 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 감소할수록 상기 제1 및 제2 피드백 량들은 감소할 수 있고, 이에 따라 전력 이득을 증가시킬 수 있다. 또한, 제1 출력 전력 영역(OPWR1)에서, 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 증가할수록 상기 제1 및 제2 피드백 량들은 증가할 수 있고, 이에 따라 전력 이득을 감소시킬 수 있다. 상술한 상기 제1 및 제2 피드백 량들의 조절에 기초하여, 제1 출력 전력 영역(OPWR1)에서 선형 전력 증폭 회로(100)의 전력 이득은 전체적으로 일정하게 유지될 수 있다.Specifically, in the first output power range OPWR1, which is lower than the reference output power P _R , as the output power of the class-seed power amplifier 120 decreases, the first and second feedback amounts may decrease , Thereby increasing the power gain. Further, in the first output power region OPWR1, as the output power of the class-seed power amplifier 120 increases, the first and second feedback amounts can increase and thus the power gain can be reduced . Based on the adjustment of the first and second feedback amounts described above, the power gain of the linear power amplifier circuit 100 in the first output power region OPWR1 can be kept constant as a whole.

상술한 피드백 제어를 증가형 피드백 제어라고 부를 수 있으며, 선형 전력 증폭 회로(100)에 포함되는 제1 및 제2 증가형 피드백 제어 네트워크들(130, 140)에 의해 증가형 피드백 제어가 수행될 수 있다.The feedback control described above may be referred to as an incremental feedback control and an incremental feedback control may be performed by the first and second incremental feedback control networks 130 and 140 included in the linear power amplifier circuit 100 have.

도 4는 도 1의 선형 전력 증폭 회로의 구체적인 일 예를 나타내는 회로도이다.4 is a circuit diagram showing a specific example of the linear power amplifier circuit of FIG.

도 4를 참조하면, 선형 전력 증폭 회로(100)는 CMOS(complementary metal-oxide semiconductor) 공정을 이용하여 구현될 수 있다. CMOS 공정을 이용하여 선형 전력 증폭 회로(100)를 하나의 칩으로 구현할 수 있기 때문에, 소형화의 측면에서도 장점을 가질 수 있다.Referring to FIG. 4, the linear power amplifier circuit 100 may be implemented using a complementary metal-oxide semiconductor (CMOS) process. Since the linear power amplifier circuit 100 can be implemented as a single chip using a CMOS process, it can be advantageous in terms of miniaturization.

클래스-씨 전력 증폭기(120)는 트랜지스터들(M_P1, M_P2, M_P3, M_P4) 및 저항(R_P)을 포함할 수 있다. 트랜지스터들(M_P1, M_P3)은 게이트 바이어스가 V_CS2인 공통 소스(common source; CS) 증폭기를 형성할 수 있고, 트랜지스터들(M_P2, M_P4)은 게이트 바이어스가 V_CG2인 공통 게이트(common gate; CG) 증폭기를 형성할 수 있다. 공통 소스 증폭기(M_P1, M_P3)는 입력 전압을 받아 전류로 출력하는 트랜스컨덕턴스(transconductance) 증폭기이고, 공통 게이트 증폭기(M_P2, M_P4)는 전류 이득은 1이지만 전압 이득을 가지는 증폭기이다. 본 발명의 실시예들에 따른 클래스-씨 전력 증폭기(120)에서는, 공통 소스 증폭기(M_P1, M_P3)의 게이트 바이어스인 V_CS2를 문턱 전압(threshold voltage)보다 낮은 전압으로 인가할 수 있다.The class-A power amplifier 120 may include transistors (M _P1 , M _P2 , M _P3 , and M _P4 ) and a resistor (R _P ). The common gate may form; (CS common source) amplifier, the transistors (M _P2, M _P4) is the gate bias V _CG2 (transistors (M _P1, M _P3) is the gate bias V _CS2 common source a common gate (CG) amplifier can be formed. The common source amplifiers M _P1 and M _P3 are transconductance amplifiers that receive an input voltage and output it as a current. The common gate amplifiers M _P2 and M _P4 are amplifiers having a current gain of 1 but a voltage gain. In the class-seed power amplifier 120 according to the embodiments of the present invention, the gate bias V _CS2 of the common source amplifiers M _P1 and M _P3 can be applied with a voltage lower than the threshold voltage.

일 실시예에서, 클래스-씨 전력 증폭기(120)는 차동 캐스코드(differential cascode) 형태의 전력 증폭기로 구현될 수 있다. 차동 캐스코드 증폭기는 CMOS 전력 증폭기에서 breakdown 문제를 해결하고 신뢰성을 향상시키기 위해 사용될 수 있다. CMOS 소자는 접지 비아 홀(ground via hole)을 가지지 않으므로, 차동 증폭기가 아닌 단일 입력 증폭기로 구현되는 경우에 공통 소스 증폭기의 소스로 보이는 degeneration bond-wire inductor에 의해 성능이 열화될 수 있다. 반면, 도 4에 도시된 것처럼 차동 캐스코드 증폭기로 구현되는 경우에, 공통 소스 증폭기(M_P1, M_P3)의 소스가 가상 접지(virtual ground)되어 bond-wire에 대한 영향이 감소될 수 있기 때문에, 상술한 문제를 해결할 수 있다.In one embodiment, the class-seed power amplifier 120 may be implemented with a power amplifier in the form of a differential cascode. Differential cascode amplifiers can be used to solve breakdown problems and improve reliability in CMOS power amplifiers. Because CMOS devices do not have ground via holes, their performance can be degraded by degeneration bond-wire inductors that appear to be sources of common-source amplifiers when implemented as a single-input amplifier rather than a differential amplifier. On the other hand, when implemented as a differential cascode amplifier as shown in FIG. 4, since the sources of the common source amplifiers M _P1 and M _P3 are virtual grounded and the influence on the bond-wire can be reduced , The above-mentioned problem can be solved.

클래스-씨 전력 증폭기(120)와 유사하게, 구동 증폭기(110)는 트랜지스터들(M_D1, M_D2, M_D3, M_D4) 및 저항(R_D)을 포함할 수 있다. 트랜지스터들(M_D1, M_D3)은 게이트 바이어스가 V_CS1인 공통 소스 증폭기를 형성할 수 있고, 트랜지스터들(M_D2, M_D4)은 게이트 바이어스가 V_CG1인 공통 게이트 증폭기를 형성할 수 있다. 구동 증폭기(110)는 클래스-씨 전력 증폭기(120)의 부족한 이득을 보상해주는 역할을 할 수 있다. 선형 전력 증폭 회로(100)의 출력 전력은 마지막에 위치한 클래스-씨 전력 증폭기(120)가 좌우하지만, 이득의 경우 구동 증폭기(110)의 이득이 그대로 클래스-씨 전력 증폭기(120)의 이득에 더해진다.Similar to the class-A power amplifier 120, the drive amplifier 110 may include transistors M _D1 , M _D2 , M _D3 , and M _D4 and a resistor R _D. Transistors M _D1 and M _D3 may form a common source amplifier with a gate bias V _CS1 and transistors M _D2 and M _D4 may form a common gate amplifier with a gate bias V _CG1 . The driving amplifier 110 may serve to compensate for the insufficient gain of the class-A power amplifier 120. Although the output power of the linear power amplifier circuit 100 is controlled by the last placed class-seed power amplifier 120, the gain of the drive amplifier 110 in the case of the gain is more dependent on the gain of the class- It becomes.

제1 증가형 피드백 제어 회로(132)는 제1 피드백 입력 신호(V_{F_IN11})에 기초하여 제1 피드백 출력 신호(V_{F_OUT11})를 발생할 수 있고, 트랜지스터(M₁₁), 저항들(R₁₁, R_1A) 및 캐패시터들(C₁₁, C_1A)을 포함할 수 있다. 트랜지스터(M₁₁)는 제1 전원 전압(V_DD)과 연결되는 제1 전극(예를 들어, 소스 전극), 제1 피드백 출력 신호(V_{F_OUT11})를 제공하는 제2 전극(예를 들어, 드레인 전극), 및 제어 전극(예를 들어, 게이트 전극)을 포함할 수 있다. 예를 들어, 트랜지스터(M₁₁)는 PMOS(p-type metal-oxide semiconductor) 트랜지스터일 수 있다. 저항(R₁₁) 및 캐패시터(C₁₁)는 트랜지스터(M₁₁)의 상기 제2 전극과 제1 전압(V_F) 사이에 병렬로 연결될 수 있다. 예를 들어, 저항(R₁₁) 및 캐패시터(C₁₁)는 저역 통과 필터(low pass filter)로서 동작할 수 있다. 저항(R_1A)은 트랜지스터(M₁₁)의 상기 제어 전극과 제2 전압(V_CTRL) 사이에 연결될 수 있다. 캐패시터(C_1A)는 트랜지스터(M₁₁)의 상기 제어 전극과 제1 출력 단자(OT11) 사이에 연결될 수 있고, 제1 피드백 입력 신호(V_{F_IN11})를 수신할 수 있다. 예를 들어, 캐패시터(C_1A)는 바이패스 캐패시터로서 동작할 수 있다.The first incremental feedback control circuit 132 can generate the first feedback output signal V _{F_OUT11} based on the first feedback input signal V _{F_IN11} and the transistor M ₁₁ and the resistors R ₁₁ , _1A and capacitors C ₁₁ , C _1A . Transistor (M ₁₁₎ is a first electrode (e.g., source electrode) connected to the power supply voltage (V _DD), the first second electrodes to provide a feedback output signal (V _{F_OUT11)} (e.g., drain Electrode), and a control electrode (e.g., a gate electrode). For example, the transistor M ₁₁ may be a PMOS (p-type metal-oxide semiconductor) transistor. The resistor R ₁₁ and the capacitor C ₁₁ may be connected in parallel between the second electrode of the transistor M ₁₁ and the first voltage V _F. For example, the resistor R ₁₁ and the capacitor C ₁₁ may operate as a low pass filter. The resistor R _1A may be connected between the control electrode of the transistor M ₁₁ and the second voltage V _CTRL . The capacitor C _1A can be connected between the control electrode of the transistor M ₁₁ and the first output terminal _OT11 and can receive the first feedback input signal V _{F_IN11} . For example, capacitor C _1A may operate as a bypass capacitor.

제1 피드백 네트워크(134)는 제1 피드백 출력 신호(V_{F_OUT11})에 기초하여 상기 제1 피드백 량을 조절할 수 있고, 제1 입력 단자(IT11)와 제1 출력 단자(OT11) 사이에 직렬로 연결되는 피드백 트랜지스터(M_F11), 피드백 저항(R_F11) 및 피드백 캐패시터(C_F11)를 포함할 수 있다. 피드백 트랜지스터(M_F11)의 제어 전극(예를 들어, 게이트 전극)에 제1 피드백 출력 신호(V_{F_OUT11})가 인가될 수 있다. 예를 들어, 피드백 트랜지스터(M_F11)는 NMOS 트랜지스터일 수 있고, 가변 저항으로서 동작할 수 있다.The first feedback network 134 is capable of adjusting the first feedback amount based on the first feedback output signal V _{F_OUT11} and is connected in series between the first input terminal IT11 and the first output terminal OT11 A feedback transistor M _F11 , a feedback resistor R _F11 , and a feedback capacitor C _F11 . A first feedback output signal V _{F_OUT11} may be applied to a control electrode (e.g., a gate electrode) of the feedback transistor M _F11 . For example, the feedback transistor M _F11 may be an NMOS transistor and may operate as a variable resistor.

제1 증가형 피드백 제어 회로(132) 및 제1 피드백 네트워크(134)의 동작을 구체적으로 설명하면 다음과 같다.The operation of the first incremental feedback control circuit 132 and the first feedback network 134 will be described in detail as follows.

피드백 트랜지스터(M_F11)의 제어 전극에 인가되는 제1 피드백 출력 신호(V_{F_OUT11})에 따라서 피드백 트랜지스터(M_F11)의 등가 저항 값이 달라지며, 이에 따라 제1 피드백 네트워크(134)의 전체 저항 값 또한 달라질 수 있다. 구체적으로, 제1 피드백 출력 신호(V_{F_OUT11})의 전압 레벨이 상대적으로 높으면, 피드백 트랜지스터(M_F11)는 턴온(turn-on)되어 상대적으로 작은 저항 값을 가질 수 있고, 이에 따라 제1 피드백 네트워크(134)의 상기 전체 저항 값은 감소할 수 있다. 이와 반대로, 제1 피드백 출력 신호(V_{F_OUT11})의 전압 레벨이 상대적으로 낮으면, 피드백 트랜지스터(M_F11)는 턴오프(turn-off)되어 상대적으로 큰 저항 값을 가질 수 있고, 이에 따라 제1 피드백 네트워크(134)의 상기 전체 저항 값은 증가할 수 있다.Give the equivalent resistance value varies in the transistor (M _F11), the feedback transistor according to the first feedback output signal (V _{F_OUT11)} (M _F11) to be applied to the control electrode of, so that the total resistance of the first feedback network (134) It can also be different. Specifically, if the voltage level of the first feedback output signal V _{F - - OUT11} is relatively high, the feedback transistor M _F11 may be turned on to have a relatively small resistance value, The total resistance value of the resistor 134 may decrease. Conversely, if the voltage level of the first feedback output signal (V _{F - - OUT11} ) is relatively low, the feedback transistor M _F11 may be turned off to have a relatively large resistance value, The total resistance value of the feedback network 134 may increase.

제1 피드백 네트워크(134)의 상기 전체 저항 값의 변화에 기초하여 상기 제1 피드백 량이 조절되며, 이에 따라 선형 전력 증폭 회로(100)에 대한 선형화 동작이 수행될 수 있다. 구체적으로, 제1 출력 전력 영역(도 3의 OPWR1) 내의 상대적으로 낮은 출력 전력에서는 피드백 트랜지스터(M_F11)의 상기 제어 전극에 상대적으로 낮은 전압을 인가하여, 제1 피드백 네트워크(134)가 상대적으로 큰 피드백 등가 저항 값을 가질 수 있고, 이에 따라 상기 제1 피드백 량을 줄여서 이득을 증가시킬 수 있다. 이와 반대로, 제1 출력 전력 영역(도 3의 OPWR1) 내의 상대적으로 높은 출력 전력에서는 피드백 트랜지스터(M_F11)의 상기 제어 전극에 상대적으로 높은 전압을 인가하여, 제1 피드백 네트워크(134)가 상대적으로 작은 피드백 등가 저항 값을 가질 수 있고, 이에 따라 상기 제1 피드백 량을 늘려서 이득을 감소시킬 수 있다.The first feedback amount is adjusted based on the change in the total resistance value of the first feedback network 134, and thus the linearization operation for the linear power amplifier circuit 100 can be performed. Specifically, at a relatively low output power in the first output power region (OPWR1 in FIG. 3), a relatively low voltage is applied to the control electrode of the feedback transistor M _F11 so that the first feedback network 134 is relatively A large feedback equivalent resistance value can be obtained, and thus the gain can be increased by reducing the first feedback amount. Conversely, at a relatively high output power in the first output power region (OPWR1 in FIG. 3), a relatively high voltage is applied to the control electrode of the feedback transistor M _F11 so that the first feedback network 134 is relatively It is possible to have a small feedback equivalent resistance value, thereby increasing the first feedback amount and thereby reducing the gain.

상술한 것처럼 피드백 트랜지스터(M_F11)의 저항 값을 제어하기 위해, 제1 증가형 피드백 제어 회로(132)는 제1 피드백 출력 신호(V_{F_OUT11})를 제어할 수 있다. 구체적으로, PMOS 트랜지스터(M₁₁)와 저역 통과 필터(R₁₁, C₁₁)는 제1 피드백 입력 신호(V_{F_IN11})에서 캐리어(carrier) 신호를 제거하고 포락선(envelope) 신호만을 검출하여, 출력 전력이 커질수록 평균 전압이 증가하는 포락선 형태의 제1 피드백 출력 신호(V_{F_OUT11})를 발생할 수 있다. 이 때, 전류 소모가 거의 없으면서 적절한 증폭 이득을 가지는 제어 회로를 구현하기 위해, PMOS 트랜지스터(M₁₁)의 게이트 전압인 제2 전압(V_CTRL)은 문턱 전압 근처에서 바이어스(bias)될 수 있다.In order to control the resistance value of the feedback transistor M _F11 as described above, the first incremental feedback control circuit 132 may control the first feedback output signal V _{F - - OUT11} . Specifically, the PMOS transistor M ₁₁ and the low-pass filters R ₁₁ and C ₁₁ remove the carrier signal from the first feedback input signal V _{F_IN} ₁₁ and detect only the envelope signal, It is possible to generate a first feedback output signal V _{F_OUT11 in the} form of an envelope in which the average voltage increases. At this time, the second voltage (V _CTRL ), which is the gate voltage of the PMOS transistor M ₁₁ , may be biased near the threshold voltage in order to realize a control circuit having a proper amplification gain with little current consumption.

제2 증가형 피드백 제어 회로(142)는 제2 피드백 입력 신호(V_{F_IN12})에 기초하여 제2 피드백 출력 신호(V_{F_OUT12})를 발생할 수 있고, 트랜지스터(M₁₂), 저항들(R₁₂, R_1B) 및 캐패시터들(C₁₂, C_1B)을 포함할 수 있다. 제2 피드백 네트워크(144)는 제2 피드백 출력 신호(V_{F_OUT12})에 기초하여 상기 제2 피드백 량을 조절할 수 있고, 제2 입력 단자(IT12)와 제2 출력 단자(OT12) 사이에 직렬로 연결되는 피드백 트랜지스터(M_F12), 피드백 저항(R_F12) 및 피드백 캐패시터(C_F12)를 포함할 수 있다. 제2 증가형 피드백 제어 회로(142) 및 제2 피드백 네트워크(144)의 구성 및 동작은, 상술한 제1 증가형 피드백 제어 회로(132) 및 제1 피드백 네트워크(134)의 구성 및 동작과 각각 실질적으로 동일할 수 있다.The second incremental feedback control circuit 142 may generate the second feedback output signal V _{F_OUT12} based on the second feedback input signal V _{F_IN12} and the transistor M ₁₂ and the resistors R ₁₂ , _1B , and capacitors C ₁₂ , C _1B . The second feedback network 144 is capable of adjusting the second feedback amount based on the second feedback output signal V _{F_OUT12} and is connected in series between the second input terminal IT12 and the second output terminal OT12 feedback transistor which may include a (M _F12), the feedback resistor (R _F12) and a feedback capacitor (C _F12). The configuration and operation of the second incremental feedback control circuit 142 and the second feedback network 144 are the same as those of the first incremental feedback control circuit 132 and the first feedback network 134 described above, May be substantially the same.

도 5a, 5b, 5c, 6a, 6b, 7a 및 7b는 도 4의 선형 전력 증폭 회로의 동작 및 특성을 설명하기 위한 도면들이다.5A, 5B, 5C, 6A, 6B, 7A and 7B are diagrams for explaining the operation and characteristics of the linear power amplifier circuit of FIG.

도 4 및 5a를 참조하면, 제1 증가형 피드백 제어 회로(132)의 입력인 제1 피드백 입력 신호(V_{F_IN11})는 구동 증폭기(110)의 출력이 피드백된 신호이므로, 캐리어 신호(예를 들어, 약 수/수십 GHz)와 포락선 신호(예를 들어, 약 수/수십 MHz)가 조합되어 있는 변조된 신호일 수 있다. 도 5a에서 포락선 신호 내의 검정색으로 칠해진 부분이 캐리어 신호를 나타낼 수 있다.4 and 5A, since the first feedback input signal V _{F_IN11} , which is the input to the first incremental feedback control circuit 132, is the feedback signal of the output of the driving amplifier 110, the carrier signal , About several tens of GHz) and an envelope signal (e.g., about several tens of MHz). In Figure 5A, the black colored portion in the envelope signal may represent the carrier signal.

도 4 및 5b를 참조하면, 제1 증가형 피드백 제어 회로(132)의 출력인 제1 피드백 출력 신호(V_{F_OUT11})는 저역 통과 필터(R₁₁, C₁₁)에 의해 필터링된 신호이므로, 포락선 신호만을 가지고 그 크기는 출력 전력이 커질수록 평균 전압이 증가하는 것을 확인할 수 있다. 도 5c를 참조하면, 제1 피드백 출력 신호(V_{F_OUT11})의 DC(direct current) 레벨은 제1 출력 전력 영역(도 3의 OPWR1)에서 출력 전력이 커질수록 증가하는 것을 확인할 수 있다.4 and 5B, since the first feedback output signal V _{F_OUT11} , which is the output of the first incremental feedback control circuit 132, is the signal filtered by the low pass filters R ₁₁ and C ₁₁ , And the average voltage increases as the output power increases. Referring to FIG. 5C, it can be _{seen that} the DC (direct current) level of the first feedback output signal V _{F_OUT11} increases as the output power increases in the first output power region (OPWR1 in FIG. 3).

도 5a, 5b 및 5c는 약 10 MHz의 포락선 신호와 약 1.8 GHz의 캐리어 신호로 테스트한 결과를 나타낸다.Figures 5A, 5B, and 5C show the results of testing with an envelope signal of about 10 MHz and a carrier signal of about 1.8 GHz.

한편, 도시하지는 않았지만, 제2 피드백 입력 신호(V_{F_IN12}) 및 제2 피드백 출력 신호(V_{F_OUT12})도 제1 피드백 입력 신호(V_{F_IN11}) 및 제1 피드백 출력 신호(V_{F_OUT11})와 각각 실질적으로 동일한 파형을 가질 수 있다.Although not shown, the second feedback input signal V _{F_IN12} and the second feedback output signal V _{F_OUT12} are also substantially equal to the first feedback input signal V _{F_IN11} and the first feedback output signal V _{F_OUT11} , It can have a waveform.

도 6a 및 6b를 참조하면, 점선은 종래의 class-C 전력 증폭기의 특성을 나타내고, 실선은 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)의 특성을 나타낸다.6A and 6B, the dotted line represents the characteristics of the conventional class-C power amplifier, and the solid line represents the characteristic of the linear power amplifier circuit 100 according to the embodiments of the present invention.

도 6a에 도시된 것처럼, 종래의 class-C 전력 증폭기는 매우 심한 이득 팽창 현상(예를 들어, 약 5.5dB gain variation)을 가진다. 반면에, 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)는 낮은 출력 전력에서 이득 상승을 크게 가져감에 따라, 약 1dB 이내의 gain variation을 가지도록 선형성이 향상되었음을 확인할 수 있다.As shown in FIG. 6A, a conventional class-C power amplifier has a very severe gain swell phenomenon (e.g., about 5.5 dB gain variation). On the other hand, the linear power amplifier circuit 100 according to the embodiments of the present invention shows that the linearity is improved to have a gain variation within about 1 dB as the gain increase is increased at low output power.

또한, 도 6b에 도시된 것처럼, 종래의 class-C 전력 증폭기는 선형성 지표 중 하나인 IMD3(third-order intermodulation distortion)이 약 -20dBc에 근접할 만큼 상대적으로 좋지 않은 특성을 가진다. 반면에, 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)는 IMD3은 표준 기준인 -30dBc에 근접할 만큼 상대적으로 좋은 특성을 가진다. IMD3은 낮으면 낮을수록 좋고, -20dBc 와 -30dBc는 매우 큰 차이이다.Also, as shown in FIG. 6B, the conventional class-C power amplifier has a relatively poor characteristic such that the third order intermodulation distortion (IMD3), which is one of the linearity indexes, approaches approximately -20 dBc. On the other hand, the linear power amplifier circuit 100 according to the embodiments of the present invention has relatively good characteristics such that the IMD3 is close to -30 dBc, which is a standard reference. The lower the IMD3 is, the better the better, and the -20dBc and -30dBc are very big differences.

도 7a를 참조하면, 점선은 종래의 class-AB 전력 증폭기의 특성을 나타내고, 실선은 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)의 특성을 나타낸다. 종래의 class-AB 전력 증폭기와 비교하였을 때, 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)의 정지 전류 소모량이 약 4.5 배 이상 감소하였음을 확인할 수 있다.Referring to FIG. 7A, a dotted line indicates characteristics of a conventional class-AB power amplifier, and a solid line indicates characteristics of the linear power amplifier circuit 100 according to embodiments of the present invention. It can be confirmed that the quiescent current consumption of the linear power amplifier circuit 100 according to the embodiments of the present invention is reduced by about 4.5 times or more when compared with the conventional class AB power amplifier.

도 7b를 참조하면, 수직 축은 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)의 전류 소모 대비 종래의 class-AB 전력 증폭기의 전류 소모 비율을 나타낸다. 종래의 class-AB 전력 증폭기와 비교하였을 때, 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)의 전류 소모량이 상대적으로 낮은 출력 전력(예를 들어, 약 15dBm 이하)에서 약 2배에서 4배 정도로 감소하였음을 확인할 수 있다.Referring to FIG. 7B, the vertical axis represents the current consumption ratio of the conventional class-AB power amplifier with respect to the current consumption of the linear power amplifier circuit 100 according to the embodiments of the present invention. The current consumption of the linear power amplifier circuit 100 according to the embodiments of the present invention is about twice as high as that of the conventional class AB power amplifier at a relatively low output power (for example, about 15 dBm or less) 4 times as much.

본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)는 기존의 일반적인 class-AB 전력 증폭기에 비해 증가형 피드백 제어 네트워크들(130, 140)을 더 포함한다. 증가형 피드백 제어 네트워크들(130, 140)에 포함되는 피드백 네트워크들(134, 144)은 전류 소모가 0이고, 증가형 피드백 제어 회로들(132, 142)도 수십 uA 정도의 작은 전류를 소모한다. 일반적으로 전력 증폭기가 수십~수백 mA의 전류를 소모하는데 반해, 증가형 피드백 제어 네트워크들(130, 140)은 무시해도 될 정도의 매우 적은 전류를 소모하기 때문에 추가적인 효율 감소가 없다는 큰 장점을 가진다. 그리고 증가형 피드백 제어 네트워크들(130, 140)은 인덕터와 같은 큰 면적을 차지하는 수동 소자들을 사용하지 않고, 트랜지스터들(M_F11, M_F12, M₁₁, M₁₂) 또한 전력 증폭기와 구동 증폭기에 비해서 수십~수백 배 작은 폭(width)을 가지는 크기를 이용하기 때문에, 전체적인 면적에 큰 영향을 주지 않는다. 이처럼 본 발명에 따르면, 추가적인 면적을 크게 요구하지 않는 회로 구성이 가능하므로, 제작 비용 또한 절감될 수 있다. 또한, 낮은 출력 전력에서 전류 소모를 줄이는 효과를 가져다 줌과 동시에, 이를 구동시키기 위한 추가 회로들의 전류 소모가 매우 적기 때문에 큰 효율 향상을 가져올 수 있다.The linear power amplifier circuit 100 according to embodiments of the present invention further includes the incremental feedback control networks 130 and 140 as compared to the conventional class-AB power amplifier. The feedback networks 134 and 144 included in the incremental feedback control networks 130 and 140 consume currents of zero and the incremental feedback control circuits 132 and 142 also consume as little as a few tens of uA . While the power amplifiers typically consume tens to hundreds of milliamperes of current, the incremental feedback control networks 130 and 140 consume very little current which can be neglected and thus have the great advantage of no additional efficiency reduction. And the increase-type feedback control network (130, 140) without the use of passive devices occupy a large area, such as inductors, transistors (M _F11, M _F12, M _11, M ₁₂₎ also compared to the power amplifier and the driving amplifier Since the size having a width of several tens to several hundred times is used, the overall area is not greatly affected. As described above, according to the present invention, it is possible to construct a circuit that does not require a large additional area, so that the manufacturing cost can also be reduced. In addition, it has the effect of reducing the current consumption at low output power, and at the same time, the current consumption of the additional circuits for driving it is very small, which leads to a great efficiency improvement.

결론적으로, 본 발명의 실시예들에 따른 선형 전력 증폭 회로(100)는 일반적으로 활용되는 전력 증폭기에 비해 백오프된 전력 영역에서 큰 효율 향상을 가져올 수 있다. 본 발명에서 제안하는 증가형 피드백 제어 네트워크는 전력 증폭기에 비해 그 사이즈가 수십 배 작으며 문턱 전압 근처에서 바이어스 되기 때문에, 추가적으로 소모되는 전류가 거의 없을 수 있다. 다시 말하면, 피드백 량의 변화에도 불구하고 전류 소모량은 거의 변하지 않기 때문에, 선형성을 향상시키기 위한 적절한 방법이라고 볼 수 있다.As a result, the linear power amplifier circuit 100 according to the embodiments of the present invention can achieve a large efficiency improvement in the power range backed off as compared with the power amplifier generally used. The increased feedback control network proposed in the present invention is several tens times smaller in size than the power amplifier and biased near the threshold voltage, so that there is little additional current consumed. In other words, since the current consumption is hardly changed in spite of the change of the feedback amount, it can be regarded as an appropriate method for improving the linearity.

한편, 도 1 및 4의 실시예에서 구동 증폭기(110)의 피드백을 이용하는 이유는 다음과 같다. 구동 증폭기(110)의 트랜지스터 크기가 클래스-씨 전력 증폭기(120)의 트랜지스터의 크기에 비해서 작기 때문에 입출력 임피던스가 크다. 따라서 증폭기에 병렬로 연결되어 있는 피드백을 컨트롤할 때 더 큰 이득 변화를 가질 수 있어, 원하는 특성을 쉽게 만들어 낼 수 있다. 그리고 높은 출력 전력에서 클래스-씨 전력 증폭기(120)의 피드백 량을 늘리게 된다면 전류 소모도 늘어나고 클래스-씨 전력 증폭기(120) 자체의 이득이 감소하여 효율 감소를 가져오게 된다. 여기서 언급하는 효율은 전력 부가 효율(power added efficiency; PAE)을 의미한다. 전력 부가 효율은 "(출력 전력-입력 전력)/전력 소모"로 정의된다. 즉, 클래스-씨 전력 증폭기(120)의 이득(=출력 전력-입력전력)이 감소하고 전력 소모가 늘어나기 때문에 전력 부가 효율도 감소할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 클래스-씨 전력 증폭기(120)에 증가형 피드백 제어 네트워크들이 적용될 수도 있고, 입력 매칭 네트워크(170)의 입력단으로부터 피드백 입력 신호를 수신할 수도 있다.On the other hand, the reason for using the feedback of the driving amplifier 110 in the embodiment of FIGS. 1 and 4 is as follows. The input / output impedance is large because the transistor size of the driving amplifier 110 is smaller than the size of the transistor of the class-A power amplifier 120. Therefore, when controlling the feedback connected in parallel to the amplifier, it can have a larger gain change, making it easy to produce the desired characteristics. If the amount of feedback of the class-A power amplifier 120 is increased at a high output power, the current consumption is increased and the gain of the class-A power amplifier 120 itself is reduced and the efficiency is reduced. The efficiency referred to herein means power added efficiency (PAE). Power addition efficiency is defined as "(output power - input power) / power consumption ". That is, since the gain (= output power-input power) of the class-A power amplifier 120 decreases and power consumption increases, the power addition efficiency may also decrease. However, the present invention is not limited to this. Incremental feedback control networks may be applied to the class-SE power amplifier 120 and a feedback input signal may be received from an input terminal of the input matching network 170.

도 8은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다.8 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention.

도 8을 참조하면, 선형 전력 증폭 회로(102)는 구동 증폭기(110), 클래스-씨 전력 증폭기(120), 제1 증가형 피드백 제어 네트워크(130) 및 제2 증가형 피드백 제어 네트워크(140)를 포함한다. 선형 전력 증폭 회로(102)는 제1 감소형 피드백 제어 네트워크(decreasing feedback control network; DFCN)(150), 제2 감소형 피드백 제어 네트워크(160), 입력 매칭 네트워크(170), 인터스테이지 매칭 네트워크(180) 및 출력 매칭 네트워크(190)를 더 포함할 수 있다.8, the linear power amplifier circuit 102 includes a driving amplifier 110, a class-seed power amplifier 120, a first incremental feedback control network 130 and a second incremental feedback control network 140, . The linear power amplifier circuit 102 includes a first decreasing feedback control network (DFCN) 150, a second decreasing feedback control network 160, an input matching network 170, an interstage matching network 180, and an output matching network 190.

제1 감소형 피드백 제어 네트워크(150) 및 제2 감소형 피드백 제어 네트워크(160)를 더 포함하는 것을 제외하면, 도 8의 선형 전력 증폭 회로(102)는 도 1의 선형 전력 증폭 회로(100)와 실질적으로 동일할 수 있으며, 중복되는 구성요소에 대한 설명은 생략하도록 한다.The linear power amplifier circuit 102 of FIG. 8 is identical to the linear power amplifier circuit 100 of FIG. 1 except that it further includes a first reduced feedback control network 150 and a second reduced feedback control network 160, And the description of the overlapping components will be omitted.

제1 감소형 피드백 제어 네트워크(150)는 구동 증폭기(110)의 제1 출력 단자(OT11)와 클래스-씨 전력 증폭기(120)의 제3 입력 단자(IT21) 및 제3 출력 단자(OT21)에 연결되고, 클래스-씨 전력 증폭기(120)의 상기 출력 전력과 반비례하는 제3 피드백 량을 클래스-씨 전력 증폭기(120)에 제공할 수 있다.The first reduced feedback control network 150 is connected to the first output terminal OT11 of the drive amplifier 110 and the third input terminal IT21 and the third output terminal OT21 of the class- And provides a third feedback amount to the class-seed power amplifier 120 that is connected and inversely proportional to the output power of the class-A power amplifier 120.

제1 감소형 피드백 제어 네트워크(150)는 제1 감소형 피드백 제어 회로(152) 및 제3 피드백 네트워크(154)를 포함할 수 있다. 제1 감소형 피드백 제어 회로(152)는 제1 출력 단자(OT11)로부터 제3 피드백 입력 신호(V_{F_IN21})를 수신하고, 제3 피드백 입력 신호(V_{F_IN21})에 기초하여 제3 피드백 출력 신호(V_{F_OUT21})를 발생할 수 있다. 제3 피드백 입력 신호(V_{F_IN21})는 제1 피드백 입력 신호(V_{F_IN11})와 실질적으로 동일할 수 있다. 제3 피드백 출력 신호(V_{F_OUT21})는 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 증가할수록 평균 전압이 감소할 수 있다. 제3 피드백 네트워크(154)는 제3 입력 단자(IT21) 및 제3 출력 단자(OT21) 사이에 연결될 수 있고, 제3 피드백 출력 신호(V_{F_OUT21})에 기초하여 상기 제3 피드백 량을 조절할 수 있다.The first reduced feedback control network 150 may include a first reduced feedback control circuit 152 and a third feedback network 154. The first reduction feedback control circuit 152 receives the third feedback input signal V _{F_IN21} from the first output terminal OT11 and generates the third feedback output signal V _{F_IN21} based on the third feedback input signal V _{F_IN21} V _{F_OUT21} ). The third feedback input signal V _{F_IN21} may be substantially equal to the first feedback input signal V _{F_IN11} . The third feedback output signal (V _F - - _OUT21 ) may decrease as the output power of the class-A power amplifier 120 increases. The third feedback network 154 may be connected between the third input terminal IT21 and the third output terminal OT21 and may adjust the third feedback amount based on the third feedback output signal V _{F_OUT21} .

제2 감소형 피드백 제어 네트워크(160)는 구동 증폭기(110)의 제2 출력 단자(OT12)와 클래스-씨 전력 증폭기(120)의 제4 입력 단자(IT22) 및 제4 출력 단자(OT22)에 연결되고, 클래스-씨 전력 증폭기(120)의 상기 출력 전력과 반비례하는 제4 피드백 량을 클래스-씨 전력 증폭기(120)에 제공할 수 있다.The second reduced feedback control network 160 is connected to the second output terminal OT12 of the drive amplifier 110 and the fourth input terminal IT22 and the fourth output terminal OT22 of the class- And provides a fourth feedback amount to the class-seed power amplifier 120 that is connected and inversely proportional to the output power of the class-A power amplifier 120.

제2 감소형 피드백 제어 네트워크(160)는 제2 감소형 피드백 제어 회로(162) 및 제4 피드백 네트워크(164)를 포함할 수 있다. 제2 감소형 피드백 제어 회로(162)는 제2 출력 단자(OT12)로부터 제4 피드백 입력 신호(V_{F_IN22})를 수신하고, 제4 피드백 입력 신호(V_{F_IN22})에 기초하여 제4 피드백 출력 신호(V_{F_OUT22})를 발생할 수 있다. 제4 피드백 입력 신호(V_{F_IN22})는 제2 피드백 입력 신호(V_{F_IN12})와 실질적으로 동일할 수 있다. 제4 피드백 출력 신호(V_{F_OUT22})는 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 증가할수록 평균 전압이 감소할 수 있다. 제4 피드백 네트워크(164)는 제4 입력 단자(IT22) 및 제4 출력 단자(OT22) 사이에 연결될 수 있고, 제4 피드백 출력 신호(V_{F_OUT22})에 기초하여 상기 제4 피드백 량을 조절할 수 있다.The second reduced feedback control network 160 may include a second reduced feedback control circuit 162 and a fourth feedback network 164. The second reduced feedback control circuit 162 receives the fourth feedback input signal V _{F_IN22} from the second output terminal OT12 and generates a fourth feedback output signal V _{F_IN22} based on the fourth feedback input signal V _{F_IN22} V _{F_OUT22} ). The fourth feedback input signal V _{F_IN22} may be substantially the same as the second feedback input signal V _{F_IN12} . The fourth feedback output signal V _{F_OUT22} may decrease as the output power of the class-A power amplifier 120 increases. The fourth feedback network 164 may be connected between the fourth input terminal IT22 and the fourth output terminal OT22 and may adjust the fourth feedback amount based on the fourth feedback output signal V _{F_OUT22} .

일 실시예에서, 제1 감소형 피드백 제어 네트워크(150)와 제2 감소형 피드백 제어 네트워크(160)는 실질적으로 동일한 회로 구조를 가질 수 있으며, 이에 대해서는 도 10을 참조하여 후술하도록 한다.In one embodiment, the first reduced feedback control network 150 and the second reduced feedback control network 160 may have substantially the same circuit structure, which will be described later with reference to FIG.

도 8의 선형 전력 증폭 회로(102)는 도 1을 참조하여 상술한 증가형 피드백 제어를 이용하여 클래스-씨 전력 증폭기(120)의 선형성을 향상시킬 수 있으며, 최대 출력 전력 근처의 높은 출력 전력에서 이득 감소를 추가적으로 보상하기 위해, 출력 전력(또는 입력 전력)이 증가함에 따라 클래스-씨 전력 증폭기(120)에 대한 상기 제3 및 제4 피드백 량들이 감소하는 감소형 피드백 제어를 추가적으로 이용하여 클래스-씨 전력 증폭기(120)의 선형성을 더욱 향상시킬 수 있다.The linear power amplifier circuit 102 of FIG. 8 can improve the linearity of the class-seed power amplifier 120 using the incremental feedback control described above with reference to FIG. 1, In order to further compensate for the gain reduction, a reduced feedback control, in which the third and fourth feedback amounts for the class-seed power amplifier 120 decrease as the output power (or input power) increases, The linearity of the power amplifier 120 can be further improved.

도 9는 도 8의 선형 전력 증폭 회로의 특성을 나타내는 그래프이다. 도 9에서, 점선은 종래의 class-C 전력 증폭기의 특성을 나타내고, 실선은 본 발명의 실시예들에 따른 선형 전력 증폭 회로(102)의 특성을 나타낸다.9 is a graph showing characteristics of the linear power amplifier circuit of FIG. 9, the dotted line represents the characteristics of the conventional class-C power amplifier, and the solid line represents the characteristics of the linear power amplifier circuit 102 according to the embodiments of the present invention.

도 8 및 9를 참조하면, 종래의 class-C 전력 증폭기는 특정한 최대 출력 전력이 존재하고, 상기 최대 출력 전력 근처에서 전력 이득의 감소가 발생될 수 있다. 이는 class-C 전력 증폭기뿐만 아니라 모든 종류의 전력 증폭기에서 공통적으로 발생될 수 있다. 그 이유는 비선형 소자로 인해 발생되는 음의 부호의 3차 트랜스컨덕턴스(gm3)가 이득을 의미하는 양의 부호의 1차 트랜스컨덕턴스(gm)와 더해지면서 그 합이 줄어들기 때문이다. 이러한 현상을 이득 압축(gain compression)이라고 설명할 수 있다.Referring to FIGS. 8 and 9, a conventional class-C power amplifier has a specific maximum output power, and a decrease in power gain may occur near the maximum output power. This can be common to all kinds of power amplifiers as well as class-C power amplifiers. This is because the third order transconductance (gm3) of the negative sign generated by the nonlinear device is added to the primary transconductance (gm) of the positive sign, which means the gain, and the sum is reduced. This phenomenon can be described as gain compression.

이러한 문제를 개선하기 위해, 본 발명의 실시예들에 따른 선형 전력 증폭 회로(102)에서는, 이득 팽창을 보상하기 위해 낮은 출력 전력에서는 이득 상승을 크게 가져가고 높은 출력 전력에서는 이득 상승을 작게 가져가도록 함과 동시에, 이득 압축을 보상하기 위해 최대 출력 전력 근처에서는 이득 상승을 크게 가져가도록 하여, 전체 출력 전력에서 일정한 이득을 얻을 수 있는 방법을 구현한다.In order to solve such a problem, in the linear power amplifier circuit 102 according to the embodiments of the present invention, in order to compensate for the gain expansion, it is necessary to increase the gain increase at low output power and to reduce the gain increase at high output power. At the same time, in order to compensate for the gain compression, a gain increase is maximized near the maximum output power, and a method of obtaining a constant gain at the total output power is implemented.

구체적으로, 기준 출력 전력(P_R)보다 낮은 제1 출력 전력 영역(OPWR1)에서의 동작은 도 3을 참조하여 상술한 것과 실질적으로 동일할 수 있다. 기준 출력 전력(P_R)보다 높고 최대 출력 전력(P_SAT)보다 낮은 제2 출력 전력 영역(OPWR2)에서, 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 감소할수록 상기 제3 및 제4 피드백 량들은 증가할 수 있고, 이에 따라 전력 이득을 감소시킬 수 있다. 또한, 제2 출력 전력 영역(OPWR2)에서, 클래스-씨 전력 증폭기(120)의 상기 출력 전력이 증가할수록 상기 제3 피드백 량 및 상기 제4 피드백 량은 감소할 수 있고, 이에 따라 전력 이득을 증가시킬 수 있다. 상술한 상기 제3 및 제4 피드백 량들의 조절에 기초하여, 제2 출력 전력 영역(OPWR2)에서 선형 전력 증폭 회로(102)의 전력 이득은 전체적으로 일정하게 유지될 수 있다.Specifically, the operation in the first output power region OPWR1, which is lower than the reference output power P _R , may be substantially the same as that described above with reference to Fig. In the second output power region OPWR2, which is higher than the reference output power P _R and lower than the maximum output power P _SAT , as the output power of the class-seed power amplifier 120 decreases, The amounts can be increased and thus the power gain can be reduced. In addition, in the second output power region OPWR2, as the output power of the class-seed power amplifier 120 increases, the third feedback amount and the fourth feedback amount may decrease, thereby increasing the power gain . Based on the adjustment of the third and fourth feedback amounts described above, the power gain of the linear power amplifier circuit 102 in the second output power region OPWR2 can be kept constant as a whole.

상술한 피드백 제어를 감소형 피드백 제어라고 부를 수 있으며, 선형 전력 증폭 회로(102)에 포함되는 제1 및 제2 감소형 피드백 제어 네트워크들(150, 160)에 의해 감소형 피드백 제어가 수행될 수 있다.Described feedback control may be referred to as a reduced feedback control and reduced feedback control may be performed by the first and second reduced feedback control networks 150 and 160 included in the linear power amplifier circuit 102 have.

도 10은 도 8의 선형 전력 증폭 회로의 구체적인 일 예를 나타내는 회로도이다.10 is a circuit diagram showing a specific example of the linear power amplifier circuit of FIG.

도 10을 참조하면, 선형 전력 증폭 회로(102)는 CMOS 공정을 이용하여 구현될 수 있다.Referring to FIG. 10, the linear power amplifier circuit 102 may be implemented using a CMOS process.

선형 전력 증폭 회로(102)에 포함되는 클래스-씨 전력 증폭기(120), 구동 증폭기(110), 제1 증가형 피드백 제어 네트워크(130) 및 제2 증가형 피드백 제어 네트워크(140)의 구조 및 동작은 도 4 등을 참조하여 상술한 것과 실질적으로 동일할 수 있다. 도 7의 전압들(V_DD1, V_F1, V_CTRL1)은 도 4의 전압들(V_DD, V_F, V_CTRL)과 각각 실질적으로 동일할 수 있다.Structure and operation of the class-A power amplifier 120, the driving amplifier 110, the first incremental feedback control network 130 and the second incremental feedback control network 140 included in the linear power amplifier circuit 102, May be substantially the same as those described above with reference to Fig. The voltages V _DD1 , V _F1 , and V _CTRL1 of FIG. 7 may be substantially equal to the voltages V _DD , V _F , and V _CTRL , respectively, of FIG.

제1 감소형 피드백 제어 회로(152)는 제3 피드백 입력 신호(V_{F_IN21})에 기초하여 제3 피드백 출력 신호(V_{F_OUT21})를 발생할 수 있고, 트랜지스터(M₂₁), 저항들(R₂₁, R_2A) 및 캐패시터들(C₂₁, C_2A)을 포함할 수 있다. 트랜지스터(M₂₁)는 제3 피드백 출력 신호(V_{F_OUT21})를 제공하는 제1 전극(예를 들어, 드레인 전극), 제3 전압(V_F2)과 연결하는 제2 전극(예를 들어, 소스 전극), 및 제어 전극(예를 들어, 게이트 전극)을 포함할 수 있다. 예를 들어, 트랜지스터(M₂₁)는 NMOS(n-type metal-oxide semiconductor) 트랜지스터일 수 있다. 저항(R₂₁) 및 캐패시터(C₂₁)는 제2 전원 전압(V_DD2)과 트랜지스터(M₂₁)의 상기 제1 전극 사이에 병렬로 연결될 수 있다. 예를 들어, 저항(R₂₁) 및 캐패시터(C₂₁)는 저역 통과 필터로서 동작할 수 있다. 저항(R_2A)은 트랜지스터(M₂₁)의 상기 제어 전극과 제4 전압(V_CTRL2) 사이에 연결될 수 있다. 캐패시터(C_2A)는 트랜지스터(M₂₁)의 상기 제어 전극과 제1 출력 단자(OT11) 사이에 연결될 수 있고, 제3 피드백 입력 신호(V_{F_IN21})를 수신할 수 있다. 예를 들어, 캐패시터(C_2A)는 바이패스 캐패시터로서 동작할 수 있다.The first reduced feedback control circuit 152 can generate the third feedback output signal V _{F_OUT21} based on the third feedback input signal V _{F_IN21} and the transistor M ₂₁ and the resistors R ₂₁ and R _2A and capacitors _C21 , _C2A . Transistor (M ₂₁₎ is a first electrode (e.g., the drain electrode), a second electrode (e.g., source electrodes connected to the third voltage (V _F2) to provide a third feedback output signal (V _{F_OUT21)} ), And a control electrode (e.g., a gate electrode). For example, a transistor (M ₂₁₎ may be an NMOS (n-type metal-oxide semiconductor) transistor. The resistor R ₂₁ and the capacitor C ₂₁ may be connected in parallel between the second power supply voltage V _DD2 and the first electrode of the transistor M ₂₁ . For example, the resistor R ₂₁ and the capacitor C ₂₁ may operate as a low-pass filter. The resistor R _2A may be connected between the control electrode of the transistor M ₂₁ and the fourth voltage V _CTRL2 . The capacitor C _2A may be connected between the control electrode of the transistor M ₂₁ and the first output terminal OT11 and may receive the third feedback input signal V _{F_IN21} . For example, the capacitor C _2A may operate as a bypass capacitor.

제3 피드백 네트워크(154)는 제3 피드백 출력 신호(V_{F_OUT21})에 기초하여 상기 제3 피드백 량을 조절할 수 있고, 제3 입력 단자(IT21)와 제3 출력 단자(OT21) 사이에 직렬로 연결되는 피드백 트랜지스터(M_F21), 피드백 저항(R_F21) 및 피드백 캐패시터(C_F21)를 포함할 수 있다. 피드백 트랜지스터(M_F21)의 제어 전극(예를 들어, 게이트 전극)에 제3 피드백 출력 신호(V_{F_OUT21})가 인가될 수 있다. 예를 들어, 피드백 트랜지스터(M_F21)는 NMOS 트랜지스터일 수 있고, 가변 저항으로서 동작할 수 있다.The third feedback network 154 may adjust the third feedback amount based on the third feedback output signal V _{F_OUT21} and may be connected in series between the third input terminal IT21 and the third output terminal OT21 A feedback transistor M _F21 , a feedback resistor R _F21 , and a feedback capacitor C _F21 . A third feedback output signal V _{F - - OUT21} may be applied to the control electrode (e.g., the gate electrode) of the feedback transistor M _F21 . For example, the feedback transistor M _F21 may be an NMOS transistor and may operate as a variable resistor.

제1 감소형 피드백 제어 회로(152) 및 제3 피드백 네트워크(154)의 동작을 구체적으로 설명하면 다음과 같다.The operation of the first reduction feedback control circuit 152 and the third feedback network 154 will be described in detail as follows.

피드백 트랜지스터(M_F21)의 제어 전극에 인가되는 제3 피드백 출력 신호(V_{F_OUT21})에 따라서 피드백 트랜지스터(M_F21)의 등가 저항 값이 달라지며, 이에 따라 제3 피드백 네트워크(154)의 전체 저항 값 또한 달라질 수 있다. 이는 제1 피드백 네트워크(134)의 전체 저항 값의 변화와 실질적으로 동일할 수 있다.The total resistance value of the feedback transistor (M _F21) the third feedback of the output signal (V _{F_OUT21)} therefore the feedback transistor (M _F21) equivalent becomes the resistance value is changed, whereby a third feedback network (154) according to the applied to the control electrode of the It can also be different. Which may be substantially the same as the change in the total resistance value of the first feedback network 134. [

제3 피드백 네트워크(154)의 상기 전체 저항 값의 변화에 기초하여 상기 제3 피드백 량이 조절되며, 이에 따라 선형 전력 증폭 회로(102)에 대한 선형화 동작이 수행될 수 있다. 구체적으로, 제2 출력 전력 영역(도 9의 OPWR2) 내의 상대적으로 낮은 출력 전력에서는 피드백 트랜지스터(M_F21)의 상기 제어 전극에 상대적으로 높은 전압을 인가하여, 제3 피드백 네트워크(154)가 상대적으로 작은 피드백 등가 저항 값을 가질 수 있고, 이에 따라 상기 제3 피드백 량을 늘려서 이득을 감소시킬 수 있다. 이와 반대로, 제2 출력 전력 영역(도 9의 OPWR2) 내의 상대적으로 높은 출력 전력에서는 피드백 트랜지스터(M_F21)의 상기 제어 전극에 상대적으로 낮은 전압을 인가하여, 제3 피드백 네트워크(154)가 상대적으로 큰 피드백 등가 저항 값을 가질 수 있고, 이에 따라 상기 제3 피드백 량을 줄여서 이득을 증가시킬 수 있다.The third feedback amount is adjusted based on the change in the total resistance value of the third feedback network 154 so that the linearization operation for the linear power amplifier circuit 102 can be performed. Specifically, at a relatively low output power in the second output power region (OPWR2 in FIG. 9), a relatively high voltage is applied to the control electrode of the feedback transistor M _F21 so that the third feedback network 154 is relatively It is possible to have a small feedback equivalent resistance value, thereby increasing the third feedback amount, thereby reducing the gain. Conversely, a relatively low voltage is applied to the control electrode of the feedback transistor M _{F21 at} a relatively high output power in the second output power region (OPWR2 of FIG. 9), so that the third feedback network 154 is relatively low It is possible to have a large feedback equivalent resistance value, thereby reducing the third feedback amount, thereby increasing the gain.

상술한 것처럼 피드백 트랜지스터(M_F21)의 저항 값을 제어하기 위해, 제1 감소형 피드백 제어 회로(152)는 제3 피드백 출력 신호(V_{F_OUT21})를 제어할 수 있다. 구체적으로, NMOS 트랜지스터(M₂₁)와 저역 통과 필터(R₂₁, C₂₁)는 제3 피드백 입력 신호(V_{F_IN21})에서 캐리어 신호를 제거하고 포락선 신호만을 검출하여, 출력 전력이 커질수록 평균 전압이 감소하는 포락선 형태의 제3 피드백 출력 신호(V_{F_OUT21})를 발생할 수 있다. 이 때, 전류 소모가 거의 없으면서 적절한 증폭 이득을 가지는 제어 회로를 구현하기 위해, NMOS 트랜지스터(M₂₁)의 게이트 전압인 제4 전압(V_CTRL2)은 문턱 전압 근처에서 바이어스 될 수 있다.In order to control the resistance value of the feedback transistor M _F21 as described above, the first reduced feedback control circuit 152 may control the third feedback output signal V _{F_OUT21} . Specifically, NMOS transistor (M ₂₁₎ and a low-pass filter (R _{_21,} C ₂₁₎ is to remove the carrier signal in the third feedback input signal (V _{F_IN21)} and detect only the envelope signal, the greater the output power is the average voltage A third feedback output signal V _{F - - OUT21} in the form of a reduced envelope. At this time, the fourth voltage V _CTRL2 , which is the gate voltage of the NMOS transistor M ₂₁ , may be biased near the threshold voltage in order to realize a control circuit having a proper amplification gain with little current consumption.

간단히 요약하면, 제1 감소형 피드백 제어 회로(152)의 동작은 제1 증가형 피드백 제어 회로(132)의 동작과 반대되는 동작일 수 있다.Briefly summarized, the operation of the first reduced feedback control circuit 152 may be the opposite of the operation of the first incremental feedback control circuit 132.

제2 감소형 피드백 제어 회로(162)는 제4 피드백 입력 신호(V_{F_IN22})에 기초하여 제4 피드백 출력 신호(V_{F_OUT22})를 발생할 수 있고, 트랜지스터(M₂₂), 저항들(R₂₂, R_2B) 및 캐패시터들(C₂₂, C_2B)을 포함할 수 있다. 제4 피드백 네트워크(164)는 제4 피드백 출력 신호(V_{F_OUT22})에 기초하여 상기 제4 피드백 량을 조절할 수 있고, 제4 입력 단자(IT22)와 제4 출력 단자(OT22) 사이에 직렬로 연결되는 피드백 트랜지스터(M_F22), 피드백 저항(R_F22) 및 피드백 캐패시터(C_F22)를 포함할 수 있다. 제2 감소형 피드백 제어 회로(162) 및 제4 피드백 네트워크(164)의 구성 및 동작은, 상술한 제1 감소형 피드백 제어 회로(152) 및 제3 피드백 네트워크(154)의 구성 및 동작과 각각 실질적으로 동일할 수 있다.The second reduced feedback control circuit 162 may generate the fourth feedback output signal V _{F_OUT22} based on the fourth feedback input signal V _{F_IN22} and the transistor M ₂₂ and the resistors R ₂₂ and R _2B and capacitors C ₂₂ , C _2B . The fourth feedback network 164 may adjust the fourth feedback amount based on the fourth feedback output signal V _{F_OUT22} and may be connected in series between the fourth input terminal IT22 and the fourth output terminal OT22 A feedback transistor M _F22 , a feedback resistor R _F22 , and a feedback capacitor C _F22 . The configuration and operation of the second reduced feedback control circuit 162 and the fourth feedback network 164 are the same as those of the first reduced feedback control circuit 152 and the third feedback network 154 described above, May be substantially the same.

도 11a, 11b 및 11c는 도 10의 선형 전력 증폭 회로의 동작 및 특성을 설명하기 위한 도면들이다.11A, 11B, and 11C are diagrams for explaining the operation and characteristics of the linear power amplifier circuit of FIG.

도 10 및 11a를 참조하면, 제1 감소형 피드백 제어 회로(152)의 입력인 제3 피드백 입력 신호(V_{F_IN21})는 구동 증폭기(110)의 출력이 피드백된 신호이므로, 캐리어 신호와 포락선 신호가 조합되어 있는 변조된 신호일 수 있다. 도 11a의 제3 피드백 입력 신호(V_{F_IN21})는 도 5a의 제1 피드백 입력 신호(V_{F_IN11})와 실질적으로 동일한 파형을 가질 수 있다.10 and 11A, since the third feedback input signal V _{F_IN21} , which is the input of the first reduced feedback control circuit 152, is the feedback signal of the output of the driving amplifier 110, the carrier signal and the envelope signal And may be a combined modulated signal. The third feedback input signal (V _{F - - IN 21} ) of FIG. 11A may have a waveform substantially the same as the first feedback input signal (V _{F -} _INl ) of FIG. 5A.

도 10 및 11b를 참조하면, 제1 감소형 피드백 제어 회로(152)의 출력인 제3 피드백 출력 신호(V_{F_OUT21})는 저역 통과 필터(R₂₁, C₂₁)에 의해 필터링된 신호이므로, 포락선 신호만을 가지고 그 크기는 출력 전력이 커질수록 평균 전압이 감소하는 것을 확인할 수 있다. 도 11c를 참조하면, 제3 피드백 출력 신호(V_{F_OUT21})의 DC 레벨은 제2 출력 전력 영역(도 9의 OPWR2)에서 출력 전력이 커질수록 감소하는 것을 확인할 수 있다.10 and 11B, since the third feedback output signal V _{F_OUT21} , which is the output of the first reduced feedback control circuit 152, is the signal filtered by the low-pass filters R ₂₁ and C ₂₁ , And the average voltage decreases as the output power increases. Referring to FIG. 11C, it can be _{seen that} the DC level of the third feedback output signal (V _{F -} OUT21) decreases as the output power increases in the second output power region (OPWR2 in FIG. 9).

도 5a, 5b 및 5c와 유사하게, 도 11a, 11b 및 11c는 약 10 MHz의 포락선 신호와 약 1.8 GHz의 캐리어 신호로 테스트한 결과를 나타낸다.Similar to Figs. 5A, 5B and 5C, Figs. 11A, 11B and 11C show the results of testing with an envelope signal of about 10 MHz and a carrier signal of about 1.8 GHz.

한편, 도시하지는 않았지만, 제4 피드백 입력 신호(V_{F_IN22}) 및 제4 피드백 출력 신호(V_{F_OUT22})도 제3 피드백 입력 신호(V_{F_IN21}) 및 제3 피드백 출력 신호(V_{F_OUT21})와 각각 실질적으로 동일한 파형을 가질 수 있다.Although not shown, the fourth feedback input signal V _{F_IN22} and the fourth feedback output signal V _{F_OUT22} are also substantially equal to the third feedback input signal V _{F_IN21} and the third feedback output signal V _{F_OUT21} , It can have a waveform.

한편, 도 8 및 10을 참조하여 구동 증폭기(110)에 증가형 피드백 제어 네트워크들(130, 140)이 적용되고 클래스-씨 전력 증폭기(120)에 감소형 피드백 제어 네트워크들(150, 160)이 적용되는 실시예를 설명하였으나, 본 발명은 이에 한정되지 않으며, 구동 증폭기(110)에 감소형 피드백 제어 네트워크들이 적용되고 클래스-씨 전력 증폭기(120)에 증가형 피드백 제어 네트워크들이 적용될 수도 있다. 또한, 도 8 및 10을 참조하여 감소형 피드백 제어 네트워크들(150, 160)이 구동 증폭기(110)의 출력단으로부터 피드백 입력 신호들(V_{F_IN21}, V_{F_IN22})을 수신하는 실시예를 설명하였으나, 본 발명은 이에 한정되지 않으며, 감소형 피드백 제어 네트워크들은 구동 증폭기(110)의 입력단 또는 입력 매칭 네트워크(170)의 입력단으로부터 피드백 입력 신호를 수신할 수도 있다.8 and 10, incremental feedback control networks 130 and 140 are applied to the driving amplifier 110 and reduced feedback control networks 150 and 160 are applied to the class- The present invention is not limited thereto, and the reduced feedback control networks may be applied to the driving amplifier 110, and the increased feedback control networks may be applied to the class-seed power amplifier 120. 8 and 10, the embodiments in which the reduced feedback control networks 150 and 160 receive the feedback input signals V _{F_IN21} and V _{F_IN22} from the output terminal of the driving amplifier 110 have been described, The reduced feedback control networks may also receive a feedback input signal from an input of the drive amplifier 110 or an input of the input matching network 170.

도 12 및 13은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도들이다.12 and 13 are block diagrams illustrating a linear power amplifier circuit according to embodiments of the present invention.

도 12를 참조하면, 선형 전력 증폭 회로(200)는 구동 증폭기(210), 클래스-씨 전력 증폭기(220) 및 증가형 피드백 제어 네트워크(230)를 포함한다. 선형 전력 증폭 회로(200)는 입력 매칭 네트워크(270), 인터스테이지 매칭 네트워크(280) 및 출력 매칭 네트워크(290)를 더 포함할 수 있다. 도 12의 실시예에서, 구동 증폭기(210) 및 클래스-씨 전력 증폭기(220)는 단일 입력 증폭기의 형태로 구현될 수 있다.12, the linear power amplifier circuit 200 includes a driving amplifier 210, a class-A power amplifier 220, and an incremental feedback control network 230. [ The linear power amplifier circuit 200 may further include an input matching network 270, an interstage matching network 280, and an output matching network 290. In the embodiment of FIG. 12, the drive amplifier 210 and the class-SE power amplifier 220 may be implemented in the form of a single input amplifier.

차동 증폭기(110, 120)가 단일 입력 증폭기(210, 220)로 변경되는 것을 제외하면, 도 12의 선형 전력 증폭 회로(200)는 도 1의 선형 전력 증폭 회로(100)와 유사한 구조를 가질 수 있다.The linear power amplifier circuit 200 of FIG. 12 may have a structure similar to the linear power amplifier circuit 100 of FIG. 1 except that the differential amplifiers 110 and 120 are changed to single input amplifiers 210 and 220 have.

구동 증폭기(210)는 입력 신호(RF_IN)를 수신하는 제1 입력 단자(IT1), 및 중간 증폭 신호를 발생하는 제1 출력 단자(OT1)를 포함한다. 입력 매칭 네트워크(270)는 구동 증폭기(210)의 제1 입력 단자(IT1)와 연결될 수 있고, 입력 신호(RF_IN)를 수신하는 입력 단자의 임피던스와 구동 증폭기(210)의 입력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다.The driving amplifier 210 includes a first input terminal IT1 for receiving an input signal RF _IN and a first output terminal OT1 for generating an intermediate amplified signal. The input matching network 270 may be connected to the first input terminal IT1 of the driving amplifier 210 and may have an impedance of the input terminal receiving the input signal RF _IN and an input impedance of the driving amplifier 210 of at least Loss and distortion can be matched.

클래스-씨 전력 증폭기(220)는 상기 중간 증폭 신호를 수신하는 제2 입력 단자(IT2), 및 출력 증폭 신호(RF_OUT)를 발생하는 제2 출력 단자(OT2)를 포함한다. 인터스테이지 매칭 네트워크(280)는 구동 증폭기(210)의 제1 출력 단자(OT1)와 클래스-씨 전력 증폭기(220)의 제2 입력 단자(IT2) 사이에 연결될 수 있고, 구동 증폭기(210)의 출력 임피던스와 클래스-씨 전력 증폭기(220)의 입력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다. 출력 매칭 네트워크(290)는 클래스-씨 전력 증폭기(220)의 제2 출력 단자(OT2)와 연결될 수 있고, 출력 증폭 신호(RF_OUT)를 제공하는 출력 단자의 임피던스와 클래스-씨 전력 증폭기(220)의 출력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다.The class-A power amplifier 220 includes a second input terminal IT2 for receiving the intermediate amplified signal and a second output terminal OT2 for generating an output amplified signal RF _OUT . The interstage matching network 280 may be coupled between a first output terminal OT1 of the drive amplifier 210 and a second input terminal IT2 of the class-A power amplifier 220, The output impedance and the input impedance of the class-A power amplifier 220 can be matched with minimal loss and distortion. The output matching network 290 may be coupled to the second output terminal OT2 of the class-SE power amplifier 220 and may be coupled to an impedance of the output terminal providing the output amplified signal RF _OUT and the impedance of the class- Can be matched to the minimum loss and distortion.

증가형 피드백 제어 네트워크(230)는 구동 증폭기(210)의 제1 입력 단자(IT1)와 제1 출력 단자(OT1) 사이에 연결되고, 클래스-씨 전력 증폭기(220)의 출력 전력과 비례하는 제1 피드백 량을 구동 증폭기(210)에 제공한다.The incremental feedback control network 230 is connected between the first input terminal IT1 of the drive amplifier 210 and the first output terminal OT1 and is connected to the output terminal of the class- 1 feedback amount to the drive amplifier 210. [

증가형 피드백 제어 네트워크(230)는 증가형 피드백 제어 회로(232) 및 제1 피드백 네트워크(234)를 포함할 수 있다. 증가형 피드백 제어 회로(232)는 제1 출력 단자(OT1)로부터 제1 피드백 입력 신호(V_{F_IN1})를 수신할 수 있고, 제1 피드백 입력 신호(V_{F_IN1})에 기초하여 제1 피드백 출력 신호(V_{F_OUT1})를 발생할 수 있다. 제1 피드백 출력 신호(V_{F_OUT1})는 클래스-씨 전력 증폭기(220)의 상기 출력 전력이 증가할수록 평균 전압이 증가할 수 있다. 제1 피드백 입력 신호(V_{F_IN1}) 및 제1 피드백 출력 신호(V_{F_OUT1})는 도 5a 및 5b의 제1 피드백 입력 신호(V_{F_IN11}) 및 제1 피드백 출력 신호(V_{F_OUT11})와 각각 실질적으로 동일할 수 있다. 제1 피드백 네트워크(234)는 제1 입력 단자(IT1)와 제1 출력 단자(OT1) 사이에 연결될 수 있고, 제1 피드백 출력 신호(V_{F_OUT1})에 기초하여 상기 제1 피드백 량을 조절할 수 있다.The incremental feedback control network 230 may include an incremental feedback control circuit 232 and a first feedback network 234. The incremental feedback control circuit 232 is _capable of receiving a first feedback input signal V _{F_IN1} from the first output terminal OT1 and outputting a first feedback output signal V _{F_IN1} based on the first feedback input signal V _{F_IN1} V _{F_OUT1} ). The first feedback output signal V _F - - _OUT1 may increase the average voltage as the output power of the class-A power amplifier 220 increases. A first feedback input signal (V _{F_IN1)} and a first feedback output signal (V _{F_OUT1)} has a first feedback input signal (V _{F_IN11)} and a first feedback output signal (V _{F_OUT11)} of 5a and 5b with each be substantially equal to . The first feedback network 234 may be connected between the first input terminal IT1 and the first output terminal OT1 and may adjust the first feedback amount based on the first feedback output signal V _{F_OUT1} .

선형 전력 증폭 회로(200)는 기준 출력 전력(P_R)보다 낮은 제1 출력 전력 영역(예를 들어, 도 3의 OPWR1)에서, 출력 전력(또는 입력 전력)이 증가함에 따라 구동 증폭기(210)에 대한 상기 제1 피드백 량이 증가하는 증가형 피드백 제어를 이용하여 클래스-씨 전력 증폭기(220)의 선형성을 향상시킬 수 있다.The linear power amplifying circuit 200 outputs the driving power to the driving amplifier 210 as the output power (or input power) increases in the first output power region (e.g., OPWR1 in FIG. 3) lower than the reference output power P _R. The linearity of the class-seed power amplifier 220 can be improved by using the incremental feedback control in which the first feedback amount for the class-seed power amplifier 220 increases.

일 실시예에서, 증가형 피드백 제어 회로(232) 및 제1 피드백 네트워크(234)는 도 4에 도시된 제1 증가형 피드백 제어 회로(132) 및 제1 피드백 네트워크(134)와 동일 또는 유사한 구성을 가질 수 있다.In one embodiment, the incremental feedback control circuit 232 and the first feedback network 234 have the same or similar configuration as the first incremental feedback control circuit 132 and the first feedback network 134 shown in FIG. 4 Lt; / RTI >

도 13을 참조하면, 선형 전력 증폭 회로(202)는 구동 증폭기(210), 클래스-씨 전력 증폭기(220) 및 증가형 피드백 제어 네트워크(230)를 포함한다. 선형 전력 증폭 회로(202)는 감소형 피드백 제어 네트워크(250), 입력 매칭 네트워크(270), 인터스테이지 매칭 네트워크(280) 및 출력 매칭 네트워크(290)를 더 포함할 수 있다.13, the linear power amplifier circuit 202 includes a driving amplifier 210, a class-seed power amplifier 220, and an incremental feedback control network 230. [ The linear power amplifier circuit 202 may further include a reduced feedback control network 250, an input matching network 270, an interstage matching network 280 and an output matching network 290.

감소형 피드백 제어 네트워크(250)를 더 포함하는 것을 제외하면, 도 13의 선형 전력 증폭 회로(202)는 도 12의 선형 전력 증폭 회로(200)와 실질적으로 동일할 수 있다.The linear power amplifier circuit 202 of FIG. 13 may be substantially the same as the linear power amplifier circuit 200 of FIG. 12, except that it further includes a reduced feedback control network 250.

감소형 피드백 제어 네트워크(250)는 구동 증폭기(210)의 제1 출력 단자(OT1)와 클래스-씨 전력 증폭기(220)의 제2 입력 단자(IT2) 및 제 출력 단자(OT2)에 연결되고, 클래스-씨 전력 증폭기(220)의 상기 출력 전력과 반비례하는 제2 피드백 량을 클래스-씨 전력 증폭기(220)에 제공할 수 있다.The reduced feedback control network 250 is connected to the first output terminal OT1 of the drive amplifier 210 and the second input terminal IT2 and the second output terminal OT2 of the class-seed power amplifier 220, May provide a class-seed power amplifier (220) with a second feedback amount that is inversely proportional to the output power of the class-A power amplifier (220).

감소형 피드백 제어 네트워크(250)는 감소형 피드백 제어 회로(252) 및 제2 피드백 네트워크(254)를 포함할 수 있다. 감소형 피드백 제어 회로(252)는 제1 출력 단자(OT1)로부터 제2 피드백 입력 신호(V_{F_IN2})를 수신하고, 제2 피드백 입력 신호(V_{F_IN22})에 기초하여 제2 피드백 출력 신호(V_{F_OUT2})를 발생할 수 있다. 제2 피드백 입력 신호(V_{F_IN2})는 제1 피드백 입력 신호(V_{F_IN1})와 실질적으로 동일할 수 있다. 제2 피드백 출력 신호(V_{F_OUT2})는 클래스-씨 전력 증폭기(220)의 상기 출력 전력이 증가할수록 평균 전압이 감소할 수 있다. 제2 피드백 입력 신호(V_{F_IN2}) 및 제2 피드백 출력 신호(V_{F_OUT2})는 도 11a 및 11b의 제3 피드백 입력 신호(V_{F_IN21}) 및 제3 피드백 출력 신호(V_{F_OUT21})와 각각 실질적으로 동일할 수 있다. 제2 피드백 네트워크(254)는 제2 입력 단자(IT2) 및 제 출력 단자(OT2) 사이에 연결될 수 있고, 제2 피드백 출력 신호(V_{F_OUT2})에 기초하여 상기 제2 피드백 량을 조절할 수 있다.The reduced feedback control network 250 may include a reduced feedback control circuit 252 and a second feedback network 254. Reduction-type feedback control circuit 252 has a first output terminal (OT1) a second feedback input signal receiving the (V _{F_IN2),} and the second feedback input based on a signal (V _{F_IN22)} second feedback output signal (V _{F_OUT2} from ). &Lt; / RTI > The second feedback input signal V _{F - -} _IN2 may be substantially the same as the first feedback input signal V _{F - - IN1} . The second feedback output signal V _{F_OUT2} may decrease as the output power of the class-A power amplifier 220 increases. The second feedback input signal V _{F_IN2} and the second feedback output signal V _{F_OUT2} are substantially equal to the third feedback input signal V _{F_IN21} and the third feedback output signal V _{F_OUT21} of Figures 11A and 11B, . The second feedback network 254 may be connected between the second input terminal IT2 and the first output terminal OT2 and may adjust the second feedback amount based on the second feedback output signal V _{F_OUT2} .

선형 전력 증폭 회로(202)는 증가형 피드백 제어를 이용하여 클래스-씨 전력 증폭기(220)의 선형성을 향상시킬 수 있으며, 기준 출력 전력(P_R)보다 높은 제2 출력 전력 영역(예를 들어, 도 9의 OPWR2)에서, 출력 전력(또는 입력 전력)이 증가함에 따라 클래스-씨 전력 증폭기(220)에 대한 상기 제2 피드백 량이 감소하는 감소형 피드백 제어를 추가적으로 이용하여 클래스-씨 전력 증폭기(220)의 선형성을 더욱 향상시킬 수 있다.Linear power amplifier circuit 202 class using incremental feedback control - for high second output power region (for example, more and to improve the linearity of said power amplifier (220), based on the output power (P _R), The power amplifier 220 (OPWR2 in FIG. 9) further includes a reduced feedback control in which the second feedback amount for the class-seed power amplifier 220 is reduced as the output power (or input power) Can be further improved.

일 실시예에서, 감소형 피드백 제어 회로(252) 및 제2 피드백 네트워크(254)는 도 10에 도시된 제1 감소형 피드백 제어 회로(152) 및 제3 피드백 네트워크(154)와 동일 또는 유사한 구성을 가질 수 있다.In one embodiment, the reduced feedback control circuit 252 and the second feedback network 254 have the same or similar configuration as the first reduced feedback control circuit 152 and the third feedback network 154 shown in FIG. 10 Lt; / RTI >

도 14 및 15는 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도들이다. 도 16은 도 15의 선형 전력 증폭 회로에 포함되는 피드백 네트워크들의 일 예를 나타내는 회로도이다.14 and 15 are block diagrams illustrating a linear power amplifier circuit according to embodiments of the present invention. 16 is a circuit diagram showing an example of feedback networks included in the linear power amplifier circuit of FIG.

도 14를 참조하면, 선형 전력 증폭 회로(300)는 클래스-씨 전력 증폭기(320) 및 증가형 피드백 제어 네트워크(330)를 포함한다. 선형 전력 증폭 회로(300)는 입력 매칭 네트워크(370) 및 출력 매칭 네트워크(390)를 더 포함할 수 있다. 도 14의 실시예에서, 클래스-씨 전력 증폭기(320)는 단일 입력 증폭기의 형태로 구현될 수 있다.14, the linear power amplifier circuit 300 includes a class-seed power amplifier 320 and an incremental feedback control network 330. The class- The linear power amplifier circuit 300 may further include an input matching network 370 and an output matching network 390. In the embodiment of FIG. 14, the class-seed power amplifier 320 may be implemented in the form of a single input amplifier.

구동 증폭기가 생략되는 것을 제외하면, 도 14의 선형 전력 증폭 회로(300)는 도 12의 선형 전력 증폭 회로(200)와 유사한 구조를 가질 수 있다.The linear power amplifier circuit 300 of FIG. 14 may have a structure similar to that of the linear power amplifier circuit 200 of FIG. 12, except that the driving amplifier is omitted.

클래스-씨 전력 증폭기(320)는 입력 신호(RF_IN)를 수신하는 제1 입력 단자(IT), 및 출력 증폭 신호(RF_OUT)를 발생하는 제1 출력 단자(OT)를 포함한다. 입력 매칭 네트워크(370)는 클래스-씨 전력 증폭기(320)의 제1 입력 단자(IT)와 연결될 수 있고, 입력 신호(RF_IN)를 수신하는 입력 단자의 임피던스와 클래스-씨 전력 증폭기(320)의 입력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다. 출력 매칭 네트워크(390)는 클래스-씨 전력 증폭기(320)의 제1 출력 단자(OT)와 연결될 수 있고, 출력 증폭 신호(RF_OUT)를 제공하는 출력 단자의 임피던스와 클래스-씨 전력 증폭기(320)의 출력 임피던스를 최소한의 손실과 왜곡으로 정합시킬 수 있다.The class-A power amplifier 320 includes a first input terminal IT for receiving an input signal RF _IN and a first output terminal OT for generating an output amplified signal RF _OUT . The input matching network 370 may be coupled to the first input terminal IT of the class-A power amplifier 320 and may be coupled to an input terminal receiving the input signal RF _IN and an impedance of the class- Can be matched with minimum loss and distortion. The output matching network 390 may be coupled to the first output terminal OT of the class-SE power amplifier 320 and may be coupled to an impedance of the output terminal providing the output amplified signal RF _OUT and an impedance of the class- Can be matched to the minimum loss and distortion.

증가형 피드백 제어 네트워크(330)는 입력 신호(RF_IN)를 수신하고, 클래스-씨 전력 증폭기(320)의 제1 입력 단자(IT) 및 제1 출력 단자(OT)에 연결되며, 클래스-씨 전력 증폭기(320)의 출력 전력과 비례하는 제1 피드백 량을 클래스-씨 전력 증폭기(320)에 제공한다.The incremental feedback control network 330 receives the input signal RF _IN and is coupled to a first input terminal IT and a first output terminal OT of the class- And provides a first feedback amount proportional to the output power of the power amplifier 320 to the class-seed power amplifier 320. [

증가형 피드백 제어 네트워크(330)는 증가형 피드백 제어 회로(332) 및 제1 피드백 네트워크(334)를 포함할 수 있다. 증가형 피드백 제어 회로(332)는 입력 신호(RF_IN)를 수신할 수 있고, 입력 신호(RF_IN)에 기초하여 제1 피드백 출력 신호(V_{F_OUTA})를 발생할 수 있다. 제1 피드백 출력 신호(V_{F_OUTA})는 클래스-씨 전력 증폭기(320)의 상기 출력 전력이 증가할수록 평균 전압이 증가할 수 있고, 도 5b의 제1 피드백 출력 신호(V_{F_OUT11})와 실질적으로 동일할 수 있다. 제1 피드백 네트워크(334)는 제1 입력 단자(IT) 및 제1 출력 단자(OT) 사이에 연결될 수 있고, 제1 피드백 출력 신호(V_{F_OUTA})에 기초하여 상기 제1 피드백 량을 조절할 수 있다.The incremental feedback control network 330 may include an incremental feedback control circuit 332 and a first feedback network 334. Incremental feedback control circuit 332 may receive an input signal (RF _IN), may generate a first feedback output signal (V _{F_OUTA)} on the basis of the input signal (RF _IN). The first feedback output signal V _F - - _OUTA may increase as the output power of the class-A power amplifier 320 increases, and may be substantially equal to the first feedback output signal V _{F - -} OUT 11 of FIG. . The first feedback network 334 may be coupled between a first input terminal IT and a first output terminal OT and may adjust the first feedback amount based on a first feedback output signal V _{F_OUTA} .

선형 전력 증폭 회로(300)는 증가형 피드백 제어를 이용하여 클래스-씨 전력 증폭기(320)의 선형성을 향상시킬 수 있다.The linear power amplifier circuit 300 can improve the linearity of the class-A power amplifier 320 by using an incremental feedback control.

일 실시예에서, 증가형 피드백 제어 회로(332) 및 제1 피드백 네트워크(334)는 도 4에 도시된 제1 증가형 피드백 제어 회로(132) 및 제1 피드백 네트워크(134)와 동일 또는 유사한 구성을 가질 수 있다.In one embodiment, the incremental feedback control circuit 332 and the first feedback network 334 have the same or similar configuration as the first incremental feedback control circuit 132 and the first feedback network 134 shown in FIG. 4 Lt; / RTI >

도 15를 참조하면, 선형 전력 증폭 회로(302)는 클래스-씨 전력 증폭기(320) 및 증가형 피드백 제어 네트워크(330)를 포함한다. 선형 전력 증폭 회로(300)는 감소형 피드백 제어 네트워크(350), 입력 매칭 네트워크(370) 및 출력 매칭 네트워크(390)를 더 포함할 수 있다.Referring to FIG. 15, the linear power amplifier circuit 302 includes a class-seed power amplifier 320 and an incremental feedback control network 330. The linear power amplifier circuit 300 may further include a reduced feedback control network 350, an input matching network 370 and an output matching network 390.

감소형 피드백 제어 네트워크(350)를 더 포함하는 것을 제외하면, 도 15의 선형 전력 증폭 회로(302)는 도 14의 선형 전력 증폭 회로(300)와 실질적으로 동일할 수 있다.The linear power amplifier circuit 302 of FIG. 15 may be substantially the same as the linear power amplifier circuit 300 of FIG. 14, except that it further includes a reduced feedback control network 350.

감소형 피드백 제어 네트워크(350)는 입력 신호(RF_IN)를 수신하고, 클래스-씨 전력 증폭기(320)의 제1 입력 단자(IT) 및 제1 출력 단자(OT)에 연결되며, 클래스-씨 전력 증폭기(320)의 출력 전력과 반비례하는 제2 피드백 량을 클래스-씨 전력 증폭기(320)에 제공할 수 있다.The reduced feedback control network 350 receives the input signal RF _IN and is coupled to a first input terminal IT and a first output terminal OT of the class- To provide a class-seed power amplifier (320) with a second feedback amount that is inversely proportional to the output power of the power amplifier (320).

감소형 피드백 제어 네트워크(350)는 감소형 피드백 제어 회로(352) 및 제2 피드백 네트워크(354)를 포함할 수 있다. 감소형 피드백 제어 회로(352)는 입력 신호(RF_IN)를 수신할 수 있고, 입력 신호(RF_IN)에 기초하여 제2 피드백 출력 신호(V_{F_OUTB})를 발생할 수 있다. 제2 피드백 출력 신호(V_{F_OUTB})는 클래스-씨 전력 증폭기(320)의 상기 출력 전력이 증가할수록 평균 전압이 감소할 수 있고, 도 11b의 제3 피드백 출력 신호(V_{F_OUT21})와 실질적으로 동일할 수 있다. 제2 피드백 네트워크(354)는 제1 입력 단자(IT) 및 제1 출력 단자(OT) 사이에 연결될 수 있고, 제2 피드백 출력 신호(V_{F_OUT2})에 기초하여 상기 제2 피드백 량을 조절할 수 있다.The reduced feedback control network 350 may include a reduced feedback control circuit 352 and a second feedback network 354. Reduction-type feedback control circuit 352 may receive an input signal (RF _IN), may generate an input signal (RF _IN), second feedback output signal (V _{F_OUTB)} on the basis of. The second feedback output signal V _{F_OUTB} may decrease as the output power of the class-A power amplifier 320 increases, and may be substantially equal to the third feedback output signal V _{F_OUT21} of Figure 11B . The second feedback network 354 may be connected between the first input terminal IT and the first output terminal OT and may adjust the second feedback amount based on the second feedback output signal V _{F_OUT2} .

선형 전력 증폭 회로(302)는 증가형 피드백 제어 및 감소형 피드백 제어를 모두 이용하여 클래스-씨 전력 증폭기(320)의 선형성을 향상시킬 수 있다.The linear power amplifier circuit 302 can improve the linearity of the class-A power amplifier 320 by using both the increased feedback control and the reduced feedback control.

일 실시예에서, 감소형 피드백 제어 회로(352) 및 제2 피드백 네트워크(354)는 도 10에 도시된 제1 감소형 피드백 제어 회로(152) 및 제3 피드백 네트워크(154)와 동일 또는 유사한 구성을 가질 수 있다.In one embodiment, the reduced feedback control circuit 352 and the second feedback network 354 have the same or similar configuration as the first reduced feedback control circuit 152 and the third feedback network 154 shown in FIG. 10 Lt; / RTI >

도 16을 참조하면, 제1 피드백 네트워크(334) 및 제2 피드백 네트워크(354)는 제1 입력 단자(IT)와 제1 출력 단자(OT) 사이에 병렬로 연결될 수 있다. 제1 피드백 네트워크(334)는 제1 입력 단자(IT)와 제1 출력 단자(OT) 사이에 직렬로 연결되는 피드백 트랜지스터(M_FA), 피드백 저항(R_FA) 및 피드백 캐패시터(C_FA)를 포함할 수 있다. 제2 피드백 네트워크(354)는 제1 입력 단자(IT)와 제1 출력 단자(OT) 사이에 직렬로 연결되는 피드백 트랜지스터(M_FB), 피드백 저항(R_FB) 및 피드백 캐패시터(C_FB)를 포함할 수 있다. 피드백 트랜지스터(M_FA)의 제어 전극(예를 들어, 게이트 전극)에 제1 피드백 출력 신호(V_{F_OUTA})가 인가될 수 있고, 피드백 트랜지스터(M_FB)의 제어 전극에 제2 피드백 출력 신호(V_{F_OUTB})가 인가될 수 있다. 예를 들어, 피드백 트랜지스터들(M_FA, M_FB)은 NMOS 트랜지스터일 수 있다.Referring to FIG. 16, the first feedback network 334 and the second feedback network 354 may be connected in parallel between the first input terminal IT and the first output terminal OT. The first feedback network 334 includes a feedback transistor M _FA , a feedback resistor R _FA and a feedback capacitor C _FA connected in series between the first input terminal IT and the first output terminal OT . The second feedback network 354 includes a feedback transistor M _FB , a feedback resistor R _FB and a feedback capacitor C _FB connected in series between the first input terminal IT and the first output terminal OT . Feedback transistor (M _FA), a control electrode of the first feedback output signal (V _{F_OUTA)} (e. G., The gate electrode) may be applied, and the second feedback output signal (V to the control electrode of the feedback transistor (M _FB) of _{F_OUTB} ) may be applied. For example, the feedback transistors M _FA , M _FB may be NMOS transistors.

도 17은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다. 도 18은 도 17의 선형 전력 증폭 회로에 포함되는 피드백 네트워크의 일 예를 나타내는 회로도이다.17 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention. FIG. 18 is a circuit diagram showing an example of a feedback network included in the linear power amplifier circuit of FIG. 17; FIG.

도 17을 참조하면, 선형 전력 증폭 회로(304)는 클래스-씨 전력 증폭기(320), 증가형 피드백 제어 회로(332), 감소형 피드백 제어 회로(352), 통합 피드백 네트워크(364), 입력 매칭 네트워크(370) 및 출력 매칭 네트워크(390)를 포함할 수 있다.17, the linear power amplifier circuit 304 includes a class-seed power amplifier 320, an incremental feedback control circuit 332, a reduced feedback control circuit 352, an integrated feedback network 364, A network 370 and an output matching network 390.

제1 및 제2 피드백 네트워크들(334, 354)이 하나의 통합 피드백 네트워크(364)로 구현되는 것을 제외하면, 도 17의 선형 전력 증폭 회로(304)는 도 15의 선형 전력 증폭 회로(302)와 실질적으로 동일할 수 있다.The linear power amplifier circuit 304 of Figure 17 is the same as the linear power amplifier circuit 302 of Figure 15 except that the first and second feedback networks 334 and 354 are implemented in one integrated feedback network 364. [ . &Lt; / RTI >

도 18을 참조하면, 통합 피드백 네트워크(364)는 제1 입력 단자(IT)와 제1 출력 단자(OT) 사이에 직렬로 연결되는 피드백 트랜지스터들(M_FA, M_FB), 피드백 저항(R_FC) 및 피드백 캐패시터(C_FC)를 포함할 수 있다. 피드백 트랜지스터(M_FA)의 제어 전극(예를 들어, 게이트 전극)에 제1 피드백 출력 신호(V_{F_OUTA})가 인가될 수 있고, 피드백 트랜지스터(M_FB)의 제어 전극에 제2 피드백 출력 신호(V_{F_OUTB})가 인가될 수 있다. 예를 들어, 피드백 트랜지스터들(M_FA, M_FB)은 동일한 타입의 트랜지스터(예를 들어, NMOS 트랜지스터)일 수 있다.18, the integrated feedback network 364 includes feedback transistors M _FA and M _FB connected in series between a first input terminal IT and a first output terminal OT, a feedback resistor R _FC And a feedback capacitor C _FC . Feedback transistor (M _FA), a control electrode of the first feedback output signal (V _{F_OUTA)} (e. G., The gate electrode) may be applied, and the second feedback output signal (V to the control electrode of the feedback transistor (M _FB) of _{F_OUTB} ) may be applied. For example, the feedback transistors M _FA , M _FB may be transistors of the same type (e.g., NMOS transistors).

도 19는 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다. 도 20은 도 19의 선형 전력 증폭 회로에 포함되는 피드백 네트워크의 일 예를 나타내는 회로도이다.19 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention. 20 is a circuit diagram showing an example of a feedback network included in the linear power amplifier circuit of FIG.

도 19를 참조하면, 선형 전력 증폭 회로(306)는 클래스-씨 전력 증폭기(320), 통합 피드백 제어 회로(332), 제1 피드백 네트워크(334), 제2 피드백 네트워크(355), 입력 매칭 네트워크(370) 및 출력 매칭 네트워크(390)를 포함할 수 있다.19, the linear power amplifier circuit 306 includes a class-seed power amplifier 320, an integrated feedback control circuit 332, a first feedback network 334, a second feedback network 355, An output matching network 370 and an output matching network 390.

증가형 피드백 제어 회로(332) 및 감소형 피드백 제어 회로(352)가 하나의 통합 피드백 제어 회로(332)로 구현되는 것을 제외하면, 도 19의 선형 전력 증폭 회로(306)는 도 15의 선형 전력 증폭 회로(302)와 실질적으로 동일할 수 있다. 도 19의 통합 피드백 제어 회로(332)는 도 15의 증가형 피드백 제어 회로(332)와 실질적으로 동일할 수 있다. 다시 말하면, 도 19의 실시예에서는 감소형 피드백 제어 회로(352)가 생략될 수 있다.The linear power amplifier circuit 306 of FIG. 19 is the same as the linear power amplifier of FIG. 15 except that the incremental feedback control circuit 332 and the reduced feedback control circuit 352 are implemented as one integrated feedback control circuit 332. [ May be substantially the same as the amplifying circuit 302. The integrated feedback control circuit 332 of FIG. 19 may be substantially the same as the incremental feedback control circuit 332 of FIG. In other words, in the embodiment of Fig. 19, the reduced feedback control circuit 352 can be omitted.

도 20을 참조하면, 제1 피드백 네트워크(334) 및 제2 피드백 네트워크(355)는 제1 입력 단자(IT)와 제1 출력 단자(OT) 사이에 병렬로 연결될 수 있다. 제1 피드백 네트워크(334)는 도 16의 제1 피드백 네트워크(334)와 실질적으로 동일할 수 있다. 제2 피드백 네트워크(355)는 제1 입력 단자(IT)와 제1 출력 단자(OT) 사이에 직렬로 연결되는 피드백 트랜지스터(M_FD), 피드백 저항(R_FD) 및 피드백 캐패시터(C_FD)를 포함할 수 있다. 피드백 트랜지스터(M_FA)의 제어 전극(예를 들어, 게이트 전극) 및 피드백 트랜지스터(M_FD)의 제어 전극에 제1 피드백 출력 신호(V_{F_OUTA})가 공통적으로 인가될 수 있다. 예를 들어, 피드백 트랜지스터들(M_FA, M_FD)은 서로 다른 타입의 트랜지스터일 수 있으며, 피드백 트랜지스터(M_FA)는 NMOS 트랜지스터이고 피드백 트랜지스터(M_FD)는 PMOS 트랜지스터일 수 있다.Referring to FIG. 20, the first feedback network 334 and the second feedback network 355 may be connected in parallel between the first input terminal IT and the first output terminal OT. The first feedback network 334 may be substantially the same as the first feedback network 334 of FIG. The second feedback network 355 includes a feedback transistor M _FD , a feedback resistor R _FD and a feedback capacitor C _FD connected in series between the first input terminal IT and the first output terminal OT . A first feedback output signal V _{F_OUTA} may be commonly applied to the control electrode of the feedback transistor M _FA and the control electrode of the feedback transistor M _FD . For example, the feedback transistors M _FA and M _FD may be different types of transistors, the feedback transistor M _FA may be an NMOS transistor, and the feedback transistor M _FD may be a PMOS transistor.

도 21은 본 발명의 실시예들에 따른 선형 전력 증폭 회로를 나타내는 블록도이다. 도 22는 도 21의 선형 전력 증폭 회로에 포함되는 피드백 네트워크의 일 예를 나타내는 회로도이다.21 is a block diagram illustrating a linear power amplifier circuit according to embodiments of the present invention. 22 is a circuit diagram showing an example of a feedback network included in the linear power amplifier circuit of FIG.

도 21을 참조하면, 선형 전력 증폭 회로(308)는 클래스-씨 전력 증폭기(320), 통합 피드백 제어 회로(332), 통합 피드백 네트워크(374), 입력 매칭 네트워크(370) 및 출력 매칭 네트워크(390)를 포함할 수 있다.21, the linear power amplifier circuit 308 includes a class-seed power amplifier 320, an integrated feedback control circuit 332, an integrated feedback network 374, an input matching network 370 and an output matching network 390 ).

증가형 피드백 제어 회로(332) 및 감소형 피드백 제어 회로(352)가 하나의 통합 피드백 제어 회로(332)로 구현되고, 제1 및 제2 피드백 네트워크들(334, 354)이 하나의 통합 피드백 네트워크(374)로 구현되는 것을 제외하면, 도 21의 선형 전력 증폭 회로(308)는 도 15의 선형 전력 증폭 회로(302)와 실질적으로 동일할 수 있다. 도 21의 통합 피드백 제어 회로(332)는 도 15의 증가형 피드백 제어 회로(332)와 실질적으로 동일할 수 있다.The increased feedback control circuit 332 and the reduced feedback control circuit 352 are implemented as one integrated feedback control circuit 332 and the first and second feedback networks 334, The linear power amplifier circuit 308 of FIG. 21 may be substantially the same as the linear power amplifier circuit 302 of FIG. 15, except that the linear power amplifier circuit 374 of FIG. The integrated feedback control circuit 332 of FIG. 21 may be substantially the same as the incremental feedback control circuit 332 of FIG.

도 22를 참조하면, 통합 피드백 네트워크(374)는 제1 입력 단자(IT)와 제1 출력 단자(OT) 사이에 직렬로 연결되는 피드백 트랜지스터들(M_FA, M_FD), 피드백 저항(R_FE) 및 피드백 캐패시터(C_FE)를 포함할 수 있다. 피드백 트랜지스터(M_FA)의 제어 전극(예를 들어, 게이트 전극) 및 피드백 트랜지스터(M_FD)의 제어 전극에 제1 피드백 출력 신호(V_{F_OUTA})가 공통적으로 인가될 수 있다. 예를 들어, 피드백 트랜지스터들(M_FA, M_FD)은 서로 다른 타입의 트랜지스터일 수 있으며, 피드백 트랜지스터(M_FA)는 NMOS 트랜지스터이고 피드백 트랜지스터(M_FD)는 PMOS 트랜지스터일 수 있다.22, the integrated feedback network 374 includes feedback transistors M _FA and M _FD connected in series between a first input terminal IT and a first output terminal OT, a feedback resistor R _FE And a feedback capacitor C _FE . A first feedback output signal V _{F_OUTA} may be commonly applied to the control electrode of the feedback transistor M _FA and the control electrode of the feedback transistor M _FD . For example, the feedback transistors M _FA and M _FD may be different types of transistors, the feedback transistor M _FA may be an NMOS transistor, and the feedback transistor M _FD may be a PMOS transistor.

도 17, 19 및 21의 선형 전력 증폭 회로(304, 306, 308)는 일부 구성요소를 하나로 통합하여 구현함으로써, 도 15의 선형 전력 증폭 회로(302)보다 간소화된 회로 구성을 가질 수 있다.The linear power amplifying circuits 304, 306, and 308 of FIGS. 17, 19, and 21 can have a simplified circuit configuration than the linear power amplifying circuit 302 of FIG. 15 by integrating and integrating some of the components.

한편, 도 14 내지 22를 참조하여 단일 입력 증폭기의 형태로 구현되고 구동 증폭기가 생략되는 본 발명의 실시예들을 설명하였으나, 본 발명은 이에 한정되지 않으며, 차동 증폭기의 형태로 구현되고 구동 증폭기가 생략될 수도 있다.Although the embodiments of the present invention, which are implemented in the form of a single input amplifier and omit a driving amplifier, have been described with reference to FIGS. 14 to 22, the present invention is not limited to this and may be implemented in the form of a differential amplifier, .

본 발명의 선형 전력 증폭 회로를 포함하는 다양한 통신 장치 및 시스템과 이를 포함하는 다양한 전자 장치 및 시스템에 적용될 수 있다. 따라서 본 발명은 휴대폰(mobile phone), 스마트 폰(smart phone), 태블릿(tablet) PC(personal computer), 노트북(laptop computer), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(digital camera), 휴대용 게임 콘솔(portable game console), 네비게이션(navigation) 기기, 웨어러블(wearable) 기기, 사물 인터넷(internet of things; IoT) 기기, 만물 인터넷(internet of everything; IoE) 기기, 가상 현실(virtual reality; VR) 기기, 증강 현실(augmented reality; AR) 기기 등과 같은 다양한 전자 기기에 유용하게 이용될 수 있다.The present invention can be applied to various communication apparatuses and systems including the linear power amplifier circuit and various electronic apparatuses and systems including the same. Accordingly, the present invention is applicable to mobile phones, smart phones, tablets, personal computers, laptop computers, personal digital assistants (PDAs), portable multimedia player, PMP, digital camera, portable game console, navigation device, wearable device, internet of things (IoT) device, internet of everything (IoE) devices, virtual reality (VR) devices, augmented reality (AR) devices, and the like.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It will be understood.

Claims

A drive amplifier including first and second input terminals for receiving an input signal, and first and second output terminals for generating an intermediate amplified signal;
A class-C power amplifier including third and fourth input terminals for receiving the intermediate amplified signal, and third and fourth output terminals for generating an output amplified signal;
A first incremental feedback control network coupled between the first input terminal of the drive amplifier and the first output terminal and providing a first feedback amount proportional to the output power of the class- ; And
A second incremental feedback control network coupled between the second input terminal and the second output terminal of the drive amplifier and providing a second feedback amount proportional to the output power of the class- / RTI >

The method according to claim 1,
In the first output power range lower than the reference output power, as the output power of the class-seed power amplifier decreases, the first feedback amount and the second feedback amount decrease, and the output power of the class- The first feedback amount and the second feedback amount increase,
Wherein the power gain of the linear power amplifier circuit in the first output power region is kept constant based on the adjustment of the first feedback amount and the second feedback amount.

2. The method of claim 1, wherein the first incremental feedback control network comprises:
Generating a first feedback output signal based on the first feedback input signal, the first feedback output signal increasing as the output power of the class-seed power amplifier increases, 1 incremental feedback control circuit; And
And a first feedback network for adjusting the first feedback amount based on the first feedback output signal.

4. The feedback control circuit according to claim 3, wherein the first incremental feedback control circuit comprises:
A first PMOS transistor including a first electrode coupled to a power supply voltage, a second electrode providing the first feedback output signal, and a control electrode;
A first resistor and a first capacitor connected in parallel between a second electrode of the first PMOS transistor and a first voltage;
A second resistor coupled between a control electrode of the first PMOS transistor and a second voltage; And
And a second capacitor connected between the control electrode of the first PMOS transistor and the first output terminal.

4. The apparatus of claim 3, wherein the first feedback network comprises:
A feedback resistor connected in series between the first input terminal and the first output terminal, a feedback resistor, and a feedback capacitor,
Wherein the first feedback output signal is applied to a control electrode of the feedback transistor.

6. The method of claim 5,
Wherein when the average voltage of the first feedback output signal increases, the feedback transistor is turned on and the total resistance value of the first feedback network decreases,
Wherein when the average voltage of the first feedback output signal decreases, the feedback transistor is turned off and the total resistance value of the first feedback network increases,
And the first feedback amount is adjusted based on a change in the total resistance value of the first feedback network.

The method according to claim 1,
A third feedback amount connected in parallel to the first output terminal of the drive amplifier and the third input terminal and the third output terminal of the class-seed power amplifier, the third feedback amount being in inverse proportion to the output power of the class- CLAIMS 1. A first reduced feedback control network for providing to a class-A power amplifier; And
And a fourth feedback amount that is connected to the second output terminal of the drive amplifier and to the fourth input terminal and the fourth output terminal of the class-seed power amplifier, and that is inversely proportional to the output power of the class- Further comprising a second reduced feedback control network for providing the power to the class-A power amplifier.

8. The method of claim 7,
In the second output power region higher than the reference output power, the third feedback amount and the fourth feedback amount increase as the output power of the class-seed power amplifier decreases, and the output power of the class-seed power amplifier increases The third feedback amount and the fourth feedback amount decrease,
And the power gain of the linear power amplifier circuit in the second output power region is kept constant based on the adjustment of the third feedback amount and the fourth feedback amount.

8. The system of claim 7, wherein the first reduced feedback control network comprises:
Generating a first feedback output signal based on the first feedback input signal, the first feedback output signal having an average voltage decreasing as the output power of the class- 1 reduced feedback control circuit; And
And a first feedback network for adjusting the third feedback amount based on the first feedback output signal.

10. The feedback control circuit according to claim 9, wherein the first reduced feedback control circuit comprises:
A first NMOS transistor including a first electrode providing the first feedback output signal, a second electrode coupled to a first voltage, and a control electrode;
A first resistor and a first capacitor connected in parallel between a power supply voltage and a first electrode of the first NMOS transistor;
A second resistor coupled between a control electrode of the first NMOS transistor and a second voltage; And
And a second capacitor connected between the control electrode of the first NMOS transistor and the first output terminal.

10. The apparatus of claim 9, wherein the first feedback network comprises:
A feedback resistor connected in series between the third input terminal and the third output terminal, a feedback resistor, and a feedback capacitor,
Wherein the first feedback output signal is applied to a control electrode of the feedback transistor.

The method according to claim 1,
An input matching network coupled to the first and second input terminals of the drive amplifier;
An interstage matching network coupled between the first and second output terminals of the drive amplifier and the third and fourth input terminals of the class-seed power amplifier; And
Further comprising an output matching network coupled to the third and fourth output terminals of the class-seed power amplifier.

A drive amplifier including a first input terminal for receiving an input signal and a first output terminal for generating an intermediate amplified signal;
A class-C power amplifier including a second input terminal receiving the intermediate amplified signal and a second output terminal generating an output amplified signal; And
And an incremental feedback control network coupled between the first input terminal and the first output terminal of the drive amplifier and providing a first feedback amount to the drive amplifier that is proportional to the output power of the class- A linear power amplifier circuit.

14. The method of claim 13,
And a second feedback amount connected to the first output terminal of the drive amplifier and the second input terminal and the second output terminal of the class-seed power amplifier, the second feedback amount being in inverse proportion to the output power of the class- Further comprising a reduced feedback control network that provides the power to the class-A power amplifier.

A class-C power amplifier including a first input terminal receiving an input signal, and a first output terminal generating an output amplified signal;
A first feedback amount connected to the first input terminal and the first output terminal of the class-seed power amplifier, the first feedback amount being proportional to the output power of the class-seed power amplifier, Wherein the power amplifier comprises: a power amplifier;

16. The method of claim 15,
And a second feedback amount that is inversely proportional to the output power of the class-seed power amplifier, the second feedback amount being connected to the first input terminal and the first output terminal of the class-seed power amplifier, Further comprising a reduced feedback control network that provides the feedback to the power amplifier.

17. The method of claim 16,
Wherein the incremental feedback control network comprises:
An incremental feedback control circuit that generates a first feedback output signal based on the input signal, the average voltage of which increases as the output power of the class-seed power amplifier increases; And
And a first feedback network for adjusting the first feedback amount based on the first feedback output signal,
Wherein the reduced feedback control network comprises:
A reduced feedback control circuit for generating a second feedback output signal based on the input signal, the average voltage of which decreases as the output power of the class-seed power amplifier increases; And
And a second feedback network for adjusting the second feedback amount based on the second feedback output signal.

18. The method of claim 17,
Wherein the first feedback network and the second feedback network are implemented as one integrated feedback network,
The integrated feedback network comprises:
A first feedback transistor connected in series between the first input terminal and the first output terminal, a second feedback transistor, a feedback resistor, and a feedback capacitor,
Wherein the first feedback output signal is applied to a control electrode of the first feedback transistor and the second feedback output signal is applied to a control electrode of the second feedback transistor and wherein the first and second feedback transistors are of the same type Wherein the power amplifier circuit is a transistor.

18. The method of claim 17,
Wherein the incremental feedback control circuit and the reduced feedback control circuit are implemented as one integrated feedback control circuit to generate a feedback output signal,
Wherein the first feedback network comprises a first feedback transistor, a first feedback resistor and a first feedback capacitor connected in series between the first input terminal and the first output terminal,
The second feedback network includes a second feedback transistor, a second feedback resistor, and a second feedback capacitor connected in series between the first input terminal and the first output terminal,
Wherein the one feedback output signal generated in the integrated feedback control circuit is commonly applied to a control electrode of the first feedback transistor and a control electrode of the second feedback transistor and the first and second feedback transistors are of different types Of the power amplifier circuit.

18. The method of claim 17,
Wherein the incremental feedback control circuit and the reduced feedback control circuit are implemented as one integrated feedback control circuit to generate a feedback output signal,
Wherein the first feedback network and the second feedback network are implemented as one integrated feedback network,
The integrated feedback network comprises:
A first feedback transistor connected in series between the first input terminal and the first output terminal, a second feedback transistor, a feedback resistor, and a feedback capacitor,
Wherein the one feedback output signal generated in the integrated feedback control circuit is commonly applied to a control electrode of the first feedback transistor and a control electrode of the second feedback transistor and the first and second feedback transistors are of different types Of the power amplifier circuit.