[go: up one dir, main page]

KR20180030147A - 독립적인 3d 적층 - Google Patents

독립적인 3d 적층 Download PDF

Info

Publication number
KR20180030147A
KR20180030147A KR1020187004420A KR20187004420A KR20180030147A KR 20180030147 A KR20180030147 A KR 20180030147A KR 1020187004420 A KR1020187004420 A KR 1020187004420A KR 20187004420 A KR20187004420 A KR 20187004420A KR 20180030147 A KR20180030147 A KR 20180030147A
Authority
KR
South Korea
Prior art keywords
level
package
die
rdl
level die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020187004420A
Other languages
English (en)
Other versions
KR102033865B1 (ko
Inventor
콴-유 라이
준 자이
쿤종 후
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20180030147A publication Critical patent/KR20180030147A/ko
Application granted granted Critical
Publication of KR102033865B1 publication Critical patent/KR102033865B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0655—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Memories (AREA)

Abstract

패키지 및 3D 다이 적층 공정들이 기술된다. 일 실시예에서, 패키지는 산화물 층 내에 봉지된 제1 레벨 다이 및 산화물 층을 통해 연장되는 복수의 관통 산화물 비아(TOV)를 포함하는 제1 패키지 레벨에 하이브리드 접합된 제2 레벨 다이를 포함한다. 일 실시예에서, TOV들 및 제1 레벨 다이는 약 20 마이크로미터 이하의 높이를 갖는다.

Description

독립적인 3D 적층
관련 출원에 대한 상호 참조
본 출원은 2015년 8월 21일자로 출원된 미국 가출원 제62/208,544호의 우선권의 이익을 주장하며, 그 전문이 본 명세서에 참조로서 편입된다.
기술분야
본 명세서에 기술되는 실시예들은 반도체 패키징에 관한 것이다. 보다 상세하게는, 실시예들은 3D 적층 다이를 포함하는 패키지에 관한 것이다.
모바일 전화들, 개인 휴대 정보 단말기들(PDA들), 디지털 카메라들, 휴대용 플레이어들, 게이밍, 및 다른 모바일 디바이스들과 같은 휴대용 및 모바일 전자 디바이스들에 대한 현재 시장의 수요는 점점 더 작은 공간들에 더 많은 성능 및 기능들을 집적하는 것을 요구한다. 추가적으로, 반도체 다이 패키징을 위한 폼 팩터(예를 들어, 두께) 및 풋프린트(예를 들어, 면적)가 감소하는 반면, 입/출력(I/O) 패드들의 수는 증가하고 있다.
시스템 인 패키지(SiP) 및 패키지 온 패키지(package on package; PoP)와 같은 다양한 다중 다이 패키징 솔루션들은 상위 다이/컴포넌트 밀도 디바이스들에 대한 수요를 충족시키기 위해 더 보편화되어 왔다. SiP에서, 다수의 상이한 다이가 단일 모듈로 패키지 내에 둘러싸여 있다. 따라서, SiP는 전자 시스템의 모든 기능 또는 대부분의 기능을 수행할 수 있다.
칩 온 웨이퍼(CoW)와 같은 3D 적층 구현은 지지 웨이퍼 상으로의 다이의 실장, 이어서 적층된 다이 SiP들의 싱귤레이션(singulation)을 포함한다. 웨이퍼 대 웨이퍼(W2W)와 같은 3D 적층 구현은 하부 웨이퍼 상으로의 상부 웨이퍼의 실장, 이어서 적층된 다이 SiP들의 싱귤레이션을 포함한다. 종래의 3D 적층 구현들 둘 다는 패키지 레벨 티어(tier)들(예를 들어, 실장된 다이, 또는 웨이퍼 내의 다이) 중 하나가 다른 티어보다 크거나 동일할 것을 요구한다. 예를 들어, CoW는 지지 웨이퍼 상에 실장된 다이보다 큰 지지 웨이퍼의 싱귤레이팅된 영역을 포함할 수 있지만, W2W는 싱귤레이팅된 웨이퍼들의 동일한 영역들을 포함할 수 있다.
실시예들은 반도체 다이 패키지들을 기술한다. 일 실시예에서, 패키지는 제1 레벨 재배선 층(level redistribution layer; RDL), 및 RDL 상의 제1 패키지 레벨의 전방 측을 포함한다. 제1 패키지 레벨은 RDL 상의 갭 충전 산화물 층 내에 봉지된 하나 이상의 제1 레벨 다이를 포함한다. 복수의 관통 산화물 비아(TOV)가 갭 충전 산화물 층을 통해 연장된다. 일 실시예에서, TOV들 및 제1 레벨 다이는 약 20 마이크로미터 이하의 높이를 갖는다. 제2 레벨 다이는 제2 패키지 레벨에 포함되고, 제2 레벨 다이는, 직접 접합된 산화물-산화물 표면들 및 직접 접합된 금속-금속 표면들을 포함하는 하이브리드 접합을 이용하여, 제1 패키지 레벨의 후방 측에 하이브리드 접합된다. 제2 레벨 다이는 예를 들어 제1 패키지 레벨 상에 성형 화합물(molding compound) 내에 봉지될 수 있다. 일 실시예에서, RDL은 제1 레벨 다이의 전방 측 및 복수의 TOV 상에 그와 전기적으로 접촉하여 형성된다.
일 실시예에서, 제1 패키지 레벨은 제1 레벨 다이의 후방 측 및 갭 충전 산화물 층 상의 제1 패키지 레벨 RDL을 포함한다. 제2 레벨 다이는 제1 패키지 레벨 RDL의 평탄화된 후방 표면에 하이브리드 접합될 수 있다. 예를 들어, 제1 패키지 레벨 RDL은 산화물 유전체 층 및 금속 재배선 라인을 포함할 수 있고, 제2 레벨 다이는 산화물 유전체 층 및 금속 재배선 라인에 하이브리드 접합된다. 제1 레벨 다이는 복수의 관통 실리콘 비아(TSV)를 포함할 수 있는데, 이때 제1 패키지 레벨 RDL은 복수의 TSV 상에 그와 전기적으로 접촉하여 형성된다.
일부 실시예들에 따라, TOV들은 행으로 배열될 수 있다. 예를 들어, 복수의 TOV는 TOV들의 제1 행 및 TOV들의 제2 행을 포함할 수 있다. 특정 배열에서, TOV들의 제1 및 제2 행들은 제1 레벨 다이의 제1 쌍의 측방향 대향 측면들에 측방향으로 인접해 있다. 제2의 제1 레벨 다이 및 제3의 제1 레벨 다이는 제1 레벨 다이의 제2 쌍의 측방향 대향 측면들에 측방향으로 인접하여 위치될 수 있다. 이러한 배열에서, RDL은 제1 레벨 다이의 전방 측, 제2의 제1 레벨 다이의 전방 측, 제3의 제1 레벨 다이의 전방 측, TOV들의 제1 행, 및 TOV들의 제2 행 상에 그와 전기적으로 접촉하여 형성될 수 있다. 제1 레벨 다이는 예를 들어 약 10 마이크로미터 이하의 최대 폭을 갖는 복수의 TSV를 추가로 포함할 수 있다.
일 실시예에서, 패키지는 RDL, 및 RDL의 후방 측 상의 제1 패키지 레벨의 전방 측을 포함한다. 제1 레벨 다이는 RDL의 후방 측 상의 갭 충전 산화물 층 내에 봉지된다. TOV들의 제1 행 및 TOV들의 제2 행은 RDL의 후방 측으로부터 돌출되며, 제1 레벨 다이는 TOV들의 제1 행과 제2 행 사이에 측방향으로 위치된다. 복수의 제2 레벨 다이는 직접 접합된 산화물-산화물 표면들 및 직접 접합된 금속-금속 표면들을 이용하여 제1 패키지 레벨의 후방 측에 하이브리드 접합된다.
제1 패키지 레벨은 제1 레벨 다이의 후방 측 및 갭 충전 산화물 층 상의 제1 패키지 레벨 RDL을 추가로 포함할 수 있다. 예를 들어, 제1 패키지 레벨 RDL은 산화물 유전체 층 및 금속 재배선 라인을 포함할 수 있고, 제2 레벨 다이는 산화물 유전체 층 및 금속 재배선 라인에 하이브리드 접합된다.
제1 패키지 레벨은 제1 레벨 다이의 대향 측면들에 측방향으로 인접한 제2의 제1 레벨 다이 및 제3의 제1 레벨 다이를 추가로 포함할 수 있다. 제1 레벨 다이, 제2의 제1 레벨 다이, 및 제3의 제1 레벨 다이는 모두 RDL 상에 있고 그와 전기적으로 접촉할 수 있다. 일 실시예에서, 제1 레벨 다이는 직사각형이고, TOV들의 제1 및 제2 행들은 제1 레벨 다이의 제1 쌍의 측방향 대향 측면들에 측방향으로 인접하며, 제2의 제1 레벨 다이 및 제3의 제1 레벨 다이는 제1 레벨 다이의 제2 쌍의 측방향 대향 측면들에 측방향으로 인접한다. 실시예들에 따르면, 제1 레벨 다이, TOV들의 제1 행, 및 TOV들의 제2 행은 모두 20 마이크로미터 이하의 높이를 가질 수 있다. 실시예들에 따르면, 복수의 TSV는 제1 레벨 다이 내에 있을 수 있는데, 이때 각각의 TSV는 10 마이크로미터 이하의 최대 폭을 갖는다.
일 실시예에서, 패키지를 형성하는 방법은 캐리어 기판 상에 제1 패키지 레벨을 형성하는 것을 포함하는데, 이때 제1 패키지 레벨은 갭 충전 산화물 층 내에 봉지된 제1 레벨 다이, 및 복수의 관통 산화물 비아(TOV)를 포함한다. TOV들은 약 20 마이크로미터 이하의 높이를 가질 수 있다. 제2 레벨 다이는 직접 접합된 산화물-산화물 표면들 및 금속-금속 표면들을 이용하여 제1 패키지 레벨에 하이브리드 접합된다. 제2 레벨 다이는 제1 패키지 레벨의 후방 측 상에 봉지된다. 캐리어 기판이 제거되고, 제1 패키지 레벨의 전방 측 상에 RDL이 형성된다.
일 실시예에서, 패키지를 형성하는 방법은 캐리어 기판에 제1 레벨 다이를 부착하는 것, 제1 레벨 다이 위에 갭 충전 산화물 층을 퇴적하는 것, 갭 충전 산화물 층을 평탄화하는 것, 및 갭 충전 산화물 층 내에 복수의 TOV를 형성하는 것을 추가로 포함한다. 일 실시예에서, 제1 레벨 다이는 캐리어 기판에 제1 레벨 다이를 부착한 후에 그리고 제1 레벨 다이 위에 갭 충전 산화물 층을 퇴적하기 전에 제1 레벨 다이의 두께를 감소시키기 위해 연마된다. 일 실시예에서, 평탄화된 갭 충전 산화물 층 및 제1 레벨 다이 상에 제1 레벨 RDL이 형성되고, 제1 레벨 RDL은 평탄화되며, 제2 레벨 다이는 평탄화된 제1 레벨 RDL에 하이브리드 접합된다.
도 1은 일 실시예에 따른, 패키지를 형성하는 방법을 예시하는 흐름도이다.
도 2는 일 실시예에 따른, 블라인드 비아(blind via)들을 포함하는 제1 레벨 다이의 개략적인 측단면도 예시이다.
도 3은 일 실시예에 따른, 캐리어 기판에 부착된 제1 레벨 다이의 측단면도 예시이다.
도 4는 일 실시예에 따른, 박형화된(thinned) 제1 레벨 다이의 측단면도 예시이다.
도 5는 일 실시예에 따른, 박형화된 제1 레벨 다이 위에 형성된 갭 충전 산화물 층의 측단면도 예시이다.
도 6은 일 실시예에 따른, 관통 산화물 비아들을 포함하는 평탄화된 갭 충전 산화물 층의 측단면도 예시이다.
도 7은 일 실시예에 따른, 관통 산화물 비아들을 포함하는 평탄화된 갭 충전 산화물 층 위에 형성된 제1 레벨 재배선 층의 측단면도 예시이다.
도 8은 일 실시예에 따른, 평탄화된 제1 레벨 재배선 층을 포함하는 제1 패키지 레벨의 측단면도 예시이다.
도 9는 일 실시예에 따른, 제1 패키지 레벨에 하이브리드 접합된 제2 레벨 다이의 확대도를 포함하는 측단면도 예시이다.
도 10은 일 실시예에 따른, 제1 패키지 레벨 상의 봉지된 제2 레벨 다이의 측단면도 예시이다.
도 11은 일 실시예에 따른, 하이브리드 접합된 제2 레벨 다이를 포함하는 패키지의 측단면도 예시이다.
도 12는 일 실시예에 따른, 박형화된 제2 패키지 레벨을 포함하는 패키지의 측단면도 예시이다.
도 13은 일 실시예에 따른, 적층된 다이, 관통 산화물 비아들, 및 관통 실리콘 비아들을 포함하는 패키지의 개략적인 하면도 예시이다.
도 14는 일 실시예에 따른, 패키지를 형성하는 방법을 예시하는 흐름도이다.
도 15a 내지 도 15d는 일 실시예에 따른, 셋 이상의 패키지 레벨을 갖는 패키지를 형성하는 방법의 측단면도 예시들이다.
도 16은 일 실시예에 따른, 패키지를 형성하는 방법을 예시하는 흐름도이다.
도 17a 내지 도 17d는 일 실시예에 따른, 패키지를 형성하는 방법의 측단면도 예시들이다.
도 17e는 일 실시예에 따른, 셋 이상의 패키지 레벨을 갖는 패키지의 측단면도 예시이다.
도 18은 일 실시예에 따른, 다이 적층 배열의 개략적인 하면도 예시 및 관통 산화물 비아들의 행의 확대 사시도이다.
도 19a는 일 실시예에 따른, 도 18의 라인 A-A를 따라 취한 패키지의 측단면도 예시이다.
도 19b는 일 실시예에 따른, 도 18의 라인 B-B를 따라 취한 패키지의 측단면도 예시이다.
실시예들은 이종 적층 다이의 반도체 패키지 및 패키징 공정을 기술한다. 실시예들에 따르면, 이종 다이 집적의 유연성은 임의의 패키지 레벨에서 다이 면적 또는 두께와 독립적으로 달성될 수 있다. 이러한 양태에서, SiP 구조체 내의 시스템 온 칩(SoC) 다이 분할은 지식 재산권(IP) 핵심이 패키지 전체에 자유롭게 분리되어 있을 가능성이 있을 수 있다.
다양한 실시예들에서, 도면들을 참조하여 설명이 이루어진다. 그러나, 소정 실시예들은 이러한 특정 세부 사항들 중 하나 이상 없이, 또는 다른 알려진 방법들 및 구성들과 조합하여 실시될 수 있다. 하기의 설명에서, 실시예들의 완전한 이해를 제공하기 위해 특정 구성들, 치수들 및 공정들 등과 같은 많은 특정 세부 사항들이 기재된다. 다른 경우들에, 잘 알려진 반도체 공정들 및 제조 기법들은 실시예들을 불필요하게 불명료하게 하지 않기 위해 특별히 상세히 기술되지 않았다. 본 명세서 전반에 걸쳐 "일 실시예"에 대한 언급은 그 실시예와 관련되어 기술되는 특정 특징, 구조, 구성 또는 특성이 적어도 하나의 실시예에 포함된다는 것을 의미한다. 따라서, 본 명세서 전반에 걸쳐 다양한 곳에서 나오는 구절 "일 실시예에서"는 반드시 동일한 실시예를 지칭하지는 않는다. 또한, 특정 특징들, 구조들, 구성들 또는 특성들은 하나 이상의 실시예에서 임의의 적합한 방식으로 조합될 수 있다.
본 명세서에서 사용되는 바와 같은 용어들 "상부(top)", "하부(bottom)", "전방(front)", "후방(back)", "위에(over)", "에(to)", "사이에(between)" 및 "상에(on)"는 다른 층들에 대한 하나의 층의 상대 위치를 지칭할 수 있다. 다른 층 "위에" 또는 그 "상에" 또는 다른 층"에" 접합되거나 그와 "접촉"하는 하나의 층은 다른 층과 직접 접촉할 수 있거나, 하나 이상의 개재하는 층을 가질 수 있다. 층들 "사이의" 하나의 층은 그 층들과 직접 접촉할 수 있거나, 하나 이상의 개재하는 층을 가질 수 있다.
일 실시예에서, 패키지는 갭 충전 산화물 층 내에 봉지된 하나 이상의 제1 레벨 다이, 및 하나 이상의 제1 레벨 다이 및 갭 충전 산화물 층을 가로질러 걸쳐 있는 제1 레벨 RDL을 포함하는 제1 패키지 레벨을 포함한다. 제2 레벨 다이의 평탄화된 전방 표면은 동일 평면 상의 금속 및 산화물 표면들을 포함할 수 있는 제1 레벨 RDL의 평탄화된 표면에 하이브리드 접합된다. 실시예들에 따르면, 하이브리드 접합은 제2 레벨 다이와 제1 레벨 RDL 사이에 산화물-산화물 접합 및 금속-금속 접합을 포함한다. 이러한 양태에서, 접합을 위한 계면 재료를 제거함으로써 상당한 패키지 z 높이 절감이 실현될 수 있다. 또한, 하이브리드 접합은 높은 연결 밀도를 허용할 수 있다.
실시예들에 따르면, 관통 실리콘 비아(TSV)들은 하나 이상의 제1 레벨 다이를 통해 옵션적으로 형성될 수 있고, 관통 산화물 비아(TOV)들은 제1 패키지 레벨 내의 하나 이상의 제1 레벨 다이를 봉지하는 갭 충전 산화물 층을 통해 형성될 수 있다. 실시예들에 따라, 제1 레벨 다이, 갭 충전 산화물 층, 및 TOV들의 두께는 약 20 μm 이하, 예컨대, 2 μm 내지 20 μm, 또는 5 μm 내지 10 μm로 감소될 수 있다. 이러한 방식으로, z 높이 절감이 실현될뿐만 아니라, 높이가 TSV들 및 TOV들의 최소 폭에 대한 실질적인 제한 요인이 되지 않으면서 좁은 TSV들 및 TOV들을 형성하는 것이 가능하다. 이 양태에서, 제1 패키지 레벨을 통해 사실 상 임의의 위치에서, 제2 레벨 패키지 내의 제2 레벨 다이에 대한 직접적이고 짧은 통신 경로들이 가능하다. 이는 라우팅 길이 길이들로 인한 최소의 라우팅 불이익, 및 임의의 패키지 레벨 다이에 대한 전력 분배에 대한 전체 액세스를 추가로 허용할 수 있다. 실시예들에 따르면, TSV들 및/또는 TOV들의 조합, 및 하이브리드 접합은 이종 다이 집적에 상당한 유연성을 허용한다.
일 양태에서, 실시예들은 CPU, GPU, IO, DRAM, SRAM, 캐시, ESD, 전력 관리, 및 집적된 수동소자와 같은 IP 핵심들이 패키지 전체에 걸쳐 자유롭게 분리되면서 또한 패키지의 총 z 높이를 완화할 수 있는 SiP 구조체(예를 들어, 3D 메모리 패키지) 내에서 다이 분할하고/하거나 다이 분리하는 시스템 온 칩(SoC)을 설명한다. 상이한 IP 핵심들은 패키지 내의 상이한 다이로 분리될 수 있다. 또한, 다이 분할화는 상이한 공정 노드들의 집적을 별개의 다이로 허용할 수 있다. 마찬가지로, 상이한 다이 내의 상이한 IP 핵심들은 상이한 공정 노드들에서 처리될 수 있다. 예를 들어, 중앙 처리 장치(CPU) 및 범용 처리 장치(GPU)는 상이한 공정 노드들에서 처리되는 별개의 다이일 수 있다. 다이 분할화의 유연성은 어느 곳에서나 전력 공급 라인에 액세스하는 능력에 의해 용이하게 될 수 있다. 다이 분할화의 유연성은 또한 시스템 전체의 열적 제약을 완화할 수 있다.
일 실시예에서, 제1 레벨 다이는 중앙 처리 장치/범용 처리 장치(CPU/GPU) 다이와 같은 경감된 라우팅 밀도 및 짧은 라우팅 경로로부터 이익을 얻는 능동 IP 핵심들을 포함하는 능동 다이이다. 일 실시예에서, 패키지는 와이드 I/O DRAM 패키지와 같은 3D 메모리 패키지이다. 일 실시예에서, 하나 이상의 제2 레벨 다이는 DRAM과 같은 그러나 이로 한정되지 않는 메모리 다이이다. 일 실시예에서, 제2의 제1 레벨 다이 및 제3의 제1 레벨 다이와 같은 추가의 제1 레벨 다이는 분할 I/O 다이와 같은 그러나 이로 한정되지 않는 분할된 IP 핵심이다.
실시예들에 따르면, 제1 레벨 다이 및 TOV들의 두께 또는 높이는 약 20 μm 이하, 예컨대 5 내지 10 μm이다. 이 방식으로, z 높이 절감이 실현될뿐만 아니라 좁은 TOV들을 형성하는 것이 가능하다. 일 실시예에서, 예시적인 TOV는 약 10 μm 폭이지만, 예를 들어 10:1(높이:직경) 종횡비 내에서 더 좁거나 더 넓은 TOV들이 쉽게 형성될 수 있다. 일 실시예에서, 예시적인 TOV는 약 2μm 폭이다. 이러한 양태에서, 제1 레벨 다이의 감소된 두께는 전통적인 인터포저(interposer)와 같은 일반적인 TSV들과 비교하여 실질적으로 더 적은 폭(또는 직경)을 갖는 TOV들의 형성을 허용한다.
실시예들에 따라, TOV들 및 옵션적으로 TSV들은 패키지 레벨들 사이에 짧은 수직 통신 경로들을 제공하는 데 사용될 수 있다. 실시예들에 따르면, TOV들은 또한 제2 레벨 다이로부터 제1 레벨 다이(예컨대, 능동 다이)의 에지들(예컨대, 각각의 에지)까지의 짧은 라우팅 경로를 제공하기 위해 행들로 배열될 수 있으며, 이는 또한 완화된 라우팅 잼(routing jam)을 갖는 높은 라우팅 밀도를 허용할 수 있다. 예시적인 실시예에서, TOV들의 행 내의 TOV들 간의 피치는 1:1의 TOV들 간의 산화물에 대한 TOV의 갭 비율을 가질 수 있다. 예로써, 예시적인 10 μm 폭의 TOV들은 (x 및/또는 y 치수로) 20 μm의 피치를 갖는다. 이는 ㎟ 당 50 x 50(또는 ㎟ 당 2,500)의 밀도에 대응할 수 있다. 실시예들은 이들 예시적인 갭 비율, TOV 피치, 및 TOV 밀도로 한정되지 않는다. 예를 들어, TOV들 사이의 산화물의 양은 1:1 갭 비율을 초과하여 증가될 수 있다. 보다 큰 피치, 예컨대 40 μm 내지 70 μm가 또한 구현될 수 있다. 또한, 보다 좁은 TOV들이 제조될 수 있다. 다른 예시적인 실시예에서, TOV들은 2 μm 폭이다. 1:1 갭 비율을 가정하면, 이는 4 μm의 피치, 및 ㎟ 당 250 x 250(또는 ㎟ 당 62,500)의 밀도에 대응할 수 있다.
일 양태에서, 실시예들은 비교적 낮은 킵 아웃 존(keep out zone; KOZ)을 가질 수 있는 매립된 TSV 제1 레벨 다이 구성을 기술한다. 실리콘 다이를 통과하는 구리 TSV들과 같은 TSV들이 주변 다이 영역에 스트레스를 유발할 수 있음이 관찰되었다. 결과적으로, 능동 디바이스들은 TSV 주위의 측방향 KOZ 외부에 배열되어, 예를 들어, 능동 디바이스들에서의 캐리어 이동성에 영향을 주는 능동 디바이스 상의 TSV-유도 스트레스를 완화시킨다. 실시예들에 따르면, 매립된 제1 레벨(예컨대, 능동) 다이의 감소된 두께는 전통적인 인터포저와 같은 일반적인 TSV들과 비교하여 실질적으로 더 작은 폭(또는 직경)을 갖는 TSV들의 형성을 허용할 수 있다. 일부 실시예들에서, 최대 10:1의 제1 레벨 다이 두께 : TSV 최대 폭의 종횡비는 처리 파라미터 내에 충분히 있다. 예를 들어, 최대 폭(또는 직경)이 2 내지 10 μm 이하인 TSV들이 가능하다. TSV 치수 및 종횡비의 예시적인 목록이 예시적 목적으로 표 1에 제공되어 있다.
[표 1]
Figure pct00001
감소된 TSV 높이는 감소된 TSV 최대 폭(또는 직경)뿐만 아니라 증가된 TSV 밀도 및 보다 작은 KOZ를 허용할 수 있다. 일부 실시예들에서, ㎟ 당 250 x 250(예를 들어, ㎟ 당 62,500)의 TSV 밀도가 가능하며, 이는 대략 ㎟ 당 10 x 10(또는 ㎟ 당 100)에서 전통적인 인터포저로 달성할 수 있는 것보다 클 수 있다. 일부 실시예들에서, 대략 5 μm 미만의 KOZ가 가능하다. 일 실시예에서, 제1 레벨 다이를 통과하는 TSV는 제1 레벨 다이의 능동 디바이스(예를 들어, 트랜지스터)의 5 μm 내에 있다. 일 양태에서, 이는 능동 디바이스의 위치뿐만 아니라 TSV들의 위치 및 밀도에서 보다 큰 자유도를 허용하여, 적층된 제2 레벨 다이에 보다 짧고 보다 직접적인 라우팅을 제공할 수 있다. 실시예들에 따르면, 적층된 제2 레벨 다이는 패키지의 하부 랜딩 패드 또는 전도성 범프에 대해 상대적으로 직선 라우팅을 가질 수 있는데, 여기서 전력 평면(power plane)은 예를 들어 회로 기판 상에 있다.
이제 도 1을 참조하면, 일 실시예에 따른 패키지를 형성하는 방법을 예시하는 흐름도가 제공된다. 명료함을 위해, 도 1의 하기 설명은 본 명세서에 설명된 다른 도면들에서 발견되는 참조 특징부들에 관하여 이루어진다. 동작(1010)에서, 제1 패키지 레벨(150)은 캐리어 기판(101, 103) 상에 형성된다. 제1 패키지 레벨(150)은 갭 충전 산화물 층(130) 내에 봉지된 제1 레벨 다이(110), 및 복수의 관통 산화물 비아(TOV)(134)를 포함할 수 있다. 일 실시예에서, TOV들(134)은 약 20 μm 이하의 높이를 갖는다. 이어서, 제2 레벨 다이(210)는 동작(1012)에서 제1 패키지 레벨(150)에 하이브리드 접합되어, 직접 접합된 산화물-산화물 표면들(예를 들어, 층들(164, 264)에 대해) 및 금속-금속 표면들(예를 들어, 층들(162, 262)에 대해)을 형성한다(도 9를 참조). 동작(1014)에서, 제2 레벨 다이(210)는 제1 패키지 레벨(150)의 후방 측(165) 상에 봉지된 후, 동작(1016)에서 캐리어 기판(101, 103)을 제거한다. 이어서, RDL(300)은 동작(1018)에서 제1 패키지 레벨(150)의 전방 측(170) 상에 형성될 수 있다.
실시예들에 따르면, 하나 이상의 제1 레벨 다이(110)는 능동 다이일 수 있지만, 이는 필수는 아니다. 다른 실시예들에서, 제1 레벨 다이(110)는 실리콘 인터포저 또는 실리콘 집적 수동 디바이스(IPD)로 대체될 수 있다. 이제 도 2를 참조하면, 일 실시예에 따른, 블라인드 비아들(119)을 포함하는 제1 레벨 다이(110)의 개략적인 측단면도가 제공된다. 실시예들에 따르면, 제1 레벨 다이(110)는 마이크로프로세서, 메모리, RF 트랜시버, 및 혼합 신호 컴포넌트와 같은 그러나 이로 한정되지 않는 능동 컴포넌트(들)를 포함하는 로직 다이 또는 SOC 다이와 같은 능동 다이일 수 있다. 예시된 특정 실시예에서, 능동 컴포넌트의 능동 디바이스(121)(예를 들어, 트랜지스터)가 일례로서 도시된다. 도시된 바와 같이, 능동 디바이스들(121)은 실리콘 기판 또는 실리콘 온 인슐레이터(SOI) 기판과 같은 기판(117) 상에 형성될 수 있다. 일 실시예에서, 능동 디바이스들(121)은 베이스 실리콘 기판(114) 위에 형성된 상부 에피택셜 실리콘 층(116) 내에 형성된다. 일 실시예에서, KOZ는 5 μm 미만이고, 블라인드 비아(119)는 능동 디바이스(121)의 5 μm(측방향) 내에 형성된다. 능동 디바이스들(121) 및 블라인드 비아들(119)을 제1 레벨 다이(110)의 랜딩 패드(128)(전방 측(111) 상의 둘 다(128A, 128B)를 포함함)에 연결하기 위한 라우팅 목적을 위해 하나 이상의 상호연결 층(118)이 형성될 수 있다. 상호연결 층(118)은 하나 이상의 금속 층(126) 및/또는 유전체 층(124)을 포함할 수 있다. 예시된 실시예에서, (TSV들(120)이 될) 블라인드 비아들(119)은 제1 레벨 다이(110) 내의 능동 디바이스들(121) 사이에 산재되어 있다.
금속 층(들)(126)은 수직 연결부를 제공하는 비아들(127)을 갖는 측방향 상호연결 경로를 제공할 수 있다. 실시예들에 따르면, 제1 레벨 다이(110)의 전방 측(111)은 절연 층(122)(예컨대, 산화물 또는 폴리머), 블라인드 비아들(119)에 연결된 랜딩 패드(128B), 및/또는 제1 레벨 다이(110)의 능동 디바이스들(121)에 연결된 랜딩 패드(128A)를 포함할 수 있다. 예시된 실시예에서, 블라인드 비아들(119)은 능동 디바이스들(121)의 활성 층(예컨대, 상부 에피택셜 층(116)) 내에 형성된다. 블라인드 비아들(119)은 활성 층(예컨대, 에피택셜 층(116))을 완전히 통해, 그리고 옵션적으로 베이스 기판(114) 내로 연장될 수 있다. 블라인드 비아들(119)의 깊이는 적어도 형성될 최종 TSV들(120)의 깊이일 수 있다. 일 실시예에서, 블라인드 비아들(119)은 옵션적으로 상호연결 층(들)(118)을 통해 적어도 부분적으로 연장될 수 있다. 예를 들어, 블라인드 비아들(119)은 일 실시예에서 상호연결 층(118)을 통해 랜딩 패드(128A)까지, 또는 금속 층(126)까지 연장될 수 있다. 일 실시예에서, 블라인드 비아들(119)은 전방 측(111) 상의 랜딩 패드(예를 들어, 128A, 128B)와 접촉하지 않고, 대신에 상호연결 층(118) 내의 하나 이상의 금속 층(126) 및 비아(127)를 통해 능동 디바이스(121)와 연결할 수 있다. 이러한 방식으로, 형성될 TSV들(120)은 제1 레벨 다이(110) 내의 능동 디바이스들(121)에 직접 연결될 수 있다.
이제, 도 3을 참조하면, 하나 이상의 제1 레벨 다이(110)는 유리 패널, 실리콘 웨이퍼, 금속 패널, 기타 등등과 같은 캐리어 기판(101) 상에 실장된다. 캐리어 기판(101)은 제1 레벨 다이를 실장시키기 위한 릴리스 층(102)을 포함할 수 있다. 일 실시예에서, 릴리스 층(102)은 산화물 층이고, 제1 레벨 다이(110)는 산화물-산화물 접합(예를 들어, 산화물 절연 층(122)과의 접합)으로 캐리어 기판(101) 상에 실장된다. 일 실시예에서, 릴리스 층(102)은 제1 레벨 다이(110)를 실장하기 위한 접착제(예를 들어, 폴리머) 또는 테이프 층이다. 도시된 바와 같이, 제1 레벨 다이(110)는 절연 층(122) 및 랜딩 패드들(128)(128A, 128B)을 포함하는 전방 측들(111)이 하향 대면하도록 캐리어 기판(101) 상으로 하향 대면하여 실장된다. 도시된 바와 같이, 하나 이상의 제1 레벨(110)은 상이한 두께 및 영역을 갖는 상이한 컴포넌트들을 포함하는 상이한 다이일 수 있다. 제1 레벨 다이(110) 중 하나 이상은 능동 다이일 수 있다. 블라인드 비아들(119)은 제1 레벨 다이(110) 중 하나 이상의 제1 레벨 다이 내에 옵션적으로 형성되지만, 이는 필수적인 것은 아니다.
이어서, 하나 이상의 제1 레벨 다이(110)는 화학 기계적 연마(CMP)와 같은 적합한 기술을 사용하여 연마되어 도 4에 도시된 바와 같이 제1 레벨 다이(110)의 두께를 감소시킬 수 있다. 실시예들에 따르면, 제1 레벨 다이(110)의 박형화는 블라인드 비아들(119)을 노출시키고, 이는 제1 레벨 다이(110)의 후방 측(115)이 TSV들(120)의 노출된 표면들(123)을 포함하게 할 수 있다. 일 실시예에서, 제1 레벨 다이(110)는 약 20 μm 이하, 예를 들어 2 μm 내지 20 μm, 또는 5 μm 내지 10 μm로 박형화된다.
도 5에 예시된 실시예를 참조하면, 이어서 박형화된 제1 레벨 다이(110) 위에 갭 충전 산화물 층(130)이 형성될 수 있다. 일 실시예에서, 갭 충전 산화물 층(130)은 화학 기상 증착(CVD)과 같은 적합한 기술을 사용하여 퇴적되지만, 다른 기술들이 사용될 수 있다. 제1 레벨 다이(110)의 감소된 두께로 인해, 양질의 갭 충전 산화물 층(130)이 CVD를 사용하여 퇴적될 수 있으며, 이는 하이브리드 접합을 도울 수 있다.
이제 도 6을 참조하면, TOV들(134)이 갭 충전 산화물 층(130)을 통해 형성될 수 있다. 예를 들어, 갭 충전 산화물 층(130)은 평탄화되고, 패터닝되고, 평탄화된 갭 충전 산화물 층(130) 내에 TOV들(134)이 형성될 수 있다. TSV들(120)은 또한 옵션적으로 형성될 수 있다. 예를 들어, 블라인드 비아들(119)이 제1 레벨 다이(110) 내에 미리 형성되지 않은 실시예들에서, TSV들(120)이 이 단계에서 형성될 수 있다. 일 실시예에서, 박형화된 제1 레벨 다이(110)는 TSV들(120)을 포함하지 않는다. 도 6에 예시된 특정 실시예에서, 갭 충전 산화물 층(130)의 후방 표면(131) 및 제1 레벨 다이(110)의 후방 측(115)은 평탄화되고, 이는 TOV들(134)의 표면들(135), 및 옵션적으로 TSV들(120)의 표면들(123)을 노출시킨다.
도 7에 예시된 바와 같이, 제1 레벨 RDL(160)은 갭 충전 산화물 층(130) 및 박형화된 제1 레벨 다이(110) 위에 옵션적으로 형성될 수 있다. 제1 레벨 RDL은 복수의 TOV(134) 및/또는 TSV(120) 상에 그와 전기적으로 접촉하여 형성될 수 있다. 도시된 바와 같이, 제1 레벨 RDL(160)은 하나 이상의 금속 재배선 라인(162)(예를 들어, 구리) 및 절연 층(164)을 포함할 수 있다. 일 실시예에서, 후속 하이브리드 접합을 위해 하나 이상의 절연 층(164)이 산화물(예컨대, SiO2)로 형성된다. 이와 함께, 갭 충전 산화물 층(130), TOV들(134), 제1 레벨 다이(110), 및 옵션의 제1 레벨 RDL(160)은 제1 패키지 레벨(150)을 형성한다. 도 8에 예시된 바와 같이, 제1 패키지 레벨(150)의 후방 측(165)(예를 들어, 제1 레벨 RDL(160))은 하이브리드 접합을 위한 평면의 표면을 형성하기 위해 CMP와 같은 적합한 기술을 사용하여 평탄화될 수 있다.
이어서, 하나 이상의 제2 레벨 다이(210)가 도 9에 예시된 실시예에 도시된 바와 같이 제1 패키지 레벨(150)에 하이브리드 접합될 수 있다. 예시된 특정 실시예에서, 제2 레벨 다이(210)는 제1 패키지 레벨(150)의 후방 측(165)(예를 들어, 평면의 후방 표면)에 하이브리드 접합된 제2 레벨 다이(210)의 (예를 들어, 평면의) 전방 측들(211)과 하향 대면으로 하이브리드 접합된다. 보다 구체적으로, 전방 표면들(211)은, 존재할 때 제1 레벨 RDL(160)에 하이브리드 접합될 수 있다. 도 9의 하이브리드 접합의 확대도는, 제2 레벨 다이(210)에 대한 빌드업 구조체(260)의 절연 층(264)(예컨대, SiO2)과 제1 레벨 RDL(160)의 절연 층(164)(예컨대, SiO2)의 집적 접합된 산화물-산화물 표면들, 및 제2 레벨 다이(210)에 대한 빌드업 구조체(260)의 금속 층(262)(예컨대, 구리)과 제1 레벨 RDL(160)의 재배선 라인(162)(예컨대, 구리)의 직접 접합된 금속-금속 표면들을 도시한다.
이어서, 제2 레벨 다이(210)는 제1 패키지 레벨(150)의 후방 측(165) 상의 제2 레벨 성형 화합물(240) 내에 봉지된다. 예를 들어, 제2 레벨 성형 화합물(240)은 열경화성 가교-결합 수지(예컨대, 에폭시)를 포함할 수 있지만, 전자 패키징에서 알려진 바와 같이 다른 재료들이 사용될 수 있다. 봉지는 트랜스퍼 성형(transfer molding), 압축 성형, 및 라미네이션(lamination)과 같은 적합한 기술을 사용하여 달성될 수 있지만, 이로 한정되지 않는다. 예시된 실시예에서, 제2 레벨 성형 화합물(240)은 제2 레벨 다이(210)의 후방 측(215)을 덮는다. 보다 두꺼운 제2 레벨 성형 화합물(240)은 후속 공정 동안 구조적 지지를 제공할 수 있다.
이제 도 11을 참조하면, 캐리어 기판(101)은 제거되고, RDL(300)은 제1 패키지 레벨(150)의 전방 측(170) 상에 형성될 수 있다. 구체적으로, RDL(300)은 갭 충전 산화물 층(130) 및 제1 레벨 다이(110)의 전방 측(111) 상에 형성될 수 있다. 도시된 바와 같이, RDL(300)은 또한 복수의 TOV(134) 상에 그와 전기적으로 접촉하여 형성될 수 있다. RDL(300)은 단일 재배선 라인(302) 또는 다수의 재배선 라인들(302) 및 유전체 층들(304)을 포함할 수 있다. RDL(300)은 층별(layer-by-layer) 공정으로 형성될 수 있으며, 박막 기술을 사용하여 형성될 수 있다. 일 실시예에서, RDL(300)은 50 μm 미만, 또는 보다 구체적으로 30 μm 미만, 예컨대 대략 20 μm의 전체 두께를 갖는다. 일 실시예에서, RDL(300)은 매립된 재배선 라인들(302)(매립된 트레이스들)을 포함한다. 예를 들어, 재배선 라인들(302)은 우선 시드 층을 형성한 다음, 금속(예컨대, 구리) 패턴을 형성함으로써 생성될 수 있다. 대안적으로, 재배선 라인들(302)은 퇴적(예컨대, 스퍼터링) 및 에칭에 의해 형성될 수 있다. 재배선 라인들(302)의 재료는 구리, 티타늄, 니켈, 금, 및 이들의 조합들 또는 합금들과 같은 금속성 재료를 포함할 수 있지만, 이로 한정되지 않는다. 이어서, 재배선 라인들(302)의 금속 패턴은 옵션으로 패턴화되는 유전체 층(304)에 매립된다. 유전체 층(들)(304)은 산화물, 또는 폴리머(예컨대, 폴리이미드)와 같은 임의의 적합한 재료일 수 있다. RDL(300)의 형성에 이어서, RDL(300)의 전방 측(311) 상에 복수의 전도성 범프(350)(예를 들어, 솔더 범프 또는 스터드 범프)가 형성될 수 있다. 이어서, 개별 패키지(100)는 재구성된 기판으로부터 싱귤레이팅될 수 있다. 일부 실시예들에서, 제2 레벨 성형 화합물(240) 및 제2 레벨 다이(210)를 포함하는 제2 패키지 레벨(250)의 두께는 싱귤레이션 이전에 CMP와 같은 적합한 기술을 사용하여 감소될 수 있다. 도 12에 예시된 실시예에서, 제2 패키지 레벨(250)의 두께는 하나 이상의 제2 레벨 다이(210)의 후방 측(215)을 노출시키기 위해 감소될 수 있다.
도 13은 제1 레벨 다이(110)를 포함하는 제1 패키지 레벨(150)로부터 제2 레벨 다이(210)를 포함하는 제2 패키지 레벨(250)까지의 다양한 TOV(134) 및 옵션적으로 TSV(120) 연결부들을 예시하는 실시예들에 따른 패키지(100)의 개략적인 하면도 예시이다. 도 13은 또한 실시예들에서 가능할 수 있는 패키지 레벨 내의 다이 크기(x, y 치수) 및 위치(x, y 배치)의 자유도를 예시한다. 실시예들에 따르면, 이종 다이는 하나의 패키지 레벨이 다른 패키지 레벨보다 크게 되지 않으면서도 다수의 패키지 레벨로 집적될 수 있다. 따라서, 특정 다이는 주 캐리어 패키지 레벨로 패키징될 필요가 없다. 또한, 패키지 레벨들 간의 짧은 통신 경로들이 달성 가능하다. 실시예들에 따르면, 비아들(TOV 또는 TSV)은 제1 패키지 레벨(150)의 전체 면의 임의의 위치에 위치될 수 있으며, 이는 제1 레벨 다이(110) 및 제2 레벨 다이(210) 모두에 대해 전력 분배에 대한 완전한 액세스를 허용할 수 있다. 실시예들에 따르면, 다이가 중첩되는, 제1 레벨 다이(110)와 제2 레벨 다이(210) 사이에 짧은 통신 경로 길이들이 추가적으로 제공될 수 있다. 일 실시예에서, 제1 레벨 다이(110)는 두 개의 별개의 제2 레벨 다이(210) 바로 아래에 있고 그와 통신하는 TSV들(120)을 포함하는 브리징 다이(bridging die)일 수 있다.
도 14는 옵션적으로 셋 이상의 패키지 레벨을 포함할 수 있는, 일 실시예에 따른 패키지를 형성하는 방법을 예시하는 흐름도이다. 도 14의 다음의 설명에서, 도 3 내지 도 12 및 도 15a 내지 도 15d에 제공된 측단면도 예시들에서 발견된 특징들에 관하여 참조가 이루어진다. 도 14를 참조하면, 동작(1410)에서, 제1 레벨 다이(110)는 도 3a와 관련하여 이전에 설명된 것과 유사하게 캐리어 기판(101)에 부착된다. 동작(1412)에서, 제1 레벨 다이(110)의 두께는 도 4에 관하여 기술된 것과 유사하게 감소된다. 동작(1414)에서, 갭 충전 산화물 층(130)은 도 5에 관하여 기술된 것과 유사하게, 박형화된 제1 레벨 다이(110) 위에 퇴적된다. 동작(1416)에서, 갭 충전 산화물 층(130)(및 옵션적으로 제1 레벨 다이(110))은 도 6에 관하여 기술된 것과 유사하게 평탄화된다. 동작(1418)에서, TOV들(134)은 도 6에 관하여 기술된 것과 유사하게 갭 충전 산화물 층(130)을 통해 형성된다. 동작(1420)에서, 제1 레벨 RDL(160)은 도 7 및 도 8에 관하여 기술된 것과 유사하게 갭 충전 산화물 층(130) 및 제1 레벨 다이(110) 위에 형성되며, 이는 도 15b에 예시된 구조체를 초래한다.
동작(1422)에서, 제2 레벨 다이(210) 또는 옵션적으로 제1 레벨 다이(110)는 도 9에 관하여 기술된 것과 유사하게 제1 레벨 RDL(160)에 하이브리드 접합되며, 이는 도 15c에 예시된 구조체를 초래한다. 이 단계에서, 동작들(1412 내지 1422)은 추가적 패키지 레벨들(150A, 150B) 등을 형성하기 위해 1회 이상 반복될 수 있다. 동작(1424)에서, 제2 레벨 다이(210)는 도 10에 관하여 기술된 것과 유사하게 제1 패키지 레벨의 후방 측 상에 봉지된다. 동작(1426)에서, 캐리어 기판(101)은 제거되고, 동작(1428)에서 RDL은 도 11에 관하여 기술된 것과 유사하게 제1 패키지 레벨의 전방 측 상에 형성된다. 이어서, 제2 패키지 레벨(250)의 두께는 도 12에 관하여 기술된 것과 유사하게 감소될 수 있다. 도 15d를 참조하면, 2개의 패키지 레벨(150A, 150B)이 형성되고, 제2 레벨 다이(210)가 제1 패키지 레벨(150B)의 후방 측(165B) 상에 봉지되고, RDL(300)이 제1 패키지 레벨 패키지(150A)의 전방 측(170A) 상에 형성되는 공정 흐름이 예시된다.
도 16은 일 실시예에 따른, 패키지를 형성하는 방법을 예시하는 흐름도이다. 도 16의 다음의 설명에서, 도 3 내지 도 12 및 도 17a 내지 도 17e에 제공된 측단면도 예시들에서 발견된 특징들에 관하여 참조가 이루어진다. 도 16을 참조하면, 동작(1610)에서, 제1 레벨 다이(110)는 도 3과 관련하여 이전에 설명된 것과 유사하게 제1 캐리어 기판(101)에 부착된다. 동작(1612)에서, 제1 레벨 다이(110)의 두께는 도 4에 관하여 기술된 것과 유사하게 감소된다. 동작(1614)에서, 갭 충전 산화물 층(130)은 도 5에 관하여 기술된 것과 유사하게, 박형화된 제1 레벨 다이(110) 위에 퇴적된다. 동작(1618)에서, TOV들(134)은 도 6에 관하여 기술된 것과 유사하게 갭 충전 산화물 층(130)을 통해 형성되며, 이는 도 17a에 예시된 구조체를 초래한다.
동작(1620)에서, 제2 캐리어 기판(103)은 박형화된 제1 레벨 다이(110) 및 갭 충전 산화물 층(130)에 부착된다. 이어서, 제1 캐리어 기판(101)은 동작(1622)에서 제거될 수 있고, 제1 레벨 RDL(160)은 동작(1624)에서 갭 충전 산화물 층(130) 및 제1 레벨 다이(110) 위에 형성되며, 이는 도 17b에 예시된 구조체를 초래한다. 이 단계에서, 제1 레벨 다이(110)의 전방 측(111)은 제1 패키지 레벨(150)에서 제1 레벨 RDL(160)을 향해 위로 대면하고 있다.
동작(1626)에서, 제2 레벨 다이(210)는 도 9에 관하여 기술된 것과 유사하게 제1 레벨 RDL(160)에 하이브리드 접합되며, 이는 도 17c에 예시된 구조체를 초래한다. 이 단계에서, 동작들(1412 내지 1422 또는 1612 내지 1626)은 추가적 패키지 레벨들(150A, 150B) 등을 형성하기 위해 1회 이상 반복될 수 있다. 동작(1628)에서, 제2 레벨 다이(210)는 도 10에 관하여 기술된 것과 유사하게 제1 패키지 레벨의 후방 측 상에 봉지된다. 동작(1630)에서, 제2 캐리어 기판(103)은 제거되고, 동작(1632)에서 RDL은 도 11에 관하여 기술된 것과 유사하게 제1 패키지 레벨의 전방 측 상에 형성된다. 이어서, 제2 패키지 레벨(250)의 두께는 도 12에 관하여 기술된 것과 유사하게 감소될 수 있다. 도 17d를 참조하면, 하나의 제1 패키지 레벨(150)이 형성되는 공정 흐름이 예시되며, 이때 제1 레벨 다이(110)의 전방 측(111) 및 제2 레벨 다이(210)의 전방 측(211)은 서로를 향해 대면한다. 도 17e를 참조하면, 2개의 제1 패키지 레벨(150A, 150B)이 형성되고, 제2 레벨 다이(210)가 제1 패키지 레벨(150B)의 후방 측(165B) 상에 봉지되고, RDL(300)이 제1 패키지 레벨(150A)의 전방 측(170A) 상에 형성되는 공정 흐름이 예시된다. 도 17e에 예시된 실시예에서, 제1 패키지 레벨(150A) 내의 제1 레벨 다이(110A)의 전방 측(111), 및 제1 패키지 레벨(150B) 내의 제1 레벨 다이(110B)의 전방 측(111)은 서로를 향해 대면하고 있다. 대안적으로, 제1 레벨 다이(110A 또는 110B) 중 어느 하나의 배향이 반대로 될 수 있다.
이제 도 18을 참조하면, 다이 적층 배열의 개략적인 하면도 예시 및 TOV들의 행의 확대 사시도가 일 실시예에 따라 제공된다. 도 19a는 일 실시예에 따른, 도 18의 라인 A-A를 따라 취한 패키지의 측단면도 예시이다. 도 19b는 일 실시예에 따른, 도 18의 라인 B-B를 따라 취한 패키지의 측단면도 예시이다. 예시된 실시예들에서, 패키지(100)는 제1 레벨 다이(110A), 제2의 제1 레벨 다이(110B) 및 제3의 제1 레벨 다이(110C), TOV들(134)의 제1 행(136A), 및 TOV들(134)의 제2 행(136B)을 포함한다. 제2의 제1 레벨 다이(110B) 및 제3의 제1 레벨 다이(110C)는 제1 레벨 다이(110A)의 대향 측면들에 측방향으로 인접해 있다. 도 18을 참조하면, 제1 레벨 다이(110A)는 직사각형이지만, 실시예들에 따라 다른 형상들이 가능하다. 도시된 바와 같이, TOV들(134)의 제1 및 제2 행들(136A, 136B)은 제1 레벨 다이(110A)의 제1 쌍의 측방향 대향 측면들(105A, 105B)에 측방향으로 인접해(그리고 평행하게) 있다. 도시된 바와 같이, 제2의 제1 레벨 다이(110B) 및 제3의 제1 레벨 다이(110C)는 제1 레벨 능동 다이(110A)의 제2 쌍의 측방향 대향 측면들(108A, 108B)에 측방향으로 인접해(그리고 평행하게) 있다.
도 18, 도 19a와 도 19b를 참조하면, 제1의 제2 레벨 다이(210A) 및 제2의 제2 레벨 다이(210B)는 제1 레벨 다이 위에 나란히 배열된다. TOV들(134)의 제1 행(136A)은 제1의 제2 레벨 다이(210A) 아래에 위치되고, TOV들(134)의 제2 행(136B)은 제2의 제2 레벨 다이(210B) 아래에 위치된다. TOV들(134)의 행들(136A, 136B)은 대응하는 제2 레벨 다이(210A, 210B)의 인접한 에지들(203)과 평행할 수 있다. 일 실시예에서, 제1 레벨(예를 들어, 능동) 다이(210A)의 후방 측(115)은 TOV들(134)의 제1 및 제2 행들(136A, 136B) 사이에 측방향으로 제1의 제2 레벨 다이(210A) 및 제2의 제2 레벨 다이(210B)의 전방 측면들(111)에 대면하고 있다. 이러한 구성에서, 제1 레벨 능동 다이(110A)의 각각의 상이한 에지에 대한 짧은 전기적 라우팅 경로들(도 18에 화살표로 예시됨)이 달성될 수 있다. 예를 들어, RDL(300)(예를 들어, 도 19a 및 도 19b를 참조)은, 제1 레벨 능동 다이(110A), TOV들(134)의 제1 및 제2 행들(136A, 136B), 및 제2의 제1 레벨 다이(110B) 및 제3의 제1 레벨 다이(110C) 상에 그리고 그와 전기적으로 접촉하여 형성될 수 있다.
일 실시예에서, 패키지(100)는 RDL(300), 및 RDL(300)의 후방 측(315) 상의 제1 패키지 레벨(150)의 전방 측(170)을 포함한다. 제1 레벨 다이(110A)는 RDL(300)의 후방 측(315) 상의 갭 충전 산화물 층(130) 내에 봉지된다. 또한, 제2의 제1 레벨 다이(110B) 및 제3의 제1 레벨 다이(110C)는 제1 레벨 다이(110A)의 대향 측면들에 측방향으로 인접하여 위치될 수 있다. 제1 레벨 다이(110A, 110B, 110C)는 모두 RDL(300) 상에 있고 그와 전기적으로 접촉할 수 있다. TOV들(134)의 제1 행(136A) 및 TOV들(134)의 제2 행(136B)은 RDL(300)의 후방 측(315)으로부터 돌출되며, 제1 레벨 다이(110A)는 TOV들(134)의 제1 및 제 2 행들(136A, 136B) 사이에 측방향으로 위치된다. 일 실시예에서, RDL(300)은 제1 레벨 다이(110A, 110B, 110C)의 전방 측들(111) 및 TOV들의 제1 및 제2 행들(136A, 136B) 상에 그와 전기적으로 접촉하여 형성될 수 있다. 복수의 제2 레벨 다이(210A, 210B)는 직접 접합된 산화물-산화물 표면들 및 직접 접합된 금속-금속 표면들을 이용하여 제1 패키지 레벨(150)의 후방 측(165)에 하이브리드 접합된다. 제1 패키지 레벨(150)은 제1 레벨 다이(110A)의 후방 측(115) 상의 제1 패키지 레벨 RDL(160) 및 갭 충전 산화물 층(130)을 추가로 포함할 수 있다.
한 쌍의 제2 레벨 다이(210A, 210B), 및 한 쌍의 제2의 제1 레벨 다이(110B) 및 제3의 제1 레벨 다이(110C)의 특정 배열은 예시적인 것임을 이해해야 한다. 특정 배열이 제1 레벨 다이(110A)의 각 측면으로의 짧은 전기 라우팅 경로들을 형성하는 데 사용될 수 있지만, 다른 구성들이 가능하다. 추가적으로, 제1 레벨 다이(110A), 제2의 제1 레벨 다이(110B), 및/또는 제3의 제1 레벨 다이(110C)는 전술한 바와 같이 TSV들(120)을 포함할 수 있다.
수 개의 패키지 변형이 개별적으로 설명되고 예시되어 있지만, 많은 구조적 특징 및 처리 시퀀스가 단일 실시예에서 조합될 수 있다. 실시예들의 다양한 양태를 이용함에 있어서, 이종 적층 다이를 포함하는 패키지를 형성하기 위해 상기 실시예들의 조합 또는 변형이 가능하다는 것이 당업자에게 명백할 것이다. 실시예들이 구조적 특징들 및/또는 방법 동작들과 관련하여 기술되었지만, 첨부된 청구항들이 기술된 특정 특징들 또는 동작들로 꼭 제한되는 것은 아님이 이해되어야 한다. 개시된 특정 특징들 및 동작들은 그 대신에 예시하는 데 유용한 청구항들의 실시예들로서 이해되어야 한다.

Claims (20)

  1. 패키지로서,
    재배선 층(redistribution layer; RDL);
    상기 RDL 상의 제1 패키지 레벨의 전방 측 - 상기 제1 패키지 레벨은,
    상기 RDL 상의 갭 충전 산화물 층 내에 봉지된 제1 레벨 다이; 및
    상기 갭 충전 산화물 층을 통해 연장되는 복수의 관통 산화물 비아(TOV)를 포함하고;
    상기 TOV들 및 상기 제1 레벨 다이는 약 20 마이크로미터 이하의 높이를 가짐 -; 및
    상기 제1 패키지 레벨의 후방 측에 하이브리드 접합된 제2 레벨 다이를 포함하는 제2 패키지 레벨
    을 포함하며, 상기 하이브리드 접합은 직접 접합된 산화물-산화물 표면들 및 직접 접합된 금속-금속 표면들을 포함하는, 패키지.
  2. 제1항에 있어서, 상기 제1 패키지 레벨은 상기 제1 레벨 다이의 후방 측 및 상기 갭 충전 산화물 층 상의 제1 패키지 레벨 RDL을 포함하고, 상기 복수의 TOV는 상기 RDL과 상기 제1 패키지 레벨 RDL 사이에 전기적 연결을 제공하는, 패키지.
  3. 제2항에 있어서, 상기 제2 레벨 다이는 상기 제1 패키지 레벨 RDL의 평탄화된 후방 표면에 하이브리드 접합되는, 패키지.
  4. 제3항에 있어서, 상기 제1 패키지 레벨 RDL은 산화물 유전체 층 및 금속 재배선 라인을 포함하고, 상기 제2 레벨 다이는 상기 산화물 유전체 층 및 상기 금속 재배선 라인에 하이브리드 접합되는, 패키지.
  5. 제2항에 있어서, 상기 제1 레벨 다이는 복수의 관통 실리콘 비아(TSV)를 포함하고, 상기 제1 패키지 레벨 RDL은 상기 복수의 TSV 상에 그리고 그와 전기적으로 접촉하여 형성되는, 패키지.
  6. 제1항에 있어서, 상기 RDL은 상기 제1 레벨 다이의 전방 측 및 상기 복수의 TOV 상에 그리고 그와 전기적으로 접촉하여 형성되는, 패키지.
  7. 제1항에 있어서, 상기 제2 레벨 다이는 상기 제1 패키지 레벨 상의 성형 화합물 내에 봉지되는, 패키지.
  8. 제1항에 있어서,
    TOV들의 제2 행 -
    상기 복수의 TOV는 TOV들의 제1 행을 포함하고, 상기 TOV들의 상기 제1 및 제2 행들은 상기 제1 레벨 다이의 제1 쌍의 측방향 대향 측면들에 측방향으로 인접함 -; 및
    상기 제1 레벨 다이의 제2 쌍의 측방향 대향 측면들에 측방향으로 인접한 제2의 제1 레벨 다이 및 제3의 제1 레벨 다이를 추가로 포함하며;
    상기 RDL은 상기 제1 레벨 다이의 전방 측, 상기 제2의 제1 레벨 다이의 전방 측, 상기 제3의 제1 레벨 다이의 전방 측, 상기 TOV들의 제1 행, 및 상기 TOV들의 제2 행 상에 그리고 그와 전기적으로 접촉하여 형성되는, 패키지.
  9. 제8항에 있어서, 상기 제1 레벨 다이 내에 복수의 TSV를 추가로 포함하며, 각각의 TSV는 약 10 μm 이하의 최대 폭을 갖는, 패키지.
  10. 패키지로서,
    재배선 층(RDL);
    상기 RDL의 후방 측 상의 제1 패키지 레벨의 전방 측 - 상기 제1 패키지 레벨은,
    상기 RDL의 상기 후방 측 상의 갭 충전 산화물 층 내에 봉지된 제1 레벨 다이;
    상기 RDL의 상기 후방 측으로부터 돌출되는 관통 산화물 비아(TOV)들의 제1 행;
    상기 RDL의 상기 후방 측으로부터 돌출되는 관통 산화물 비아(TOV)들의 제2 행 -
    상기 제1 레벨 다이는 상기 TOV들의 상기 제1 및 제2 행들 사이에 측방향으로 위치됨 -을 포함함 -; 및
    상기 제1 패키지 레벨의 후방 측에 하이브리드 접합된 복수의 제2 레벨 다이
    를 포함하며, 상기 하이브리드 접합은 직접 접합된 산화물-산화물 표면들 및 직접 접합된 금속-금속 표면들을 포함하는, 패키지.
  11. 제10항에 있어서, 상기 제1 패키지 레벨은 상기 제1 레벨 다이의 후방 측 및 상기 갭 충전 산화물 층 상의 제1 패키지 레벨 RDL을 포함하고, 상기 복수의 TOV는 상기 RDL과 상기 제1 패키지 레벨 RDL 사이에 전기적 연결을 제공하는, 패키지.
  12. 제11항에 있어서, 상기 제1 패키지 레벨 RDL은 산화물 유전체 층 및 금속 재배선 라인을 포함하고, 상기 제2 레벨 다이는 상기 산화물 유전체 층 및 상기 금속 재배선 라인에 하이브리드 접합되는, 패키지.
  13. 제10항에 있어서, 상기 제1 레벨 다이의 대향 측면들에 측방향으로 인접한 제2의 제1 레벨 다이 및 제3의 제1 레벨 다이를 추가로 포함하고, 상기 제1 레벨 다이, 상기 제2의 제1 레벨 다이, 및 상기 제3의 제1 레벨 다이는 상기 RDL 상에 있고 그와 전기적으로 접촉하는, 패키지.
  14. 제13항에 있어서, 상기 제1 레벨 다이는 직사각형이고, 상기 TOV들의 상기 제1 및 제2 행들은 상기 제1 레벨 다이의 제1 쌍의 측방향 대향 측면들에 측방향으로 인접하며, 상기 제2의 제1 레벨 다이 및 상기 제3의 제1 레벨 다이는 상기 제1 레벨 다이의 제2 쌍의 측방향 대향 측면들에 측방향으로 인접한, 패키지.
  15. 제14항에 있어서, 상기 제1 레벨 다이, 상기 TOV들의 제1 행, 및 상기 TOV들의 제2 행은 약 20 μm 이하의 높이를 갖는, 패키지.
  16. 제15항에 있어서, 상기 제1 레벨 다이 내에 복수의 TSV를 추가로 포함하며, 각각의 TSV는 약 10 μm 이하의 최대 폭을 갖는, 패키지.
  17. 패키지를 형성하는 방법으로서,
    캐리어 기판 상에 제1 패키지 레벨을 형성하는 단계 - 상기 제1 패키지 레벨은 갭 충전 산화물 층 내에 봉지된 제1 레벨 다이 및 복수의 관통 산화물 비아(TOV)를 포함하고, 상기 TOV들은 약 20 μm 이하의 높이를 가짐 -;
    상기 제1 패키지 레벨에 제2 레벨 다이를 하이브리드 접합하는 단계 - 상기 하이브리드 접합은 직접 접합된 산화물-산화물 표면들 및 금속-금속 표면들을 포함함 -;
    상기 제1 패키지 레벨의 후방 측 상에 상기 제2 레벨 다이를 봉지하는 단계;
    상기 캐리어 기판을 제거하는 단계; 및
    상기 제1 패키지 레벨의 전방 측 상에 재배선 층(RDL)을 형성하는 단계
    를 포함하는, 방법.
  18. 제17항에 있어서, 상기 캐리어 기판 상에 상기 제1 패키지 레벨을 형성하는 단계는,
    상기 캐리어 기판에 상기 제1 레벨 다이를 부착하는 단계;
    상기 제1 레벨 다이 위에 상기 갭 충전 산화물 층을 퇴적하는 단계;
    상기 갭 충전 산화물 층을 평탄화하는 단계; 및
    상기 갭 충전 산화물 층 내에 상기 복수의 TOV를 형성하는 단계를 포함하는, 방법.
  19. 제18항에 있어서, 상기 캐리어 기판에 상기 제1 레벨 다이를 부착하는 단계 후에 그리고 상기 제1 레벨 다이 위에 상기 갭 충전 산화물 층을 퇴적하는 단계 전에 상기 제1 레벨 다이의 두께를 감소시키기 위해 상기 제1 레벨 다이를 연삭하는 단계를 추가로 포함하는, 방법.
  20. 제17항에 있어서,
    상기 캐리어 기판 상에 상기 제1 패키지 레벨을 형성하는 단계는,
    상기 평탄화된 갭 충전 산화물 층 및 제1 레벨 다이 상에 제1 레벨 RDL을 형성하는 단계; 및
    상기 제1 레벨 RDL을 평탄화하는 단계를 포함하며,
    상기 제1 패키지 레벨에 상기 제2 레벨 다이를 하이브리드 접합하는 단계는, 상기 평탄화된 제1 레벨 RDL에 상기 제2 레벨 다이를 하이브리드 접합하는 단계를 포함하는, 방법.
KR1020187004420A 2015-08-21 2016-06-15 독립적인 3d 적층 Active KR102033865B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562208544P 2015-08-21 2015-08-21
US62/208,544 2015-08-21
US14/935,310 2015-11-06
US14/935,310 US9559081B1 (en) 2015-08-21 2015-11-06 Independent 3D stacking
PCT/US2016/037690 WO2017034654A1 (en) 2015-08-21 2016-06-15 Independent 3d stacking

Publications (2)

Publication Number Publication Date
KR20180030147A true KR20180030147A (ko) 2018-03-21
KR102033865B1 KR102033865B1 (ko) 2019-10-17

Family

ID=57867523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187004420A Active KR102033865B1 (ko) 2015-08-21 2016-06-15 독립적인 3d 적층

Country Status (5)

Country Link
US (1) US9559081B1 (ko)
KR (1) KR102033865B1 (ko)
CN (1) CN107851615B (ko)
TW (1) TWI621228B (ko)
WO (1) WO2017034654A1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200060670A (ko) * 2018-11-21 2020-06-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단글링 결합들을 갖는 다이들의 결합 구조물
KR20210035037A (ko) * 2019-09-20 2021-03-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
KR20210038292A (ko) * 2019-09-27 2021-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 die 패키지 및 제조 방법
US10991640B2 (en) 2019-01-25 2021-04-27 SK Hynix Inc. Semiconductor packages including bridge die
KR20210070614A (ko) * 2019-12-05 2021-06-15 한국전자기술연구원 Ipd를 이용한 밀리미터웨이브 통신 시스템
US11955433B2 (en) 2019-09-27 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package device
US12477847B2 (en) 2019-09-20 2025-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices with system on chip devices
US12482772B2 (en) 2018-11-21 2025-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10078183B2 (en) * 2015-12-11 2018-09-18 Globalfoundries Inc. Waveguide structures used in phonotics chip packaging
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10332841B2 (en) * 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10719762B2 (en) 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network
US10672745B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
TWI892323B (zh) 2016-10-27 2025-08-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
TWI623049B (zh) * 2016-11-04 2018-05-01 Phoenix & Corporation 封裝基板及其製作方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
KR102320673B1 (ko) 2016-12-28 2021-11-01 인벤사스 본딩 테크놀로지스 인코포레이티드 적층된 기판의 처리
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
WO2018147940A1 (en) 2017-02-09 2018-08-16 Invensas Bonding Technologies, Inc. Bonded structures
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10008454B1 (en) * 2017-04-20 2018-06-26 Nxp B.V. Wafer level package with EMI shielding
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10276551B2 (en) * 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package
CN107507816A (zh) * 2017-08-08 2017-12-22 中国电子科技集团公司第五十八研究所 扇出型晶圆级多层布线封装结构
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
WO2019065668A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 高周波モジュールおよび通信装置
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10622342B2 (en) 2017-11-08 2020-04-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked LED structure and associated manufacturing method
US10515874B2 (en) * 2017-11-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10658313B2 (en) 2017-12-11 2020-05-19 Invensas Bonding Technologies, Inc. Selective recess
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10217708B1 (en) * 2017-12-18 2019-02-26 Apple Inc. High bandwidth routing for die to die interposer and on-chip applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10991804B2 (en) 2018-03-29 2021-04-27 Xcelsis Corporation Transistor level interconnection methodologies utilizing 3D interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
TWI672791B (zh) * 2018-05-07 2019-09-21 財團法人工業技術研究院 晶片封裝結構及其製造方法
US10727203B1 (en) * 2018-05-08 2020-07-28 Rockwell Collins, Inc. Die-in-die-cavity packaging
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
CN112514059B (zh) 2018-06-12 2024-05-24 隔热半导体粘合技术公司 堆叠微电子部件的层间连接
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
KR102878117B1 (ko) 2018-06-13 2025-10-28 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US12406959B2 (en) 2018-07-26 2025-09-02 Adeia Semiconductor Bonding Technologies Inc. Post CMP processing for hybrid bonding
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11011494B2 (en) * 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11282761B2 (en) 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US10770433B1 (en) * 2019-02-27 2020-09-08 Apple Inc. High bandwidth die to die interconnect with package area reduction
US11387202B2 (en) 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
CN110731012B (zh) 2019-04-15 2021-01-29 长江存储科技有限责任公司 具有处理器和异构存储器的一体化半导体器件及其形成方法
WO2020211272A1 (en) * 2019-04-15 2020-10-22 Yangtze Memory Technologies Co., Ltd. Unified semiconductor devices having processor and heterogeneous memories and methods for forming the same
KR102639431B1 (ko) 2019-04-15 2024-02-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 이종 메모리를 갖는 통합 반도체 디바이스 및 이를 형성하는 방법
KR20250099267A (ko) 2019-04-15 2025-07-01 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11562982B2 (en) * 2019-04-29 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming the same
CN110720143B (zh) 2019-04-30 2021-01-29 长江存储科技有限责任公司 具有处理器和nand闪存的键合半导体器件及其形成方法
WO2020232678A1 (zh) * 2019-05-22 2020-11-26 华为技术有限公司 一种3dic芯片的制作方法及3dic芯片
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US12374641B2 (en) 2019-06-12 2025-07-29 Adeia Semiconductor Bonding Technologies Inc. Sealed bonded structures and methods for forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
KR102661671B1 (ko) * 2019-07-25 2024-04-29 삼성전자주식회사 적층된 반도체 칩들을 포함하는 반도체 패키지
CN110739292A (zh) * 2019-09-02 2020-01-31 上海先方半导体有限公司 一种3d封装结构及其制作方法
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11004819B2 (en) 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11264314B2 (en) * 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11587905B2 (en) * 2019-10-09 2023-02-21 Industrial Technology Research Institute Multi-chip package and manufacturing method thereof
US11532533B2 (en) 2019-10-18 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11410968B2 (en) * 2019-10-18 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
DE102020113986B4 (de) * 2019-10-18 2023-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter-schaltkreis-package und verfahren
US12113054B2 (en) 2019-10-21 2024-10-08 Adeia Semiconductor Technologies Llc Non-volatile dynamic random access memory
TWI701777B (zh) * 2019-10-22 2020-08-11 財團法人工業技術研究院 影像感測器封裝件及其製造方法
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
WO2021092779A1 (zh) * 2019-11-12 2021-05-20 华为技术有限公司 芯片堆叠封装结构、电子设备
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US20210183803A1 (en) * 2019-12-17 2021-06-17 Micron Technology, Inc. Reconstructed wafer to wafer bonding using a permanent bond with laser release
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
US11804469B2 (en) * 2020-05-07 2023-10-31 Invensas Llc Active bridging apparatus
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11728254B2 (en) * 2020-05-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Giga interposer integration through chip-on-wafer-on-substrate
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11710688B2 (en) 2020-07-07 2023-07-25 Mediatek Inc. Semiconductor package structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
WO2022094587A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
US12046545B2 (en) * 2020-11-09 2024-07-23 Qualcomm Incorporated Hybrid reconstituted substrate for electronic packaging
WO2022147430A1 (en) 2020-12-28 2022-07-07 Invensas Bonding Technologies, Inc. Structures with through-substrate vias and methods for forming the same
KR20230125309A (ko) 2020-12-28 2023-08-29 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 기판-관통 비아를 가지는 구조체 및 이를 형성하기위한 방법
JP7783896B2 (ja) 2020-12-30 2025-12-10 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 導電特徴部を備えた構造体及びその形成方法
US11764171B2 (en) * 2021-04-27 2023-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
US20220375892A1 (en) * 2021-05-21 2022-11-24 Institute of semiconductors, Guangdong Academy of Sciences Chip packaging method and chip packaging structure
CN115547981A (zh) * 2021-06-30 2022-12-30 联发科技股份有限公司 半导体封装结构
WO2023014616A1 (en) 2021-08-02 2023-02-09 Invensas Bonding Technologies, Inc. Protective semiconductor elements for bonded structures
US12015003B2 (en) 2021-09-29 2024-06-18 International Business Machines Corporation High density interconnection and wiring layers, package structures, and integration methods
US12388038B2 (en) * 2022-04-13 2025-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages including mixed bond types and methods of forming same
CN114937633B (zh) * 2022-07-25 2022-10-18 成都万应微电子有限公司 一种射频芯片系统级封装方法及射频芯片系统级封装结构
US12341083B2 (en) 2023-02-08 2025-06-24 Adeia Semiconductor Bonding Technologies Inc. Electronic device cooling structures bonded to semiconductor elements
US20250105046A1 (en) * 2023-09-25 2025-03-27 Intel Corporation Selective layer transfer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124949A1 (en) * 2012-11-06 2014-05-08 Jong Sik Paek Semiconductor device and method of manufacturing semiconductor device
US20150021785A1 (en) * 2013-07-16 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd Hybrid bonding with through substrate via (tsv)
KR20150125582A (ko) * 2014-04-30 2015-11-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ３ｄ 적층 칩 패키지
KR20150137970A (ko) * 2014-05-30 2015-12-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 반도체 디바이스 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
US9947609B2 (en) 2012-03-09 2018-04-17 Honeywell International Inc. Integrated circuit stack
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9978654B2 (en) * 2012-09-14 2018-05-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in Fo-WLCSP
KR101419601B1 (ko) 2012-11-20 2014-07-16 앰코 테크놀로지 코리아 주식회사 Emc 웨이퍼 서포트 시스템을 이용한 반도체 디바이스 및 이의 제조방법
US8946784B2 (en) * 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US9331032B2 (en) 2013-03-06 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding and apparatus for performing the same
US9728453B2 (en) * 2013-03-15 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding integrated with CMOS processing
KR20150014214A (ko) 2013-07-29 2015-02-06 삼성전기주식회사 반도체 패키지용 몰딩 조성물 및 이를 이용한 반도체 패키지
US9379078B2 (en) 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
US9293437B2 (en) * 2014-02-20 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Functional block stacked 3DIC and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124949A1 (en) * 2012-11-06 2014-05-08 Jong Sik Paek Semiconductor device and method of manufacturing semiconductor device
US20150021785A1 (en) * 2013-07-16 2015-01-22 Taiwan Semiconductor Manufacturing Co., Ltd Hybrid bonding with through substrate via (tsv)
KR20150125582A (ko) * 2014-04-30 2015-11-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 ３ｄ 적층 칩 패키지
KR20150137970A (ko) * 2014-05-30 2015-12-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 반도체 디바이스 제조 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908817B2 (en) 2018-11-21 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd Bonding structure of dies with dangling bonds
US10861808B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds
US12482772B2 (en) 2018-11-21 2025-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds
KR20200060670A (ko) * 2018-11-21 2020-06-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 단글링 결합들을 갖는 다이들의 결합 구조물
US10991640B2 (en) 2019-01-25 2021-04-27 SK Hynix Inc. Semiconductor packages including bridge die
KR20210035037A (ko) * 2019-09-20 2021-03-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 제조 방법
US12477847B2 (en) 2019-09-20 2025-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices with system on chip devices
US11856800B2 (en) 2019-09-20 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with system on chip devices
US11476201B2 (en) 2019-09-27 2022-10-18 Taiwan Semiconductor Manufacturing Company. Ltd. Package-on-package device
US11955433B2 (en) 2019-09-27 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package device
US12308323B2 (en) 2019-09-27 2025-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package device
KR20210038292A (ko) * 2019-09-27 2021-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 die 패키지 및 제조 방법
KR20210070614A (ko) * 2019-12-05 2021-06-15 한국전자기술연구원 Ipd를 이용한 밀리미터웨이브 통신 시스템

Also Published As

Publication number Publication date
CN107851615B (zh) 2021-01-05
WO2017034654A1 (en) 2017-03-02
KR102033865B1 (ko) 2019-10-17
CN107851615A (zh) 2018-03-27
US20170053897A1 (en) 2017-02-23
TWI621228B (zh) 2018-04-11
US9559081B1 (en) 2017-01-31
TW201712824A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
KR102033865B1 (ko) 독립적인 3d 적층
US12033982B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
KR101830904B1 (ko) 리세스된 반도체 기판
US10032749B2 (en) Three-dimensional chip-to-wafer integration
US10867897B2 (en) PoP device
US20240379602A1 (en) Methods of forming integrated circuit packages
US8072079B2 (en) Through hole vias at saw streets including protrusions or recesses for interconnection
US9679801B2 (en) Dual molded stack TSV package
US20230314702A1 (en) Integrated circuit package and method of forming same
US20250309032A1 (en) Heat dissipation structures for integrated circuit packages and methods of forming the same
TW201834086A (zh) 封裝結構及其形成方法
TW201727826A (zh) 積體晶片的系統及其形成方法
TW201705400A (zh) 系統級封裝扇出堆疊架構及製程流程
US11244906B2 (en) Semiconductor structure and method of fabricating the same
TW202137475A (zh) 半導體裝置及其製作方法
US20250349726A1 (en) Semiconductor structure and method of making same
TWI407540B (zh) 具矽通道之多晶片堆疊結構及其製法
US20250357273A1 (en) Package structure and manufacturing method thereof
TW202343707A (zh) 封裝結構
US20240421095A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000