KR20180011565A - In-Situ Sintering Method of Wiring of Three Dimension Electronic Circuit and Electronic Device Fabricated Using the Same - Google Patents
In-Situ Sintering Method of Wiring of Three Dimension Electronic Circuit and Electronic Device Fabricated Using the Same Download PDFInfo
- Publication number
- KR20180011565A KR20180011565A KR1020160094061A KR20160094061A KR20180011565A KR 20180011565 A KR20180011565 A KR 20180011565A KR 1020160094061 A KR1020160094061 A KR 1020160094061A KR 20160094061 A KR20160094061 A KR 20160094061A KR 20180011565 A KR20180011565 A KR 20180011565A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- sintering
- conductive
- electronic circuit
- dimensional structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000005245 sintering Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000011065 in-situ storage Methods 0.000 title abstract description 20
- 238000001035 drying Methods 0.000 claims abstract description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000004033 plastic Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000005060 rubber Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910002804 graphite Inorganic materials 0.000 claims description 4
- 239000010439 graphite Substances 0.000 claims description 4
- 238000007641 inkjet printing Methods 0.000 claims description 3
- 238000007764 slot die coating Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02334—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment in-situ cleaning after layer formation, e.g. removing process residues
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H01L21/8221—
-
- H01L27/0688—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
3차원 전자 회로의 배선의 인시츄 소결 방법이 제공된다. 이 방법은 3차원 구조체의 표면 상에 전도성 잉크로 전도성 배선을 형성하는 것 및 전도성 배선을 형성하는 것과 동시에 선택적 소결 에너지원을 이용하여 전도성 배선을 선택적으로 인시츄 건조 및 소결하는 것을 포함한다.A method of sintering an in-situ wiring of a three-dimensional electronic circuit is provided. The method includes selectively forming a conductive interconnection on the surface of the three-dimensional structure and forming a conductive interconnection, and selectively inductively drying and sintering the conductive interconnection using an optional sintered energy source.
Description
본 발명은 3차원 전자 회로의 배선의 소결 방법 및 이에 의해 제조된 전자 장치에 관한 것으로, 더 구체적으로 3차원 전자 회로의 배선의 인시츄 소결 방법 및 이에 의해 제조된 전자 장치에 관한 것이다.TECHNICAL FIELD The present invention relates to a method of sintering a wiring of a three-dimensional electronic circuit and an electronic device manufactured thereby, and more particularly to a method of sintering an in-situ sintering of a three-dimensional electronic circuit and an electronic device manufactured thereby.
종래의 배선 소결 공정은 전체적으로 균일한 온도를 조성하기 위해 오븐(oven)을 이용하고 있다. 오븐을 이용한 배선 소결 공정은 세라믹(ceramic) 또는 유리(glass) 기판의 표면 상에 형성된 2차원 전자 회로의 배선을 인쇄하는 경우, 한 번에 전체 면적을 균일하게 소결하는데 적합하며, 오븐의 크기에 따라 동시에 대량으로 배선 소결 공정을 진행할 수 있다.In the conventional wire sintering process, an oven is used to form a uniform temperature as a whole. The wiring sintering process using the oven is suitable for uniformly sintering the entire area at one time when the wiring of the two-dimensional electronic circuit formed on the surface of the ceramic or glass substrate is printed, So that the wiring sintering process can be carried out simultaneously in a large amount.
그러나 3차원 전자 회로의 경우에는 열에 의한 3차원 구조체의 변형이 발생할 가능성이 큰 플라스틱(plastic) 구조체를 사용하며, 3차원 구조에 배선을 형성하기 때문에, 오븐을 이용하여 소결할 경우, 플라스틱 구조체의 유리 전이 온도 근처에서 급격한 부피의 변화 및 형상의 변형을 초래할 가능성이 크다.However, in the case of a three-dimensional electronic circuit, since a plastic structure having a high possibility of deformation of a three-dimensional structure due to heat is used and wiring is formed in a three-dimensional structure, when sintering is performed using an oven, There is a high possibility of causing rapid volume change and shape deformation near the glass transition temperature.
본 발명이 해결하고자 하는 과제는 제조 공정의 흐름을 깨뜨리지 않으면서, 주변의 3차원 구조체 및 전자 소자의 훼손을 최소로 할 수 있는 3차원 전자 회로의 배선의 인시츄 소결 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of sintering an in-situ wiring of a three-dimensional electronic circuit capable of minimizing damage to surrounding three-dimensional structures and electronic devices without breaking the flow of the manufacturing process.
본 발명이 해결하고자 하는 다른 과제는 주변의 3차원 구조체 및 전자 소자의 훼손을 최소로 할 수 있는 3차원 전자 회로의 배선의 인시츄 소결 방법으로 제조된 3차원 전자 장치를 제공하는 데 있다.Another object of the present invention is to provide a three-dimensional electronic device manufactured by a method of sintering an in-situ wiring of a three-dimensional electronic circuit, which can minimize damage to surrounding three-dimensional structures and electronic devices.
본 발명이 해결하고자 하는 과제는 이상에 언급한 과제들에 제한되지 않으며, 언급되지 않는 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.
상기한 과제를 달성하기 위하여, 본 발명은 3차원 전자 회로의 배선의 인시츄 소결 방법을 제공한다. 이 방법은 3차원 구조체의 표면 상에 전도성 잉크로 전도성 배선을 형성하는 것 및 전도성 배선을 형성하는 것과 동시에 선택적 소결 에너지원을 이용하여 전도성 배선을 선택적으로 인시츄 건조 및 소결하는 것을 포함할 수 있다.In order to achieve the above object, the present invention provides a method of sintering an in-situ wire of a three-dimensional electronic circuit. The method can include selectively forming conductive wirings on the surface of the three-dimensional structure and forming conductive wirings and selectively in-situ drying and sintering the conductive wirings using an optional sintered energy source .
3차원 구조체는 유리, 플라스틱, 세라믹 또는 고무를 포함할 수 있다.The three-dimensional structure may comprise glass, plastic, ceramic or rubber.
전도성 잉크는 알루미늄, 니켈, 구리, 은 또는 흑연 중에서 적어도 하나를 포함할 수 있다.The conductive ink may comprise at least one of aluminum, nickel, copper, silver or graphite.
전도성 배선을 형성하는 것은 잉크젯 프린팅, 디스펜싱, 슬롯 다이 코팅 또는 스프레이 코팅 중 하나를 이용하는 것일 수 있다.The formation of the conductive wiring may be by using one of inkjet printing, dispensing, slot die coating or spray coating.
전도성 배선을 선택적으로 인시츄 건조 및 소결하는 것은 선택적 소결 에너지원으로 레이저 또는 극초단파를 이용하는 것일 수 있다.Selective in-situ drying and sintering of the conductive lines may be by using a laser or microwave as an optional source of sintering energy.
또한, 상기한 다른 과제를 달성하기 위하여, 본 발명은 3차원 전자 장치를 제공한다. 이 3차원 전자 장치는 3차원 구조체 및 3차원 구조체의 표면 상에 앞서 설명된 방법에 따라 형성된 전도성 배선을 포함할 수 있다.According to another aspect of the present invention, there is provided a three-dimensional electronic device. The three-dimensional electronic device may include a three-dimensional structure and a conductive wiring formed on the surface of the three-dimensional structure according to the method described above.
3차원 구조체는 유리, 플라스틱, 세라믹 또는 고무를 포함할 수 있다.The three-dimensional structure may comprise glass, plastic, ceramic or rubber.
전도성 배선은 알루미늄, 니켈, 구리, 은 또는 흑연 중에서 적어도 하나를 포함할 수 있다.The conductive wiring may include at least one of aluminum, nickel, copper, silver or graphite.
상술한 바와 같이, 본 발명의 과제의 해결 수단에 따르면 3차원 전자 회로의 배선을 형성하는 공정을 진행하는 동안 전도성 배선만이 선택적으로 소결됨으로써, 공정의 흐름이 깨지지 않으면서, 주변의 3차원 구조체 및 전자 소자의 훼손이 최소화될 수 있다. 이에 따라, 제조 공정의 흐름을 깨뜨리지 않으면서, 주변의 3차원 구조체 및 전자 소자의 훼손을 최소로 할 수 있는 3차원 전자 회로의 배선의 인시츄 소결 방법이 제공될 수 있다.As described above, according to the solution of the problem of the present invention, only the conductive wiring is selectively sintered during the process of forming the wiring of the three-dimensional electronic circuit, so that the flow of the process is not broken, And damage to the electronic device can be minimized. Accordingly, a method of sintering an in-situ wiring of a three-dimensional electronic circuit that can minimize damage to surrounding three-dimensional structures and electronic devices can be provided without breaking the flow of the manufacturing process.
또한, 본 발명의 과제의 해결 수단에 따르면 3차원 전자 회로의 배선을 형성하는 공정을 진행하는 동안 전도성 배선만이 선택적으로 소결됨으로써, 공정의 흐름이 깨지지 않으면서, 주변의 3차원 구조체 및 전자 소자의 훼손이 최소화될 수 있다. 이에 따라, 주변의 3차원 구조체 및 전자 소자의 훼손을 최소로 할 수 있는 3차원 전자 회로의 배선의 인시츄 소결 방법으로 제조된 3차원 전자 장치가 제공될 수 있다.Further, according to the means for solving the problems of the present invention, only the conductive wiring is selectively sintered during the process of forming the wiring of the three-dimensional electronic circuit, so that the flow of the process is not broken, Can be minimized. Accordingly, it is possible to provide a three-dimensional electronic device manufactured by a method of sintering in-situ wiring of a three-dimensional electronic circuit which can minimize damage to surrounding three-dimensional structures and electronic devices.
도 1은 본 발명의 일 실시예에 따른 3차원 전자 회로의 배선의 인시츄 소결 방법을 설명하기 위한 개략적인 단면 구성도이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 3차원 전자 회로의 배선의 인시츄 소결 방법에 따라 형성된 각각의 배선에 대한 사진이다.BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a schematic cross-sectional view illustrating a method of sintering an in-situ sintering of a three-dimensional electronic circuit according to an embodiment of the present invention.
Figs. 2 and 3 are photographs of respective wirings formed in accordance with the in-situ sintering method of wiring of a three-dimensional electronic circuit according to an embodiment of the present invention.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술 되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention and the manner of achieving them will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in different forms. Rather, the embodiments disclosed herein are provided so that the disclosure can be thorough and complete, and will fully convey the concept of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.Like reference numerals refer to like elements throughout the specification. Accordingly, although the same reference numerals or similar reference numerals are not mentioned or described in the drawings, they may be described with reference to other drawings. Further, even if the reference numerals are not shown, they can be described with reference to other drawings.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 장치는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 장치의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 이에 더하여, 본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is to be understood that the terms 'comprises' and / or 'comprising' as used herein mean that an element, step, operation, and / or apparatus is referred to as being present in the presence of one or more other elements, Or additions. In addition, since they are in accordance with the preferred embodiment, the reference numerals presented in the order of description are not necessarily limited to the order. In addition, in this specification, when it is mentioned that a film is on another film or substrate, it means that it may be formed directly on another film or substrate, or a third film may be interposed therebetween.
하나의 구성 요소(element)가 다른 구성 요소와 '접속된(connected to)' 또는 '결합한(coupled to)'이라고 지칭되는 것은, 다른 구성 요소와 직접적으로 연결된 또는 결합한 경우, 또는 중간에 다른 구성 요소를 개재한 경우를 모두 포함한다. 반면, 하나의 구성 요소가 다른 구성 요소와 '직접적으로 접속된(directly connected to)' 또는 '직접적으로 결합한(directly coupled to)'으로 지칭되는 것은 중간에 다른 구성 요소를 개재하지 않은 것을 나타낸다. '및/또는'은 언급된 아이템(item)들의 각각 및 하나 이상의 모든 조합을 포함한다.It is to be understood that one element is referred to as being 'connected to' or 'coupled to' another component if it is directly connected or coupled to another component, As shown in Fig. On the other hand, when an element is referred to as being " directly coupled to " or " directly coupled to " another element, it means that it does not intervene in the other element. &Quot; and / or " include each and every combination of one or more of the mentioned items.
공간적으로 상대적인 용어인 '아래(below)', '밑(beneath)', '하부(lower)', '위(above)', '상부(upper)' 등은 도면에 도시되어 있는 바와 같이 하나의 장치 또는 구성 요소들과 다른 장치 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 장치의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 장치를 뒤집을 경우, 다른 장치의 '아래(below)' 또는 '밑(beneath)'으로 기술된 장치는 다른 장치의 '위(above)'에 놓일 수 있다. 따라서, 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 장치는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms 'below', 'beneath', 'lower', 'above', 'upper' and the like, which are spatially relative terms, May be used to easily describe a device or a relationship with components and other devices or components. Spatially relative terms should be understood in terms of the directions shown in the drawings, including the different directions of the device during use or operation. For example, when inverting a device shown in the figures, a device described as "below" or "beneath" of another device may be placed "above" another device. Thus, the exemplary term " below " may include both the downward and upward directions. The device can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나(rounded) 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 장치의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.In addition, the embodiments described herein will be described with reference to cross-sectional views and / or plan views, which are ideal illustrations of the present invention. In the drawings, the thicknesses of the films and regions are exaggerated for an effective description of the technical content. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are generated according to the manufacturing process. For example, the etched areas shown at right angles can be rounded and shaped with a certain curvature. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific forms of regions of the apparatus and are not intended to limit the scope of the invention.
도 1은 본 발명의 일 실시예에 따른 3차원 전자 회로의 배선의 인시츄 소결 방법을 설명하기 위한 개략적인 단면 구성도이다.BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a schematic cross-sectional view illustrating a method of sintering an in-situ sintering of a three-dimensional electronic circuit according to an embodiment of the present invention.
도 1을 참조하면, 3차원 전자 회로의 배선의 인시츄(in-situ) 소결 방법은 3차원 구조체(100)의 표면 상에 잉크 디스펜서(ink dispenser)(300)를 이용하여 전도성 잉크로 전도성 배선(200)을 형성하는 것 및 전도성 배선(200)을 형성하는 것과 동시에 선택적 소결 에너지원(energy source)(400)을 이용하여 전도성 배선(200)을 선택적으로 인시츄 건조 및 소결하는 것을 포함할 수 있다.Referring to FIG. 1, an in-situ sintering method of wiring of a three-dimensional electronic circuit includes the steps of forming conductive wirings (conductive wirings) with a conductive ink using an
3차원 구조체(100)는 유리, 플라스틱, 세라믹 또는 고무를 포함할 수 있다. 즉, 3차원 구조체(100)는 절연성 물질로 이루어질 수 있다.The three-
전도성 잉크는 알루미늄(Al), 니켈(Ni), 구리(Cu), 은(Ag) 또는 흑연 중에서 적어도 하나를 포함할 수 있다. 즉, 전도성 잉크는 전도성 물질을 포함하는 용액 형태일 수 있다.The conductive ink may include at least one of aluminum (Al), nickel (Ni), copper (Cu), silver (Ag) That is, the conductive ink may be in the form of a solution containing a conductive material.
도 1에서는 잉크 디스펜서(300)를 사용하는 디스펜싱(dispensing)을 이용하여 전도성 배선(200)을 형성하는 것을 도시하고 있지만, 이에 한정되는 것은 아니다. 전도성 배선(200)을 형성하는 것은 잉크젯 프린팅(ink-jet printing), 슬롯 다이 코팅(slot die coating) 또는 스프레이 코팅(spray coating) 중 하나를 이용하여 전도성 배선(200)을 형성할 수도 있다.Although FIG. 1 illustrates formation of the
전도성 배선(200)을 선택적으로 인시츄 건조 및 소결하는 것은 선택적 소결 에너지원(400)으로 레이저(laser) 또는 극초단파(microwave)를 이용하는 것일 수 있다. 선택적 소결 에너지원(400)으로 레이저를 이용할 경우에는 전도성 배선(200)의 위치에 대해 선택적으로 인시츄 건조 및 소결이 수행되는 것이다. 선택적 소결 에너지원(400)으로 극초단파를 이용할 경우에는 전도성 배선(200)과 3차원 구조체(100) 또는 전자 소자(미도시)와의 물성의 차이에 대해 선택적으로 인시츄 건조 및 소결이 수행되는 것이다. 즉, 전도성 잉크에 포함된 용매를 선택적 소결 에너지원(400)을 이용하여 건조 및 소결하는 것에 의해 전도성 배선(200)의 전도도가 확보될 수 있다.Selective in-situ drying and sintering of the
도 2 및 도 3은 본 발명의 일 실시예에 따른 3차원 전자 회로의 배선의 인시츄 소결 방법에 따라 형성된 각각의 배선에 대한 사진이다.Figs. 2 and 3 are photographs of respective wirings formed in accordance with the in-situ sintering method of wiring of a three-dimensional electronic circuit according to an embodiment of the present invention.
도 2를 참조하면, 3차원 구조체(도 1의 100 참조)로 유리를 사용하고, 선택적 소결 에너지원(도 1의 400 참조)으로 레이저를 이용하여 선택적으로 소결한 전도성 배선(도 1의 200 참조)이 보인다. 전도성 배선의 주변의 3차원 구조체의 훼손이 거의 없다.Referring to FIG. 2, glass is used as a three-dimensional structure (see 100 in FIG. 1), and a conductive wiring selectively sintered using a laser with a selective sintering energy source (see 400 in FIG. 1) ). The three-dimensional structure around the conductive wiring is hardly damaged.
도 3을 참조하면, 3차원 구조체(도 1의 100 참조)로 플라스틱을 사용하고, 선택적 소결 에너지원(도 1의 400 참조)으로 레이저를 이용하여 선택적으로 소결한 전도성 배선(도 1의 200 참조)이 보인다. 전도성 배선의 주변의 3차원 구조체의 훼손이 유리인 3차원 구조체보다 다소 있기는 하지만 전도성 배선에서 단절된 부위가 없다.Referring to Fig. 3, a conductive wire (see 200 in Fig. 1) selectively sintered using a laser as a three-dimensional structure (see 100 in Fig. 1) and a selective sintering energy source ). Although the three-dimensional structure around the conductive wiring is damaged more than the free three-dimensional structure, there is no disconnected portion in the conductive wiring.
본 발명의 일 실시예에 따른 3차원 전자 회로의 배선의 인시츄 소결 방법은 배선을 형성하는 공정을 진행하는 동안 전도성 배선만을 선택적으로 소결함으로써, 공정의 흐름을 깨뜨리지 않으면서, 주변의 3차원 구조체 및 전자 소자의 훼손을 최소화할 수 있다. 이에 따라, 제조 공정의 흐름을 깨뜨리지 않으면서, 주변의 3차원 구조체 및 전자 소자의 훼손을 최소로 할 수 있는 3차원 전자 회로의 배선의 인시츄 소결 방법이 제공될 수 있다.The in situ sintering method of the wiring of the three-dimensional electronic circuit according to the embodiment of the present invention can selectively sinter only the conductive wiring during the step of forming the wiring, And the damage of the electronic device can be minimized. Accordingly, a method of sintering an in-situ wiring of a three-dimensional electronic circuit that can minimize damage to surrounding three-dimensional structures and electronic devices can be provided without breaking the flow of the manufacturing process.
또한, 본 발명의 일 실시예에 따른 3차원 전자 장치는 연속되는 3차원 전자 회로의 배선 형성 공정으로 3차원 구조체와 일체화된 3차원 전자 회로를 제조함으로써, 3차원 구조체에 변형을 주지 않고 3차원 전자 회로의 배선을 형성할 수 있다. 이에 따라, 3차원 구조체의 소재에 대한 적용 범위가 확장될 수 있는 3차원 전자 장치가 제공될 수 있다.In addition, the three-dimensional electronic device according to an embodiment of the present invention can produce a three-dimensional electronic circuit integrated with a three-dimensional structure by a wiring forming process of a continuous three-dimensional electronic circuit, Wiring of an electronic circuit can be formed. Accordingly, a three-dimensional electronic device capable of expanding the range of application to the material of the three-dimensional structure can be provided.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood. It is therefore to be understood that the above-described embodiments are illustrative and non-restrictive in every respect.
100 : 3차원 구조체
200 : 전도성 배선
300 : 잉크 디스펜서
400 : 선택적 소결 에너지원100: three-dimensional structure
200: Conductive wiring
300: ink dispenser
400: Selective sintering energy source
Claims (8)
상기 전도성 배선을 형성하는 것과 동시에 선택적 소결 에너지원을 이용하여 상기 전도성 배선을 선택적으로 인시츄 건조 및 소결하는 것을 포함하는 3차원 전자 회로의 배선의 인시츄 소결 방법.Forming conductive wirings with conductive ink on the surface of the three-dimensional structure; And
Wherein the conductive wiring is formed by selectively inductively drying and sintering the conductive wiring using a selective sintering energy source.
상기 3차원 구조체는 유리, 플라스틱, 세라믹 또는 고무를 포함하는 3차원 전자 회로의 배선의 인시츄 소결 방법.The method according to claim 1,
Wherein the three-dimensional structure comprises glass, plastic, ceramic or rubber.
상기 전도성 잉크는 알루미늄, 니켈, 구리, 은 또는 흑연 중에서 적어도 하나를 포함하는 3차원 전자 회로의 배선의 인시츄 소결 방법.The method according to claim 1,
Wherein the conductive ink comprises at least one of aluminum, nickel, copper, silver or graphite.
상기 전도성 배선을 형성하는 것은 잉크젯 프린팅, 디스펜싱, 슬롯 다이 코팅 또는 스프레이 코팅 중 하나를 이용하는 것인 3차원 전자 회로의 배선의 인시츄 소결 방법.The method according to claim 1,
Wherein the forming of the conductive interconnection uses one of inkjet printing, dispensing, slot die coating or spray coating.
상기 전도성 배선을 선택적으로 상기 인시츄 건조 및 소결하는 것은 상기 선택적 소결 에너지원으로 레이저 또는 극초단파를 이용하는 것인 3차원 전자 회로의 배선의 인시츄 소결 방법.The method according to claim 1,
Wherein the conductive wiring is selectively dried and sintered using a laser or microwave for the selective sintering energy source.
상기 3차원 구조체의 표면 상에 제 1항에 따라 형성된 상기 전도성 배선을 포함하는 3차원 전자 장치.3D structure; And
Wherein the conductive wiring is formed on the surface of the three-dimensional structure according to the first aspect.
상기 3차원 구조체는 유리, 플라스틱, 세라믹 또는 고무를 포함하는 3차원 전자 장치.The method according to claim 6,
Wherein the three-dimensional structure comprises glass, plastic, ceramic or rubber.
상기 전도성 배선은 알루미늄, 니켈, 구리, 은 또는 흑연 중에서 적어도 하나를 포함하는 3차원 전자 장치.The method according to claim 6,
Wherein the conductive wiring comprises at least one of aluminum, nickel, copper, silver or graphite.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160094061A KR20180011565A (en) | 2016-07-25 | 2016-07-25 | In-Situ Sintering Method of Wiring of Three Dimension Electronic Circuit and Electronic Device Fabricated Using the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160094061A KR20180011565A (en) | 2016-07-25 | 2016-07-25 | In-Situ Sintering Method of Wiring of Three Dimension Electronic Circuit and Electronic Device Fabricated Using the Same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180011565A true KR20180011565A (en) | 2018-02-02 |
Family
ID=61223303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160094061A Ceased KR20180011565A (en) | 2016-07-25 | 2016-07-25 | In-Situ Sintering Method of Wiring of Three Dimension Electronic Circuit and Electronic Device Fabricated Using the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20180011565A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210090809A (en) | 2020-01-13 | 2021-07-21 | 경북대학교 산학협력단 | Three dimesional electonic circuit printing apparatus using pulse laser |
-
2016
- 2016-07-25 KR KR1020160094061A patent/KR20180011565A/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210090809A (en) | 2020-01-13 | 2021-07-21 | 경북대학교 산학협력단 | Three dimesional electonic circuit printing apparatus using pulse laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106287589B (en) | Lighting device, method and apparatus for forming lighting device and manufacturing electronic device | |
| CN103340022B (en) | Method and device for assembling electrical components on flexible substrates and assembly of electrical components and flexible substrates | |
| KR20180010199A (en) | Method and apparatus for generating an electrically conductive pattern on a substrate | |
| Li et al. | Multinozzle 3D printing of multilayer and thin flexible electronics | |
| KR102045596B1 (en) | Board integrated interconnect | |
| US11911825B2 (en) | Fusing electronic components into three-dimensional objects via additive manufacturing processes | |
| KR20180011565A (en) | In-Situ Sintering Method of Wiring of Three Dimension Electronic Circuit and Electronic Device Fabricated Using the Same | |
| US9899339B2 (en) | Discrete device mounted on substrate | |
| EP3007526A1 (en) | Manufacturing method and structure of circuit board with very fine conductive circuit lines | |
| US20160343466A1 (en) | Multi-layer synthetic graphite conductor | |
| Zeng et al. | Direct fabrication of electric components on insulated boards by laser microcladding electronic pastes | |
| CN103092447A (en) | Graphical circuit structure, manufacturing method thereof and application thereof | |
| JP2009182274A5 (en) | ||
| US20150056754A1 (en) | Vacuum molding apparatus, substrate processing system having the same and substrate processing method using the same | |
| KR102291878B1 (en) | Ink for Wiring of Three Dimension Electronic Circuit, Method of Formulating the Same and Electronic Device Fabricated Using the Same | |
| TWI594674B (en) | Method of forming patterned metal layer and object having patterned metal layer | |
| Yang et al. | Applications of three dimensional laser induced metallization technology with polymer coating | |
| JP2007119011A (en) | Manufacturing method and manufacturing equipment for embossed carrier tape | |
| JP2014086679A (en) | Thin film wiring board, multilayer wiring board and substrate for probe card | |
| JP2016219574A (en) | Flexible printed wiring board and method for manufacturing flexible printed wiring board | |
| JP2014160731A5 (en) | ||
| US20170359896A1 (en) | Apparatus and method for configuring a vertical interconnection access and a pad on a 3d printed circuit utilizing a pin | |
| US7811918B1 (en) | Electric current induced liquid metal flow and metallic conformal coating of conductive templates | |
| TW201403749A (en) | Method of setting conduct in through holes of substrate | |
| US20160100487A1 (en) | Manufacturing method and structure of circuit board with very fine conductive circuit lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20160725 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20200211 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20160725 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20210531 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20220125 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20210531 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |