[go: up one dir, main page]

KR20170132666A - Technique to deposit sidewall passivation for high aspect ratio cylinder etch - Google Patents

Technique to deposit sidewall passivation for high aspect ratio cylinder etch Download PDF

Info

Publication number
KR20170132666A
KR20170132666A KR1020170059843A KR20170059843A KR20170132666A KR 20170132666 A KR20170132666 A KR 20170132666A KR 1020170059843 A KR1020170059843 A KR 1020170059843A KR 20170059843 A KR20170059843 A KR 20170059843A KR 20170132666 A KR20170132666 A KR 20170132666A
Authority
KR
South Korea
Prior art keywords
feature
fluorinated
reactant
protective film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020170059843A
Other languages
Korean (ko)
Inventor
에릭 에이. 허드슨
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/163,123 external-priority patent/US9887097B2/en
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170132666A publication Critical patent/KR20170132666A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H01L21/28531Making of side-wall contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 명세서의 다양한 실시예들은 반도체 기판 상의 유전체 재료 내에 리세스된 피처를 형성하기 위한 방법들, 장치 및 시스템들에 관한 것이다. 분리된 에칭 동작 및 디포짓 동작이 순환적 방식으로 채용된다. 에칭 동작 각각은 피처를 부분적으로 에칭한다. 디포짓 동작 각각은 에칭 동작들 동안 유전체 재료의 측방향 에칭을 방지하도록 피처의 측벽들 상에 보호 코팅을 형성한다. 보호 코팅은 실질적으로 측벽들의 전체 길이를 따라 보호 코팅의 형성을 발생시키는 방법들을 사용하여 디포짓될 수도 있다. 보호 코팅은 플라즈마를 사용하지 않고 상대적으로 저온들에서 실질적으로 완전한 측벽 코팅을 발생시키는 특정한 반응물질들 및/또는 반응 메커니즘들을 사용하여 디포짓될 수도 있다. 일부 경우들에서 보호 코팅은 분자층 디포지션 기법들을 사용하여 디포짓된다. 특정한 구현예들에서, 보호 코팅은 플루오르화된다. Various embodiments of the present disclosure are directed to methods, apparatus, and systems for forming recessed features in a dielectric material on a semiconductor substrate. Separate etch operations and depot operations are employed in a recursive manner. Each of the etching operations partially etches the features. Each of the depot actions forms a protective coating on the sidewalls of the feature to prevent lateral etching of the dielectric material during the etching operations. The protective coating may be deposited using methods that cause formation of a protective coating substantially along the entire length of the side walls. The protective coating may be deposited using specific reactants and / or reaction mechanisms that do not use a plasma and that generate a substantially complete sidewall coating at relatively low temperatures. In some cases, the protective coating is deposited using molecular layer deposition techniques. In certain embodiments, the protective coating is fluorinated.

Description

고 종횡비 실린더 에칭을 위해 측벽 패시베이션을 디포짓하기 위한 기법{TECHNIQUE TO DEPOSIT SIDEWALL PASSIVATION FOR HIGH ASPECT RATIO CYLINDER ETCH}TECHNICAL FIELD [0001] The present invention relates to a technique for depalletizing a side wall passivation for high aspect ratio cylinder etching. BACKGROUND OF THE INVENTION < RTI ID = 0.0 > [0001]

반도체 디바이스들의 제조 동안 흔히 채용되는 일 프로세스는 유전체 재료 내에 에칭된 실린더의 형성이다. 이러한 프로세스가 발생할 수도 있는 예시적인 배경들은 이로 제한되지 않지만, DRAM 및 3D NAND 구조체들과 같은 메모리 응용들을 포함한다. 반도체 산업이 진보하고 디바이스 치수들이 보다 작아짐에 따라, 이러한 실린더들, 특히 좁은 폭들 및/또는 깊은 깊이들을 가진 고 종횡비 실린더들에 대해, 균일한 방식으로 에칭하기가 점점 더 어려워진다.One process that is commonly employed during fabrication of semiconductor devices is the formation of etched cylinders in dielectric materials. Exemplary backgrounds in which such a process may occur include, but are not limited to, memory applications such as DRAM and 3D NAND structures. As the semiconductor industry advances and device dimensions become smaller, it becomes increasingly more difficult to etch these cylinders, especially for high aspect ratio cylinders with narrow widths and / or deep depths, in a uniform manner.

본 명세서의 특정한 실시예들은 반도체 기판 상의 유전체 재료를 포함하는 스택 내에 에칭된 피처를 형성하기 위한 방법들 및 장치에 관한 것이다. 개시된 실시예들은 에칭된 피처의 측벽들 상에 패시베이팅 재료를 디포짓하도록 특정한 기법들을 활용할 수도 있어서, 에칭으로 하여금 고 종횡비들로 발생하게 한다. 복수의 실시예들에서, 특정한 반응물질들 또는 반응물질들의 분류들은 패시베이팅 재료를 디포짓하도록 사용될 수도 있다. 예를 들어, 하나 이상의 반응물질들은 불소-함유 반응물질일 수도 있고, 그리고 형성되는 패시베이팅 재료는 다른 원소들 중에서도, 불소를 포함할 수도 있다.Certain embodiments herein relate to methods and apparatus for forming an etched feature in a stack comprising a dielectric material on a semiconductor substrate. The disclosed embodiments may utilize specific techniques to depress the passivating material on the sidewalls of the etched features, thereby causing the etch to occur at high aspect ratios. In multiple embodiments, specific reactants or classes of reactants may be used to depot passivating material. For example, one or more of the reactants may be a fluorine-containing reactant, and the resulting passivating material may include fluorine, among other elements.

개시된 실시예들의 일 양태에서, 반도체 기판 상의 유전체 재료를 포함한 스택 내에 에칭된 피처를 형성하는 방법이 제공되고, 방법은: (a) 에칭 반응물질을 포함한 제 1 플라즈마를 생성하고, 기판을 제 1 플라즈마에 노출시키고, 그리고 스택 내에 피처를 부분적으로 에칭하는 단계; (b) 단계 (a) 후에, (i) 기판을 제 1 반응물질에 노출시키고 그리고 제 1 반응물질로 하여금 기판 상에 흡착하게 하고, (ii) 기판을 제 2 반응물질에 노출시키고, 그리고 (iii) 보호 막이 타깃 두께에 도달할 때까지 (i) 및 (ii) 를 반복함으로써 피처의 측벽들 상에 보호 막을 디포짓하는 단계로서, 제 1 반응물질 및 제 2 반응물질은 보호 막을 형성하도록 서로 반응하고, 그리고 보호 막은 플루오르화된 유기 폴리머 막이고 그리고 실질적으로 피처의 전체 깊이를 따라 디포짓되는, 피처의 측벽들 상에 보호 막을 디포짓하는 단계; 및 (c) 피처가 최종 깊이로 에칭될 때까지 단계 (a) 및 단계 (b) 를 반복하는 단계로서, 단계 (b) 에서 디포짓된 보호 막은 단계 (a) 동안 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 피처는 피처의 최종 깊이에서 약 5 이상의 종횡비를 갖는, 단계 (a) 및 단계 (b) 를 반복하는 단계를 포함한다.In one aspect of the disclosed embodiments, there is provided a method of forming an etched feature in a stack comprising a dielectric material on a semiconductor substrate, the method comprising: (a) generating a first plasma comprising an etch reactant, Exposing to the plasma, and partially etching the features in the stack; (b) after step (a): (i) exposing the substrate to a first reactant material and causing the first reactant material to adsorb on the substrate; (ii) exposing the substrate to a second reactant material; and iii) depalletizing the protective film on the sidewalls of the feature by repeating (i) and (ii) until the protective film reaches the target thickness, wherein the first and second reactive materials are in contact with each other Depositing a protective film on the sidewalls of the feature, wherein the protective film is a fluorinated organic polymer film and is substantially deposited along the entire depth of the feature; And (c) repeating steps (a) and (b) until the feature is etched to a final depth, wherein the deposited protective film in step (b) And repeating steps (a) and (b), wherein the features have an aspect ratio of at least about 5 at the final depth of the feature.

다양한 실시예들에서, 단계 (b) 에서 보호 막을 디포짓하는 것은 기판을 플라즈마 에너지에 노출시키지 않고 달성될 수도 있다. 일부 경우들에서, 제 1 반응물질은 아실 할라이드 또는 산 무수물을 포함할 수도 있고, 그리고 제 2 반응물질은 디아민, 디올, 티올, 및 3작용성 화합물 중 적어도 하나를 포함할 수도 있고, 그리고 제 1 반응물질 및 제 2 반응물질 중 적어도 하나는 불소-함유 반응물질일 수도 있다. 제 1 반응물질은 디아실 클로라이드를 포함할 수도 있다. 예를 들어, 제 1 반응물질은 말로닐 클로라이드 및/또는 말로닐 클로라이드의 플루오르화된 유사체를 포함할 수도 있다. 특정한 경우들에서, 제 2 반응물질은 디아민을 포함할 수도 있다. 일부 경우들에서, 제 2 반응물질은 에틸렌디아민 및/또는 에틸렌디아민의 플루오르화된 유사체를 포함할 수도 있다. 이들 또는 다른 경우들에서, 제 1 반응물질은 말로닐 클로라이드 및/또는 말로닐 클로라이드의 플루오르화된 유사체를 포함할 수도 있다.In various embodiments, depositing the protective film in step (b) may be accomplished without exposing the substrate to plasma energy. In some cases, the first reactant may comprise an acyl halide or acid anhydride, and the second reactant may comprise at least one of a diamine, a diol, a thiol, and a trifunctional compound, At least one of the reactant and the second reactant may be a fluorine-containing reactant. The first reactant may comprise a diacyl chloride. For example, the first reactant may comprise a fluorinated analog of malonyl chloride and / or malonyl chloride. In certain instances, the second reactant may comprise a diamine. In some cases, the second reactant may comprise a fluorinated analog of ethylenediamine and / or ethylenediamine. In these or other instances, the first reactant may comprise a fluorinated analog of malonyl chloride and / or malonyl chloride.

특정한 실시예들에서, 제 1 반응물질은, 에탄디오일 디클로라이드, 에탄디오일 디클로라이드의 플루오르화된 유사체, 말로닐 클로라이드, 말로닐 클로라이드의 플루오르화된 유사체, 숙시닐 디클로라이드, 숙시닐 디클로라이드의 플루오르화된 유사체, 펜탄디오일 디클로라이드, 펜탄디오일 디클로라이드의 플루오르화된 유사체, 말레인 무수물, 및 말레인 무수물의 플루오르화된 유사체로 구성된 그룹으로부터 선택된 하나 이상의 재료들을 포함할 수도 있고; 그리고 제 2 반응물질은, 1,2-에탄디아민, 1,2-에탄디아민의 플루오르화된 유사체, 1,3-프로판디아민, 1,3-프로판디아민의 플루오르화된 유사체, 1,4-부탄디아민, 1,4-부탄디아민의 플루오르화된 유사체, 에틸렌 글리콜, 에틸렌 글리콜의 플루오르화된 유사체, 1,3-프로판디올, 1,3-프로판디올의 플루오르화된 유사체, 1,4-부탄디올, 1,4-부탄디올의 플루오르화된 유사체, 1,2-에탄디티올, 1,2-에탄디티올의 플루오르화된 유사체, 1,3-프로판디티올, 1,3 프로판디티올의 플루오르화된 유사체, 1,4-부탄디티올, 1,4-부탄디티올의 플루오르화된 유사체, (±)-3-아미노-1,2-프로판디올, (±)-3-아미노-1,2-프로판디올의 플루오르화된 유사체, 글리세롤, 글리세롤의 플루오르화된 유사체, 비스(헥사메틸렌)트리아민, 비스(헥사메틸렌)트리아민의 플루오르화된 유사체, 멜라민, 멜라민의 플루오르화된 유사체, 디에틸렌트리아민, 디에틸렌트리아민의 플루오르화된 유사체, (±)-1,2,4-부탄트리올, (±)-1,2,4-부탄트리올의 플루오르화된 유사체, 시아누르 클로라이드, 및 시아누르 클로라이드의 플루오르화된 유사체로 구성된 그룹으로부터 선택된 하나 이상의 재료들을 포함할 수도 있다. 다양한 경우들에서, 보호 막은 플루오르화된 폴리아미드 및/또는 플루오르화된 폴리에스테르를 포함할 수도 있다.In certain embodiments, the first reactant is selected from the group consisting of ethanedioyl dichloride, a fluorinated analog of ethanedioyl dichloride, malonyl chloride, a fluorinated analog of malonyl chloride, succinyl dichloride, succinyl di Fluorinated analogs of chlorides, fluorinated analogs of chlorides, fluorinated analogs of chlorides, pentanedioyl dichlorides, fluorinated analogs of pentanedioyl dichlorides, maleic anhydrides, and fluorinated analogs of maleic anhydrides ; And the second reactant is selected from the group consisting of 1,2-ethanediamine, a fluorinated analog of 1,2-ethanediamine, 1,3-propanediamine, a fluorinated analog of 1,3-propanediamine, Fluorinated analogues of 1,4-butanediamine, ethylene glycol, fluorinated analogs of ethylene glycol, 1,3-propanediol, fluorinated analogs of 1,3-propanediol, 1,4-butanediol, Fluorinated analogs of 1,4-butanediol, 1,2-ethanedithiol, fluorinated analogs of 1,2-ethanedithiol, 1,3-propanedithiol, 1,3-propanedithiol, (±) -3-amino-1,2-propanediol, (±) -3-amino-1,2-dicarboxylic acid, Fluorinated analogues of propanediol, glycerol, fluorinated analogues of glycerol, bis (hexamethylene) triamine, fluorinated analogues of bis (hexamethylene) triamine, melamine, melamine Fluorinated analogs of diethylenetriamine, diethylenetriamine, fluorinated analogues of diethylenetriamine, (±) -1,2,4-butanetriol, (±) -1,2,4- Analogs, cyanuric chloride, and fluorinated analogs of cyanuric chloride. In various instances, the protective film may comprise a fluorinated polyamide and / or a fluorinated polyester.

다양한 구현예들에서, 단계 (b) 의 보호 막을 디포짓하는 단계는 반응 챔버 내에서 발생한다. 일부 이러한 경우들에서, 단계 (b) 의 보호 막을 디포짓하는 단계는 단계 (b) 의 반복 각각 동안 적어도 1 회 반응 챔버를 퍼지하는 것을 더 포함할 수도 있다. 유사하게, 단계 (b) 의 보호 막을 디포짓하는 단계는 단계 (b) 의 반복 각각 동안 적어도 2 회 반응 챔버를 퍼지하는 것을 포함할 수도 있고, 제 1 퍼지는 (i) 에서 제 1 반응물질의 전달과 (ii) 에서 후속하는 제 2 반응물질의 전달 사이에 발생하고, 그리고 제 2 퍼지는 (ii) 에서 제 2 반응물질의 전달과 (i) 의 후속 반복에서 후속하는 제 1 반응물질의 전달 사이에서 발생한다.In various embodiments, the step of depalletizing the protective film of step (b) occurs in the reaction chamber. In some such cases, the step of depalletizing the protective film of step (b) may further comprise purging the reaction chamber at least once during each iteration of step (b). Similarly, the step of depalletizing the protective film of step (b) may comprise purging the reaction chamber at least twice during each iteration of step (b), wherein the transfer of the first reactant in the first purging (i) Between the transfer of the second reactant in the second spreading (ii) and the subsequent transfer of the first reactant in the subsequent iteration of (i) Occurs.

피처가 피처의 최종 깊이에 도달할 때, 피처는 (i) 약 20 이상의 종횡비, 및 (ii) 피처의 하단에서의 임계 치수보다 약 10 % 이상 큰 임계 치수보다 크지 않은 최대 임계 치수를 가질 수도 있다. 피처는 피처의 최종 깊이에서 약 50 이상의 종횡비를 가질 수도 있다. 피처는 일부 실시예들에서 VNAND 디바이스를 형성하는 동안 형성될 수도 있고, 그리고 이러한 경우들에서 스택은 (i) 실리콘 옥사이드 재료, 및 (ii) 실리콘 나이트라이드 재료 또는 폴리실리콘 재료의 교번 층들을 포함할 수도 있다. 피처는 또한 DRAM 디바이스를 형성하는 동안 형성될 수도 있고, 그리고 유전체 재료는 실리콘 옥사이드를 포함할 수도 있다. 다양한 실시예들에서, 단계 (a) 및 단계 (b) 는 적어도 1 회 반복될 수도 있고, 여기서 단계 (b) 는 반복 각각 동안 동일한 반응물질들을 사용하여 수행될 수 있거나 수행되지 않을 수 있다.When the feature reaches the final depth of the feature, the feature may have a maximum critical dimension that is (i) not less than about 20 aspect ratios and (ii) not greater than about 10% greater than the critical dimension at the bottom of the feature . The features may have an aspect ratio of about 50 or more at the final depth of the feature. The features may be formed during formation of the VNAND device in some embodiments, and in such cases the stack may comprise (i) a silicon oxide material, and (ii) alternating layers of a silicon nitride material or a polysilicon material It is possible. The features may also be formed during formation of the DRAM device, and the dielectric material may comprise silicon oxide. In various embodiments, step (a) and step (b) may be repeated at least once, wherein step (b) may or may not be performed using the same reactants during each iteration.

개시된 실시예들의 또 다른 양태에서, 반도체 기판 상의 유전체 재료를 포함한 스택 내에 에칭된 피처를 형성하기 위한 장치가 제공된다. 장치는, 하나 이상의 반응 챔버들로서, 적어도 하나의 반응 챔버는 에칭을 수행하도록 설계 또는 구성되고, 그리고 적어도 하나의 반응 챔버는 디포지션을 수행하도록 설계 또는 구성되고, 반응 챔버 각각은, 프로세스 가스들을 반응 챔버로 도입하기 위한 유입부, 및 반응 챔버로부터 재료를 제거하기 위한 유출부를 포함하는, 하나 이상의 반응 챔버들; 및 제어기로서, (a) 에칭 반응물질을 포함한 에칭 플라즈마를 생성하고, 기판을 에칭 플라즈마에 노출시키고, 그리고 스택 내에 피처를 부분적으로 에칭하기 위한 인스트럭션으로서, 인스트럭션 (a) 는 에칭을 수행하도록 설계 또는 구성된 반응 챔버 내에서 수행되는, 인스트럭션 (a); (b) 인스트럭션 (a) 후에, (i) 기판을 제 1 반응물질에 노출시키고 그리고 제 1 반응물질로 하여금 기판 상에 흡착하게 하고, (ii) 기판을 제 2 반응물질에 노출시키고, 그리고 (iii) 보호 막이 타깃 두께에 도달할 때까지 (i) 및 (ii) 를 반복함으로써 피처의 측벽들 상에 보호 막을 디포짓하기 위한 인스트럭션으로서, 제 1 반응물질 및 제 2 반응물질은 보호 막을 형성하도록 서로 반응하고, 그리고 보호 막은 플루오르화된 유기 폴리머 막이고 그리고 실질적으로 피처의 전체 깊이를 따라 디포짓되는, 피처의 측벽들 상에 보호 막을 디포짓하기 위한 인스트럭션 (b); 및 (c) 피처가 최종 깊이로 에칭될 때까지 인스트럭션 (a) 및 인스트럭션 (b) 를 반복하기 위한 인스트럭션으로서, 인스트럭션 (b) 에서 디포짓된 보호 막은 인스트럭션 (a) 동안 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 피처는 피처의 최종 깊이에서 약 5 이상의 종횡비를 갖는, 인스트럭션 (a) 및 인스트럭션 (b) 를 반복하기 위한 인스트럭션 (c) 을 포함하는, 제어기를 포함할 수도 있다.In another aspect of the disclosed embodiments, an apparatus is provided for forming an etched feature in a stack including a dielectric material on a semiconductor substrate. At least one reaction chamber is designed or configured to perform etching and at least one reaction chamber is designed or configured to perform a deposition and each of the reaction chambers is configured to react At least one reaction chamber comprising an inlet for introduction into the chamber and an outlet for removing material from the reaction chamber; (A) an instruction to generate an etch plasma comprising an etch reactant, expose the substrate to an etch plasma, and partially etch the feature in the stack, wherein the instruction (a) (A) performed in a configured reaction chamber; (b) after instruction (a): (i) exposing the substrate to a first reactant material and causing the first reactant material to adsorb on the substrate; (ii) exposing the substrate to a second reactant material; and iii) instructions for depalletizing the protective film on the sidewalls of the feature by repeating (i) and (ii) until the protective film reaches the target thickness, wherein the first and second reactive materials form a protective film (B) for depositing a protective film on the sidewalls of the feature, wherein the protective film is a fluorinated organic polymer film and is substantially deposited along the entire depth of the feature; And (c) instructions for repeating instructions (a) and (b) until the feature is etched to a final depth, wherein the protective film deposited in instruction (b) comprises a lateral etch of the feature during instruction (A) and (c) for repeating the instruction (b), wherein the feature substantially avoids and the feature has an aspect ratio of at least about 5 at the final depth of the feature.

특정한 실시예들에서, 인스트럭션 (a) 및 인스트럭션 (b) 양자가 동일한 반응 챔버 내에서 발생하도록, 에칭을 수행하도록 설계 또는 구성된 반응 챔버는 디포지션을 수행하도록 설계 또는 구성된 반응 챔버와 동일할 수도 있다. 다른 실시예들에서, 에칭을 수행하도록 설계 또는 구성된 반응 챔버는 디포지션을 수행하도록 설계 또는 구성된 반응 챔버와 상이할 수도 있고, 그리고 제어기는 에칭을 수행하도록 설계 또는 구성된 반응 챔버와 디포지션을 수행하도록 설계 또는 구성된 반응 챔버 사이에서 기판을 이송하기 위한 인스트럭션들을 더 포함한다. 특정한 구현예들에서, 제어기는 플라즈마를 사용하지 않고 인스트럭션 (b) 에서 보호 막을 디포짓하기 위한 인스트럭션들을 포함한다.In certain embodiments, a reaction chamber designed or constructed to perform etching such that both instruction (a) and instruction (b) occur in the same reaction chamber may be the same as the reaction chamber designed or constructed to perform the deposition . In other embodiments, a reaction chamber designed or constructed to perform etching may be different from a reaction chamber designed or configured to perform deposition, and the controller may be configured to perform a deposition with a reaction chamber designed or configured to perform etching Further comprising instructions for transferring the substrate between the designed or configured reaction chambers. In certain embodiments, the controller includes instructions for depotting the protective film in instruction (b) without using a plasma.

개시된 실시예들의 추가의 양태에서, 반도체 기판 상의 유전체 재료를 포함한 스택 내에 에칭된 피처를 형성하는 방법이 제공되고, 방법은, (a) 에칭 반응물질을 포함한 제 1 플라즈마를 생성하고, 기판을 제 1 플라즈마에 노출시키고, 그리고 스택 내에 피처를 부분적으로 에칭하는 단계; (b) 단계 (a) 후에, 피처의 측벽들 상에 보호 막을 디포짓하는 단계로서, 보호 막은 플루오르화된 유기 폴리머 막이고 그리고 실질적으로 피처의 전체 깊이를 따라 디포짓되는, 피처의 측벽들 상에 보호 막을 디포짓하는 단계; 및 (c) 피처가 최종 깊이로 에칭될 때까지 단계 (a) 및 단계 (b) 를 반복하는 단계로서, 단계 (b) 에서 디포짓된 보호 막은 단계 (a) 동안 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 피처는 피처의 최종 깊이에서 약 5 이상의 종횡비를 갖는, 단계 (a) 및 단계 (b) 를 반복하는 단계를 포함한다.In a further aspect of the disclosed embodiments, there is provided a method of forming an etched feature in a stack comprising a dielectric material on a semiconductor substrate, the method comprising: (a) generating a first plasma comprising an etch reactant, 1 < / RTI > plasma, and partially etching the features in the stack; (b) depressurizing the protective film on the sidewalls of the feature after step (a), wherein the protective film is a fluorinated organic polymer film and is substantially deposited on the sidewalls of the feature Depositing a protective film on the substrate; And (c) repeating steps (a) and (b) until the feature is etched to a final depth, wherein the deposited protective film in step (b) And repeating steps (a) and (b), wherein the features have an aspect ratio of at least about 5 at the final depth of the feature.

이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 기술될 것이다.These and other features will be described below with reference to the accompanying drawings.

도 1은 측벽들의 오버-에칭에 기인하여 바람직하지 않은 보잉을 가진 에칭된 실린더를 예시한다.
도 2a는 다양한 개시된 실시예들에 따른 반도체 기판 상에 에칭된 피처를 형성하는 방법에 대한 흐름도를 나타낸다.
도 2b는 특정한 실시예들에 따라 부분적으로 에칭된 피처의 측벽들 상에 보호 막을 디포짓하는 방법에 대한 흐름도를 나타낸다.
도 2c 및 도 2d는 보호 막을 형성하기 위한 특정한 디포지션 반응들을 예시하고, 여기서 사용된 반응물질들은 말로닐 클로라이드 및 에틸렌디아민을 포함한다.
도 2e는 보호 막을 형성하기 위한 특정한 디포지션 반응을 예시하고, 여기서 사용된 반응물질들은 말로닐 클로라이드의 플루오르화된 유사체 및 에틸렌디아민의 플루오르화된 유사체를 포함한다.
도 3a 내지 도 3d는 다양한 실시예들에 따라, 실린더들이 순환적으로 에칭되고 보호 측벽 코팅으로 코팅됨에 따라 반도체 기판 내의 에칭된 실린더들을 도시한다.
도 3e 및 도 3f는 몇몇의 도즈들 동안 말로닐 클로라이드 (도 3e) 및 에틸렌디아민 (도 3f) 의 백분율 포화를 예시한 그래프들을 도시한다.
도 3g는 반응물질들의 일 세트를 사용하여 도 2b의 방법을 사용하여 반응 챔버 내에서 프로세싱된 쿠폰 (coupon) 에 대해 100 개의 사이클들 동안의 시간에 대해 질량 변화를 예시한다.
도 3h는 도 3g에 도시된 100 개의 사이클들 중 약 4 개의 사이클들에 포커싱된 도 3g의 클로즈-업 버전을 예시한다.
도 3i는 도 3g 및 도 3h에 대하여 형성된 보호 막의 조성을 도시한 데이터를 예시한다.
도 4a 내지 도 4c는 특정한 실시예들에 따라 본 명세서에 기술된 에칭 프로세스들을 수행하도록 사용될 수도 있는 반응 챔버를 예시한다.
도 5는 특정한 실시예들에 따라 본 명세서에 기술된 디포지션 프로세스들을 수행하도록 사용될 수도 있는 반응 챔버를 도시한다.
도 6은 특정한 구현예들에서 디포지션 프로세스들을 수행하도록 사용될 수도 있는 멀티-스테이션 장치를 도시한다.
도 7은 특정한 실시예들에 따라 디포지션 및 에칭 양자를 실시하도록 사용될 수도 있는 클러스터 툴을 나타낸다.
Figure 1 illustrates an etched cylinder with undesirable bowing due to over-etching of the sidewalls.
2A shows a flow diagram of a method for forming an etched feature on a semiconductor substrate in accordance with various disclosed embodiments.
Figure 2B shows a flow diagram of a method of depalletizing a protective film on sidewalls of a partially etched feature in accordance with certain embodiments.
Figures 2c and 2d illustrate specific deposition reactions for forming a protective film, wherein the reactants used include malonyl chloride and ethylenediamine.
Figure 2e illustrates a specific deposition reaction for forming a protective film, wherein the reactants used include a fluorinated analog of malonyl chloride and a fluorinated analog of ethylenediamine.
Figures 3A-3D illustrate etched cylinders in a semiconductor substrate as the cylinders are circularly etched and coated with a protective sidewall coating, in accordance with various embodiments.
Figures 3e and 3f show graphs illustrating percent saturation of malonyl chloride (Figure 3e) and ethylenediamine (Figure 3f) during some doses.
Figure 3g illustrates a mass change over time for 100 cycles for a coupon processed in a reaction chamber using the method of Figure 2b using a set of reactants.
Figure 3h illustrates the close-up version of Figure 3g focused on about four of the 100 cycles shown in Figure 3g.
Figure 3i illustrates data showing the composition of the protective film formed for Figures 3g and 3h.
Figures 4A-4C illustrate reaction chambers that may be used to perform the etching processes described herein in accordance with certain embodiments.
Figure 5 illustrates a reaction chamber that may be used to perform the deposition processes described herein in accordance with certain embodiments.
Figure 6 illustrates a multi-station device that may be used to perform deposition processes in certain implementations.
Figure 7 shows a cluster tool that may be used to implement both deposition and etching in accordance with certain embodiments.

본 출원에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 상호교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 그 위에서의 집적 회로 제조의 많은 스테이지들 중 임의의 스테이지 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업에서 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 이하의 상세한 기술은 본 발명이 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 발명은 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 부가하여, 본 발명의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 자기 기록 매체, 자기 기록 센서들, 미러들, 광학 엘리먼트들 (element), 마이크로-기계 디바이스들 등과 같은 다양한 물품들을 포함한다.In this application, the terms "semiconductor wafer", "wafer", "substrate", "wafer substrate", and "partially fabricated integrated circuit" are used interchangeably. Those skilled in the art will appreciate that the term "partially fabricated integrated circuit" may refer to a silicon wafer during any of the many stages of integrated circuit fabrication thereon. The wafer or substrate used in the semiconductor device industry typically has a diameter of 200 mm, or 300 mm, or 450 mm. The following detailed description assumes that the present invention is implemented on a wafer. However, the present invention is not so limited. The workpiece may be of various shapes, sizes, and materials. In addition to semiconductor wafers, other workpieces that may take advantage of the present invention may be used in various applications such as printed circuit boards, magnetic recording media, magnetic recording sensors, mirrors, optical elements, micro-mechanical devices, It includes various articles.

다음의 기술에서, 다수의 특정 세부사항들이 제공된 실시예들의 철저한 이해를 제공하기 위해서 제시된다. 개시된 실시예들은 이러한 특정 세부사항들 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않도록 하기 위해서 상세히 설명되지 않았다. 개시된 실시예들이 특정 실시예들과 함께 기술될 것이지만, 개시된 실시예들을 제한하도록 의도되지 않음이 이해될 것이다.In the following description, numerous specific details are set forth in order to provide a thorough understanding of the embodiments provided. The disclosed embodiments may be practiced without some or all of these specific details. In other instances, well-known process operations have not been described in detail in order not to unnecessarily obscure the disclosed embodiments. While the disclosed embodiments will be described in conjunction with specific embodiments, it will be understood that they are not intended to limit the disclosed embodiments.

I. 유전체 재료 내에서 고 종횡비 피처들을 에칭하기 위한 기술 I. Techniques for etching high aspect ratio features in dielectric materials

특정한 반도체 디바이스들의 제조는 유전체 재료 또는 재료들 내로 피처들을 에칭하는 것을 수반한다. 유전체 재료는 재료의 단일 층 또는 재료들의 스택일 수도 있다. 일부 경우들에서, 스택은 유전체 재료 (예를 들어, 실리콘 나이트라이드 및 실리콘 옥사이드) 의 교번 층들을 포함한다. 일 예시적인 에칭된 피처는 고 종횡비를 가질 수도 있는 실린더이다. 이러한 피처들의 종횡비가 계속해서 증가함에 따라, 유전체 재료들 내로 피처들을 에칭하는 것은 점점 더 어려워진다. 고 종횡비 피처들의 에칭 동안 발생하는 일 문제는 불균일한 에칭 프로파일이다. 즉, 피처들은 일직선의 하향하는 방향으로 에칭되지 않는다. 대신에, 피처들의 측벽들은 에칭된 피처의 중간 부분이 피처의 상단 및/또는 하단 부분보다 보다 넓도록 (즉, 더 에칭되도록) 종종 보잉된다. 피처들의 중간 부분 근방의 이 오버-에칭은 남아 있는 재료의 절충된 구조적 및/또는 전자적 무결성을 발생시킬 수 있다. 외향으로 보잉하는 (bow) 피처의 부분은 총 피처 깊이의 상대적으로 작은 부분, 또는 상대적으로 보다 큰 부분을 점유할 수도 있다. 외향으로 보잉하는 피처의 부분은 피처의 임계 치수 (CD) 가 최대치인 곳이다. 임계 치수는 주어진 스폿에서 피처의 직경에 해당한다. 피처의 최대 CD가 피처 내의 어떤 곳, 예를 들어, 피처의 하단에서 또는 피처의 하단 근방에서의 CD와 대략적으로 동일한 것이 일반적으로 바람직하다.The manufacture of specific semiconductor devices involves etching the features into a dielectric material or materials. The dielectric material may be a single layer of material or a stack of materials. In some cases, the stack includes alternating layers of dielectric materials (e.g., silicon nitride and silicon oxide). One exemplary etched feature is a cylinder that may have a high aspect ratio. As the aspect ratio of these features continues to increase, it becomes increasingly difficult to etch features into dielectric materials. One problem that arises during etching of high aspect ratio features is a non-uniform etch profile. That is, the features are not etched in a straight downward direction. Instead, the sidewalls of the features are often bowed such that the middle portion of the etched feature is wider (i.e., more etched) than the top and / or bottom portion of the feature. This over-etching near the middle portion of the features can result in compromised structural and / or electronic integrity of the remaining material. The portion of the feature that bows outwardly may occupy a relatively small portion of the total feature depth, or a relatively larger portion. The portion of the feature that bowed outward is where the critical dimension (CD) of the feature is at its maximum. The critical dimension corresponds to the diameter of the feature at a given spot. It is generally preferred that the maximum CD of the feature be approximately the same as the CD somewhere in the feature, e.g., at the bottom of the feature or near the bottom of the feature.

어떠한 이론 또는 작용의 메커니즘에 매이지 않고, 실린더 또는 다른 피처의 중간 부분에서의 오버-에칭은 실린더의 측벽들이 에칭으로부터 불충분하게 보호되기 때문에 적어도 부분적으로 발생한다고 여겨진다. 종래의 에칭 화학물질은 유전체 재료 내에 실린더들을 형성하도록 플루오로카본 에천트들을 활용한다. 플루오로카본 에천트들은 예를 들어, CF, CF2, 및 CF3을 포함하는 다양한 플루오로카본 플래그먼트들 (fragments) 의 형성을 발생시키는, 플라즈마 노출에 의해 여기된다. 반응성 플루오로카본 플래그먼트들은 이온들의 도움으로 피처 (예를 들어, 실린더) 의 하단에서 유전체 재료를 말끔히 에칭한다. 다른 플루오로카본 플래그먼트들은 에칭되는 실린더의 측벽들 상에 디포짓되어, 보호 폴리머 측벽 코팅을 형성한다. 이 보호 측벽 코팅은 피처의 측벽들과는 대조적으로 피처의 하단에서의 우선적인 에칭을 촉진한다. 이 측벽 보호 없이, 피처는 측벽 보호가 부적절한 보다 넓은 에칭/실린더 폭을 가진, 불균일한 프로파일을 취하기 시작한다.It is believed that over-etching in the middle of the cylinder or other features without any theory or mechanism of action occurs at least partially because the side walls of the cylinder are insufficiently protected from etching. Conventional etch chemistries utilize fluorocarbon etchants to form the cylinders in the dielectric material. Fluorocarbon etaners are excited by plasma exposure, which results in the formation of various fluorocarbon fragments including, for example, CF, CF 2 , and CF 3 . The reactive fluorocarbon fragments cleanly etch the dielectric material at the bottom of the feature (e.g., cylinder) with the help of ions. Other fluorocarbon fragments are deposited on the sidewalls of the cylinder being etched to form a protective polymer sidewall coating. This protective sidewall coating facilitates preferential etching at the bottom of the feature as opposed to the sidewalls of the feature. Without this sidewall protection, the features begin to take on a non-uniform profile with a wider etch / cylinder width that is inadequate to protect the sidewall.

측벽 보호는 고 종횡비 피처들에서 달성하기에 특히 어렵다. 이 어려움에 대한 일 이유는 기존의 플루오로카본-기반 프로세스들이 에칭되는 실린더 내에서 깊게 보호 폴리머 측벽 코팅을 형성할 수 없다는 것이다. 도 1은 패터닝된 마스크 층 (106) 으로 코팅된 유전체 재료 (103) 내에 에칭되는 실린더 (102) 의 도면을 나타낸다. 다음의 논의가 실린더들을 때때로 참조하지만, 개념들은 직사각형들 및 다른 다각형들과 같은 다른 피처 형상들에 적용된다. 보호 폴리머 측벽 코팅 (104) 은 실린더 (102) 의 상단 부분 근방에 집중된다. CxFy 화학물질은 실린더를 수직으로 에칭하기 위한 에칭 반응물질(들)뿐만 아니라, 보호 폴리머 측벽 코팅 (104) 을 형성하는 반응물질(들) 양자를 제공한다. 보호 폴리머 측벽 코팅 (104) 이 실린더 내로 깊게 확장되지 않기 때문에 (즉, 측벽 상에 불충분한 디포지션이 있음), 실린더 (102) 의 중간 부분은 실린더 (102) 의 상단 부분보다 보다 넓게 된다. 실린더 (102) 의 보다 넓은 중간 부분은 보잉 (105) 으로서 지칭된다. 보잉은 보잉 구역 (상대적으로 보다 넓은 구역) 에서의 피처의 임계 치수와 보잉 구역 아래의 피처의 임계 치수 사이의 비교 면에서 수치적으로 기술될 수 있다. 보잉은 거리 (예를 들어, 피처의 가장 넓은 부분에서의 임계 치수 빼기 보잉 아래의 피처의 가장 좁은 부분에서의 임계 치수) 면에서 또는 비/퍼센트 (피처의 가장 넓은 부분에서의 임계 치수 나누기 보잉 아래의 피처의 가장 좁은 부분에서의 임계 치수) 면에서 수치적으로 보고될 수도 있다. 이 보잉 (105), 및 관련된 불균일한 에칭 프로파일은 바람직하지 않다. 이 타입의 에칭 프로세스에서 종종 사용된 고 이온 에너지들 때문에, 보잉들은 고 종횡비들의 실린더들을 에칭할 때 종종 생성된다. 일부 적용들에서, 보잉들은 심지어 약 5만큼 낮은 종횡비들로 생성된다. 이와 같이, 종래의 플루오로카본 에칭 화학물질은 유전체 재료들 내에 상대적으로 저 종횡비 실린더들을 형성하는 것에 통상적으로 제한된다. 일부 현대 적용들은 종래의 에칭 화학물질로 달성될 수 있는 실린더들보다는 보다 높은 종횡비들을 가진 실린더들을 필요로 한다.Side wall protection is particularly difficult to achieve in high aspect ratio features. One reason for this difficulty is that conventional fluorocarbon-based processes can not form deep protective polymer side wall coatings in the etched cylinder. FIG. 1 shows a view of a cylinder 102 that is etched into a dielectric material 103 coated with a patterned mask layer 106. While the following discussion sometimes references cylinders, the concepts apply to other feature shapes such as rectangles and other polygons. The protective polymer side wall coating 104 is concentrated near the top portion of the cylinder 102. The C x F y chemistry provides both the reactive material (s) for forming the protective polymer side wall coating 104 as well as the etching reactive material (s) for vertically etching the cylinder. The middle portion of the cylinder 102 is wider than the upper portion of the cylinder 102 because the protective polymer side wall coating 104 does not extend deeply into the cylinder (i.e., there is insufficient deposition on the sidewall). The wider intermediate portion of the cylinder 102 is referred to as the bowing 105. Boeing can be described numerically in terms of a comparison between the critical dimension of the feature in the Boeing area (relatively larger area) and the critical dimension of the feature under the Boeing area. Boeing can be used to determine the distance (e.g., the critical dimension at the narrowest portion of the feature below the critical dimension subtracting bowing at the widest portion of the feature) or the ratio / percentage (at the widest portion of the feature below the critical dimension division Boing The critical dimension at the narrowest portion of the feature of the feature). This Boeing 105, and associated non-uniform etch profile, is undesirable. Because of the high ion energies often used in this type of etching process, the Boeing is often created when etching cylinders of high aspect ratios. In some applications, the Boeons are created with even aspect ratios as low as about five. As such, conventional fluorocarbon etch chemistries are typically limited to forming relatively low aspect ratio cylinders in dielectric materials. Some modern applications require cylinders with higher aspect ratios than cylinders that can be achieved with conventional etching chemistries.

II. 배경 및 적용들 II. Background and applications

본 명세서의 다양한 실시예들에서, 피처들은 표면 상에 유전체 재료를 가진 기판 (통상적으로, 반도체 웨이퍼) 내에서 에칭된다. 에칭 프로세스들은 일반적으로 플라즈마-기반 에칭 프로세스들이다. 전체 피처 형성 프로세스는 다음의 스테이지들에서 발생할 수도 있다: 일 스테이지는 유전체 재료를 에칭하는 것에 관한 것이고 또 다른 스테이지는 유전체 재료를 실질적으로 에칭하지 않고 보호 측벽 코팅을 형성하는 것에 관한 것이다. 보호 측벽 코팅은 측벽들을 패시베이팅하고 피처가 오버-에칭되는 것을 방지한다 (즉, 측벽 코팅은 피처의 측방향 에칭을 방지함). 이들 2 개의 스테이지들은 피처가 피처의 최종 깊이로 에칭될 때까지 반복될 수 있다. 이들 2 개의 스테이지들을 순환시킴으로써, 피처의 직경은 피처의 전체 깊이에 걸쳐 제어될 수 있고, 이로써 보다 균일한 직경들/개선된 프로파일들을 가진 피처들을 형성한다.In various embodiments herein, the features are etched in a substrate (typically a semiconductor wafer) having a dielectric material on the surface. Etch processes are generally plasma-based etch processes. The entire feature formation process may occur in the following stages: one stage relates to etching the dielectric material and another stage relates to forming the protective sidewall coating without substantially etching the dielectric material. The protective sidewall coating passivates the sidewalls and prevents the features from being over-etched (i.e., the sidewall coating prevents lateral etching of the features). These two stages can be repeated until the feature is etched to the final depth of the feature. By circulating these two stages, the diameter of the feature can be controlled over the entire depth of the feature, thereby forming features with more uniform diameters / improved profiles.

피처는 기판의 표면 내의 리세스이다. 피처들은 이로 제한되지 않지만, 실린더들, 직사각형들, 정사각형들, 다른 다각형 리세스들, 트렌치들, 등을 포함하는 많은 상이한 형상들을 가질 수 있다.The feature is a recess in the surface of the substrate. The features may have many different shapes, including, but not limited to, cylinders, rectangles, squares, other polygonal recesses, trenches, and the like.

종횡비들은 피처의 임계 치수에 대한 피처의 깊이의 비교이다 (종종 피처의 폭/직경). 예를 들어, 2 ㎛의 깊이 및 50 ㎚의 폭을 가진 실린더는 보다 간단히 40으로 종종 언급되는, 40:1의 종횡비를 가진다. 피처가 피처의 깊이에 걸쳐 불균일한 임계 치수를 가질 수도 있기 때문에, 종횡비는 치수가 측정되는 곳에 따라 가변할 수 있다. 예를 들어, 때때로 에칭된 실린더는 상단 부분과 하단 부분보다 보다 넓은 중간 부분을 가질 수도 있다. 이 보다 넓은 중간 섹션은 위에서 언급된 바와 같이, 보잉으로서 지칭될 수도 있다. 실린더의 상단 (즉, 목) 에서의 임계 치수에 기초하여 측정된 종횡비는 실린더의 보다 넓은 중간/보잉에서의 임계 치수에 기초하여 측정된 종횡비보다 보다 높을 것이다. 본 명세서에서 사용된 바와 같이, 종횡비들은 별도로 명시되지 않는다면, 피처의 개구와 인접한 임계 치수에 기초하여 측정된다.Aspect ratios are a comparison of the depth of the feature to the critical dimension of the feature (often the width / diameter of the feature). For example, cylinders having a depth of 2 [mu] m and a width of 50 nm have an aspect ratio of 40: 1, often referred to simply as 40. [ As the features may have non-uniform critical dimensions over the depth of the features, the aspect ratio may vary depending on where the dimensions are measured. For example, sometimes the etched cylinder may have a wider intermediate portion than the top and bottom portions. This wider intermediate section may also be referred to as Boeing, as mentioned above. The aspect ratio measured based on the critical dimension at the top (i.e., neck) of the cylinder will be higher than the aspect ratio measured based on the critical dimension at the wider mid / bowing of the cylinder. As used herein, aspect ratios are measured based on a critical dimension adjacent to the opening of the feature, unless otherwise specified.

개시된 방법들을 통해 형성된 피처들은 고 종횡비 피처들일 수도 있다. 일부 적용들에서, 고 종횡비 피처는 적어도 약 5, 적어도 약 10, 적어도 약 20, 적어도 약 30, 적어도 약 40, 적어도 약 50, 적어도 약 60, 적어도 약 80, 또는 적어도 약 100의 종횡비를 가진 피처이다. 개시된 방법들을 통해 형성된 피처들의 임계 치수는 약 200 ㎚ 이하, 예를 들어 약 100 ㎚ 이하, 약 50 ㎚ 이하, 또는 약 20 ㎚ 이하일 수도 있다.The features formed through the disclosed methods may be high aspect ratio features. In some applications, the high aspect ratio features include features having an aspect ratio of at least about 5, at least about 10, at least about 20, at least about 30, at least about 40, at least about 50, at least about 60, at least about 80, to be. The critical dimensions of the features formed through the disclosed methods may be less than about 200 nm, such as less than about 100 nm, less than about 50 nm, or less than about 20 nm.

피처가 에칭되는 재료는 다양한 경우들에서 유전체 재료일 수도 있다. 예시적인 재료들은 이로 제한되지 않지만, 실리콘 옥사이드들, 실리콘 나이트라이드들, 실리콘 카바이드들, 옥시나이트라이드들, 옥시카바이드들, 카보-나이트라이드들, 이들 재료들의 (예를 들어, 붕소, 인, 등으로 도핑된) 도핑된 버전들, 및 이들 재료들의 임의의 조합들로부터의 적층들을 포함한다. 특정한 예시적인 재료들은 SiO2, SiN, SiON, SiOC, SiCN, 등의 화학량적 제제 및 비-화학량적 제제를 포함한다. 에칭되는 재료 또는 재료들은 다른 원소들, 다양한 경우들에서 예를 들어, 수소를 포함할 수도 있다. 일부 실시예들에서, 에칭되는 나이트라이드 및/또는 옥사이드 재료는 수소를 포함하는 조성을 갖는다. 본 명세서에서 사용된 바와 같이, 실리콘 옥사이드 재료들, 실리콘 나이트라이드 재료들, 등이 이러한 재료들의 화학량적 버전 및 비-화학량적 버전 양자를 포함하고, 이러한 재료들이 상술된 바와 같이, 포함된 다른 원소들을 가질 수도 있다는 것이 이해된다.The material from which the features are etched may be dielectric material in various instances. Exemplary materials include, but are not limited to, silicon oxides, silicon nitrides, silicon carbides, oxynitrides, oxycarbides, carbo-nitrides, combinations of these materials (e.g., boron, phosphorus, Doped versions), and laminates from any combination of these materials. Specific exemplary materials are stoichiometrically agent and the ratio of SiO 2, SiN, SiON, SiOC , SiCN, and so on - and a stoichiometric formulations. The material or materials to be etched may contain other elements, for example hydrogen, in various cases. In some embodiments, the nitride and / or oxide material being etched has a composition comprising hydrogen. As used herein, silicon oxide materials, silicon nitride materials, etc., include both stoichiometric and non-stoichiometric versions of these materials, and such materials may be used in combination with other elements It will be appreciated.

개시된 방법들에 대한 일 적용은 DRAM 디바이스를 형성하는 맥락에 있다. 이 경우에서, 피처는 실리콘 옥사이드 내에서 주로 에칭될 수도 있다. 기판은 예를 들어 실리콘 나이트라이드의 1 개, 2 개 또는 그 이상의 층들을 또한 포함할 수도 있다. 일 예에서, 기판은 2 개의 실리콘 나이트라이드 층들 사이에 샌드위치된 (sandwiched) 실리콘 옥사이드 층을 포함하고, 실리콘 옥사이드 층은 약 800 내지 1200 ㎚ 두께이고 하나 이상의 실리콘 나이트라이드 층들은 약 300 내지 400 ㎚ 두께이다. 에칭된 피처는 1 내지 3 ㎛, 예를 들어 약 1.5 내지 2 ㎛의 최종 깊이를 가진 실린더일 수도 있다. 실린더는 약 20 내지 50 ㎚, 예를 들어 약 25 내지 30 ㎚의 폭을 가질 수도 있다. 실린더가 에칭된 후에, 커패시터 메모리 셀이 실린더 내부에 형성될 수 있다.One application for the disclosed methods is in the context of forming a DRAM device. In this case, the feature may be mainly etched in silicon oxide. The substrate may also comprise one, two or more layers of, for example, silicon nitride. In one example, the substrate comprises a silicon oxide layer sandwiched between two silicon nitride layers, wherein the silicon oxide layer is about 800-1200 nm thick and the at least one silicon nitride layer is about 300-400 nm thick to be. The etched features may be cylinders having a final depth of 1 to 3 占 퐉, for example, about 1.5 to 2 占 퐉. The cylinder may have a width of about 20 to 50 nm, for example about 25 to 30 nm. After the cylinder is etched, the capacitor memory cell may be formed inside the cylinder.

개시된 방법들에 대한 또 다른 적용은 수직 NAND (VNAND, 또한 3D NAND로서 지칭됨) 디바이스를 형성하는 맥락에 있다. 이 경우에서, 피처가 에칭되는 재료는 반복하는 층을 이룬 구조체를 가질 수도 있다. 예를 들어, 재료는 옥사이드 (예를 들어, SiO2) 와 나이트라이드 (예를 들어, SiN) 의 교번 층들, 또는 옥사이드 (예를 들어, SiO2) 와 폴리실리콘의 교번 층들을 포함할 수도 있다. 교번 층들은 재료들의 쌍들을 형성한다. 일부 경우들에서, 쌍들의 수는 적어도 약 20, 적어도 약 30, 적어도 약 40, 적어도 약 60, 또는 적어도 약 70일 수도 있다. 옥사이드 층들은 약 20 내지 50 ㎚, 예를 들어 약 30 내지 40 ㎚의 두께를 가질 수도 있다. 나이트라이드 층 또는 폴리실리콘 층은 약 20 내지 50 ㎚, 예를 들어 약 30 내지 40 ㎚의 두께를 가질 수도 있다. 교번 층 내로 에칭된 피처는 약 2 내지 6 ㎛, 예를 들어 약 3 내지 5 ㎛의 깊이를 가질 수도 있다. 피처는 약 50 내지 150 ㎚, 예를 들어 약 50 내지 100 ㎚의 폭을 가질 수도 있다.Another application for the disclosed methods is in the context of forming a vertical NAND (VNAND, also referred to as 3D NAND) device. In this case, the material from which the features are etched may have a repeating layered structure. For example, the materials may include oxides (e.g., SiO 2) and nitrides alternating layers (e.g., SiN), or oxide (e.g., SiO 2) with alternating layers of polysilicon . Alternating layers form pairs of materials. In some cases, the number of pairs may be at least about 20, at least about 30, at least about 40, at least about 60, or at least about 70. The oxide layers may have a thickness of about 20 to 50 nm, for example about 30 to 40 nm. The nitride layer or polysilicon layer may have a thickness of about 20 to 50 nm, for example about 30 to 40 nm. The features etched into the alternating layer may have a depth of about 2 to 6 [mu] m, for example about 3 to 5 [mu] m. The features may have a width of about 50 to 150 nm, for example about 50 to 100 nm.

III. 에칭 프로세스/디포지션 프로세스 III. Etching Process / Deposition Process

도 2a는 반도체 기판 내에 에칭된 피처를 형성하는 방법 200에 대한 흐름도를 나타낸다. 도 2a에 도시된 동작들은 피처가 에칭될 때 부분적으로 제조된 반도체 기판을 도시하는, 도 3a 내지 도 3d에 관하여 기술된다. 동작 201에서, 피처 (302) 는 유전체 재료 (303) 및 패터닝된 마스크 층 (306) 을 가진 기판 내에서 제 1 깊이로 에칭된다. 이 제 1 깊이는 단지 피처의 최종 목표된 깊이의 일부이다. 피처를 에칭하도록 사용된 화학물질은 플루오로카본-기반 화학물질 (CxFy) 일 수도 있다. 다른 에칭 화학물질들이 사용될 수도 있다. 이 에칭 동작 201은 제 1 측벽 코팅 (304) 의 형성을 발생시킬 수도 있다. 제 1 측벽 코팅 (304) 은 도 1과 관련하여 기술된 바와 같이, 폴리머 측벽 코팅일 수도 있다. 제 1 측벽 코팅 (304) 은 제 1 깊이를 향해 확장하지만, 많은 경우들에서, 제 1 측벽 코팅 (304) 은 피처 (302) 의 하단에 실제로 도달하지 못한다.2A shows a flow diagram of a method 200 of forming an etched feature in a semiconductor substrate. The operations shown in Figure 2A are described with respect to Figures 3A-3D, which shows a partially fabricated semiconductor substrate when a feature is etched. In operation 201, features 302 are etched to a first depth in a substrate having a dielectric material 303 and a patterned mask layer 306. This first depth is only part of the final desired depth of the feature. The chemical used to etch the feature may be a fluorocarbon-based chemical (C x F y ). Other etch chemistries may be used. This etching operation 201 may also result in the formation of the first sidewall coating 304. The first sidewall coating 304 may be a polymer sidewall coating, as described in connection with FIG. The first sidewall coating 304 extends toward the first depth but in many cases the first sidewall coating 304 does not actually reach the bottom of the features 302. [

제 1 측벽 코팅 (304) 은 특정한 플루오로카본 종/플래그먼트들이 피처의 측벽들 상에 디포짓하기 때문에 (즉, 특정한 플루오로카본 종은 제 1 측벽 코팅 (304) 을 위한 전구체들임) CxFy 에칭 화학물질로부터 간접적으로 형성된다. 제 1 측벽 코팅 (304) 이 피처 (302) 의 하단에 도달하지 못하는 일 이유는, 코팅을 형성하는 전구체들의 부착 계수 (sticking coefficient) 와 관련될 수도 있다. 특히, 특정한 에천트들에 대해, 이들 제 1 측벽 코팅 전구체들의 부착 계수가 매우 높고, 이는 실질적으로 대부분의 전구체 분자들로 하여금 피처에 들어간 직후 측벽들에 부착하게 한다고 여겨진다. 이와 같이, 측벽 보호가 유리한 피처 내로 깊게 관통할 수 있는 측벽 코팅 전구체 분자들은 거의 없다. 따라서 제 1 측벽 코팅 (304) 은 피처 (302) 의 측벽들의 오버-에칭에 대해 부분적인 보호만을 제공한다. 일부 구현예들에서, 에칭 조건들은 측벽 보호를 거의 제공하지 않는다.The first side wall the coating 304 because doing depot on the carbon species / fragment to the side wall of the object in a specific fluoro (i.e., the carbon species in a particular fluorinated deulim precursors for the first side wall coating 304) C x F y etch chemistry. One reason why the first sidewall coating 304 does not reach the bottom of the features 302 may be related to the sticking coefficient of the precursors that form the coating. In particular, for certain etchants, the adhesion coefficient of these first sidewall coating precursors is very high, which is believed to cause substantially the majority of the precursor molecules to adhere to the sidewalls immediately after entering the feature. As such, there are few sidewall coating precursor molecules that can penetrate deep into the advantageous features of the sidewall protection. Thus, the first sidewall coating 304 provides only partial protection against over-etching of the sidewalls of the features 302. In some embodiments, the etching conditions provide little sidewall protection.

다음에, 동작 203에서 에칭 프로세스가 중지된다. 에칭이 중지된 후, 제 2 측벽 코팅 (310) 이 동작 205에서 디포짓된다. 일부 경우들에서, 제 2 측벽 코팅 (310) 은 실질적으로 제 1 측벽 코팅일 수도 있다. 이 디포지션은 이로 제한되지 않지만, CVD (chemical vapor deposition) 방법들, ALD (atomic layer deposition) 방법들 (이들 중 어느 하나는 플라즈마-보조되거나 플라즈마-보조되지 않을 수도 있음), 및 MLD (molecular layer deposition) 방법들을 포함한 다양한 반응 메커니즘들을 통해 발생할 수도 있다. MLD 방법들은 2 개의 절반-반응들을 수반한 ALD-같은 사이클들을 사용하여 유기 폴리머의 박막들을 디포짓할 수도 있다. 일부 경우들에서 MLD 방법들은 종래의 ALD 방법들보다 덜 흡착-제한된 방식으로 구동될 수도 있다. 예를 들어, 특정한 MLD 방법들은 반응물질들의 불포화 또는 과포화를 활용할 수도 있다. ALD 및 MLD 방법들은 특정한 실시예들에서 피처들의 측벽들을 라이닝하는 (line) 컨포멀한 (conformal) 막들을 형성하는데 특히 잘 맞는다. 예를 들어, ALD 및 MLD 방법들은 이러한 방법들의 흡착-관련된 특성에 기인하여 피처들 내로 깊게 반응물질들을 전달하는데 유용하다. 본 명세서의 실시예들은 제 2 측벽 코팅 (310) 이 ALD 및 MLD와 같은 순환적 층 단위 (layer-by-layer) 디포지션 방법들을 통해 디포짓되는 방법들로 제한되지 않지만, 제 2 측벽 코팅 (310) 을 디포짓하도록 선택된 방법은 보호 층으로 하여금 에칭된 피처 (302) 내에 깊게 형성되게 허용해야 한다. CVD 및 다른 디포지션 프로세스들은 다양한 구현예들에서 적합할 수도 있다.Next, in operation 203, the etching process is stopped. After the etching stops, the second sidewall coating 310 is deposited at operation 205. In some cases, the second sidewall coating 310 may be substantially a first sidewall coating. Although this deposition is not limited thereto, it is contemplated that chemical vapor deposition (CVD) methods, atomic layer deposition (ALD) methods (any of which may be plasma-assisted or plasma-free), and MLD deposition methods. < / RTI > MLD methods may also deposit thin films of organic polymers using ALD-like cycles with two half-reactions. In some cases, MLD methods may be driven in a less adsorptive-limited manner than conventional ALD methods. For example, certain MLD methods may utilize the unsaturation or supersaturation of the reactants. ALD and MLD methods are particularly well suited for forming conformal films that line the sidewalls of the features in certain embodiments. For example, ALD and MLD methods are useful for delivering reactants deep into the features due to the adsorption-related properties of these methods. Embodiments of the present disclosure are not limited to those in which the second sidewall coating 310 is deposited via cyclic layer-by-layer deposition methods such as ALD and MLD, but the second sidewall coating 310) should allow the protective layer to be formed deep within the etched features 302. The etched features 302 are then removed from the etched features 302, CVD and other deposition processes may be suitable in various implementations.

도 2b는 MLD 프로세스를 통해 유기 폴리머 제 2 보호 측벽 코팅 (310) 을 디포짓하는 방법 250에 대한 흐름도를 예시한다. 언급된 바와 같이, ALD 및 CVD 방법들은 또한 이하에 더 기술되는 바와 같이, 사용될 수도 있다. 방법 250은 제 1 반응물질이 반응 챔버 내로 흐르고 그리고 기판 표면 상에 흡착하는 동작 251로 시작된다. 반응물질은 부분적으로 에칭된 피처 내로 깊게 관통할 수도 있고 그리고 피처의 측벽들 상에 흡착할 수도 있다. 일부 실시예들에서 제 1 반응물질은 디아실 할라이드, 예를 들어 디아실 클로라이드이다. 특정한 실시예에서 제 1 반응물질은 말로닐 클로라이드 (C3H2Cl2O2, 또한 구조 Cl-CO-CH2-CO-Cl을 가진, 말로닐 디클로라이드로서 때때로 지칭됨) 일 수도 있다. 말로닐 클로라이드가 제 1 반응물질인 예는 도 2c 및 도 2d와 관련하여 더 논의된다. 또 다른 실시예에서, 제 1 반응물질은 말로닐 클로라이드 또는 또 다른 디아실 할라이드의 플루오르화된 유사체일 수도 있다. 예를 들어, 본 명세서에 나열된 임의의 제 1 반응물질들에서 하나 이상의 C-H 결합들은 C-F 결합으로 교체될 수도 있다. 특정한 실시예에서, 제 1 반응물질은 C3F2Cl2O2 (구조 Cl-CO-CF2-CO-Cl을 가짐), 및/또는 C3HFCl2O2 (구조 Cl-CO-CHF-CO-Cl을 가짐) 일 수도 있다. 제 1 반응물질이 말로닐 클로라이드의 플루오르화된 유사체인 예는 도 2e와 관련하여 더 논의된다. 제 1 반응물질은 도 3b에서 흡착된 전구체 층 (312) 에 의해 도시된 바와 같이, 흡착된 층을 형성한다.FIG. 2B illustrates a flow diagram of a method 250 for depositing an organic polymer second protective sidewall coating 310 through an MLD process. As noted, ALD and CVD methods may also be used, as described further below. Method 250 begins with operation 251 where the first reactant flows into the reaction chamber and adsorbs onto the substrate surface. The reactive material may penetrate deeply into the partially etched features and adsorb onto the sidewalls of the features. In some embodiments, the first reactant is a diacyl halide, such as diacyl chloride. In a particular embodiment, the first reactant may be malonyl chloride (C 3 H 2 Cl 2 O 2 , sometimes also referred to as malonyl dichloride, with the structure Cl-CO-CH 2 -CO-Cl). An example in which malonyl chloride is the first reactant is further discussed with reference to Figures 2c and 2d. In another embodiment, the first reactant may be a fluorinated analog of malonyl chloride or another diacyl halide. For example, in any of the first reactants listed herein, one or more CH bonds may be replaced by a CF bond. In a particular embodiment, the first reactant comprises C 3 F 2 Cl 2 O 2 (having the structure Cl-CO-CF 2 -CO-Cl), and / or C 3 HFCl 2 O 2 -CO-Cl < / RTI >). An example in which the first reactant is a fluorinated analog of malonyl chloride is further discussed with respect to Figure 2e. The first reactant forms an adsorbed layer, as shown by the adsorbed precursor layer 312 in Figure 3b.

다음에, 동작 253에서, 반응 챔버는 과잉의 제 1 반응물질을 반응 챔버로부터 제거하도록 선택 가능하게 퍼지될 수도 있다. 다음에, 동작 255에서, 제 2 반응물질은 반응 챔버로 전달된다. 일부 실시예들에서 제 2 반응물질은 디아민, 디올, 티올, 또는 3작용성 화합물일 수도 있다. 특정한 실시예에서 제 2 반응물질은 에틸렌디아민 (C2H8N2) 일 수도 있다. 도 2c 및 도 2d는 제 2 반응물질이 에틸렌디아민인 예들을 나타낸다. 본 명세서에 나열된 제 2 반응물질들 중 임의의 제 2 반응물질들에 대해, 하나 이상의 C-H 결합들은 C-F 결합으로 교체될 수도 있다. 예를 들어, 특정한 구현예들에서 제 2 반응물질은 플루오르화된 디아민, 플루오르화된 디올, 플루오르화된 티올, 또는 플루오르화된 3작용성 화합물일 수도 있다. 특정한 예에서, 제 2 반응물질은 C2H4F4N2 (구조 NH2-CF2-CF2-NH2를 가짐) 이다. 즉, 제 2 반응물질은 C-H 결합들이 C-F 결합들로 교체된 디아미노에탄일 수도 있다. 몇몇의 실시에에서, 모든 C-H 결합들보다 적은 C-H 결합들은 C-F 결합들로 교체될 수도 있다. 예를 들어, 제 2 반응물질은 임의의 조합으로, NH2-CHF-CH2-NH2, NH2-CH2-CF2-NH2, NH2-CHF-CF2-NH2, 및/또는 NH2-CHF-CHF-NH2를 포함할 수도 있다. 제 2 반응물질이 에틸렌디아민의 플루오르화된 유사체인 예는 도 2e와 관련하여 더 논의된다.Next, at operation 253, the reaction chamber may be selectively purged to remove excess first reactant material from the reaction chamber. Next, at operation 255, the second reactant is delivered to the reaction chamber. In some embodiments, the second reactant may be a diamine, a diol, a thiol, or a trifunctional compound. In certain embodiments, the second reactant may be ethylenediamine (C 2 H 8 N 2 ). Figures 2c and 2d show examples in which the second reactant is ethylenediamine. For any of the second reactants of the second reactants listed herein, one or more of the CH bonds may be replaced by a CF bond. For example, in certain embodiments, the second reactant may be a fluorinated diamine, a fluorinated diol, a fluorinated thiol, or a fluorinated trifunctional compound. In a particular example, the second reactant is C 2 H 4 F 4 N 2 (having the structure NH 2 -CF 2 -CF 2 -NH 2 ). That is, the second reactant may be a diaminoethane in which CH bonds are replaced with CF bonds. In some implementations, less CH bonds than all CH bonds may be replaced with CF bonds. For example, the second reactant may be, in any combination, NH 2 -CHF-CH 2 -NH 2 , NH 2 -CH 2 -CF 2 -NH 2 , NH 2 -CHF-CF 2 -NH 2 , and / or it may include NH 2 -CHF-CHF-NH 2 . An example in which the second reactant is a fluorinated analog of ethylenediamine is further discussed with respect to Figure 2e.

제 2 반응물질은 기판 상에 보호 막을 형성하도록 제 1 반응물질과 반응한다. 형성된 보호 막은 도 3c 및 도 3d에 도시된 바와 같이 제 2 측벽 코팅 (310) 일 수도 있다. 보호 막은 어떠한 플라즈마에 대한 의존 없이, 열적 반응을 통해 형성될 수도 있다.The second reactant reacts with the first reactant to form a protective film on the substrate. The formed protective film may be the second sidewall coating 310 as shown in Figs. 3C and 3D. The protective film may be formed through a thermal reaction without dependence on any plasma.

다음에, 동작 257에서, 반응 챔버는 선택 가능하게 퍼지될 수도 있다. 동작들 253 및 257의 퍼지들은 비-반응성 가스로 반응 챔버를 스윕핑함으로써 (sweeping), 반응 챔버를 배기함으로써, 또는 이들의 일부 조합에 의해 발생할 수도 있다. 퍼지들의 목적은 모든 흡착되지 않은 반응물질들 및 부산물들을 반응 챔버로부터 제거하는 것이다. 퍼지 동작들 253 및 257 양자가 선택 가능하지만, 퍼지 동작들 253 및 257은 원치 않은 가스 상 반응들을 방지하는 것을 도울 수도 있고, 그리고 개선된 디포지션 결과들을 발생시킬 수도 있다.Next, at operation 257, the reaction chamber may be selectively purged. The purges of operations 253 and 257 may occur by sweeping the reaction chamber with a non-reactive gas, evacuating the reaction chamber, or some combination thereof. The purpose of the purge is to remove all unadsorbed reactants and by-products from the reaction chamber. Although both purge operations 253 and 257 are selectable, purge operations 253 and 257 may help prevent unwanted gas phase reactions and may result in improved deposition results.

다음에, 동작 259에서, 보호 막이 충분히 두꺼운지 여부가 결정된다. 이러한 결정은 사이클당 디포짓된 두께 및 수행된 사이클들의 수에 기초하여 이루어질 수도 있다. 다양한 실시예들에서, 사이클 각각은 약 0.1 내지 1 ㎚의 막을 디포짓하고, 두께는 반응물질들이 반응 챔버 내로 흐르는 시간의 길이 및 반응물질 포화의 발생한 레벨에 따라 결정된다. 막이 아직 충분히 두껍지 않다면, 방법 250은 부가적인 층들을 디포짓함으로써 부가적인 막 두께를 구축하도록 동작 251로부터 반복된다. 그렇지 않다면, 방법 250은 완료된다. 차후의 반복들에서, 동작 251은 기판 상에 부가적인 제 1 반응물질을 흡착하는 것, 및 동작 255의 이전의 반복에 기인하여 나타날 수도 있는, 제 1 반응물질과 제 2 반응물질의 반응 양자를 수반할 수도 있다. 즉, 제 1 사이클 후, 동작들 251 및 255 양자는 제 1 반응물질과 제 2 반응물질 간의 반응을 수반할 수도 있다. 보호 막이 충분히 두껍게 된 후에, 기판은 도 2a의 동작 211에 도시된 바와 같이 또 다른 에칭 프로세스를 겪을 수도 있다.Next, at operation 259, it is determined whether the protective film is sufficiently thick. This determination may be made based on the thickness deposited per cycle and the number of cycles performed. In various embodiments, each cycle depots a film of about 0.1 to 1 nm, and the thickness is determined by the length of time the reactants flow into the reaction chamber and the level at which the reactant saturation occurs. If the film is not yet thick enough, the method 250 is repeated from operation 251 to build additional film thickness by depalletizing the additional layers. Otherwise, the method 250 is completed. In subsequent iterations, operation 251 includes both adsorption of an additional first reactant material on the substrate and the reaction of the first reactant and the second reactant, which may be due to a previous iteration of operation 255 It may be accompanied. That is, after the first cycle, both operations 251 and 255 may involve a reaction between the first reactant and the second reactant. After the protective film is sufficiently thick, the substrate may undergo another etching process as shown in operation 211 of FIG. 2A.

디포지션 방법 250은 복수의 경우들에서 유기 폴리머 막의 층을 형성하도록 사용될 수도 있다. 도 2c는 제 1 반응물질이 말로닐 클로라이드이고 제 2 반응물질이 에틸렌디아민인 특정한 맥락에서 도 2b의 단계들 251 내지 257을 예시한다. 동작 251에서, 제 1 반응물질인 말로닐 클로라이드는 증기 상으로 반응 챔버 내로 흐르고 그리고 기판 (260) 상에 흡착한다. 도 2c에 도시된 기판 (260) 의 부분은 부분적으로 에칭된 실린더의 측벽이다. 동작 253에서, 반응 챔버는 예를 들어 비-반응성 퍼지 가스를 반응 챔버를 통해 흘림으로써 선택 가능하게 퍼지된다. 동작 255에서, 제 2 반응물질인 에틸렌디아민은 증기 상으로 반응 챔버 내로 흐른다. 제 1 및 제 2 반응물질들은 기판 (260) 의 노출된 표면들 상에, 예를 들어 부분적으로 에칭된 피처들의 측벽들을 따라 유기 폴리머 막의 층을 형성하도록 반응한다. 다음에, 동작 257에서, 반응 챔버는 예를 들어 또 다른 퍼지 가스를 반응 챔버 내로 흘림으로써 선택 가능하게 퍼지될 수도 있다. 이들 동작들은 유기 폴리머 막이 목표된 두께로 성장될 때까지 반복될 수 있다.Deposition method 250 may be used to form a layer of an organic polymer film in a plurality of cases. Figure 2c illustrates steps 251 to 257 of Figure 2b in a particular context in which the first reactant is malonyl chloride and the second reactant is ethylenediamine. In operation 251, malonyl chloride, which is the first reactant, flows into the reaction chamber in a vapor phase and adsorbs onto the substrate 260. The portion of the substrate 260 shown in Figure 2C is the side wall of the partially etched cylinder. At operation 253, the reaction chamber is selectively purged, for example, by flowing a non-reactive purge gas through the reaction chamber. At operation 255, ethylenediamine, a second reactant, flows into the reaction chamber in a vapor phase. The first and second reactants react to form a layer of the organic polymer film on the exposed surfaces of the substrate 260, for example along the sidewalls of the partially etched features. Next, at operation 257, the reaction chamber may be selectively purged by, for example, flowing another purge gas into the reaction chamber. These operations can be repeated until the organic polymer film is grown to the desired thickness.

도 2d는 제 1 반응물질이 말로닐 클로라이드이고 제 2 반응물질이 에틸렌디아민인 동작 255에서 발생하는 반응을 더 예시한다. 이들 반응물질들은 상대적으로 저온에서 보호 막을 형성하도록 목표되는 적용들에서 특히 유용할 수도 있다. 이들 반응물질들은 유사한 MLD 및 ALD 반응들에서 통상적으로 사용되는 온도들보다 훨씬 낮은 온도들에서도 서로 효과적으로 그리고 효율적으로 반응하도록 도시된다. 예를 들어, 말로닐 클로라이드 및 에틸렌디아민은 약 50 ℃만큼 낮은 온도들에서 서로 반응하도록 도시되고, 그리고 플라즈마의 사용 없이, 상온 (예를 들어, 약 20 ℃ 또는 25 ℃만큼 낮음) 에서 서로 반응한다고 예상된다. 많은 유사한 열적 ALD 반응들 (플라즈마를 사용하지 않음) 은 훨씬 보다 높은 온도들, 예를 들어 적어도 약 200 ℃에서 수행된다. 저온 디포지션은 특정한 맥락들에서 특히 유용하다. 일부 경우들에서, 2 개의 상이한 반응 챔버들 사이의 이송이 필요하지 않도록, 저온 비-플라즈마 디포지션의 사용은 디포지션으로 하여금 에칭 반응과 동일한 반응 챔버 내에서 발생하게 인에이블하는 것을 도울 수도 있다. MLD 프로세스들은 전체가 참조로서 본 명세서에 인용되는, 2014년 7월 30일 출원되고, 발명의 명칭이 "METHOD OF CONDITIONING VACUUM CHAMBER OF SEMICONDUCTOR SUBSTRATE PROCESSING APPARATUS"인, 미국 특허 출원 번호 제 14/446,427 호에서 더 논의된다.Figure 2D further illustrates the reaction that occurs at operation 255 where the first reactant is malonyl chloride and the second reactant is ethylenediamine. These reactants may be particularly useful in applications where a protective film is desired to form at relatively low temperatures. These reactants are shown to react effectively and efficiently with each other at temperatures well below the temperatures typically used in similar MLD and ALD reactions. For example, malonyl chloride and ethylenediamine are shown to react with each other at temperatures as low as about 50 캜 and react with each other at room temperature (e.g., as low as about 20 캜 or 25 캜) without the use of plasma It is expected. Many similar thermal ALD reactions (without plasma) are performed at much higher temperatures, e.g., at least about 200 < 0 > C. Low temperature deposition is particularly useful in certain contexts. In some cases, the use of a low temperature non-plasma deposition may help enable deposition to occur in the same reaction chamber as the etching reaction, so that transfer between two different reaction chambers is not required. MLD processes are described in U.S. Patent Application Serial No. 14 / 446,427, filed July 30, 2014, entitled " METHOD OF CONDITIONING VACUUM CHAMBER OF SEMICONDUCTOR SUBSTRATE PROCESSING APPARATUS ", which is incorporated herein by reference in its entirety. Further discussed.

도 2e는 제 1 반응물질이 말로닐 클로라이드의 플루오르화된 유사체 (예를 들어, Cl-CO-CF2-CO-Cl) 이고 제 2 반응물질이 에틸렌디아민의 플루오르화된 유사체 (예를 들어, NH2-CF2-CF2-NH2) 인 도 2b의 동작 255에서 발생하는 반응을 예시한다. 이들 반응물질들이 사용되는 경우에, 조성 [C5O4N2H2F6]n을 가진 플루오르화된 유기 폴리머 (예를 들어, 플루오르화된 폴리아미드) 가 형성된다. 플루오르화된 보호 막의 사용은 이하에 더 논의된다.Figure 2e is, for the fluorinated analogues of the carbonyl chloride, the first reaction material words (e. G., Cl-CO-CF 2 -CO -Cl) and the second reactant is ethylenediamine fluorinated analogs (e.g., NH 2 -CF 2 -CF 2 -NH 2 ). FIG. When these reactants are used, fluorinated organic polymers (e.g., fluorinated polyamides) having the composition [C 5 O 4 N 2 H 2 F 6 ] n are formed. The use of fluorinated protective membranes is further discussed below.

도 2b의 개시된 MLD 방법 250은 피처의 전체 측벽들을 코팅하는 컨포멀한 막을 형성하는데 잘 맞는다. MLD 방법들이 특히 유용할 수도 있는 일 이유는 반응이 플라즈마 에너지보다는 열 에너지에 의해 구동되기 때문에 MLD 방법들이 매우 높은 정도의 컨포멀성을 달성할 수 있다는 것이다. 플라즈마들이 플라즈마 보조된 ALD 방식으로 하나 이상의 반응물질들을 생성하도록 사용될 때, 발생한 반응물질들은 고 표면 반응도를 가진 라디칼 종일 수도 있다. 그러므로 이 방식은 고 종횡비 피처들 내로 관통하는 제한된 능력을 가진 반응물질들을 생성할 수도 있고 따라서 열적 방법들과 비교하여 보다 불량한 컨포멀성 및/또는 보다 높은 도즈량 (dosage) 필요조건들을 발생시킨다. 또한, 반도체 제조에서 사용되는 플라즈마들이 반응 챔버 내에서 균일하지 않기 때문에, 플라즈마 불균일성들은 기판에 걸쳐 불균일한 디포지션 결과들을 야기할 수 있다. 대조적으로, 예를 들어 기판 지지부 상에 균일한 열 소스를 제공함으로써, 기판으로 균일한 열 에너지를 전달하는 것은 보다 쉽다. 플라즈마 에너지는 종종 상대적으로 저온들 (예를 들어, 약 200 ℃ 미만) 에서 반응들을 구동하도록 사용된다. 종종, 반도체 디바이스는 제조 동안 특정한 열 예산 (thermal budget) 을 갖고, 그리고 열 예산을 보존하고 따라서 디바이스의 손상을 방지하도록 보다 낮은 온도들에서 기판을 프로세싱하기 위해 관리가 행해져야 할 수도 있다. 그러나, 플라즈마의 사용은 또한 언급된 바와 같이, 컨포멀성 및/또는 균일성에 유해한 효과를 줄 수 있다. 본 명세서의 다양한 실시예들에서, 특정한 반응물질들은 상대적으로 저온에서 보호 층을 디포짓하도록 사용되고, 이에 따라 열적 프로세싱과 관련된 균일성 이득들 및 플라즈마 프로세싱과 종종 연관된 저온/열 예산 이득들 양자를 캡처한다. 보호 층을 디포짓하도록 상대적으로 저온에서 사용될 수도 있는 한 쌍의 반응물질들의 일 예는 도 2c 및 도 2d와 관련하여 논의된 바와 같이, 말로닐 클로라이드 및 에틸렌디아민을 포함한다.The disclosed MLD method 250 of FIG. 2B is well suited for forming a conformal film coating the entire sidewalls of the feature. One reason MLD methods may be particularly useful is that MLD methods can achieve a very high degree of conformality because the reaction is driven by thermal energy rather than by plasma energy. When the plasmas are used to generate one or more reactive materials in a plasma-assisted ALD manner, the resulting reactants may be radical species with high surface reactivity. Therefore, this approach may produce reactive materials with limited ability to penetrate into high aspect ratio features and thus result in poorer conformality and / or higher dosage requirements as compared to thermal methods. Also, because the plasma used in semiconductor fabrication is not uniform in the reaction chamber, plasma non-uniformities can cause non-uniform deposition results across the substrate. In contrast, it is easier to deliver uniform heat energy to the substrate, for example, by providing a uniform heat source on the substrate support. Plasma energy is often used to drive reactions at relatively low temperatures (e.g., less than about 200 ° C). Often, semiconductor devices have a specific thermal budget during fabrication, and management may need to be done to process the substrate at lower temperatures to conserve the thermal budget and thus prevent damage to the device. However, the use of plasmas may also have detrimental effects on conformality and / or uniformity, as noted. In various embodiments herein, certain reactive materials are used to depalletize the protective layer at relatively low temperatures, thereby capturing both the uniformity gains associated with thermal processing and the low temperature / thermal budget gains often associated with plasma processing do. An example of a pair of reactive materials that may be used at relatively low temperatures to depalletize the protective layer includes malonyl chloride and ethylenediamine, as discussed in connection with Figures 2c and 2d.

도 2a를 다시 참조하면, 방법은 디포지션 프로세스가 중지되는 동작 207로 계속된다. 이어서 방법은 기판 내에 피처를 부분적으로 에칭하는 동작 (동작 201과 유사한, 동작 211), 에칭을 중지하는 동작 (동작 203과 유사한, 동작 213), 부분적으로 에칭된 피처들의 측벽들 상에 보호 코팅을 디포짓하는 동작 (동작 205과 유사한, 동작 215), 및 디포지션을 중지하는 동작 (동작 207과 유사한, 동작 217) 을 반복한다. 다음에, 동작 219에서, 피처가 완전히 에칭되었는지 여부가 결정된다. 피처가 완전히 에칭되지 않았다면, 방법은 부가적인 에칭 및 보호 코팅들의 디포짓과 함께 동작 211로부터 반복된다. 에칭 동작 211은 동작들 205 및 215에서 디포짓된 막보다 훨씬 보다 에칭 내성이 있는 막을 형성하도록 제 2 측벽 코팅 (310) 을 변경할 수도 있다. 일 예에서, 디포지션 동작 205는 탄소, 질소, 산소, 및 수소를 포함하는 유기 폴리머 막층을 형성하도록, 방법 250을 통해 수행된다. 일단 피처가 완전히 에칭된다면, 방법은 완료된다.Referring back to FIG. 2A, the method continues at operation 207 where the deposition process is aborted. The method may then include the act of partially etching the features in the substrate (operation 211, similar to operation 201), stopping the etching (operation 213, similar to operation 203), applying a protective coating on the sidewalls of the partially etched features (Operation 215, similar to operation 205), and stopping the deposition (operation 217, similar to operation 207). Next, at operation 219, it is determined whether the feature has been completely etched. If the features have not been completely etched, the method is repeated from operation 211 with additional etch and deposition of protective coatings. The etch operation 211 may change the second sidewall coating 310 to form a film that is much more etch resistant than the films deposited in operations 205 and 215. [ In one example, deposition operation 205 is performed through method 250 to form an organic polymer film comprising carbon, nitrogen, oxygen, and hydrogen. Once the features are completely etched, the method is complete.

다양한 실시예들에서, 에칭 동작 201 및 보호 측벽 코팅 디포지션 동작 205는 복수회 순환적으로 반복된다. 예를 들어, 이들 동작들은 각각 (도 2a에 도시된 바와 같이) 적어도 2회, 예를 들어 적어도 약 3회, 또는 적어도 약 5회 발생할 수도 있다. 일부 경우들에서, (사이클 각각이 제 2 사이클로서 카운팅되는 에칭 동작 211 및 디포지션 동작 215와 함께, 에칭 동작 201 및 보호 측벽 코팅 디포지션 동작 205를 포함하는) 사이클들의 수는 약 2 내지 10, 예를 들어 약 2 내지 5이다. 에칭 동작이 발생할 때마다, 에칭 깊이는 증가한다. 에칭된 거리는 사이클들 간에 균일할 수 있거나, 불균일할 수 있다. 특정한 실시예들에서, 사이클 각각에서 에칭된 거리는 부가적인 에칭들이 수행되기 때문에 (즉, 나중에 수행된 에칭 동작들이 앞서 수행된 에칭 동작들보다 보다 덜 광범위하게 에칭할 수도 있음) 감소한다. 디포지션 동작 205 각각에서 디포짓된 제 2 측벽 코팅 (310) 의 두께는 사이클들 사이에서 균일할 수도 있거나, 이러한 코팅들의 두께는 가변할 수도 있다. 사이클 각각 동안 제 2 측벽 코팅 (310) 에 대한 예시적인 두께들은 약 1 내지 10 ㎚, 예를 들어 약 3 내지 5 ㎚의 범위일 수도 있다. 또한, 형성되는 코팅의 타입은 사이클들 사이에서 균일할 수도 있거나, 형성되는 코팅의 타입이 가변할 수도 있다.In various embodiments, the etching operation 201 and the protective sidewall coating deposition operation 205 are cyclically repeated a plurality of times. For example, these operations may each occur at least twice (e.g., as shown in FIG. 2A), such as at least about three times, or at least about five times. In some cases, the number of cycles (including the etching operation 201 and the protective sidewall coating deposition operation 205, along with the etching operation 211 and the deposition operation 215, where each cycle is counted as the second cycle) is about 2 to 10, For example from about 2 to about 5. Every time an etching operation occurs, the etching depth increases. The etched distance may be uniform between cycles, or may be non-uniform. In certain embodiments, the etched distance in each cycle decreases because additional etchings are performed (i.e., later etch operations may etch less extensively than previously performed etch operations). The thickness of the second sidewall coating 310 deposited in each of the deposition operations 205 may be uniform between cycles, or the thickness of such coatings may vary. Exemplary thicknesses for the second sidewall coating 310 during each cycle may range from about 1 to 10 nm, for example from about 3 to 5 nm. In addition, the type of coating to be formed may be uniform between cycles, or the type of coating to be formed may vary.

에칭 동작 201 및 디포지션 동작 205는 동일한 반응 챔버에서 또는 상이한 반응 챔버들에서 발생할 수도 있다. 일 예에서, 에칭 동작 201은 제 1 반응 챔버에서 발생하고 디포지션 동작 205는 제 2 반응 챔버에서 발생하고, 제 1 및 제 2 반응 챔버들은 함께 클러스터 툴과 같은 멀티-챔버 프로세싱 장치를 형성한다. 로드록들 및 다른 적절한 진공 시일들은 특정한 경우들에서 관련된 챔버들 사이에서 기판을 이송하기 위해 제공될 수도 있다. 기판은 로봇 암 또는 다른 기계 구조체에 의해 이송될 수도 있다. 에칭을 위해 사용된 반응 챔버는 예를 들어 캘리포니아 프리몬트 소재의 Lam Research Corporation으로부터 입수 가능한 2300® Flex™ 제품군으로부터의 Flex™ 반응 챔버일 수도 있다. 디포지션을 위해 사용된 반응 챔버는 Lam Research Corporation으로부터 입수 가능한 Vector® 제품군 또는 Altus® 제품군으로부터의 챔버일 수도 있다. 에칭 및 디포지션 양자를 위한 결합된 반응기의 사용은 기판을 이송할 필요를 회피시키기 때문에 특정한 실시예들에서 유리할 수도 있다. 에칭 및 디포지션을 위한 상이한 반응기들의 사용은 반응기들이 동작 각각에 대해 특히 최적화되는 것이 목표되는 다른 실시예들에서 유리할 수도 있다. 특정한 실시예에서, 에칭 동작 및 디포지션 동작 양자는 동일한 반응 챔버 (예를 들어, Flex™ 반응 챔버) 내에서 발생하고, 그리고 디포지션 반응은 도 2b의 방법 250과 같은 MLD 방법을 통해 발생한다. 저온 열적으로 구동된 디포지션 반응들은 달리 에칭을 수행하도록 설계되는 반응 챔버 내에서 수행하는데 특히 잘 맞을 수도 있다. 관련된 반응 챔버들은 이하에 더 논의된다.The etching operation 201 and the deposition operation 205 may occur in the same reaction chamber or in different reaction chambers. In one example, an etching operation 201 occurs in the first reaction chamber and a deposition operation 205 occurs in the second reaction chamber, and the first and second reaction chambers together form a multi-chamber processing apparatus such as a cluster tool. Load locks and other suitable vacuum seals may be provided for transferring the substrate between the associated chambers in certain instances. The substrate may be transported by a robot arm or other mechanical structure. The reaction chamber used for etching, for example, may be a reaction chamber from Flex ™ 2300 ® Flex ™ product family, available from Lam Research Corporation of Fremont, California materials. The reaction chamber used for the deposition may be a chamber from the Vector ® family or from the Altus ® family, available from Lam Research Corporation. The use of a combined reactor for both etching and deposition may be advantageous in certain embodiments because it avoids the need to transport the substrate. The use of different reactors for etching and deposition may be advantageous in other embodiments where it is desired that the reactors be specifically optimized for each of the operations. In a particular embodiment, both the etching operation and the deposition operation occur in the same reaction chamber (e.g., a Flex ™ reaction chamber), and the deposition reaction occurs via an MLD method such as the method 250 of FIG. 2B. The low temperature thermally driven deposition reactions may be particularly well suited to perform in a reaction chamber designed to perform different etching. Related reaction chambers are discussed further below.

언급된 바와 같이, 디포지션 동작은 에칭 동작 동안 피처의 측방향 에칭을 최소화하거나 방지하는 깊게 관통하는 보호 층을 형성함으로써 에칭 동작을 최적화하는 것을 돕는다. 이것은 거의 또는 전혀 보잉하지 않는 매우 수직의 측벽들을 가진 에칭된 피처들의 형성을 촉진한다. 특정한 구현예들에서, 적어도 약 80의 종횡비를 가진 최종 에칭된 피처는 (100*(가장 넓은 임계 치수-아래의 가장 좁은 임계 치수)/아래의 가장 좁은 임계 치수로서 측정된) 약 60 % 미만의 보잉을 가진다. 예를 들어, 50 ㎚의 가장 넓은 CD 및 40 ㎚의 가장 좁은 CD (40 ㎚ CD는 피처 내에서 50 ㎚ CD 아래에 배치됨) 를 가진 피처는 25 % (100*(50 ㎚-40 ㎚)/40 ㎚ = 25 %) 의 보잉을 가진다. 또 다른 구현예에서, 적어도 약 40의 종횡비를 가진 최종 에칭된 피처는 약 20 % 미만의 보잉을 가진다.As mentioned, the deposition operation aids in optimizing the etching operation by forming a deeply penetrating protective layer that minimizes or prevents lateral etching of the features during the etching operation. This facilitates the formation of etched features with very vertical sidewalls that barely or not at all. In certain embodiments, the final etched feature with an aspect ratio of at least about 80 is less than about 60% (measured as the narrowest critical dimension below 100 * (the widest critical dimension below) / the narrowest critical dimension below) It has Boeing. For example, a feature with a 50 nm wideest CD and a 40 nm narrowest CD (40 nm CD placed below 50 nm CD in the feature) is 25% (100 * (50 nm-40 nm) / 40 Nm = 25%). In another embodiment, the final etched feature having an aspect ratio of at least about 40 has less than about 20% Boeing.

IV. 재료들 및 프로세스 동작들의 파라미터들 IV. Materials and parameters of process operations

A. 기판A. Substrate

본 명세서에 개시된 방법들은 상부에 유전체 재료들을 가진 반도체 기판들을 에칭하는데 특히 유용하다. 예시적인 유전체 재료들은 실리콘 옥사이드들, 실리콘 나이트라이드들, 실리콘 카바이드들, 옥시나이트라이드들, 옥시카바이드들, 카보-나이트라이드들, (예를 들어, 붕소, 인, 등으로 도핑된) 이들 재료들의 도핑된 버전들, 및 이들 재료들의 임의의 조합들로부터의 적층들을 포함한다. 특정한 예시적인 재료들은 SiO2, SiN, SiON, SiOC, SiCN, 등의 화학량적 제제 및 비-화학량적 제제를 포함한다. 위에서 언급된 바와 같이, 에칭되는 유전체 재료는 2 이상의 재료의 타입/층을 포함할 수도 있다. 특정한 경우들에서, 유전체 재료는 SiN과 SiO2의 교번 층들 또는 폴리실리콘과 SiO2의 교번 층들에 제공될 수도 있다. 추가의 상세사항들은 상기에 제공되었다. 기판은 피처들이 에칭되는 곳을 규정하는 상부 마스크 층을 가질 수도 있다. 특정한 경우들에서, 마스크 층은 Si이고, 마스크 층은 약 500 내지 1500 ㎚의 두께를 가질 수도 있다.The methods disclosed herein are particularly useful for etching semiconductor substrates having dielectric materials on top. Exemplary dielectric materials include, but are not limited to, silicon oxides, silicon nitrides, silicon carbides, oxynitrides, oxycarbides, carbo-nitrides, these materials (e.g. doped with boron, Doped versions, and stacks from any combination of these materials. Specific exemplary materials are stoichiometrically agent and the ratio of SiO 2, SiN, SiON, SiOC , SiCN, and so on - and a stoichiometric formulations. As noted above, the etched dielectric material may comprise more than one type / layer of material. In certain cases, the dielectric material may be provided in the alternating layers of SiN and SiO 2, or alternating layers of polysilicon and SiO 2. Additional details have been provided above. The substrate may have a top mask layer that defines where the features are etched. In certain instances, the mask layer may be Si and the mask layer may have a thickness of about 500-1500 nm.

B. 에칭 프로세스B. Etching process

다양한 실시예들에서, 에칭 프로세스는 화학적 에천트를 반응 챔버 내로 (종종 샤워헤드를 통해) 흘리는 것, 그 중에서도, 에천트로부터 플라즈마를 생성하는 것, 및 플라즈마에 기판을 노출시키는 것을 수반하는 반응성 이온 에칭 프로세스이다. 플라즈마는 에천트 화합물(들)을 중성의 종 및 이온 종 (예를 들어, 대전된 재료 또는 CF, CF2 및 CF3과 같은 중성의 재료) 으로 해리시킨다. 플라즈마는 많은 경우들에서 용량 결합된 플라즈마이지만, 다른 타입들의 플라즈마가 적절하게 사용될 수도 있다. 플라즈마 내의 이온들은 웨이퍼를 향해 지향되고 유전체 재료로 하여금 충돌 시에 말끔히 에칭되게 한다.In various embodiments, the etching process includes flowing a chemical etchant into the reaction chamber (often through a showerhead), among other things , creating a plasma from the etchant, and reactive ions Etching process. The plasma dissociates the etchant compound (s) into neutral species and ionic species (e.g., charged materials or neutral materials such as CF 4 , CF 2, and CF 3 ). Plasma is a capacitively coupled plasma in many cases, but other types of plasma may be used as appropriate. The ions in the plasma are directed towards the wafer and cause the dielectric material to be cleanly etched during impact.

에칭 프로세스를 수행하도록 사용될 수도 있는 예시적인 장치는 캘리포니아 프리몬트 소재의 Lam Research Corporation으로부터 입수 가능한 반응성 이온 에칭 반응기들의 2300® FLEX™ 제품군을 포함한다. 이 타입의 에칭 반응기는 각각 전체가 참조로서 본 명세서에 인용되는, 다음의 미국 특허들: 미국 특허 번호 제 8,552,334 호, 및 미국 특허 번호 제 6,841,943 호에 더 기술된다.Exemplary devices that may be used to perform the etching process include the 2300 ® FLEX ™ family of reactive ion etching reactors available from Lam Research Corporation of Fremont, California. Etch reactors of this type are further described in the following US patents: U.S. Patent No. 8,552,334 and U.S. Patent No. 6,841,943, each of which is incorporated herein by reference in its entirety.

다양한 반응물질 옵션들은 유전체 재료 내로 피처들을 에칭하도록 이용할 수 있다. 특정한 경우들에서, 에칭 화학물질은 하나 이상의 플루오로카본들을 포함한다. 이들 또는 다른 경우들에서, 에칭 화학물질은 NF3과 같은 다른 에천트들을 포함할 수도 있다. 하나 이상의 공반응물질들이 또한 제공될 수도 있다. 일부 경우들에서 산소 (O2) 는 공반응물질로서 제공된다. 산소는 보호 폴리머 측벽 코팅 (예를 들어, 도 3a 내지 도 3d의 제 1 측벽 코팅 (304)) 의 형성을 조절하는 것을 도울 수도 있다.Various reactive material options can be used to etch features into the dielectric material. In certain instances, the etch chemistry comprises one or more fluorocarbons. In these or other instances, the etch chemistry may include other etchants such as NF 3 . One or more co-reactants may also be provided. In some cases oxygen (O 2 ) is provided as a co-reactant. The oxygen may help to control the formation of the protective polymer side wall coating (e.g., the first side wall coating 304 of FIGS. 3A-3D).

특정한 구현예들에서, 에칭 화학물질은 플루오로카본들과 산소의 조합을 포함한다. 예를 들어, 일 예에서 에칭 화학물질은 C4F6, C4F8, N2, CO, CF4, 및 O2를 포함한다. 다른 종래의 에칭 화학물질들이 또한 사용될 수도 있고, 비-종래의 화학물질들이 사용될 수도 있다. 플루오로카본들은 약 0 내지 500 sccm, 예를 들어 약 10 내지 200 sccm의 레이트로 흐를 수도 있다. C4F6 및 C4F8이 사용되는 경우에, C4F6의 플로우는 약 10 내지 200 sccm의 범위일 수도 있고 C4F8의 플로우는 약 10 내지 200 sccm의 범위일 수도 있다. 산소의 플로우는 약 0 내지 500 sccm, 예를 들어 약 10 내지 200 sccm의 범위일 수도 있다. 질소의 플로우는 약 0 내지 500 sccm, 예를 들어 약 10 내지 200 sccm의 범위일 수도 있다. 테트라플루오로메탄의 플로우는 약 0 내지 500 sccm, 예를 들어 약 10 내지 200 sccm의 범위일 수도 있다. 일산화탄소의 플로우는 약 0 내지 500 sccm, 예를 들어 약 10 내지 200 sccm의 범위일 수도 있다. 이들 레이트들은 약 50 리터의 반응기 볼륨에서 적절하다.In certain embodiments, the etch chemistry comprises a combination of fluorocarbons and oxygen. For example, in one example, the etch chemistry includes C 4 F 6 , C 4 F 8 , N 2 , CO, CF 4 , and O 2 . Other conventional etching chemistries may also be used, and non-conventional chemistries may be used. The fluorocarbons may flow at rates of about 0 to 500 sccm, such as about 10 to 200 sccm. When C 4 F 6 and C 4 F 8 are used, the flow of C 4 F 6 may range from about 10 to 200 sccm, and the flow of C 4 F 8 may range from about 10 to 200 sccm. The flow of oxygen may range from about 0 to 500 sccm, for example from about 10 to 200 sccm. The flow of nitrogen may range from about 0 to 500 sccm, for example from about 10 to 200 sccm. The flow of tetrafluoromethane may range from about 0 to 500 sccm, for example from about 10 to 200 sccm. The flow of carbon monoxide may range from about 0 to 500 sccm, for example from about 10 to 200 sccm. These rates are appropriate at a reactor volume of about 50 liters.

일부 실시예들에서, 에칭 동안 기판 온도는 약 30 내지 200 ℃이다. 일부 실시예들에서, 에칭 동안 압력은 약 5 내지 80 mTorr이다. 이온 에너지는 상대적으로 높을 수도 있고, 예를 들어 약 1 내지 10 kV이다. 이온 에너지는 인가된 RF 전력에 의해 결정된다. 다양한 경우들에서, 이중-주파수 RF 전력은 플라즈마를 생성하도록 사용된다. 따라서, RF 전력은 제 1 주파수 컴포넌트 (component) (예를 들어, 약 2 ㎒) 및 제 2 주파수 컴포넌트 (예를 들어, 약 60 ㎒) 를 포함할 수도 있다. 상이한 전력들이 주파수 컴포넌트 각각에 제공될 수도 있다. 예를 들어, 제 1 주파수 컴포넌트 (예를 들어, 약 2 ㎒) 는 약 3 내지 24 kW, 예를 들어 약 10 kW의 전력으로 제공될 수도 있고, 그리고 제 2 주파수 컴포넌트 (예를 들어, 약 60 ㎒) 는 보다 낮은 전력, 예를 들어 약 0.5 내지 10 kW, 예를 들어 약 2 kW로 제공될 수도 있다. 일부 실시예들에서, RF 전력의 3 개의 상이한 주파수들은 플라즈마를 생성하도록 사용된다. 예를 들어, 조합은 2 ㎒, 27 ㎒, 및 60 ㎒일 수 있다. 제 3 주파수 컴포넌트 (예를 들어 약 27 ㎒) 에 대한 전력 레벨들은 제 2 주파수 컴포넌트에 대해 상기에 명시된 이들 전력들과 유사할 수도 있다. 이들 전력 레벨들은 RF 전력이 단일의 300 ㎜ 웨이퍼에 전달된다는 것을 가정한다. 전력 레벨들은 부가적인 기판들 및/또는 다른 사이즈들의 기판들에 대한 기판 면적에 기초하여 선형으로 스케일링될 수 있다 (이로써 기판으로 전달되는 균일한 전력 밀도를 유지함). 일부 실시예들에서, 에칭 동안 인가된 RF 전력은 약 100 내지 40,000 ㎐의 반복 레이트로 보다 높은 전력과 보다 낮은 전력 사이에서 조절될 수도 있다.In some embodiments, the substrate temperature during etching is about 30 to 200 占 폚. In some embodiments, the pressure during etching is about 5 to 80 mTorr. The ion energy may be relatively high, for example about 1 to 10 kV. The ion energy is determined by the applied RF power. In various instances, the dual-frequency RF power is used to generate the plasma. Thus, the RF power may comprise a first frequency component (e.g., about 2 MHz) and a second frequency component (e.g., about 60 MHz). Different powers may be provided for each of the frequency components. For example, a first frequency component (e.g., about 2 MHz) may be provided at a power of about 3 to 24 kW, e.g., about 10 kW, and a second frequency component (e.g., about 60 MHz may be provided at lower power, for example, about 0.5 to 10 kW, for example about 2 kW. In some embodiments, three different frequencies of RF power are used to generate the plasma. For example, the combination may be 2 MHz, 27 MHz, and 60 MHz. The power levels for the third frequency component (e.g., about 27 MHz) may be similar to those described above for the second frequency component. These power levels assume that the RF power is delivered to a single 300 mm wafer. The power levels can be linearly scaled based on the substrate area for additional substrates and / or substrates of different sizes (thereby maintaining a uniform power density delivered to the substrate). In some embodiments, the RF power applied during etching may be adjusted between higher power and lower power at a repetition rate of about 100 to 40,000 Hz.

에칭 프로세스의 사이클 각각은 어느 정도까지 유전체 재료를 에칭한다. 사이클 각각 동안 에칭된 거리는 약 10 내지 500 ㎚, 예를 들어 약 50 내지 200 ㎚일 수도 있다. 총 에칭 깊이는 특정한 적용에 따라 결정될 것이다. 일부 경우들 (예를 들어, DRAM) 에 대해 총 에칭 깊이는 약 1.5 내지 2 ㎛일 수도 있다. 다른 경우들 (예를 들어, VNAND) 에 대해 총 에칭 깊이는 적어도 약 3 ㎛, 예를 들어 적어도 약 4 ㎛일 수도 있다. 이들 또는 다른 경우들에서, 총 에칭 깊이는 약 5 ㎛ 이하일 수도 있다.Each cycle of the etching process etches the dielectric material to some extent. The etched distance during each cycle may be from about 10 to 500 nm, for example from about 50 to 200 nm. The total etch depth will depend on the particular application. The total etch depth for some cases (e.g., DRAM) may be about 1.5 to 2 micrometers. For other cases (e.g., VNAND), the total etch depth may be at least about 3 microns, e.g., at least about 4 microns. In these or other cases, the total etch depth may be less than or equal to about 5 탆.

도 3a 내지 도 3d의 논의에서 설명된 바와 같이, 에칭 프로세스는 제 1 측벽 코팅 (예를 들어, 폴리머일 수도 있는, 제 1 측벽 코팅 (304)) 을 생성할 수 있다. 그러나, 이 측벽 코팅의 깊이는 피처의 상부 부분 근방의 영역으로 제한될 수도 있고, 측벽 보호가 또한 필요한 피처 내로 완전히 하향으로 확장하지 않을 수도 있다. 따라서, 개별 디포지션 동작은 본 명세서에 기술된 바와 같이, 에칭된 피처의 전체 깊이를 실질적으로 커버하는 측벽 코팅을 형성하도록 수행된다.As described in the discussion of FIGS. 3A-3D, the etch process may produce a first sidewall coating (e. G., A first sidewall coating 304, which may be a polymer). However, the depth of the sidewall coating may be limited to the area near the upper portion of the feature, and the sidewall protection may not extend completely downward into the required features. Thus, the individual deposition operations are performed to form a sidewall coating that substantially covers the entire depth of the etched features, as described herein.

C. 디포지션 프로세스C. Deposition Process

디포지션 프로세스는 에칭된 피처들 내에서 측벽들 상에 보호 층을 디포짓하도록 주로 수행된다. 이 보호 층은 피처, 심지어 고 종횡비 피처들 내로 깊게 확장하여야 한다. 고 종횡비 피처들 내의 깊은 보호 층의 형성은 상대적으로 저 부착 계수들을 가진 반응물질들에 의해 인에이블될 (enable) 수도 있다. 또한, 반응물질들의 흡착 (예를 들어, ALD 및 MLD 반응들) 을 필요로 하는 반응 메커니즘들은 에칭된 피처들 내의 깊은 보호 층의 형성을 촉진할 수 있다. 보호 층의 디포지션은 피처가 부분적으로 에칭된 후에 시작한다. 도 2a의 논의에서 언급된 바와 같이, 디포지션 동작은 피처가 유전체 재료 내로 보다 깊게 에칭됨에 따라 부가적인 측벽 보호를 형성하도록 에칭 동작과 순환될 수도 있다. 일부 경우들에서, 보호 층의 디포지션은 피처가 피처의 최종 깊이의 적어도 약 1/3만큼 에칭될 시에 또는 에칭된 후에 시작된다. 일부 실시예들에서, 보호 층의 디포지션은 피처가 적어도 약 2, 적어도 약 5, 적어도 약 10, 적어도 약 15, 적어도 약 20, 또는 적어도 약 30의 종횡비에 도달한다면 시작된다. 이들 또는 다른 경우들에서, 디포지션은 피처가 약 4, 약 10, 약 15, 약 20, 약 30, 약 40, 또는 약 50의 종횡비에 도달하기 전에 시작될 수도 있다. 일부 실시예들에서, 디포지션은 피처가 (예를 들어, 최종 피처 깊이가 3 내지 4 ㎛인 VNAND 실시예들에서) 적어도 약 1 ㎛ 깊이, 또는 적어도 약 1.5 ㎛ 깊이인 후에 시작된다. 다른 실시예들에서, 디포지션은 피처가 (예를 들어, 최종 피처 깊이가 1.5 내지 2 ㎛ 깊이인 DRAM 실시예들에서) 적어도 약 600 ㎚ 깊이, 또는 적어도 약 800 ㎚ 깊이인 후에 시작된다. 보호 층의 디포지션을 개시시키기 위한 최적의 시간은 측벽들이 그렇지 않으면 보잉을 형성하도록 오버 에칭되기 직전이다. 이 발생의 정확한 타이밍은 에칭되는 피처의 형상, 에칭되는 재료, 보호 층을 에칭 및 디포짓하도록 사용된 화학물질, 및 관련된 재료들을 에칭 및 디포짓하도록 사용된 프로세스 조건들에 따라 결정된다.The deposition process is mainly performed to deposit the protective layer on the sidewalls in the etched features. This protective layer must extend deep into the features, even high aspect ratio features. The formation of a deep passivation layer in high aspect ratio features may be enabled by the reactants having relatively low adhesion coefficients. In addition, reaction mechanisms that require adsorption of reactants (e.g., ALD and MLD reactions) can facilitate the formation of a deep protective layer in the etched features. Deposition of the protective layer begins after the feature is partially etched. As noted in the discussion of FIG. 2A, the deposition operation may be cycled with the etching operation to create additional sidewall protection as the features are etched deeper into the dielectric material. In some cases, the deposition of the protective layer is initiated when the feature is etched or etched by at least about 1/3 of the final depth of the feature. In some embodiments, the deposition of the protective layer begins when the feature reaches an aspect ratio of at least about 2, at least about 5, at least about 10, at least about 15, at least about 20, or at least about 30. In these or other instances, the deposition may be initiated before the feature reaches an aspect ratio of about 4, about 10, about 15, about 20, about 30, about 40, or about 50. In some embodiments, the deposition is initiated after the feature is at least about 1 占 퐉 depth, or at least about 1.5 占 퐉 depth (e.g., in VNAND embodiments where the final feature depth is between 3 and 4 占 퐉). In other embodiments, the deposition is initiated after the feature is at least about 600 nm deep, or at least about 800 nm deep (e.g., in DRAM embodiments with a final feature depth of 1.5-2 μm depth). The optimal time for initiating the deposition of the protective layer is just before the sidewalls are over-etched to form a bowing. The exact timing of this generation depends on the shape of the etched features, the material being etched, the chemicals used to etch and deposit the protective layer, and the process conditions used to etch and deposit the associated materials.

디포지션 프로세스 동안 형성되는 보호 층은 다양한 조성들을 가질 수도 있다. 설명된 바와 같이, 보호 층은 에칭된 피처 내로 깊게 관통해야 하고, 그리고 피처를 에칭하도록 사용되는 에칭 화학물질에 대해 상대적으로 내성이 있어야 한다. 일부 경우들에서 보호 층은 세라믹 재료 또는 유기 폴리머이다. 예시적인 유기 재료들은 폴리올레핀들, 예를 들어 일부 경우들에서 폴리플루오로올레핀들을 포함할 수도 있다. 일 특정한 예는 폴리테트라플루오로에틸렌이다. 일부 폴리플루오로올레핀들을 형성하기 위해 사용되는 전구체 플래그먼트 (fragment) 는 매우 저 부착 계수를 갖고 따라서 에칭된 피처 내로 깊게 관통하는데 양호한, CF2 (특정한 경우들에서 HFPO (hexafluoropropylene oxide) 에서 생길 수도 있음) 이다.The protective layer formed during the deposition process may have various compositions. As described, the protective layer must penetrate deep into the etched features and be relatively resistant to the etch chemistry used to etch the features. In some cases, the protective layer is a ceramic material or an organic polymer. Exemplary organic materials may include polyolefins, for example polyfluoroolefins in some cases. One particular example is polytetrafluoroethylene. The precursor fragments used to form some of the polyfluoroolefins have a very low adhesion coefficient and thus may penetrate deeply into the etched features, resulting in CF 2 (in certain cases, HFPO (hexafluoropropylene oxide) ) to be.

특정한 실시예들에서, 디포지션 프로세스 동안 형성되는 보호 층은 유기 폴리머이다. 일부 경우들에서 유기 폴리머는 폴리아미드, 폴리에스테르, 폴리이미드, 폴리우레아, 폴리티오우레아, 폴리우레탄, 또는 폴리아조메틴이다. 복수의 경우들에서, 유기 폴리머는 임의의 나열된 폴리머들의 플루오르화된 형태일 수도 있다. 특정한 경우에서, 폴리아미드 보호 층은 아실 클로라이드와 디아민의 조합으로부터 형성된다. 몇몇의 실시에에서 플루오르화된 폴리아미드 보호 층은 아실 클로라이드와 디아민의 조합으로부터 형성되고, 아실 클로라이드와 디아민 중 하나 또는 양자는 완전히 또는 부분적으로 플루오르화될 수도 있다. 일부 다른 경우들에서 폴리아미드 보호 층은 산 무수물과 디아민의 조합으로부터 형성될 수도 있다. 몇몇의 실시에에서, 플루오르화된 폴리아미드 보호 층은 산 무수물과 디아민의 조합으로부터 형성될 수도 있고, 산 무수물과 디아민 중 하나 또는 양자는 완전히 또는 부분적으로 플루오르화될 수도 있다. 예시적인 산 무수물들은 이로 제한되지 않지만, 말레인 무수물을 포함한다. 특정한 다른 실시예들에서 폴리에스테르 보호 층은 아실 클로라이드와 디올의 조합으로부터 형성될 수도 있다. 몇몇의 실시에에서, 플루오르화된 폴리에스테르 보호 층은 아실 클로라이드와 디올의 조합으로부터 형성될 수도 있고, 아실 클로라이드와 디올 중 하나 또는 양자는 완전히 또는 부분적으로 플루오르화될 수도 있다. 일부 실시예들에서 폴리에스테르 보호 층은 산 무수물과 디올의 조합으로부터 형성될 수도 있다. 몇몇의 실시에에서, 폴리에스테르 보호 층은 산 무수물과 디올의 조합으로부터 형성될 수도 있고, 산 무수물과 디올 중 하나 또는 양자는 완전히 또는 부분적으로 플루오르화될 수도 있다. 일부 특정한 예들에서 보호 층은 말로닐 디클로라이드와 에틸렌디아민의 조합으로부터 형성된 폴리아미드 층이다. 일부 유사한 예들에서 보호 층은 말로닐 디클로라이드와 에틸렌 디아민의 조합으로부터 형성된 플루오르화된 폴리아미드 층일 수도 있고, 말로닐 디클로라이드와 에틸렌 디아민 중 하나 또는 양자는 플루오르화될 수도 있다. 다른 조합들이 또한 원하는 대로 플루오르화된 유기 폴리머들을 형성하도록 사용될 수도 있다. 이러한 반응물질들은 예를 들어 도 2c 내지 도 2e에 도시된 바와 같이, 다양한 실시예들에서 보호 층을 형성하도록 MLD 프로세스에서 사용될 수도 있다.In certain embodiments, the protective layer formed during the deposition process is an organic polymer. In some cases, the organic polymer is a polyamide, polyester, polyimide, polyurea, polythiourea, polyurethane, or polyazomethine. In multiple instances, the organic polymer may be in the fluorinated form of any of the listed polymers. In certain cases, the polyamide protective layer is formed from a combination of an acyl chloride and a diamine. In some implementations the fluorinated polyamide protective layer is formed from a combination of an acyl chloride and a diamine, and one or both of the acyl chloride and the diamine may be completely or partially fluorinated. In some other cases, the polyamide protective layer may be formed from a combination of an acid anhydride and a diamine. In some implementations, the fluorinated polyamide protective layer may be formed from a combination of an acid anhydride and a diamine, and either or both of the acid anhydride and the diamine may be completely or partially fluorinated. Exemplary acid anhydrides include, but are not limited to, maleic anhydride. In certain other embodiments, the polyester protective layer may be formed from a combination of an acyl chloride and a diol. In some implementations, the fluorinated polyester protective layer may be formed from a combination of an acyl chloride and a diol, and one or both of the acyl chloride and the diol may be completely or partially fluorinated. In some embodiments, the polyester protective layer may be formed from a combination of an acid anhydride and a diol. In some implementations, the polyester protective layer may be formed from a combination of an acid anhydride and a diol, and either or both of the acid anhydride and the diol may be completely or partially fluorinated. In some specific examples, the protective layer is a polyamide layer formed from a combination of malonyl dichloride and ethylenediamine. In some analogous examples, the protective layer may be a fluorinated polyamide layer formed from a combination of malonyl dichloride and ethylenediamine, and either or both of malonyl dichloride and ethylenediamine may be fluorinated. Other combinations may also be used to form the fluorinated organic polymers as desired. These reactants may be used in an MLD process to form a protective layer in various embodiments, for example, as shown in Figures 2C-2E.

특정한 구현예들에서 발생할 수도 있는 일 이슈는 너무 이른 (premature) 에칭 중지 또는 그렇지 않으면 리세스된 피처들의 일부에서의 느린 수직 에칭이다. 보호 막이 부분적으로 에칭된 피처의 측벽들 (막이 유용한 경우) 에 더하여 부분적으로 에칭된 피처의 하단 (막이 유용하지 않은 경우) 상에 형성될 수도 있기 때문에, 에칭 동작은 피처가 수직 방향으로 더 에칭될 수 있기 전에 피처의 하단에서 보호 막을 에칭 쓰루할 필요가 있을 수도 있다. 도 2a의 맥락에서, 동작 211은 동작 205 동안 부분적으로 에칭된 피처의 하단에 디포짓된 보호 층을 에칭 쓰루하는 것을 처음에 수반할 수도 있다. 일부 실시예들에서, 별개의 브레이크쓰루 (breakthrough) 단계가 보호 막을 에칭 쓰루하도록 수행될 수도 있고, 하부 재료 내에 피처를 더 에칭하기 위한 또 다른 에칭 프로세스가 이어진다. 다른 실시예들에서, 별개의 브레이크쓰루 단계가 수행되지 않는다.One issue that may occur in certain implementations is premature etch stop or slow vertical etch at some of the otherwise recessed features. Because the protective film may be formed on the bottom of the partially etched feature (if the film is not useful) in addition to the sidewalls of the partially etched feature (if the film is useful), the etching operation may be such that the feature is further etched in the vertical direction It may be necessary to etch the protective film at the bottom of the feature before it can be removed. In the context of FIG. 2A, operation 211 may initially involve etching through the depressed protective layer at the bottom of the partially etched feature during operation 205. In some embodiments, a separate breakthrough step may be performed to etch through the protective film, followed by another etching process to further etch the features in the underlying material. In other embodiments, no separate breakthrough step is performed.

피처의 하단에서의 보호 막은 피처 내의 에칭 프로세스를 느리게 할 수도 있고 (또는 심지어 중지시킬 수 있음), 이는 특정한 시간프레임에 걸쳐 불완전한 에칭 및/또는 피처들의 하단에서 바람직하지 않게 작은 임계 치수들을 가진 피처들을 발생시킬 수 있다. 에칭 프로세스의 목적들 중 일 목적이 기판 상의 모든 피처들을 균일하게 에칭하는 것이기 때문에, 심지어 작은 피처 레이트도 문제가 될 수 있다. 특정한 경우들에서, 결함이 있는/불완전한 에칭된 피처들에 대해 용인 가능한 허용 오차 레벨은 1억 에칭된 피처들당 약 1 미만일 수도 있다.The protective film at the bottom of the feature may slow (or even stop) the etching process in the feature, which may result in incomplete etching over a specific time frame and / or features with undesirably small critical dimensions at the bottom of the features . Even a small feature rate can be a problem because one of the objectives of the etching process is to uniformly etch all features on the substrate. In certain instances, acceptable tolerance levels acceptable for defective / incompletely etched features may be less than about 1 per 100 million etched features.

특정한 보호 막 재료들은 에칭 중지 또는 감속 (slow down) 의 위험을 최소화하는데 보다 잘 맞을 수도 있다. 예를 들어, 불소-함유 유기 보호 막들은 동시에 피처들의 측벽들에 앰플 보호를 제공하면서 피처들의 하단에서 에칭 중지 또는 감속의 위험을 감소할 수도 있다. 적어도 부분적으로 하단 상의 재료는 이온들에 의해 직접적으로 충격을 받지만, 측벽들은 피처의 기하학적 구조 및 이온들의 방향성에 기인하여 단지 간접적으로 충격을 받기 때문에, 피처들의 하단에서의 재료는 측벽들 상의 이 동일한 재료보다 쉽게 에칭된다. 다양한 경우들에서, 에칭 프로세스들 (예를 들어, 도 2a의 동작들 201 및 211) 은 실리콘-함유 재료를 에칭하도록 최적화될 수도 있다. 이들 프로세스들은 도 2c 및 도 2d와 관련하여 기술된 보호 막 재료들과 같은 탄화수소 재료들을 에칭하는데 잘 맞지 않을 수도 있다. 실제로, 다양한 탄화수소 폴리머들은 실리콘-함유 재료들의 에칭을 억제할 수도 있다. 피처의 하단에서의 에칭을 보다 양호하게 촉진하도록 보호 막의 조성을 테일러링함으로써 (tailor), 에칭 중지 또는 감속의 위험이 감소될 수 있다.Certain protective film materials may be better suited to minimize the risk of etch stop or slow down. For example, fluorine-containing organic protective films may reduce the risk of etch stop or deceleration at the bottom of the features while simultaneously providing ampoule protection to the sidewalls of the features. At least partially, the material on the bottom is directly impacted by the ions, but because the sidewalls are only indirectly impacted due to the geometry of the features and the orientation of the ions, the material at the bottom of the features is the same It is easier to etch than material. In various instances, the etching processes (e.g., operations 201 and 211 of FIG. 2A) may be optimized to etch the silicon-containing material. These processes may not be well suited for etching hydrocarbon materials such as the protective film materials described in connection with Figures 2c and 2d. Indeed, various hydrocarbon polymers may inhibit the etching of silicon-containing materials. By tailoring the composition of the protective film to better promote etching at the bottom of the feature, the risk of etch stop or deceleration can be reduced.

이론 또는 작용의 메커니즘에 매이지 않고, 이들 막들이 이온들에 의해 직접적으로 충격을 받을 때, 막 내의 불소 (또는 불소-함유 종) 가 해방될 (liberated) 수 있기 때문에 불소-함유 보호 막들이 특히 유리할 수도 있다고 여겨진다. 해방된 불소 (또는 불소-함유 종) 가 피처 (예를 들어, 피처의 하단에서의 보호 막, 또는 보호 막 아래의 하부 재료) 를 직접적으로 에칭할 수도 있거나, 해방된 불소 (또는 불소-함유 종) 가 피처를 에칭하도록 다른 종과 결합할 수도 있다 (예를 들어, 플루오로카본들을 형성하도록). 해방된 불소 (또는 불소-함유 종) 는 피처의 하단에, 정확히 수직 방향으로 피처를 더 에칭하기에 가장 유용한 곳에 집중될 수도 있다.Fluorine-containing protective membranes are particularly advantageous because they do not interfere with the theory or mechanism of action and because the fluorine (or fluorine-containing species) in the film can be liberated when these films are directly impacted by ions It is believed to be possible. The exposed fluorine (or fluorine-containing species) may directly etch the features (e.g., the protective film at the bottom of the feature, or the underlying material below the protective film) ) May be combined with other species to etch the features (e.g., to form fluorocarbons). The liberated fluorine (or fluorine-containing species) may be concentrated at the bottom of the feature, where it is most useful to further etch the feature in a precisely vertical direction.

상대적으로 보다 높은 불소 함량 및 상대적으로 보다 낮은 수소 함량을 가진 막들이 본 명세서에 기술된 에칭 방법들에 특히 잘 맞는다고 여겨진다. 특정한 구현예들에서, 보호 막은 적어도 약 0.25:1, 또는 적어도 약 0.5:1, 또는 적어도 약 1:1, 또는 적어도 약 2:1, 또는 적어도 약 3:1의 F:H 비를 가진 조성을 가질 수도 있다. 매우 플루오르화된 막들은 실리콘 또는 실리콘 옥사이드를 에칭할 때 특히 유리할 수도 있고, 반면에 보다 덜 플루오르화된 막들은 실리콘 나이트라이드를 에칭할 때 유용할 수도 있다. 일부 수소가 존재할 때 실리콘 나이트라이드가 보다 양호하게 에칭되기 때문에, 반응물질들 내 모든 C-H 결합들보다 적은 C-H 결합들을 C-F 결합들로 치환하는 것이 바람직할 수도 있고, 이에 따라 실리콘 나이트라이드 에칭을 촉진하도록 이용 가능한 수소가 있을 것임을 보장한다. 그러나, 수소는 또한 별도로 (예를 들어, H2로서 또는 에칭 화학물질 내의 또 다른 종의 일부로서) 제공될 수 있고, 그래서 매우 플루오르화된 보호 막들은 또한 실리콘 나이트라이드를 에칭할 때 사용될 수 있다.It is believed that films with relatively higher fluorine content and relatively lower hydrogen content are particularly well suited to the etching methods described herein. In certain embodiments, the protective film has a composition with an F: H ratio of at least about 0.25: 1, or at least about 0.5: 1, or at least about 1: 1, or at least about 2: 1, or at least about 3: It is possible. Highly fluorinated membranes may be particularly advantageous when etching silicon or silicon oxide, while less fluorinated membranes may be useful when etching silicon nitride. It may be desirable to substitute CF bonds for less CH bonds than all CH bonds in the reactants because silicon nitride is better etched in the presence of some hydrogen, thereby promoting silicon nitride etch There will be available hydrogen. However, hydrogen can also be provided separately (e.g., as H 2 or as part of another species in the etch chemistry), so highly fluorinated protective films can also be used when etching silicon nitride .

상기에 언급된 바와 같이, 도 2e는 말로닐 클로라이드의 플루오르화된 유사체와 에틸렌디아민의 플루오르화된 유사체 사이의 MLD 반응의 예를 예시한다. 이 예에서, 반응물질들 내의 모든 C-H 결합들은 C-F 결합들로 치환된다. 발생한 보호 막은 도 2e에 도시된 구조를 가진 플루오르화된 유기 폴리머이다. 이 예에서 보호 막은 플루오르화된 폴리아미드이다. 일부 다른 실시예들에서, 보호 막은 플루오르화된 폴리이미드, 플루오르화된 폴리우레아, 플루오르화된 폴리티오우레아, 플루오르화된 폴리우레탄, 플루오르화된 폴리아조메틴, 플루오르화된 폴리에스테르, 등일 수도 있다.As mentioned above, Figure 2e illustrates an example of an MLD reaction between a fluorinated analog of malonyl chloride and a fluorinated analog of ethylenediamine. In this example, all of the C-H bonds in the reactants are replaced with C-F bonds. The resulting protective film is a fluorinated organic polymer having the structure shown in Figure 2E. In this example, the protective film is a fluorinated polyamide. In some other embodiments, the protective film may be a fluorinated polyimide, a fluorinated polyurea, a fluorinated polythiourea, a fluorinated polyurethane, a fluorinated polyazomethine, a fluorinated polyester, etc. .

불소-함유 보호 막을 형성하기 위해, 보호 막을 형성하도록 사용되는 반응물질들 중 하나 이상은 불소를 포함할 수도 있다. 본 명세서에 기술된 반응물질들 중 임의의 반응물질은 불소를 포함하도록 개질될 수도 있다. 일부 경우들에서, 본 명세서에 기술된 반응물질 내의 하나 이상의 C-H 결합들은 C-F 결합으로 치환될 수도 있다. 특정한 구현예들에서, 본 명세서에 기술된 반응물질 내의 모든 C-H 결합들은 C-F 결합들로 치환된다. 이들 또는 다른 경우들에서, 본 명세서에 기술된 반응물질 내의 하나 이상의 N-H 결합들은 N-F 결합으로 치환될 수도 있다. 보호 막을 형성하도록 사용되는 반응물질들 중 하나 또는 양자는 플루오르화될 수도 있다. 또한, 반응물질 각각은 완전히 또는 부분적으로 플루오르화될 수도 있다.To form the fluorine-containing protective film, one or more of the reactive materials used to form the protective film may comprise fluorine. Any of the reactants described herein may be modified to include fluorine. In some cases, one or more C-H bonds in the reactants described herein may be substituted with C-F bonds. In certain embodiments, all C-H bonds in the reactants described herein are substituted with C-F bonds. In these or other instances, one or more N-H bonds in the reactants described herein may be substituted with N-F bonds. One or both of the reactants used to form the protective film may be fluorinated. In addition, each of the reactants may be completely or partially fluorinated.

또 다른 예에서, 플루오르화된 폴리아미드 보호 막은 말로닐 클로라이드 (Cl-CO-CH2-CO-Cl) 와 디아미노에탄의 플루오르화된 유사체 (NH2-CF2-CF2-NH2) 의 조합으로부터 형성될 수도 있다. 플루오르화된 폴리아미드 보호 막은 [C5O4N2H4F4]n의 조성을 가질 수도 있다. 또 다른 예에서, 플루오르화된 폴리아미드 보호 막은 말로닐 클로라이드의 플루오르화된 유사체 (Cl-CO-CF2-CO-Cl) 와 디아미노에탄 (NH2-CH2-CH2-NH2) 의 조합으로부터 형성될 수도 있다. 플루오르화된 폴리아미드 보호 막은 [C5O4N2H6F2]n의 조성을 가질 수도 있다.In another example, the fluorinated polyamide protective membrane is a mixture of malonyl chloride (Cl-CO-CH 2 -CO-Cl) and a fluorinated analog of diaminoethane (NH 2 -CF 2 -CF 2 -NH 2 ) May be formed from combinations. The fluorinated polyamide protective film may have a composition of [C 5 O 4 N 2 H 4 F 4 ] n . In another example, the fluorinated polyamide protective membrane is a mixture of a fluorinated analog of malonyl chloride (Cl-CO-CF 2 -CO-Cl) and diaminoethane (NH 2 -CH 2 -CH 2 -NH 2 ) May be formed from combinations. The fluorinated polyamide protective film may have a composition of [C 5 O 4 N 2 H 6 F 2 ] n .

보호 막이 질소 - 예를 들어, 질소-함유 폴리머 - 를 포함하는 경우에, 질소-함유 반응물질이 사용될 수도 있다. 질소-함유 반응물질들은, 적어도 하나의 질소, 예를 들어, 질소, 암모니아, 하이드라진 (hydrazine), 메틸아민, 디메틸아민, 에틸아민, 에틸렌디아민, 이소프로필아민, t-부틸아민, 디-t-부틸아민, 사이클로프로필아민, sec-부틸아민, 사이클로부틸아민, 이소아밀아민, 2-메틸부탄-2-아민, 트리메틸아민, 디이소프로필아민, 디에틸이소프로필아민, 디-t-부틸하이드라진과 같은, 아민들 (예를 들어, 탄소 베어링 아민들 (amines bearing carbon)), 뿐만 아니라 아닐린들, 피리딘들, 및 벤질아민들과 같은 방향족 함유 아민들을 함유한다. 아민들은 1차, 2차, 3차 또는 4차 (예를 들어, 테트라알킬암모늄 화합물들) 일 수도 있다. 질소-함유 반응물질은 질소 이외의 헤테로원자들 (heteroatoms) 을 함유할 수 있고, 예를 들어, 히드록실아민, t-부틸옥시카르보닐 아민 및 N-t-부틸 히드록실아민은 질소-함유 반응물질들이다. 또 다른 예는 아산화질소이다.In cases where the protective film comprises nitrogen - for example, a nitrogen-containing polymer, a nitrogen-containing reactant may be used. The nitrogen-containing reactants may include at least one nitrogen such as nitrogen, ammonia, hydrazine, methylamine, dimethylamine, ethylamine, ethylenediamine, isopropylamine, t- Butylamine, diisopropylamine, diethylisopropylamine, di-t-butylhydrazine, and di-t-butylhydrazine, in the presence of a base such as triethylamine, diisopropylamine, (For example, amines bearing carbon), as well as aromatic containing amines such as anilines, pyridines, and benzylamines. Amines may be primary, secondary, tertiary or quaternary (e.g., tetraalkylammonium compounds). The nitrogen-containing reactant may contain heteroatoms other than nitrogen, for example, hydroxylamine, t-butyloxycarbonylamine and Nt-butylhydroxylamine are nitrogen-containing reactants . Another example is nitrous oxide.

보호 막이 산소 - 예를 들어, 산소-함유 폴리머 - 를 포함하는 경우에, 산소-함유 반응물질이 사용될 수도 있다. 산소-함유 반응물질들의 예들은 이로 제한되지 않지만, 산소, 오존, 아산화질소, 일산화질소, 이산화질소, 일산화탄소, 이산화탄소, 산화황, 이산화황, 산소-함유 하이드로카본들 (CxHyOz), 물, 아실 할라이드들, 산 무수물들, 이들의 혼합물들, 등을 포함한다. 개시된 전구체들은 제한되는 것으로 의도되지 않는다.In the case where the protective film comprises oxygen-for example, an oxygen-containing polymer-, an oxygen-containing reactant may be used. Oxygen - for example, by containing the reaction materials are not limited to, oxygen, ozone, nitrous oxide, nitrogen monoxide, nitrogen dioxide, carbon monoxide, carbon dioxide, sulfur, sulfur dioxide, an oxygen-containing hydrocarbon of (C x H y O z), water , Acyl halides, acid anhydrides, mixtures thereof, and the like. The disclosed precursors are not intended to be limiting.

보호 코팅이 유기 폴리머를 포함하는 특정한 구현예들에서, 제 1 반응물질은 아실 할라이드 (예를 들어, 디아실 할라이드), 예를 들어 아실 클로라이드 (예를 들어, 디아실 클로라이드), (다른 아실 할라이드들이 일부 경우들에서 사용될 수도 있음) 일 수도 있다. 플루오르화된 아실 할라이드 유사체들 (예를 들어, 디아실 할라이드의 플루오르화된 유사체들, 예를 들어, 디아실 클로라이드들의 플루오르화된 유사체들) 이 일부 실시예들에서 사용될 수도 있다. 다양한 실시예들에서, 디아실 클로라이드의 제 1 반응물질은 에탄디오일 디클로라이드 (또한 옥살릴 디클로라이드로서 지칭됨, ClCOCOCl), 말로닐 디클로라이드 (또한 말로닐 클로라이드로서 지칭됨, CH2(COCl)2), 숙시닐 디클로라이드 (또한 숙시닐 클로라이드로서 지칭됨, ClCOCH2CH2COCl), 펜탄디오일 디클로라이드 (또한 글루타릴 클로라이드로서 지칭됨, ClCO(CH2)3COCl), 또는 이들의 조합들일 수 있다. 유사하게, 일부 실시예들에서 제 1 반응물질은 에탄디오일 디클로라이드의 플루오르화된 유사체, 말로닐 클로라이드의 플루오르화된 유사체, 숙시닐 디클로라이드의 플루오르화된 유사체, 펜탄디오일 디클로라이드의 플루오르화된 유사체, 또는 이들의 조합들일 수도 있다. 일부 다른 구현예들에서, 제 1 반응물질은 상기의 모든 디아실 클로라이드를 발생시키는 디카르복실산의 무수물과 같은 산 무수물일 수도 있다. 산 무수물들의 플루오르화된 유사체들이 또한 사용될 수도 있다. 사용될 수도 있는 산 무수물의 일 예는 말레인 무수물 (또는 말레인 무수물의 플루오르화된 유사체) 이다. 또 다른 구현예들에서, 제 1 반응물질은 유기 금속-함유 전구체일 수도 있고, 유기 금속-함유 전구체의 일 예는 TMA (trimethylaluminum) 이다.In certain embodiments where the protective coating comprises an organic polymer, the first reactant may be an acyl halide (e.g., a diacyl halide) such as acyl chloride (e.g., diacyl chloride), (other acyl halides May be used in some cases). Fluorinated acyl halide analogs (e. G., Fluorinated analogs of diacyl halide, e. G., Fluorinated analogs of diacyl chlorides) may be used in some embodiments. In various embodiments, the first reactant material of the diacyl chloride is ethanedioyl dichloride (also referred to as oxalyl dichloride, ClCOCOCl), malonyl dichloride (also referred to as malonyl chloride, CH 2 ) 2), succinyl dichloride (also referred to as succinyl chloride, ClCOCH 2 CH 2 COCl), pentanedionate days dichloride (also referred to as glutaryl chloride, ClCO (CH 2) 3 COCl), or their . ≪ / RTI > Similarly, in some embodiments, the first reactant is a fluorinated analog of ethanedioyl dichloride, a fluorinated analog of malonyl chloride, a fluorinated analog of succinyl dichloride, a fluorine of pentanedioyl dichloride, Or an analogue thereof, or combinations thereof. In some other embodiments, the first reactant may be an acid anhydride such as an anhydride of a dicarboxylic acid generating all of the above diacyl chlorides. Fluorinated analogs of acid anhydrides may also be used. An example of an acid anhydride which may be used is maleic anhydride (or a fluorinated analog of maleic anhydride). In other embodiments, the first reactant may be an organometallic-containing precursor, and an example of an organometallic-containing precursor is TMA (trimethylaluminum).

보호 코팅이 유기 폴리머를 포함하는 이들 또는 다른 실시예들에서, 제 2 반응물질은 디아민일 수도 있다. 특정한 구현예들에서 디아민은 플루오르화된다. 일부 경우들에서 디아민은 1,2-에탄디아민 (또한 에틸렌디아민으로서 지칭됨, (NH2(CH2)2NH2)), 1,3-프로판디아민 (NH2(CH2)3NH2), 1,4-부탄디아민 (NH2(CH2)4NH2), 1,2-에탄디아민의 플루오르화된 유사체, 1,3-프로판디아민의 플루오르화된 유사체, 1,4-부탄디아민의 플루오르화된 유사체, 또는 이들의 조합들일 수도 있다. 제 2 반응물질은 일부 경우들에서 디올일 수도 있다. 디올은 플루오르화될 수도 있거나 플루오르화되지 않을 수도 있다. 예시적인 디올들은 에틸렌 글리콜, 1,3-프로판디올, 1,4-부탄디올, 에틸렌 글리콜의 플루오르화된 유사체들, 1,3-프로판디올의 플루오르화된 유사체들, 1,4-부탄디올의 플루오르화된 유사체들, 또는 이들의 조합들을 포함한다. 제 2 반응물질은 일부 경우들에서 티올일 수도 있다. 티올은 플루오르화될 수도 있거나 플루오르화되지 않을 수도 있다. 예시적인 티올들은 1,2-에탄디티올, 1,3-프로판디티올, 1,4-부탄디티올, 1,2-에탄디티올의 플루오르화된 유사체들, 1,3-프로판디티올의 플루오르화된 유사체들, 1,4-부탄디티올의 플루오르화된 유사체들, 또는 이들의 조합들을 포함한다. 특정한 실시예들에서, 제 2 반응물질은 선택 가능하게 플루오르화된 3작용성 화합물, 예컨대, (±)-3-아미노-1,2-프로판디올, 글리세롤, 비스(헥사메틸렌)트리아민, 멜라민, 디에틸렌트리아민, (±)-1,2,4-부탄트리올, 시아누르 클로라이드, (±)-3-아미노-1,2-프로판디올의 플루오르화된 유사체들, 글리세롤의 플루오르화된 유사체들, 비스(헥사메틸렌)트리아민의 플루오르화된 유사체들, 멜라민의 플루오르화된 유사체들, 디에틸렌트리아민의 플루오르화된 유사체들, (±)-1,2,4-부탄트리올의 플루오르화된 유사체들, 시아누르 클로라이드의 플루오르화된 유사체들, 또는 이들의 조합들일 수도 있다.In these or other embodiments in which the protective coating comprises an organic polymer, the second reactive material may be a diamine. In certain embodiments, the diamine is fluorinated. In some cases, the diamine is 1,2-ethane diamine (also referred to as ethylene diamine, (NH 2 (CH 2) 2 NH 2)), 1,3- propanediamine (NH 2 (CH 2) 3 NH 2) , 1,4-butane diamine (NH 2 (CH 2) 4 NH 2), 1,2- ethane diamine of fluorinated analog of the fluorine of 1, 3-propanediamine Chemistry analog of the 1,4-butanediamine Fluorinated analogs, or combinations thereof. The second reactant may in some cases be a diol. The diols may or may not be fluorinated. Exemplary diols include, but are not limited to, ethylene glycol, 1,3-propanediol, 1,4-butanediol, fluorinated analogs of ethylene glycol, fluorinated analogs of 1,3-propanediol, Or analogues thereof, or combinations thereof. The second reactant may be thiol in some cases. The thiol may or may not be fluorinated. Exemplary thiols include 1,2-ethanedithiol, 1,3-propanedithiol, 1,4-butanedithiol, fluorinated analogs of 1,2-ethanedithiol, 1,3-propanedithiol Fluorinated analogs, fluorinated analogs of 1,4-butanedithiol, or combinations thereof. In certain embodiments, the second reactant is a selectively fluorinated trifunctional compound such as (±) -3-amino-1,2-propanediol, glycerol, bis (hexamethylene) triamine, melamine , Diethylenetriamine, (±) -1,2,4-butanetriol, cyanuric chloride, fluorinated analogues of (±) -3-amino-1,2-propanediol, fluorinated Analogs, fluorinated analogues of bis (hexamethylene) triamine, fluorinated analogs of melamine, fluorinated analogs of diethylenetriamine, fluorination of (±) -1,2,4-butanetriol , Fluorinated analogs of cyanuric chloride, or combinations thereof.

다양한 실시예들에서, MLD를 인에이블하는 (enable) 바이덴테이트 (bidentate) 반응물질들의 임의의 조합은 보호 막을 형성하도록 사용될 수도 있다. 바이덴테이트 반응물질들 중 하나 또는 양자는 불소를 포함할 수도 있다. 불소는 하나 이상의 C-F 결합들 및/또는 N-F 결합들 내에 존재할 수도 있다.In various embodiments, any combination of bidentate reactive materials that enable MLD may be used to form a protective film. One or both of the bidentate reactants may comprise fluorine. The fluorine may be present in one or more C-F bonds and / or N-F bonds.

특정한 실시예에서, 말로닐 클로라이드는 폴리아미드 보호 코팅을 형성하도록 에틸렌디아민과 함께 사용될 수도 있다. 또 다른 예에서, 말로닐 클로라이드 및 에틸렌디아민 중 하나 또는 양자는 플루오르화된 폴리아미드 보호 코팅을 형성하도록 플루오르화된 형태로 제공된다.In certain embodiments, malonyl chloride may be used with ethylenediamine to form a polyamide protective coating. In another example, either or both of malonyl chloride and ethylenediamine are provided in a fluorinated form to form a fluorinated polyamide protective coating.

예시적인 퍼지 가스들 이로 제한되지 않지만, He, Ar, Ne, H2, N2, 및 이들의 조합들을 포함한다.Although it is not limited to the exemplary purge gas comprises He, Ar, Ne, H 2, N 2, and combinations thereof.

다른 반응물질들은 또한 당업자들에 의해 공지된 바와 같이 사용될 수도 있다. 예를 들어 보호 막이 금속을 포함하는 경우에, 금속-함유 반응물질이 사용될 수도 있고, 그리고 보호 막이 탄소를 포함하는 경우에, 탄소-함유 반응물질이 사용될 수도 있다.Other reactive materials may also be used as known by those skilled in the art. For example, where the protective film comprises a metal, a carbon-containing reactive material may be used where a metal-containing reactive material may be used and the protective film comprises carbon.

반응물질 조합들의 몇몇의 특정한 예들이 제공될 것이지만, 이들 예들은 제한되는 것으로 의도되지 않는다. 일 예에서, 말로닐 클로라이드는 전구체 막을 형성하도록 기판의 표면 상에 흡착된다. 전구체 막은 도 2c 및 도 2d에 도시된 바와 같이 보호 유기 폴리머 막을 형성하도록 에틸렌디아민에 노출될 수도 있다. 도 2e와 관련하여 기술된 또 다른 예에서, 말로닐 클로라이드의 플루오르화된 유사체는 전구체 막을 형성하도록 기판의 표면 상에 흡착될 수도 있고, 전구체 막은 이어서 플루오르화된 보호 유기 폴리머 막을 형성하도록 에틸렌디아민의 플루오르화된 유사체에 노출된다. 반응은 플라즈마에 대한 노출 없이 발생할 수도 있고, 대신에 반응을 구동하도록 열 에너지를 필요로 한다. 이들 반응물질들은 상기에 기술된 바와 같이 상대적으로 저온들에서 플라즈마 에너지 없이 반응하는 것으로 나타난다.Some specific examples of reactant combinations will be provided, but these examples are not intended to be limiting. In one example, malonyl chloride is adsorbed onto the surface of the substrate to form a precursor film. The precursor film may be exposed to ethylenediamine to form a protective organic polymer film as shown in Figs. 2C and 2D. In another example described in connection with FIG. 2e, the fluorinated analog of malonyl chloride may be adsorbed onto the surface of the substrate to form a precursor film, and the precursor film may then be subjected to a thermal treatment to form a fluorinated protective organic polymer film Lt; / RTI > is exposed to the fluorinated analog. The reaction may occur without exposure to the plasma, but instead requires thermal energy to drive the reaction. These reactants appear to react without plasma energy at relatively low temperatures, as described above.

상기에 언급된 바와 같이, 보호 층을 형성하도록 사용되는 전구체(들)는 상대적으로 저 부착 계수들을 가질 수도 있고, 이에 따라 전구체들로 하여금 에칭된 피처들 내로 깊게 관통하게 인에이블한다. 일부 경우들에서, 전구체들의 부착 계수 (관련된 디포지션 조건들에서) 는 약 0.05 이하, 예를 들어 약 0.001 이하일 수도 있다.As noted above, the precursor (s) used to form the protective layer may have relatively low adhesion coefficients, thereby enabling the precursors to penetrate deeply into the etched features. In some cases, the adhesion coefficient (in the related deposition conditions) of the precursors may be less than or equal to about 0.05, e.g., less than or equal to about 0.001.

반응물질들의 선택은 복수의 인자들에 의해 영향을 받을 수도 있다. 이러한 인자들은 독성, 인화성, 유용성, 비용, 품질 수명, 전달/사용의 용이성, 등을 포함할 수 있다. 일반적으로, 본 명세서에 기술된 다양한 반응물질들의 플루오르화된 유사체들은 치환되지 않은 대응하는 부분들보다 다소 덜 휘발성일 수도 있다. 이와 같이, 하나 이상의 반응물질들은 반응 챔버로의 전달 전에, 기화되거나 그렇지 않으면 원자화될 수도 있다. ALD/CVD 시스템들에서 액체 반응물질들과 관련되어 흔히 사용되는 반응물질 전달 시스템들은 이 목적을 위해 손쉽게 구성될 수도 있다.The choice of reactants may be influenced by a plurality of factors. These factors may include toxicity, flammability, availability, cost, quality life, ease of delivery / use, and the like. Generally, the fluorinated analogues of the various reactants described herein may be somewhat less volatile than the corresponding non-substituted portions. As such, one or more reactive materials may be vaporized or otherwise atomized prior to delivery to the reaction chamber. Reactant delivery systems commonly used in connection with liquid reactants in ALD / CVD systems may be readily configured for this purpose.

특정한 실시예들에서, 반응 챔버의 내부 표면들은 하나 이상의 단계들 동안 가열될 수도 있다. 예를 들어, 반응 챔버 표면들은 보호 막의 디포지션 동안 그리고/또는 에칭 동안 가열될 수도 있다. 가열된 반응 챔버 표면들의 사용은 반응물질들이 이들 표면들 상에서 응결하는 정도를 최소화할 수도 있다. 즉, 반응 챔버의 내부 표면들을 가열하는 것은 이들 내부 표면들을 가능한 한 깨끗하게 유지하는 것을 돕고, 이들 표면들 상의 임의의 구축이 전체 에칭 프로세스에 부정적으로 영향을 줄 위험을 감소시킨다. 특정한 실시예들에서, 내부 챔버 표면들 (예를 들어, 챔버 벽들, 천장, 기판 지지부, 샤워헤드, 등 중 하나 이상) 은 보호 막의 디포지션 동안 그리고/또는 에칭 동안 약 40 내지 200 ℃, 또는 약 60 내지 150 ℃의 온도로 가열될 수도 있다.In certain embodiments, the inner surfaces of the reaction chamber may be heated during one or more steps. For example, the reaction chamber surfaces may be heated during deposition of the protective film and / or during etching. The use of heated reaction chamber surfaces may minimize the extent to which the reactants condense on these surfaces. That is, heating the inner surfaces of the reaction chamber helps to keep these inner surfaces as clean as possible, and reduces the risk that any build on these surfaces will adversely affect the entire etching process. In certain embodiments, the inner chamber surfaces (e.g., one or more of the chamber walls, the ceiling, the substrate support, the showerhead, etc.) may be maintained at a temperature of about 40 to about 200 DEG C during the deposition of the protective film and / And may be heated to a temperature of 60 to 150 ° C.

반응 메커니즘은 순환적이거나 (예를 들어, ALD 또는 MLD) 연속적일 (예를 들어, CVD) 수도 있다. 고 종횡비들로 보호 측벽 막의 형성을 발생시키는 임의의 디포지션 방법이 사용될 수도 있다. 언급된 바와 같이, ALD 및 MLD 반응들은 컨포멀성 및 흡착-기반 메커니즘들에 기인하여 이 목적을 위해 특히 잘 맞을 수도 있다. 그러나, 다른 타입들의 반응들은 막이 에칭된 피처 내에서 깊게 측벽들을 보호하도록 고 종횡비들로 형성될 수 있는 한 사용될 수도 있다.The reaction mechanism may be cyclical (e. G., ALD or MLD) or continuous (e. G., CVD). Any deposition method that results in the formation of the protective sidewall film with high aspect ratios may be used. As noted, ALD and MLD reactions may be particularly well suited for this purpose due to conformal and adsorption-based mechanisms. However, other types of reactions may be used as long as the film can be formed with high aspect ratios to deeply protect the sidewalls in the etched features.

간단히, 플라즈마 보조된 ALD 반응들은 다음의 동작들: (a) 흡착된 전구체 층을 형성하기 위한 제 1 반응물질의 전달, (b) 반응 챔버로부터 제 1 반응물질을 제거하기 위한 선택 가능한 퍼지 동작, (c) (종종 플라즈마의 형태로 제공되는) 제 2 반응물질의 전달, 여기서 플라즈마 에너지는 제 1 반응물질과 제 2 반응물질 간의 반응을 구동함, (d) 과잉 반응물질 및 부산물들을 제거하기 위한 선택 가능한 퍼지, 및 (e) 막이 목표된 두께에 도달할 때까지 (a) 내지 (d) 를 반복하는 것을 순환적으로 수행하는 것을 수반한다.Briefly, plasma-assisted ALD reactions include the following actions: (a) transfer of a first reactant to form an adsorbed precursor layer, (b) selective purge operation to remove a first reactant from the reaction chamber, (c) transfer of a second reactant (often provided in the form of a plasma), wherein the plasma energy drives the reaction between the first reactant and the second reactant, (d) And (e) repeating (a) to (d) until the film reaches the desired thickness.

유사하게, MLD 반응은 동작들: (a) 흡착된 전구체 층을 형성하기 위한 제 1 반응물질의 전달, (b) 반응 챔버로부터 흡착되지 않은 제 1 반응물질을 제거하기 위한 선택 가능한 퍼지 동작, (c) 제 2 반응물질의 전달, 여기서 열 에너지는 보호 막을 형성하도록 제 1 반응물질과 제 2 반응물질 간의 반응을 구동함, (d) 흡착되지 않은 반응물질들 및 부산물들을 제거하기 위한 선택 가능한 퍼지 동작, 및 (e) 보호 막이 목표된 두께에 도달할 때까지 (a) 내지 (d) 를 반복하는 것을 순환적으로 수행하는 것을 수반할 수도 있다. 제 1 반응물질 및 제 2 반응물질은 가스 상으로 전달될 수도 있고, 그리고 반응은 플라즈마의 사용 없이 발생할 수도 있다.Similarly, the MLD reaction can be carried out in a variety of manners including: (a) transfer of a first reactant to form an adsorbed precursor layer, (b) selectable purge operation to remove a non-adsorbed first reactant from the reaction chamber, c) driving the reaction between the first reactant and the second reactant to transfer the second reactant, wherein the thermal energy forms a protective film; d) activating a selectable purge for removal of unadsorbed reactants and by- (E) repeating (a) - (d) until the protective film reaches the desired thickness. The first reactant and the second reactant may be delivered in a gas phase, and the reaction may occur without the use of a plasma.

반응물질들이 개별 시간에 제공되고 반응이 ALD 및 MLD 방법들의 경우에 표면 반응이기 때문에, 막은 어느 정도 흡착 제한될 수도 있다. 흡착-기반 레짐 (regime) 은 피처의 전체 깊이를 상당히 라이닝할 수 있는 매우 컨포멀한 막들의 형성을 발생시킨다. 다양한 경우들에서, 보호 코팅은 부분적으로 에칭된 피처의 길이/깊이의 상당 부분을 따라 디포짓될 수도 있다. 일부 경우들에서, 보호 막은 피처의 길이/깊이의 적어도 약 80 %, 적어도 약 90 %, 또는 적어도 약 95 %를 따라 디포짓될 수도 있다. 특정한 실시예들에서 보호 막은 피처의 전체 길이/깊이를 따라 디포짓된다. 대조적으로, 플라즈마 보조된 CVD 반응들은 기판이 플라즈마에 노출되는 동안 연속적으로 반응물질(들)을 기판에 전달하는 것을 수반한다. CVD 반응들은 기판 표면 상에 반응 생성물들을 디포짓하는 가스 상 반응들이다.Since the reactants are provided at individual times and the reaction is a surface reaction in the case of ALD and MLD methods, the membrane may be adsorbed to some extent. The adsorption-based regime results in the formation of highly conformal films that can significantly lining the entire depth of the features. In various instances, the protective coating may be partially deposited along a substantial portion of the length / depth of the etched features. In some cases, the protective film may be deposited along at least about 80%, at least about 90%, or at least about 95% of the length / depth of the features. In certain embodiments, the protective film is deposited along the entire length / depth of the feature. In contrast, plasma-assisted CVD reactions involve continuously transferring the reactant (s) to the substrate while the substrate is exposed to the plasma. CVD reactions are gas phase reactions that depress reaction products on the substrate surface.

다음의 반응 조건들은 디포지션 반응이 MLD 방법들을 통해 발생하는 특정한 실시예들에서 사용될 수도 있다. 조건들은 도 2b에 도시된 방법 250에 관하여 기술된다. 동작 251에서, 제 1 반응물질은 반응 챔버 내로 흐를 수도 있다. 특정한 실시예들에서, 제 1 반응물질은 약 0.1 내지 30 s, 예를 들어 약 0.2 내지 5 s의 지속기간 동안, 약 0.1 내지 5000 sccm, 예를 들어 약 500 내지 2000 sccm의 레이트로 흐를 수도 있다. 동작 253에서, 반응 챔버는 약 0.05 내지 10 s, 예를 들어 약 0.2 내지 3 s의 지속기간 동안 선택 가능하게 퍼지될 수도 있다. 퍼지는 반응 챔버를 배기함으로써 그리고/또는 반응 챔버를 통해 불활성 가스를 흘림으로써 발생할 수도 있다. 불활성 가스가 사용되는 경우에, 불활성 가스는 일부 경우들에서 약 20 내지 5000 sccm의 레이트로 흐를 수도 있다. 다음에, 동작 255에서, 제 2 반응물질은 반응 챔버 내로 흐를 수도 있다. 특정한 실시예들에서, 제 2 반응물질은 약 0.1 내지 30 s, 예를 들어 약 0.2 내지 5 s의 지속기간 동안 약 10 내지 5000 sccm, 또는 약 500 내지 2000 sccm의 레이트로 흐를 수도 있다.The following reaction conditions may be used in certain embodiments in which the deposition reaction occurs via MLD methods. The conditions are described with respect to the method 250 shown in FIG. 2B. In operation 251, the first reactant may flow into the reaction chamber. In certain embodiments, the first reactant may flow at a rate of about 0.1 to 5000 sccm, such as about 500 to 2000 sccm, for a duration of about 0.1 to 30 s, such as about 0.2 to 5 s . In operation 253, the reaction chamber may be selectively purged for a duration of about 0.05 to 10 s, for example, about 0.2 to 3 s. Or may be generated by evacuating the evacuating reaction chamber and / or by flowing an inert gas through the reaction chamber. When an inert gas is used, the inert gas may flow at rates of about 20 to 5000 sccm in some cases. Next, at operation 255, the second reactant material may flow into the reaction chamber. In certain embodiments, the second reactant may flow at a rate of about 10 to 5000 sccm, or about 500 to 2000 sccm, for a duration of about 0.1 to 30 s, such as about 0.2 to 5 s.

열 에너지는 제 1 반응물질과 제 2 반응물질 간의 반응을 구동하도록 제공될 수도 있다. 열 에너지는 주로 기판의 온도에 의해 제어된 정도까지 사용 가능하다. 일부 경우들에서, 열 에너지는 기판 지지부/페데스탈을 통해 기판 온도를 제어함으로써 조절될 수도 있다. 이들 또는 다른 경우들에서, 열 에너지는 특정한 온도들에서 반응물질들을 전달함으로써 제공될 수도 있다. 일부 경우들에서, 기판의 온도는 약 -10 내지 350 ℃, 예를 들어 약 0 내지 200 ℃, 또는 약 10 내지 100 ℃, 또는 약 20 내지 50 ℃로 유지될 수도 있다. 특정한 실시예들에서, 기판은 약 200 ℃ 이하, 약 100 ℃ 이하, 약 50 ℃ 이하, 또는 약 30 ℃ 이하의 온도로 유지된다. 이들 또는 다른 실시예들에서, 반응 챔버로 전달된 반응물질 가스들 (및/또는 퍼지하도록 사용된 불활성 가스들) 중 하나 또는 양자의 온도는 이 문단에서 열거된 기판 온도들에 대응할 수도 있다. 동작 257에서, 반응 챔버는 동작 253과 관련하여 상기에 기술된 조건들을 사용하여 선택 가능하게 퍼지될 수도 있다. 동작 259에서 보호 막이 충분히 두꺼운지 여부가 결정된다. 만약 그렇지 않다면, 방법은 동작 251로부터 반복될 수도 있다. 특정한 경우들에서, 반응 챔버 내의 압력은 약 1 내지 4 Torr일 수도 있다. 다양한 경우들에서, 도 2a의 동작 205 또는 215의 각각의 반복에서 보호 막은 약 10 분 이하인 지속기간 동안 디포짓될 수도 있다.The thermal energy may be provided to drive the reaction between the first reactant and the second reactant. The thermal energy can be used mainly to the extent that it is controlled by the temperature of the substrate. In some cases, the thermal energy may be regulated by controlling the substrate temperature through the substrate support / pedestal. In these or other instances, the thermal energy may be provided by transferring reactants at specific temperatures. In some cases, the temperature of the substrate may be maintained at about -10 to 350 캜, such as about 0 to 200 캜, or about 10 to 100 캜, or about 20 to 50 캜. In certain embodiments, the substrate is maintained at a temperature of about 200 DEG C or less, about 100 DEG C or less, about 50 DEG C or less, or about 30 DEG C or less. In these or other embodiments, the temperature of one or both of the reactant gases delivered to the reaction chamber (and / or the inert gases used to purge) may correspond to the substrate temperatures listed in this paragraph. At operation 257, the reaction chamber may be selectively purged using the conditions described above with respect to operation 253. At act 259, it is determined whether the protective film is sufficiently thick. If not, the method may be repeated from operation 251. In certain instances, the pressure in the reaction chamber may be about 1 to 4 Torr. In various instances, in each iteration of act 205 or 215 in Figure 2a, the protective film may be depotted for a duration of less than about 10 minutes.

특정한 실시예들에서, 유기 폴리머 막을 형성하는 분자들의 말단들은 수산기, 아민, 또는 티올을 형성한다. 예를 들어, 디아민이 제 2 반응물질로서 사용된다면, -NH2는 유기 폴리머 막을 형성하는 분자들의 말단들을 형성할 수도 있다. 디올이 제 2 반응물질로서 사용된다면, -OH는 유기 폴리머 막을 형성하는 분자들의 말단들을 형성할 수도 있다. 유사하게, 티올이 제 2 반응물질로서 사용된다면, -SH는 유기 폴리머 막을 형성하는 분자들의 말단들을 형성할 수도 있다.In certain embodiments, the ends of the molecules forming the organic polymer film form a hydroxyl, amine, or thiol. For example, if a diamine is used as the second reactant, -NH 2 may form the ends of the molecules forming the organic polymer film. If a diol is used as the second reactant, -OH may form the ends of the molecules forming the organic polymer film. Similarly, if a thiol is used as the second reactant, -SH may form the ends of the molecules forming the organic polymer film.

특정한 실시예들에서 진공 챔버의 플라즈마 또는 프로세스 가스 노출된 표면 상에 디포짓된 유기 폴리머 막층이 최대 두께를 갖도록, 유기 폴리머 막을 형성하도록 사용되는 제 1 반응물질 및 제 2 반응물질이 진공 챔버의 플라즈마 또는 프로세스 가스 노출된 표면 상에서 약 100 % 포화에 도달할 때까지 제 1 반응물질 및 제 2 반응물질은 진공 챔버 내로 흐를 수도 있다. 미포화 및 과포화는 또한 일부 실시예들에서, 예를 들어 디포지션 레이트를 원하는 대로 테일러링하도록 실시될 수도 있다.In certain embodiments, the first reactant and the second reactant, which are used to form the organic polymer film, are deposited on the plasma or process gas exposed surface of the vacuum chamber such that the deposited organic polymer film layer has a maximum thickness, Or the first reactant and the second reactant may flow into the vacuum chamber until about 100% saturation is reached on the process gas exposed surface. Unfolding and supersaturation may also be performed in some embodiments, for example, to tailor the deposition rate as desired.

예를 들어, 도 3e는 약 2 Torr의 지속 압력을 가진 진공 챔버 내에서 쿠폰 (coupon) 의 표면 상에 디포짓될 제 1 반응물질 (말로닐 클로라이드) 의 백분율 포화의 그래프를 도시한다. 제 1 반응물질은 각각 약 1 초 지속되는 도즈들로 흐르고 그리고 퍼지 가스는 제 1 반응물질의 도즈 각각 사이에서 약 5 초 동안 흐른다. 도 3e에 도시된 바와 같이, 제 1 반응물질인 말로닐 클로라이드는 약 8 도즈들에서 약 100 % 포화에 도달한다.For example, FIG. 3e shows a graph of percent saturation of the first reactant (malonyl chloride) to be deposited on the surface of the coupon in a vacuum chamber with a sustained pressure of about 2 Torr. The first reactant flows into the doses each lasting about 1 second and the purge gas flows between each of the doses of the first reactant for about 5 seconds. As shown in Figure 3E, malonyl chloride, the first reactant, reaches about 100% saturation at about 8 dots.

도 3f는 약 2 Torr의 지속 압력을 가진 진공 챔버 내에서 쿠폰의 표면 상에 디포짓될 제 2 반응물질 (에틸렌디아민) 의 백분율 포화의 그래프를 도시한다. 제 2 반응물질은 각각 약 1 초 지속되는 도즈들로 흐르고 그리고 퍼지 가스는 제 2 반응물질의 도즈 각각 사이에서 약 5 초 동안 흐른다. 도 3f에 도시된 바와 같이, 제 2 반응물질인 에틸렌디아민은 약 3 도즈들에서 약 100 % 포화에 도달한다.Figure 3f shows a graph of percent saturation of a second reactant (ethylenediamine) to be deposited on the surface of the coupon in a vacuum chamber with a sustained pressure of about 2 Torr. The second reactant flows into the doses each lasting about 1 second and the purge gas flows between each of the doses of the second reactant for about 5 seconds. As shown in Figure 3F, the second reactant, ethylenediamine, reaches about 100% saturation at about 3 dots.

도 3g는 약 100 개의 디포지션 사이클들 동안 시간 (초) 에 대한 질량 변화 (ng/㎠) 의 그래프이고, 여기서 사이클 각각은 약 1 초 동안 흐르는 제 1 반응물질인 말로닐 클로라이드의 전달, 약 5 초의 퍼지 플로우, 약 1 초 동안 흐르는 제 2 반응물질인 에틸렌디아민의 전달, 및 약 5 초의 최종 퍼지 플로우를 포함하고, 여기서 디포지션 사이클들은 약 2 Torr의 지속 압력을 가진 진공 챔버 내에서 쿠폰의 표면 상에 유기 폴리머 막을 형성한다. 도 3g에 도시된 바와 같이, 질량 변화는 수행된 사이클들의 수에 정비례한다.3g is a graph of mass change (ng / cm2) versus time (seconds) during about one hundred deposition cycles, wherein each cycle comprises the delivery of malonyl chloride, the first reactant flowing for about one second, And a final purge flow of about 5 seconds wherein the deposition cycles are carried out in a vacuum chamber having a sustained pressure of about 2 Torr, the surface of the coupon To form an organic polymer film. As shown in Figure 3g, the mass change is directly proportional to the number of cycles performed.

도 3h는 도 3g의 그래프의 분해도이고, 도 3g의 100 개의 디포지션 사이클들 중 약 4 개의 디포지션 사이클들의 시간 (초) 에 대한 질량 변화 (ng/㎠) 의 그래프를 도시한다. 이 도면에서, R1은 제 1 반응물질 (말로닐 클로라이드) 이 전달되는 시간들에 대응하고, 그리고 R2는 제 2 반응물질 (에틸렌디아민) 이 전달되는 시간들에 대응한다.Figure 3h is an exploded view of the graph of Figure 3g and shows a graph of mass change (ng / cm2) over time (seconds) of about four deposition cycles of the 100 deposition cycles of Figure 3g. In this figure, R1 corresponds to the times at which the first reactant (malonyl chloride) is delivered, and R2 corresponds to the times at which the second reactant (ethylenediamine) is delivered.

도 3i는 도 3g 및 도 3h에 도시된 플로우 기간들에 따라 디포짓된 막의 유기 폴리머 막 조성을 도시한다. 도 3i에 도시된 바와 같이, 유기 폴리머 막은 N-H, C-H, C=O, 및 C-N 결합들을 포함하고, 그리고 폴리아미드 재료의 구성과 일치한다.Figure 3i shows the organic polymer film composition of the deposited film in accordance with the flow periods shown in Figures 3g and 3h. As shown in Figure 3i, the organic polymer film comprises N-H, C-H, C = O, and C-N bonds and is consistent with the configuration of the polyamide material.

본 명세서의 반응 조건들은 안내로서 제공되고 그리고 제한되는 것으로 의도되지 않는다.The reaction conditions herein are provided as guidance and are not intended to be limiting.

V. 장치 V. apparatus

본 명세서에 기술된 방법들은 임의의 적합한 장치 또는 장치의 조합에 의해 수행될 수도 있다. 적합한 장치는 프로세스 동작들을 달성하기 위한 하드웨어 및 본 발명에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 가진 시스템 제어기를 포함한다. 예를 들어, 일부 실시예들에서, 하드웨어는 프로세스 툴 내에 포함된 하나 이상의 프로세스 스테이션들을 포함할 수도 있다. 하나의 프로세스 스테이션은 에칭 스테이션일 수도 있고 또 다른 프로세스 스테이션은 디포지션 스테이션일 수도 있다. 또 다른 실시예에서, 에칭 및 디포지션은 단일의 스테이션/챔버 내에서 발생한다.The methods described herein may be performed by any suitable device or combination of devices. Suitable devices include hardware for achieving process operations and a system controller having instructions for controlling process operations according to the present invention. For example, in some embodiments, the hardware may include one or more process stations included in the process tool. One process station may be an etching station and another process station may be a deposition station. In yet another embodiment, etching and deposition occurs within a single station / chamber.

도 4a 내지 도 4c는 본 명세서에 기술된 에칭 동작들을 수행하기 위해 사용될 수도 있는 조정 가능한 갭 용량 결합된 한정된 RF 플라즈마 반응기 (400) 의 실시예를 예시한다. 도시된 바와 같이, 진공 챔버 (402) 는 하부 전극 (406) 을 하우징하는 내부 공간을 둘러싸는 챔버 하우징 (404) 을 포함한다. 챔버 (402) 의 상부 부분에서, 상부 전극 (408) 은 하부 전극 (406) 으로부터 수직으로 이격된다. 상부 및 하부 전극들 (408, 406) 의 평면 표면들은 실질적으로 평행하고 전극들 사이의 수직 방향에 직교한다. 바람직하게 상부 및 하부 전극들 (408, 406) 은 원형이고 수직 축에 대해 동축이다. 상부 전극 (408) 의 하부 표면은 하부 전극 (406) 의 상부 표면과 마주본다. 이격되어 마주보는 전극 표면들은 전극 표면들 사이의 조정 가능한 갭 (410) 을 규정한다. 동작 동안, 하부 전극 (406) 에는 RF 전력 공급부 (매칭) (420) 에 의해 RF 전력이 공급된다. RF 전력은 RF 공급 도관 (422), RF 스트랩 (424) 및 RF 전력 부재 (426) 를 통해 하부 전극 (406) 에 공급된다. 접지 차폐부 (436) 는 하부 전극 (406) 에 보다 균일한 RF 장을 제공하도록 RF 전력 부재 (426) 를 둘러쌀 수도 있다. 전체 내용이 참조로서 본 명세서에 인용되는, 공동-소유의 미국 특허 제 7,732,728 호에 기술된 바와 같이, 웨이퍼는 웨이퍼 포트 (482) 를 통해 삽입되고 프로세싱을 위해 하부 전극 (406) 상의 갭 (410) 내에 지지되고, 프로세스 가스가 갭 (410) 에 공급되고 RF 전력에 의해 플라즈마 상태로 여기된다. 상부 전극 (408) 은 전력 공급되거나 (power) 접지될 수 있다.4A-4C illustrate an embodiment of an adjustable gap capacitively coupled limited RF plasma reactor 400 that may be used to perform the etching operations described herein. As shown, the vacuum chamber 402 includes a chamber housing 404 enclosing an interior space for housing the lower electrode 406. In the upper portion of the chamber 402, the upper electrode 408 is vertically spaced from the lower electrode 406. The planar surfaces of the upper and lower electrodes 408 and 406 are substantially parallel and orthogonal to the vertical direction between the electrodes. Preferably, the upper and lower electrodes 408 and 406 are circular and coaxial with respect to the vertical axis. The lower surface of the upper electrode 408 faces the upper surface of the lower electrode 406. The spaced apart electrode surfaces define an adjustable gap 410 between the electrode surfaces. During operation, the lower electrode 406 is supplied with RF power by an RF power supply (matching) 420. RF power is supplied to the lower electrode 406 via the RF supply conduit 422, the RF strap 424 and the RF power member 426. The ground shield 436 may surround the RF power member 426 to provide a more uniform RF field to the lower electrode 406. The wafer is inserted through the wafer port 482 and is in contact with the gap 410 on the lower electrode 406 for processing, as described in co-owned U. S. Patent 7,732, 728, the entire content of which is incorporated herein by reference. And the process gas is supplied to the gap 410 and excited into the plasma state by the RF power. The upper electrode 408 may be powered or grounded.

도 4a 내지 도 4c에 도시된 실시예에서, 하부 전극 (406) 은 하부 전극 지지 플레이트 (416) 상에 지지된다. 하부 전극 (406) 과 하부 전극 지지 플레이트 (416) 사이에 개재된 절연체 링 (414) 은 지지 플레이트 (416) 로부터 하부 전극 (406) 을 절연한다.In the embodiment shown in Figs. 4A to 4C, the lower electrode 406 is supported on the lower electrode support plate 416. Fig. An insulator ring 414 interposed between the lower electrode 406 and the lower electrode support plate 416 insulates the lower electrode 406 from the support plate 416.

RF 바이어스 하우징 (430) 은 RF 바이어스 하우징 볼 (bowl) (432) 상에 하부 전극 (406) 을 지지한다. 볼 (432) 은 RF 바이어스 하우징 (430) 의 암 (434) 에 의해 도관 지지 플레이트 (438) 에 챔버 벽 플레이트 (418) 내의 개구를 통해 연결된다. 바람직한 실시예에서, RF 바이어스 하우징 볼 (432) 및 RF 바이어스 하우징 암 (434) 은 하나의 컴포넌트로 일체형으로 형성되지만, 암 (434) 및 볼 (432) 은 또한 함께 볼트로 접합되거나 결합된 2 개의 개별 컴포넌트들일 수 있다.The RF bias housing 430 supports the lower electrode 406 on the RF bias housing bowl 432. The ball 432 is connected to the conduit support plate 438 via an opening in the chamber wall plate 418 by the arm 434 of the RF bias housing 430. In the preferred embodiment, the RF bias housing ball 432 and the RF bias housing arm 434 are integrally formed into one component, while the arm 434 and ball 432 are also two bolted together or joined together May be individual components.

RF 바이어스 하우징 암 (434) 은 RF 전력 및 시설, 예를 들어, 가스 냉각재, 액체 냉각재, RF 에너지, 리프트 핀 제어를 위한 케이블들, 하부 전극 (406) 의 후면 상의 공간에서 진공 챔버 (402) 외부로부터 진공 챔버 (402) 내부로의 전기적 모니터링 및 액추에이팅 신호들을 통과시키기 위한 하나 이상의 중공형 통로들을 포함한다. RF 공급 도관 (422) 은 RF 바이어스 하우징 암 (434) 으로부터 절연되고, RF 바이어스 하우징 암 (434) 은 RF 전력 공급부 (420) 에 RF 전력을 위한 복귀 경로를 제공한다. 시설 도관 (440) 은 시설 컴포넌트들을 위한 통로를 제공한다. 시설 컴포넌트들의 추가의 상세사항들은 미국 특허 제 5,948,704 호 및 제 7,732,728 호에 기술되고 기술의 간단함을 위해 본 명세서에 도시되지 않는다. 갭 (410) 은 한정 링 어셈블리 또는 슈라우드 (shroud) (미도시) 에 의해 바람직하게 둘러싸이고, 그 상세사항들은 참조로서 본 명세서에 인용되는 공동 소유의 공개된 미국 특허 제 7,740,736 호에서 발견될 수 있다. 진공 챔버 (402) 의 내부는 진공 포털 (portal) (480) 을 통한 진공 펌프로의 연결에 의해 저압으로 유지된다.The RF bias housing arm 434 is connected to the RF power supply and to the outside of the vacuum chamber 402 in the space on the backside of the lower electrode 406 for RF power and facilities, e.g., gas coolant, liquid coolant, RF energy, And one or more hollow passageways for passing electrical signals and electrical monitoring from the vacuum chamber 402 into the vacuum chamber 402. RF supply conduit 422 is isolated from RF bias housing arm 434 and RF bias housing arm 434 provides a return path for RF power to RF power supply 420. The facility conduit 440 provides a path for the facility components. Additional details of the facility components are described in U.S. Patent Nos. 5,948,704 and 7,732,728 and are not shown here for the sake of brevity. The gap 410 is preferably surrounded by a confinement ring assembly or a shroud (not shown), the details of which can be found in commonly owned U. S. Patent No. 7,740, 736, incorporated herein by reference . The interior of the vacuum chamber 402 is maintained at a low pressure by connection to a vacuum pump through a vacuum portal (480).

도관 지지 플레이트 (438) 는 작동 메커니즘 (442) 에 부착된다. 작동 메커니즘의 상세사항들은 위에서 본 명세서에 인용된 공동-소유의 미국 특허 제 7,732,728 호에 기술된다. 서보 기계 모터, 스텝퍼 모터 등과 같은 작동 메커니즘 (442) 은 예를 들어, 볼 스크류와 같은 스크류 기어 (446) 및 볼 스크류를 회전시키기 위한 모터에 의해, 수직 선형 베어링 (444) 에 부착된다. 갭 (410) 의 사이즈를 조정하기 위한 동작 동안, 작동 메커니즘 (442) 은 수직 선형 베어링 (444) 을 따라 이동한다. 도 4a는 작동 메커니즘 (442) 이 작은 갭 (410 a) 을 발생시키는 선형 베어링 (444) 상의 고 위치에 있을 때의 장치를 예시한다. 도 4b는 작동 메커니즘 (442) 이 선형 베어링 (444) 상의 중간 위치에 있을 때의 장치를 예시한다. 도시된 바와 같이, 하부 전극 (406), RF 바이어스 하우징 (430), 도관 지지 플레이트 (438), RF 전력 공급부 (420) 모두는 챔버 하우징 (404) 및 상부 전극 (408) 에 대해 보다 낮게 이동하고, 중간 사이즈 갭 (410 b) 을 발생시킨다.The conduit support plate 438 is attached to an actuation mechanism 442. Details of the operating mechanism are described in co-owned U.S. Patent No. 7,732,728, incorporated herein by reference. An actuating mechanism 442, such as a servo motor, stepper motor or the like, is attached to the vertical linear bearing 444 by a screw gear 446, such as a ball screw, and a motor for rotating the ball screw. During operation to resize the gap 410, the actuation mechanism 442 moves along the vertical linear bearing 444. 4A illustrates an apparatus when the actuation mechanism 442 is in a high position on a linear bearing 444 generating a small gap 410a. 4B illustrates the device when the actuation mechanism 442 is in an intermediate position on the linear bearing 444. [ As shown, the lower electrode 406, the RF bias housing 430, the conduit support plate 438, and the RF power supply 420 both move lower toward the chamber housing 404 and the upper electrode 408 and it generates an intermediate-size gap (410 b).

도 4c는 작동 메커니즘 (442) 이 선형 베어링 상의 저 위치에 있을 때의 큰 갭 (410 c) 을 예시한다. 바람직하게, 상부 및 하부 전극들 (408, 406) 은 갭 조정 동안 동축으로 남아 있고 갭을 가로질러 상부 및 하부 전극들의 마주보는 표면들은 평행하게 남아 있다.Figure 4c illustrates a larger gap (410 c) when the operating mechanism (442) is in a low position on the linear bearing. Preferably, the upper and lower electrodes 408, 406 remain coaxial during the gap adjustment and the opposing surfaces of the upper and lower electrodes remain parallel across the gap.

이 실시예는 예를 들어, 300 ㎜ 웨이퍼들과 같은 큰 직경 기판 또는 평판 디스플레이들을 걸쳐 균일한 에칭을 유지하도록, 멀티-단계 프로세스 레시피들 (BARC, HARC, 및 STRIP 등) 동안 CCP 챔버 (402) 내의 하부 및 상부 전극들 (406, 408) 사이의 갭 (410) 으로 하여금 조정되게 한다. 특히, 이 챔버는 하부 및 상부 전극들 (406, 408) 사이에 조정 가능한 갭을 제공하는데 필수적인 선형 운동을 허용하는 기계 장치에 속한다.This embodiment can be applied to the CCP chamber 402 during multi-step process recipes (BARC, HARC, and STRIP, etc.) to maintain a uniform etch across large diameter substrates or flat panel displays, for example 300 mm wafers. And the gap 410 between the lower and upper electrodes 406, 408 within the cavity. In particular, the chamber belongs to a machine that allows linear movement, which is essential to provide an adjustable gap between the lower and upper electrodes 406,408.

도 4a는 근위 단부에서 도관 지지 플레이트 (438) 에 그리고 원위 단부에서 챔버 벽 플레이트 (418) 의 계단형 플랜지 (428) 에 시일링된 측면으로 편향된 벨로즈 (450) 를 예시한다. 계단형 플랜지의 내경은 RF 바이어스 하우징 암 (434) 이 통과하는 챔버 벽 플레이트 (418) 내의 개구 (412) 를 규정한다. 벨로즈 (450) 의 원위 단부는 클램프 링 (452) 에 의해 클램핑된다 (clamp).FIG. 4A illustrates bellows 450 deflected to the side, sealed to the conduit support plate 438 at the proximal end and to the stepped flange 428 of the chamber wall plate 418 at the distal end. The inner diameter of the stepped flange defines an opening 412 in the chamber wall plate 418 through which the RF bias housing arm 434 passes. The distal end of the bellows 450 is clamped by the clamp ring 452.

측면으로 편향된 벨로즈 (450) 는 RF 바이어스 하우징 (430), 도관 지지 플레이트 (438) 및 작동 메커니즘 (442) 의 수직 이동을 허용하는 동안 진공 시일을 제공한다. RF 바이어스 하우징 (430), 도관 지지 플레이트 (438) 및 작동 메커니즘 (442) 은 캔틸레버 어셈블리로 지칭될 수 있다. 바람직하게, RF 전력 공급부 (420) 는 캔틸레버 어셈블리와 함께 이동하고 도관 지지 플레이트 (438) 에 부착될 수 있다. 도 4b는 캔틸레버 어셈블리가 중간 위치에 있을 때 중립 위치에 있는 벨로즈 (450) 를 도시한다. 도 4c는 캔틸레버 어셈블리가 저 위치에 있을 때 측면으로 편향된 벨로즈 (450) 를 도시한다.The laterally biased bellows 450 provides a vacuum seal while allowing vertical movement of the RF bias housing 430, the conduit support plate 438, and the actuation mechanism 442. RF bias housing 430, conduit support plate 438, and actuation mechanism 442 may be referred to as cantilever assemblies. Preferably, the RF power supply 420 may move with the cantilever assembly and be attached to the conduit support plate 438. 4B shows the bellows 450 in the neutral position when the cantilever assembly is in the intermediate position. 4C shows the bellows 450 deflected sideways when the cantilever assembly is in the low position.

래버린스 (labyrinth) 시일 (448) 은 벨로즈 (450) 와 플라즈마 프로세싱 챔버 하우징 (404) 의 내부 사이에 입자 배리어를 제공한다. 고정된 차폐부 (456) 는 이동식 차폐부 플레이트 (458) 가 캔틸레버 어셈블리의 수직 이동을 수용하도록 수직으로 이동하는 래버린스 홈 (460) (슬롯) 을 제공하도록 챔버 벽 플레이트 (418) 에서 챔버 하우징 (404) 의 내부 내벽에 부동적으로 (immovably) 부착된다. 이동식 차폐부 플레이트 (458) 의 외측 부분은 하부 전극 (406) 의 모든 수직 위치들에서 슬롯 내에 남아 있다.A labyrinth seal 448 provides a particle barrier between the bellows 450 and the interior of the plasma processing chamber housing 404. The fixed shield 456 is removable from the chamber wall plate 418 to the chamber housing (not shown) to provide a labyrinth groove 460 (slot) in which the movable shield plate 458 moves vertically to receive the vertical movement of the cantilever assembly 404). ≪ / RTI > The outer portion of the removable shield plate 458 remains in the slot at all the vertical positions of the lower electrode 406.

도시된 실시예에서, 래버린스 시일 (448) 은 래버린스 홈 (460) 을 규정하는 챔버 벽 플레이트 (418) 내의 개구 (412) 의 주변에서 챔버 벽 플레이트 (418) 의 내측 표면에 부착된 고정된 차폐부 (456) 를 포함한다. 이동식 차폐부 플레이트 (458) 는 부착되고 암 (434) 이 챔버 벽 플레이트 (418) 내의 개구 (412) 를 통과하는 RF 바이어스 하우징 암 (434) 으로부터 방사상으로 확장한다. 이동식 차폐부 플레이트 (458) 는 캔틸레버 어셈블리로 하여금 수직으로 이동하게 하는, 제 1 갭만큼 고정된 차폐부 (456) 로부터 이격되고 제 2 갭만큼 챔버 벽 플레이트 (418) 의 내부 표면으로부터 이격되는 동안 래버린스 홈 (460) 내로 확장한다. 래버린스 시일 (448) 은 진공 챔버 내부 (405) 에 진입하는 것으로부터 벨로즈 (450) 로부터 부서진 입자들의 이동을 차단하고 라디칼들이 나중에 부서지는 디포짓들을 형성할 수 있는 벨로즈 (450) 로 이동하는 것으로부터 프로세스 가스 플라즈마로부터의 라디칼들을 차단한다.The labyrinth seal 448 is affixed to the inner surface of the chamber wall plate 418 at the periphery of the opening 412 in the chamber wall plate 418 defining the labyrinth ridge groove 460. In this embodiment, Shielding portion 456. A removable shield plate 458 is attached and extends radially from the RF bias housing arm 434 through which the arm 434 passes through the opening 412 in the chamber wall plate 418. While the movable shield plate 458 is spaced from the shield 456 fixed by the first gap and away from the inner surface of the chamber wall plate 418 by a second gap, which allows the cantilever assembly to move vertically, Extend into the rinse groove (460). The labyrinth seal 448 is moved into the bellows 450, which blocks the movement of broken particles from the bellows 450 and enters the vacuum chamber interior 405 and allows the radicals to form later breaking deposits Thereby blocking radicals from the process gas plasma.

도 4a는 캔틸레버 어셈블리가 고 위치 (작은 갭 (410 a)) 에 있을 때 RF 바이어스 하우징 암 (434) 위의 래버린스 홈 (460) 내의 보다 높은 위치에 있는 이동식 차폐부 플레이트 (458) 를 도시한다. 도 4c는 캔틸레버 어셈블리가 저 위치 (큰 갭 (410 c)) 에 있을 때 RF 바이어스 하우징 암 (434) 위의 래버린스 홈 (460) 내의 보다 낮은 위치에 있는 이동식 차폐부 플레이트 (458) 를 도시한다. 도 4b는 캔틸레버 어셈블리가 중간 위치 (중간 갭 (410 b)) 에 있을 때 래버린스 홈 (460) 내의 중립 또는 중간 위치에 있는 이동식 차폐부 플레이트 (458) 를 도시한다. 래버린스 시일 (448) 이 RF 바이어스 하우징 암 (434) 에 대해 대칭으로 도시되지만, 다른 실시예들에서 래버린스 시일 (448) 은 RF 바이어스 암 (434) 에 대해 비대칭일 수도 있다.Figure 4a is a cantilever assembly and location shows a (small gaps (410 a)) movable shield plate 458 at a position higher than in the RF bias housing arm 434, labyrinth groove 460 above, when it is in . Figure 4c is a cantilever assembly is shown a low position (large gap (410 c)) movable shield plate 458 at a lower position than in the RF bias housing arm 434, labyrinth groove 460 above, when it is in . Figure 4b is a cantilever assembly is the middle position when in the (intermediate gap (410 b)) showing a movable shield plate 458 in the neutral or intermediate position in the labyrinth groove 460. Although the labyrinth seal 448 is shown symmetrical with respect to the RF bias housing arm 434, in other embodiments the labyrinth seal 448 may be asymmetric with respect to the RF bias arm 434. [

도 5는 본 명세서에 기술된 디포지션 방법들을 구현하기 위해 배열된 다양한 반응기 컴포넌트들을 도시하는 간단한 블록도를 제공한다. 도시된 바와 같이, 반응기 (500) 는 접지된 가열기 블록 (520) 과 함께 작용하는 샤워헤드 (514) 를 포함하는 용량-방전 타입 시스템에 의해 생성된 플라즈마를 포함하는 역할을 하고 반응기의 다른 컴포넌트들을 둘러싸는 프로세스 챔버 (524) 를 포함한다. 고 주파수 (HF) 무선 주파수 (RF) 생성기 (504) 및 저 주파수 (LF) RF 생성기 (502) 는 매칭 네트워크 (506) 및 샤워헤드 (514) 에 연결될 수도 있다. 매칭 네트워크 (506) 에 의해 공급된 주파수 및 전력은 프로세스 챔버 (524) 에 공급된 프로세스 가스들로부터 플라즈마를 생성하는데 충분할 수도 있다. 예를 들어, 매칭 네트워크 (506) 는 50 W 내지 500 W의 HFRF 전력을 제공할 수도 있다. 일부 예들에서, 매칭 네트워크 (506) 는 100 W 내지 5000 W의 HFRF 전력 및 100 W 내지 5000 W의 LFRF 전력 총 에너지를 제공할 수도 있다. 통상적인 프로세스에서, HFRF 컴포넌트는 5 ㎒ 내지 60 ㎒, 예를 들어, 13.56 ㎒일 수도 있다. LF 컴포넌트가 있는 동작들에서, LF 컴포넌트는 약 100 ㎑ 내지 2 ㎒, 예를 들어, 430 ㎑일 수도 있다.Figure 5 provides a simplified block diagram illustrating various reactor components arranged to implement the deposition methods described herein. As shown, the reactor 500 is operative to include a plasma generated by a capacitive-discharge type system including a showerhead 514 that cooperates with a grounded heater block 520, And enclosing process chamber 524. A high frequency (HF) radio frequency (RF) generator 504 and a low frequency (LF) RF generator 502 may be coupled to the matching network 506 and the showerhead 514. The frequency and power supplied by the matching network 506 may be sufficient to generate a plasma from the process gases supplied to the process chamber 524. For example, the matching network 506 may provide HFRF power of 50 W to 500 W. [ In some instances, the matching network 506 may provide HFRF power of 100 W to 5000 W and LFRF power total energy of 100 W to 5000 W. In a typical process, the HFRF component may be 5 MHz to 60 MHz, e.g., 13.56 MHz. In operations with an LF component, the LF component may be from about 100 kHz to 2 MHz, for example, 430 kHz.

반응기 내에서, 웨이퍼 페데스탈 (518) 은 기판 (516) 을 지지할 수도 있다. 웨이퍼 페데스탈 (518) 은 디포지션 및/또는 플라즈마 처리 반응들 사이에 그리고 디포지션 및/또는 플라즈마 처리 반응들 동안 기판을 홀딩하고 이동시키기 위한 척, 포크 (fork), 또는 리프트 핀들 (lift pins) (미도시) 을 포함할 수도 있다. 척은 산업 및/또는 연구에 사용할 수 있는 정전 척, 기계적인 척 또는 다양한 다른 타입들의 척일 수도 있다.Within the reactor, the wafer pedestal 518 may support the substrate 516. The wafer pedestal 518 may include a chuck, fork, or lift pins (not shown) for holding and moving the substrate between the deposition and / or plasma treatment reactions and during deposition and / Not shown). The chuck may be an electrostatic chuck, a mechanical chuck or various other types of chuck that can be used in industry and / or research.

다양한 프로세스 가스들은 유입부 (512) 를 통해 도입될 수도 있다. 복수의 소스 가스 라인들 (510) 이 매니폴드 (508) 에 연결된다. 가스들은 미리 혼합될 수도 미리 혼합되지 않을 수도 있다. 적절한 밸브 및 질량 유량 (mass flow) 제어 매커니즘들이 프로세스의 디포지션 및 플라즈마 처리 페이즈들 동안 정확한 프로세스 가스들이 전달되는 것을 보장하기 위해 채용될 수도 있다. 화학적 전구체(들)가 액체 형태로 전달되는 경우에서, 액체 유량 제어 매커니즘들이 채용될 수도 있다. 이어서 액체는 기화될 수 있고 디포지션 챔버에 도달하기 전에 액체 형태로 공급된 화학적 전구체의 기화점 이상으로 가열된 매니폴드 내에서의 이동 동안 다른 프로세스 가스들과 혼합될 수도 있다.Various process gases may be introduced through the inlet 512. A plurality of source gas lines (510) are connected to the manifold (508). The gases may or may not be premixed. Appropriate valve and mass flow control mechanisms may be employed to ensure that the correct process gases are delivered during the deposition and plasma processing phases of the process. In the case where the chemical precursor (s) are delivered in liquid form, liquid flow control mechanisms may be employed. The liquid may then be vaporized and mixed with other process gases during its movement in the heated manifold above the vaporization point of the chemical precursor supplied in liquid form prior to reaching the deposition chamber.

프로세스 가스들은 유출부 (522) 를 통해 챔버 (524) 를 나올 수도 있다. 진공 펌프, 예를 들어, 1 단계 또는 2 단계 기계적 건조 펌프 및/또는 터보분자 (turbomolecular) 펌프 (504) 는 프로세스 챔버 (524) 로부터 프로세스 가스들을 인출하고 (draw), 쓰로틀 밸브 (throttle valve) 또는 진자 밸브 (pendulum valve) 와 같은 폐루프 제어된 유량 제한 디바이스를 사용함으로써 프로세스 챔버 (524) 내에서 적합한 저압을 유지하도록 사용될 수도 있다.The process gases may exit the chamber 524 through the outlet 522. A vacuum pump, such as a one- or two-stage mechanical drying pump and / or a turbomolecular pump 504, draws process gases from the process chamber 524 and generates a throttle valve May be used to maintain a suitable low pressure within the process chamber 524 by using a closed loop controlled flow rate limiting device such as a pendulum valve.

위에서 논의된 바와 같이, 본 명세서에서 논의된 디포지션을 위한 기법들은 멀티-스테이션 또는 단일 스테이션 툴에서 구현될 수도 있다. 구체적인 구현예들에서, 4-스테이션 디포지션 스킴을 갖는 300 ㎜ Lam VectorTM 툴 또는 6-스테이션 디포지션 스킴을 갖는 200 ㎜ SequelTM 툴이 사용될 수도 있다. 일부 구현예들에서, 450 ㎜ 웨이퍼들을 프로세싱하기 위한 툴들이 사용될 수도 있다. 다양한 구현예들에서, 매 디포지션 및/또는 디포지션 후 플라즈마 처리 후에 인덱싱될 (index) 수도 있거나, 또한 에칭 챔버들 또는 스테이션들이 동일한 툴의 부분이라면 에칭 동작들 후에 인덱싱될 수도 있거나, 복수의 디포짓들 및 처리들은 웨이퍼를 인덱싱하기 전에 단일의 스테이션에서 실시될 수도 있다.As discussed above, techniques for the deposition discussed herein may be implemented in a multi-station or single station tool. In specific implementations, a 300 mm Lam Vector TM tool with a 4-station deposition scheme or a 200 mm Sequel TM tool with a 6-station deposition scheme may be used. In some implementations, tools for processing 450 mm wafers may be used. In various implementations, it may be indexed after each deposition and / or post-deposition plasma treatment, or may be indexed after etch operations if etch chambers or stations are part of the same tool, Tasks and processes may be performed in a single station prior to indexing the wafer.

일부 실시예들에서, 본 명세서에 기술된 기법들을 수행하도록 구성되는 장치가 제공될 수도 있다. 적합한 장치는 다양한 프로세스 동작들을 수행하기 위한 하드웨어뿐만 아니라 개시된 실시예들에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 가진 시스템 제어기 (530) 를 포함할 수도 있다. 시스템 제어기 (530) 는 장치가 개시된 실시예들에 따라 기법을 수행하기 위해 인스트럭션들을 실행하도록 구성되고, 다양한 프로세스 제어 장비, 예를 들어, 밸브들, RF 생성기들, 웨이퍼 핸들링 시스템들, 등과 통신적으로 연결되는 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 통상적으로 포함할 것이다. 본 개시에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독 가능한 매체는 시스템 제어기 (530) 에 커플링될 수도 있다. 시스템 제어기 (530) 는 본 명세서에 기술된 바와 같이 디포지션 동작들과 연관되는 다양한 프로세스 파라미터들의 제어를 용이하게 하도록 다양한 하드웨어 디바이스들, 예를 들어, 질량 유량 제어기들, 밸브들, RF 생성기들, 진공 펌프들, 등과 통신적으로 연결될 수도 있다.In some embodiments, an apparatus configured to perform the techniques described herein may be provided. Appropriate devices may include a system controller 530 having instructions for controlling process operations in accordance with the disclosed embodiments as well as hardware for performing various process operations. The system controller 530 is configured to execute instructions to perform the techniques in accordance with the disclosed embodiments and to communicate with the various process control equipment, e.g., valves, RF generators, wafer handling systems, One or more memory devices and one or more processors coupled to the memory array. A machine-readable medium including instructions for controlling process operations in accordance with the present disclosure may be coupled to the system controller 530. [ The system controller 530 may be coupled to various hardware devices, such as mass flow controllers, valves, RF generators, etc., to facilitate control of various process parameters associated with deposition operations, Vacuum pumps, etc. < / RTI >

일부 실시예들에서, 시스템 제어기 (530) 는 반응기 (500) 의 모든 액티비티들을 제어할 수도 있다. 시스템 제어기 (530) 는 대용량 저장 디바이스에 저장되고, 메모리 디바이스로 로딩되고, 프로세서 상에서 실행되는 시스템 제어 소프트웨어를 실행할 수도 있다. 시스템 제어 소프트웨어는 가스 플로우들의 타이밍, 웨이퍼 이동, RF 생성기 활성화 등을 제어하기 위한 인스트럭션들뿐만 아니라, 가스들의 혼합물, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 웨이퍼 온도, 타깃 전력 레벨들, RF 전력 레벨들, 기판 페데스탈, 척, 및/또는 서셉터 위치, 및 반응기 장치 (500) 에 의해 수행된 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독 가능한 프로그래밍 언어로 코딩될 수도 있다.In some embodiments, the system controller 530 may control all of the activities of the reactor 500. The system controller 530 may execute system control software stored on a mass storage device, loaded into a memory device, and executed on a processor. The system control software may include instructions for controlling the timing of gas flows, wafer movement, RF generator activation, etc., as well as instructions for controlling the chamber and / or station pressure, chamber and / or station temperature, wafer temperature, , RF power levels, substrate pedestal, chuck, and / or susceptor locations, and other parameters of the particular process performed by the reactor apparatus 500. The system control software may be configured in any suitable manner. For example, various process tool component subroutines or control objects may be written to control the operation of the process tool components required to perform the various process tool processes. The system control software may be coded in any suitable computer readable programming language.

시스템 제어기 (530) 는 장치가 본 개시에 따라 기법을 수행하기 위해 인스트럭션들을 실행하도록 구성된 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 통상적으로 포함할 수도 있다. 개시된 실시예들에 따라 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독 가능한 매체는 시스템 제어기 (530) 에 커플링될 수도 있다.The system controller 530 may typically include one or more memory devices and one or more processors configured to execute instructions for a device to perform the techniques in accordance with the present disclosure. A machine-readable medium containing instructions for controlling process operations in accordance with the disclosed embodiments may be coupled to the system controller 530. [

하나 이상의 프로세스 스테이션들이 멀티-스테이션 프로세싱 툴에 포함될 수도 있다. 도 6은 하나 또는 양자가 리모트 플라즈마 소스를 포함할 수도 있는, 인바운드 로드록 (602) 및 아웃바운드 로드록 (604) 을 갖는 멀티-스테이션 프로세싱 툴 (600) 의 실시예의 개략도를 도시한다. 대기압에서, 로봇 (606) 은 포드 (608) 를 통해 로딩된 카세트로부터 대기 포트 (atmospheric port) (610) 를 통해 인바운드 로드록 (602) 으로 웨이퍼들을 이동시키도록 구성된다. 웨이퍼는 로봇 (606) 에 의해 인바운드 로드록 (602) 내의 페데스탈 (612) 상에 배치되고, 대기 포트 (610) 는 폐쇄되고, 로드록은 펌핑 다운된다 (pump down). 인바운드 로드록 (602) 이 리모트 플라즈마 소스를 포함하면, 웨이퍼는 프로세싱 챔버 (614) 내에 도입되기 전에 로드록 내의 리모트 플라즈마 처리에 노출될 수도 있다. 게다가, 웨이퍼는 또한 예를 들어, 수분 및 흡착된 가스들을 제거하기 위해, 인바운드 로드록 (602) 내에서 가열될 수도 있다. 다음에, 프로세싱 챔버 (614) 로의 챔버 이송 포트 (616) 가 개방되고, 또 다른 로봇 (미도시) 이 프로세싱을 위한 반응기 내에 도시된 제 1 스테이션의 페데스탈 상의 반응기 내에 웨이퍼를 배치시킨다. 도시된 실시예는 로드록들을 포함하지만, 일부 실시예들에서, 프로세스 스테이션 내로 웨이퍼가 직접적으로 제공될 수도 있다는 것이 이해될 것이다.One or more process stations may be included in the multi-station processing tool. Figure 6 shows a schematic diagram of an embodiment of a multi-station processing tool 600 having an inbound load lock 602 and an outbound load lock 604, one or both of which may include a remote plasma source. At atmospheric pressure, the robot 606 is configured to move wafers from the cassettes loaded through the pods 608 to the inbound load lock 602 via the atmospheric port 610. [ The wafer is placed on the pedestal 612 in the inbound load lock 602 by the robot 606 and the standby port 610 is closed and the load lock is pumped down. If the inbound load lock 602 includes a remote plasma source, the wafer may be exposed to remote plasma processing in the loadlock before it is introduced into the processing chamber 614. In addition, the wafer may also be heated in the inbound load lock 602, for example, to remove moisture and adsorbed gases. Next, the chamber transfer port 616 to the processing chamber 614 is opened and another robot (not shown) places the wafer in the reactor on the pedestal of the first station shown in the reactor for processing. It will be appreciated that the illustrated embodiment includes loadlocks, but in some embodiments a wafer may be provided directly into the process station.

도시된 프로세싱 챔버 (614) 는 도 6에 도시된 실시예에서 1 내지 4로 번호가 붙여진, 4 개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 가열된 페데스탈 (스테이션 1에 대해 618로 도시됨), 및 가스 라인 유입부들을 갖는다. 일부 실시예들에서, 프로세스 스테이션 각각이 상이한 목적 또는 복수의 목적들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 프로세스 스테이션들 (1 내지 4) 각각은 ALD, CVD, CFD, 또는 에칭 (이들 중 임의의 것은 플라즈마 보조될 수도 있음) 중 하나 이상을 수행하기 위한 챔버일 수도 있다. 일 실시예에서, 프로세스 스테이션들 중 적어도 하나는 도 5에 도시된 바와 같은 반응 챔버를 가진 디포지션 스테이션이고, 다른 프로세스 스테이션들 중 적어도 하나는 도 4a 내지 도 4c에 도시된 바와 같은 반응 챔버를 가진 에칭 스테이션이다. 도시된 프로세싱 챔버 (614) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버는 임의의 적합한 수의 스테이션들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시예들에서, 프로세싱 챔버는 5개 이상의 스테이션들을 가질 수도 있는 반면, 다른 실시예들에서 프로세싱 챔버는 3개 이하의 스테이션들을 가질 수도 있다.The illustrated processing chamber 614 includes four process stations numbered from 1 to 4 in the embodiment shown in FIG. Each station has a heated pedestal (shown as 618 for station 1), and gas line inflows. It will be appreciated that, in some embodiments, each of the process stations may have different or multiple purposes. For example, each of the process stations 1 to 4 may be a chamber for performing one or more of ALD, CVD, CFD, or etching (any of which may be plasma assisted). In one embodiment, at least one of the process stations is a deposition station having a reaction chamber as shown in Fig. 5, and at least one of the other process stations has a reaction chamber as shown in Figs. 4A to 4C Etching station. It will be appreciated that although the illustrated processing chamber 614 includes four stations, the processing chamber according to this disclosure may have any suitable number of stations. For example, in some embodiments, the processing chamber may have five or more stations, while in other embodiments, the processing chamber may have three or fewer stations.

도 6은 또한 프로세싱 챔버 (614) 내에서 웨이퍼들을 이송하기 위한 웨이퍼 핸들링 시스템 (609) 의 일 실시예를 도시한다. 일부 실시예들에서, 웨이퍼 핸들링 시스템 (609) 은 다양한 프로세스 스테이션들 사이 및/또는 프로세스 스테이션과 로드록 사이에서 웨이퍼들을 이송할 수도 있다. 임의의 적합한 웨이퍼 핸들링 시스템이 채용될 수도 있다는 것이 이해될 것이다. 비제한적인 예들은 웨이퍼 캐로절들 (carousel) 및 웨이퍼 핸들링 로봇들을 포함한다. 도 6은 또한 프로세스 툴 (600) 의 프로세스 조건들 및 하드웨어 상태들을 제어하도록 채용된 시스템 제어기 (650) 의 일 실시예를 도시한다. 시스템 제어기 (650) 는 하나 이상의 메모리 디바이스들 (656), 하나 이상의 대용량 저장 디바이스들 (654), 및 하나 이상의 프로세서들 (652) 을 포함할 수도 있다. 프로세서 (652) 는 CPU 또는 컴퓨터, 아날로그 입력/출력 접속부 및/또는 디지털 입력/출력 접속부, 스텝퍼 모터 제어기 보드들, 등을 포함할 수도 있다.Figure 6 also illustrates one embodiment of a wafer handling system 609 for transferring wafers within the processing chamber 614. [ In some embodiments, the wafer handling system 609 may transfer wafers between various process stations and / or between the process station and the load lock. It will be appreciated that any suitable wafer handling system may be employed. Non-limiting examples include wafer carousels and wafer handling robots. Figure 6 also illustrates one embodiment of a system controller 650 that is employed to control process conditions and hardware states of the process tool 600. [ The system controller 650 may include one or more memory devices 656, one or more mass storage devices 654, and one or more processors 652. The processor 652 may include a CPU or computer, analog input / output connections and / or digital input / output connections, stepper motor controller boards, and the like.

일부 구현예들에서, 제어기는 상술한 실례들의 일부일 수 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이러한 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자장치에 통합될 수도 있다. 전자장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부품들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 예를 들어 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴들 및 다른 전달 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 전달들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스를 제어하도록 프로그램될 수도 있다.In some implementations, the controller is part of a system that may be part of the above described examples. Such systems may include semiconductor processing equipment, including processing tools or tools, chambers or chambers, processing platforms or platforms, and / or specific processing components (wafer pedestal, gas flow system, etc.) . These systems may be integrated into an electronic device for controlling their operation prior to, during, and after the processing of a semiconductor wafer or substrate. An electronic device may also be referred to as a "controller" that may control various components or sub-components of the system or systems. The controller may control the delivery of, for example, processing gases, temperature settings (e.g., heating and / or cooling), pressure settings, vacuum settings, power RF configuration parameters, RF matching circuit settings, frequency settings, flow rate settings, fluid delivery settings, location and operation settings, tools and other delivery tools And / or any of the processes disclosed herein, including wafer transfers into and out of load locks that are interfaced or interfaced with a particular system.

일반적으로 말하면, 제어기는 인스트럭션들을 수신하고 인스트럭션들을 발행하고 동작을 제어하고 세정 동작들을 인에이블하고, 엔드포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSP), ASIC (application specific integrated circuit) 으로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드들, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 동작들을 달성하도록 프로세스 엔지니어에 의해서 규정된 레시피의 일부일 수도 있다.Generally speaking, the controller may be implemented with various integrated circuits, logic, memory, and / or software that receive instructions and issue instructions, control operations, enable cleaning operations, enable endpoint measurements, May be defined as an electronic device. The integrated circuits may be implemented as chips that are in the form of firmware that stores program instructions, digital signal processors (DSPs), chips that are defined as application specific integrated circuits (ASICs), and / or one that executes program instructions (e.g., Microprocessors, or microcontrollers. The program instructions may be instructions that are passed to the controller or to the system in the form of various individual settings (or program files) that define operating parameters for executing a particular process on a semiconductor wafer or semiconductor wafer. In some embodiments, the operating parameters are configured to achieve one or more processing operations during fabrication of one or more layers, materials, metals, oxides, silicon, silicon dioxide, surfaces, circuits, and / It may be part of the recipe specified by the process engineer.

제어기는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 되는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세싱 동작들 각각에 대한 파라미터들을 특정한, 데이터의 형태의 인스트럭션들을 수신한다. 이 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 타입 및 수행될 프로세스의 타입에 특정적일 수 있다는 것이 이해되어야 한다. 따라서, 상술한 바와 같이, 제어기는 예를 들어 서로 네트워킹되어서 함께 공통 목적을 위해서, 예를 들어 본 명세서에 기술된 프로세스들 및 제어들을 위해서 협력하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적을 위한 분산형 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, (예를 들어, 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 원격으로 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 수 있다.The controller, in some implementations, may be coupled to or be part of a computer that is integrated into the system, coupled to the system, or otherwise networked to the system, or a combination thereof. For example, the controller may be all or part of a factory host computer system capable of remote access to wafer processing, or may be in a "cloud ". The computer monitors the current progress of manufacturing operations, examines the history of past manufacturing operations, examines trends or performance metrics from a plurality of manufacturing operations, changes parameters of current processing, and performs processing steps following current processing Or may enable remote access to the system to start a new process. In some instances, a remote computer (e.g., a server) may provide process recipes to the system via a network that may include a local network or the Internet. The remote computer may include a user interface that enables input or programming of parameters and / or settings to be communicated from the remote computer to the system at a later time. In some instances, the controller receives instructions in the form of data that specify parameters for each of the processing operations to be performed during one or more operations. It should be appreciated that these parameters may be specific to the type of tool that is configured to control or interfere with the controller and the type of process to be performed. Thus, as described above, the controllers may be distributed, for example, by including one or more individual controllers networked together and cooperating together for common purposes, e.g., for the processes and controls described herein. An example of a distributed controller for this purpose is one or more integrated on a chamber communicating with one or more integrated circuits located remotely (e. G., At the platform level or as part of a remote computer) Circuits.

비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 디포지션 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (physical vapor deposition) 챔버 또는 모듈, CVD (chemical vapor deposition) 챔버 또는 모듈, ALD (atomic layer deposition) 챔버 또는 모듈, MLD (molecular layer deposition) 챔버 또는 모듈, ALE (atomic layer etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.Exemplary systems include, but are not limited to, a plasma etch chamber or module, a deposition chamber or module, a spin-rinse chamber or module, a metal plating chamber or module, a cleaning chamber or module, a bevel edge etch chamber or module, a physical vapor deposition ) Chambers or modules, chemical vapor deposition chambers or modules, atomic layer deposition (ALD) chambers or modules, MLD (molecular layer deposition) chambers or modules, atomic layer etch chambers or modules, A track chamber or module, and any other semiconductor processing systems that may be used or associated with manufacturing and / or fabrication of semiconductor wafers.

상술한 바와 같이, 툴에 의해서 수행될 프로세스 동작 또는 동작들에 따라서, 제어기는, 반도체 제조 공장 내의 툴 위치들 및/또는 로드 포트들로부터/로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.As described above, depending on the process operations or operations to be performed by the tool, the controller may be used to transfer materials to move the containers of wafers to / from tool positions and / or load ports in a semiconductor manufacturing plant. May communicate with one or more of other tool circuits or modules, other tool components, cluster tools, other tool interfaces, adjacent tools, neighboring tools, tools located all over the plant, main computer, other controllers or tools.

특정한 실시예들에서, 제어기는 도 2a에 관하여 도시되고 기술된 동작들을 수행하기 위한 인스트럭션들을 가진다. 예를 들어, 제어기는 순환적으로 (a) 기판 상의 피처를 부분적으로 에칭하도록 에칭 동작을 수행하기 위한 인스트럭션, (b) 기판을 실질적으로 에칭하지 않고 에칭된 피처 내에 보호 측벽 코팅을 디포짓하기 위한 인스트럭션을 가질 수도 있다. 인스트럭션들은 개시된 반응 조건들을 사용하여 이들 프로세스들을 수행하는 것에 관한 것일 수도 있다. 인스트럭션들은 또한 일부 구현예들에서, 에칭 챔버와 디포지션 챔버 사이에 기판을 이송하는 것에 관한 것일 수도 있다.In certain embodiments, the controller has instructions for performing the operations shown and described with respect to FIG. 2A. For example, the controller can include: (a) instructions for performing an etching operation to partially etch a feature on a substrate, (b) instructions for depositing a protective sidewall coating in the etched feature without substantially etching the substrate Instructions. The instructions may relate to performing these processes using the disclosed reaction conditions. The instructions may also, in some implementations, relate to transferring the substrate between the etch chamber and the deposition chamber.

도 6의 실시예로 돌아가서, 일부 실시예들에서, 시스템 제어기 (650) 는 프로세스 툴 (600) 의 모든 액티비티들을 제어한다. 시스템 제어기 (650) 는 대용량 저장 디바이스 (654) 에 저장되고, 메모리 디바이스 (656) 로 로딩되고, 프로세서 (652) 상에서 실행되는 시스템 제어 소프트웨어 (658) 를 실행한다. 대안적으로, 제어 로직은 시스템 제어기 (650) 에서 하드 코딩될 수도 있다. ASIC들 (Applications Specific Integrated Circuits), PLD들 (Progra㎜able Logic Devices) (예를 들어, field-progra㎜able gate arrays, 또는 FPGA들) 등이 이들 목적들을 위해 사용될 수도 있다. 다음의 논의에서, "소프트웨어" 또는 "코드"가 사용되면, 기능적으로 필적할 만한 하드 코딩된 로직이 그 자리에서 사용될 수도 있다. 시스템 제어 소프트웨어 (658) 는 타이밍, 가스들의 혼합, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 웨이퍼 온도, 타깃 전력 레벨들, RF 전력 레벨들, RF 노출 시간, 기판 페데스탈, 척 및/또는 서셉터 위치, 및 프로세스 툴 (600) 에서 수행된 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 소프트웨어 (658) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 또는 제어 객체들이 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어 (658) 는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.Returning to the embodiment of FIG. 6, in some embodiments, the system controller 650 controls all of the activities of the process tool 600. The system controller 650 executes the system control software 658 stored in the mass storage device 654 and loaded into the memory device 656 and executed on the processor 652. [ Alternatively, the control logic may be hard-coded in the system controller 650. Applications Specific Integrated Circuits (ASICs), Programmable Logic Devices (PLDs) (e.g., field-programmable gate arrays, or FPGAs), etc. may be used for these purposes. In the following discussion, when "software" or "code" is used, functionally comparable hardcoded logic may be used in place. The system control software 658 may control the timing and / or the temperature of the substrate and / or the substrate, the chamber and / or the station pressure, the chamber and / or station temperature, the wafer temperature, the target power levels, the RF power levels, Or susceptor locations, and other parameters of the particular process performed in the process tool 600. [ The system control software 658 may be configured in any suitable manner. For example, various process tool component subroutines or control objects may be written to control the operation of the process tool components required to perform the various process tool processes. The system control software 658 may be coded in any suitable computer readable programming language.

일부 실시예들에서, 시스템 제어 소프트웨어 (658) 는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (input/output control) 시퀀싱 인스트럭션들을 포함할 수도 있다. 예를 들어, ALD 언더코팅 디포지션 프로세스의 페이즈 각각은 시스템 제어기 (650) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. ALD 프로세스 페이즈들에 대한 프로세스 조건들을 설정하기 위한 인스트럭션들이 대응하는 ALD 레시피 페이즈 내에 포함될 수도 있다. 일부 실시예들에서, ALD 프로세스 페이즈를 위한 모든 인스트럭션들이 이 프로세스 페이즈와 동시에 실행되도록 ALD 레시피 페이즈들이 연속적으로 배열될 수도 있다.In some embodiments, the system control software 658 may include input / output control (IOC) sequencing instructions for controlling the various parameters described above. For example, each of the phases of the ALD undercoating deposition process may include one or more instructions for execution by the system controller 650. Instructions for setting process conditions for ALD process phases may be included in the corresponding ALD recipe phase. In some embodiments, ALD recipe phases may be serially arranged such that all instructions for the ALD process phase are executed concurrently with this process phase.

시스템 제어기 (650) 와 연관된 대용량 저장 디바이스 (654) 및/또는 메모리 디바이스 (656) 에 저장된 다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 실시예들에서 채용될 수도 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 (positioning) 프로그램, 프로세스 가스 제어 프로그램, 압력 제어 프로그램, 가열기 제어 프로그램, 및 플라즈마 제어 프로그램을 포함한다. Other computer software and / or programs stored in mass storage device 654 and / or memory device 656 associated with system controller 650 may be employed in some embodiments. Examples of programs or sections of programs for this purpose include a substrate positioning program, a process gas control program, a pressure control program, a heater control program, and a plasma control program.

기판 포지셔닝 프로그램은 페데스탈 (618) 상에 기판을 로딩하고 기판과 프로세스 툴 (600) 의 다른 부분들 사이의 공간을 제어하도록 사용되는 프로세스 툴 컴포넌트들에 대한 프로그램 코드를 포함할 수도 있다.The substrate positioning program may include program code for process tool components used to load the substrate on the pedestal 618 and to control the space between the substrate and other portions of the process tool 600.

프로세스 가스 제어 프로그램은 가스 조성 및 플로우 레이트들을 제어하고 선택 가능하게 프로세스 스테이션 내의 압력을 안정화시키기 위해 디포지션 전에 하나 이상의 프로세스 스테이션들 내로 가스를 흘리기 위한 코드를 포함할 수도 있다. 일부 실시예들에서, 제어기는 코어 층 상에 나노라미네이트 보호 층을 디포짓하기 위한 인스트럭션, 및 보호 층 위에 컨포멀한 층을 디포짓하기 위한 인스트럭션을 포함한다.The process gas control program may include code for controlling gas composition and flow rates and for selectively flowing gas into one or more process stations prior to deposition to stabilize pressure within the process station. In some embodiments, the controller includes instructions for depalletizing the nanolaminate protective layer on the core layer, and instructions for depoforming the conformal layer over the protective layer.

압력 제어 프로그램은 예를 들어, 프로세스 스테이션의 배기 시스템의 쓰로틀 밸브, 프로세스 스테이션으로의 가스 플로우, 등을 조정함으로써 프로세스 스테이션 내의 압력을 제어하기 위한 코드를 포함할 수도 있다. 일부 실시예들에서, 제어기는 코어 층 상에 나노라미네이트 보호 층을 디포짓하기 위한 인스트럭션, 및 보호 층 위에 컨포멀한 층을 디포짓하기 위한 인스트럭션을 포함한다.The pressure control program may include code for controlling the pressure in the process station, for example, by adjusting the throttle valve of the exhaust system of the process station, the gas flow to the process station, and the like. In some embodiments, the controller includes instructions for depalletizing the nanolaminate protective layer on the core layer, and instructions for depoforming the conformal layer over the protective layer.

가열기 제어 프로그램은 기판을 가열하기 위해 사용된 가열 유닛으로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 가열기 제어 프로그램은 기판으로의 (헬륨과 같은) 열 전달 가스 (heat transfer gas) 의 전달을 제어할 수도 있다. 특정한 구현예들에서, 제어기는 제 1 온도로 나노라미네이트 보호 층을 디포짓하기 위한 인스트럭션, 및 제 2 온도로 보호 층 위에 컨포멀한 층을 디포짓하기 위한 인스트럭션을 포함하고, 여기서 제 2 온도는 제 1 온도보다 높다.The heater control program may include a code for controlling the current to the heating unit used to heat the substrate. Alternatively, the heater control program may control the transfer of heat transfer gas (such as helium) to the substrate. In certain embodiments, the controller includes instructions for depalletizing the nanolaminate protective layer to a first temperature, and instructions for depalletizing the conformal layer over the protective layer to a second temperature, wherein the second temperature is Is higher than the first temperature.

플라즈마 제어 프로그램은 본 명세서의 실시예들에 따라 하나 이상의 프로세스 스테이션들 내에서 RF 전력 레벨들 및 노출 시간들을 설정하기 위한 코드를 포함할 수도 있다. 일부 실시예들에서, 제어기는 제 1 RF 전력 레벨 및 제 1 RF 지속기간으로 나노라미네이트 보호 층을 디포짓하기 위한 인스트럭션, 및 제 2 RF 전력 레벨 및 제 2 RF 지속기간으로 보호 층 위에 컨포멀한 층을 디포짓하기 위한 인스트럭션을 포함한다. 제 2 RF 전력 레벨 및/또는 제 2 RF 지속기간은 제 1 RF 전력 레벨/제 1 지속기간보다 높을/길 수도 있다.The plasma control program may include code for setting RF power levels and exposure times within one or more process stations in accordance with the embodiments herein. In some embodiments, the controller includes instructions for depalletizing the nanolaminate protection layer with a first RF power level and a first RF duration, and a second RF power level and a second RF duration, Lt; RTI ID = 0.0 > layer < / RTI > The second RF power level and / or the second RF duration may be higher / higher than the first RF power level / first duration.

일부 실시예들에서, 시스템 제어기 (650) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽적인 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다. In some embodiments, there may be a user interface associated with the system controller 650. The user interface may include graphical software displays of a display screen, device and / or process conditions, and user input devices such as pointing devices, keyboards, touchscreens, microphones,

일부 실시예들에서, 시스템 제어기 (650) 에 의해 조정된 파라미터들은 프로세스 조건들과 관련될 수도 있다. 비제한적인 예들은 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, (RF 바이어스 전력 레벨들 및 노출 시간들과 같은) 플라즈마 조건들, 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는, 레시피의 형태로 사용자에게 제공될 수도 있다. In some embodiments, the parameters adjusted by the system controller 650 may be related to process conditions. Non-limiting examples include process gas composition and flow rates, temperature, pressure, plasma conditions (such as RF bias power levels and exposure times), and the like. These parameters may be provided to the user in the form of a recipe, which may be entered using a user interface.

프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (650) 의 아날로그 입력 접속부 및/또는 디지털 입력 접속부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴 (600) 의 아날로그 출력 접속부 및 디지털 출력 접속부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비제한적인 예들은 질량 유량 제어기들, (압력계들 (manometers) 과 같은) 압력 센서들, 열전대들 (thermocouple), 등을 포함한다. 적절하게 프로그램된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터와 함께 사용될 수도 있다.Signals for monitoring the process may be provided by the analog input and / or digital input connections of system controller 650 from various process tool sensors. Signals for controlling the process may be output on the analog output interface and the digital output interface of the process tool 600. Non-limiting examples of process tool sensors that may be monitored include mass flow controllers, pressure sensors (such as manometers), thermocouples, and the like. Properly programmed feedback and control algorithms may be used with data from these sensors to maintain process conditions.

시스템 제어기 (650) 는 상기 기술된 디포지션 프로세스들을 구현하기 위한 프로그램 인스트럭션들을 제공할 수도 있다. 프로그램 인스트럭션들은 DC 전력 레벨, RF 바이어스 전력 레벨, 압력, 온도, 등과 같은 다양한 프로세스 파라미터들을 제어할 수도 있다. 인스트럭션들은 본 명세서에 기술된 다양한 실시예들에 따라 막 스택들의 인-시츄 디포지션을 동작시키도록 이러한 파라미터들을 제어할 수도 있다.The system controller 650 may provide program instructions for implementing the above described deposition processes. The program instructions may control various process parameters such as DC power level, RF bias power level, pressure, temperature, and so on. The instructions may control these parameters to operate the in-sequence positions of the film stacks in accordance with various embodiments described herein.

시스템 제어기는 통상적으로 본 장치가 본 발명에 따른 방법을 수행하기 위해 인스트럭션들을 실행하도록 구성된 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 개시된 실시예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 포함하는 머신-판독가능, 비일시적인 매체는 시스템 제어기와 커플링될 수도 있다.The system controller will typically include one or more memory devices and one or more processors configured to execute instructions to perform the method according to the present invention. A machine-readable, non-volatile medium including instructions for controlling process operations in accordance with the disclosed embodiments may be coupled with the system controller.

상기에 기술된 다양한 하드웨어 및 방법 실시예들은 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위한 리소그래피 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 이러한 툴들/프로세스들은 반드시 그러한 것은 아니지만 공통 제조 시설 내에서 함께 사용 또는 실시될 것이다.The various hardware and method embodiments described above may be used in conjunction with lithographic patterning tools or processes for manufacturing or fabricating, for example, semiconductor devices, displays, LEDs, photoelectric panels, and the like. Typically, these tools / processes are not necessarily, but will be used or implemented together in a common manufacturing facility.

도 7은 VTM (vacuum transfer module) (738) 과 인터페이싱하는 다양한 모듈들을 가진 반도체 프로세스 클러스터 아키텍처를 도시한다. 복수의 저장 설비들과 프로세싱 모듈들 사이에서 기판들을 "이송시키기" 위한 이송 모듈들의 구성은 "클러스터 툴 아키텍처" 시스템으로서 지칭될 수도 있다. 로드록 또는 이송 모듈로서 또한 알려진 에어록 (airlock) (730) 은 다양한 제조 프로세스들을 수행하도록 각각 최적화될 수도 있는, 4개의 프로세싱 모듈들 (720a 내지 720d) 을 가진 VTM (738) 내에 도시된다. 예로서, 프로세싱 모듈들 (720a 내지 720d) 은 기판 에칭, 디포짓, 이온 주입, 기판 세정, 스퍼터링, 및/또는 다른 반도체 프로세스들뿐만 아니라 레이저 계측 및 다른 디펙트 검출 방법 및 디펙트 식별 방법을 수행하도록 구현될 수도 있다. 프로세싱 모듈들 중 하나 이상 (720a 내지 720d 중 임의의 것) 은 본 명세서에 개시된 바와 같이, 즉, 기판들 내로 리세스된 피처들을 에칭하기 위해, 리세스된 피처들의 측벽들 상에 보호 막들을 디포짓하기 위해, 그리고 개시된 실시예들에 따른 다른 적합한 기능들을 위해 구현될 수도 있다. 에어록 (730) 및 프로세스 모듈들 (720a 내지 720d) 은 "스테이션들"로서 지칭될 수도 있다. 스테이션 각각은 VTM (738) 에 스테이션을 인터페이싱하는 패싯 (736) 을 가진다. 패싯들 내부에서, 센서들 (1 내지 18) 은 각각의 스테이션들 사이에서 이동될 때 기판 (726) 의 통과를 검출하도록 사용된다.7 illustrates a semiconductor process cluster architecture with various modules for interfacing with a vacuum transfer module (VTM) The configuration of transport modules for "transporting " substrates between a plurality of storage facilities and processing modules may be referred to as a" cluster tool architecture "system. An airlock 730, also known as a loadlock or transfer module, is shown in the VTM 738 with four processing modules 720a through 720d, each of which may be optimized to perform various manufacturing processes. By way of example, processing modules 720a through 720d perform laser metrology and other defect detection methods and defect identification methods as well as substrate etching, depot, ion implantation, substrate cleaning, sputtering, and / or other semiconductor processes . One or more of the processing modules (any of 720a through 720d) may be configured to deposit protective films on the sidewalls of the recessed features, as described herein, i.e., to etch the recessed features into the substrates , And for other suitable functions in accordance with the disclosed embodiments. The air lock 730 and process modules 720a through 720d may be referred to as "stations ". Each of the stations has a facet 736 that interfaces the station to the VTM 738. Within the facets, sensors 1 through 18 are used to detect the passage of substrate 726 as it is moved between respective stations.

로봇 (722) 은 스테이션들 사이에서 기판들을 이송한다. 일 구현예에서, 로봇은 하나의 암을 가질 수도 있고, 또 다른 구현예에서, 로봇은 2 개의 암들을 가질 수도 있으며, 암 각각은 이송을 위해 기판들을 집도록 (pick) 단부 이펙터 (724) 를 가진다. ATM (atmospheric transfer module) (740) 내의 프런트-엔드 로봇 (732) 은, 기판들을 카세트 또는 LPM (Load Port Module) (742) 내의 FOUP (Front Opening Unified Pod) (734) 로부터 에어록 (730) 으로 이송시키도록 사용될 수도 있다. 프로세스 모듈들 (720a 내지 720d) 내부의 모듈 중심 (728) 은 기판을 배치하기 위한 하나의 위치일 수도 있다. ATM (740) 내의 얼라이너 (744) 는 기판들을 정렬시키도록 사용될 수도 있다.A robot 722 transports substrates between stations. In one implementation, the robot may have one arm, and in another embodiment, the robot may have two arms, each arm picking an end effector 724 for transfer I have. The front-end robot 732 in the atmospheric transfer module (ATM) 740 transfers the substrates from the cassette or a front opening unified pod (FOUP) 734 in the load port module (LPM) 742 to the air lock 730 Or the like. The module center 728 within the process modules 720a through 720d may be in one position for disposing the substrate. The aligner 744 in the ATM 740 may be used to align the substrates.

예시적인 프로세싱 방법에서, 기판은 LPM (742) 내의 FOUP들 (734) 중 하나 내에 배치된다. 프런트-엔드 로봇 (732) 은 기판을 FOUP (734) 로부터 얼라이너 (744) 로 이송시키고, 이는 기판이 에칭되거나 상부에 디포짓되거나, 그렇지 않으면 프로세싱되기 전에 기판 (726) 으로 하여금 적절하게 중심에 위치되게 한다. 정렬된 후에, 기판은 프런트-엔드 로봇 (732) 에 의해 에어록 (730) 내로 이동된다. 에어록 모듈들이 ATM과 VTM 사이의 환경을 매칭하는 능력을 갖기 때문에, 기판은 대미지를 받지 않고 2 개의 압력 환경들 사이를 이동할 수 있다. 에어록 모듈 (730) 로부터, 기판은 로봇 (722) 에 의해 VTM (738) 을 통해 그리고 프로세스 모듈들 (720a 내지 720d) 중 하나, 예를 들어, 프로세스 모듈 (720a) 내로 이동된다. 이 기판 이동을 달성하도록, 로봇 (722) 은 로봇의 암들 각각 상의 단부 이펙터들 (724) 을 사용한다. 프로세스 모듈 (720a) 에서, 기판은 부분적으로 에칭된 피처를 형성하도록 본 명세서에 기술된 바와 같이 에칭을 겪는다. 다음에, 로봇 (722) 은 기판을 프로세싱 모듈 (720a) 로부터, VTM (738) 내로, 그리고 이어서 상이한 프로세싱 모듈 (720b) 내로 이동시킨다. 프로세싱 모듈 (720b) 에서, 보호 막은 부분적으로 에칭된 피처의 측벽들 상에 디포짓된다. 로봇 (722) 은 기판을 프로세싱 모듈 (720b) 로부터, VTM (738) 내로, 그리고 부분적으로 에칭된 피처가 더 에칭되는 프로세싱 모듈 (720a) 내로 이동시킨다. 에칭/디포지션은 피처가 완전히 에칭될 때까지 반복될 수 있다.In an exemplary processing method, the substrate is disposed within one of the FOUPs 734 in the LPM 742. The front-end robot 732 transfers the substrate from the FOUP 734 to the aligner 744, which causes the substrate 726 to be properly centered before the substrate is etched, . After alignment, the substrate is moved into the air lock 730 by the front-end robot 732. Because the airlock modules have the ability to match the environment between ATM and VTM, the substrate can move between two pressure environments without being damaged. From the airlock module 730 the substrate is moved by the robot 722 through the VTM 738 and into one of the process modules 720a through 720d, for example, the process module 720a. To achieve this substrate movement, the robot 722 uses end effectors 724 on each of the arms of the robot. In process module 720a, the substrate undergoes etching as described herein to form a partially etched feature. Next, the robot 722 moves the substrate from the processing module 720a into the VTM 738 and then into the different processing module 720b. In processing module 720b, the protective film is deposited on the sidewalls of the partially etched feature. The robot 722 moves the substrate from the processing module 720b into the VTM 738 and into the processing module 720a where the partially etched features are further etched. The etching / deposition can be repeated until the feature is completely etched.

기판 이동을 컴퓨터 제어하는 것은 클러스터 아키텍처에 대해 국부적일 수 있거나, 제작 플로어 내 또는 리모트 위치 내에서 클러스터 아키텍처에 대해 외부에 위치될 수 있고 네트워크를 통해 클러스터 아키텍처에 연결될 수 있다는 것을 주의해야 한다.It should be noted that computer control of substrate movement may be local to the cluster architecture, or may be external to the cluster architecture within the production floor or within a remote location and connected to the cluster architecture via the network.

막의 리소그래피 패터닝은 통상적으로 각각 복수의 가능한 툴들을 사용하여 인에이블되는 다음의 동작들 중 일부 또는 모두를 포함하고, 이 동작들은: (1) 스핀 온 툴 또는 스프레이 온 툴을 사용하여, 워크피스, 예를 들어, 기판 상에 형성된 실리콘 나이트라이드 막을 가진 기판 상에 포토레지스트를 도포하는 동작; (2) 고온 플레이트 또는 노 또는 다른 적합한 경화 툴을 사용하여 포토레지스트를 경화하는 동작; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 포토레지스트를 가시광선 또는 자외선 또는 x 선 광에 노출시키는 동작; (4) 습식 벤치 (wet bench) 또는 스프레이 현상기와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 이를 패터닝하도록 레지스트를 현상하는 동작; (5) 건식 또는 플라즈마 보조 에칭 툴을 사용함으로써 레지스트 패턴을 아래에 놓인 막 또는 워크피스에 전사하는 동작; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼 (stripper) 와 같은 툴을 사용하여 레지스트를 제거하는 동작을 포함한다. 일부 실시예들에서, 애시가능한 하드 마스크층 (예를 들어, 비정질 탄소 층) 및 다른 적합한 하드 마스크 (예를 들어, 반사방지 층) 가 포토레지스트를 도포하기 전에 디포짓될 수도 있다.Lithographic patterning of the film typically includes some or all of the following operations, each enabled using a plurality of possible tools, which may include: (1) using a spin-on tool or a spray-on tool, For example, an operation of applying a photoresist on a substrate having a silicon nitride film formed on the substrate; (2) curing the photoresist using a hot plate or furnace or other suitable curing tool; (3) exposing the photoresist to visible or ultraviolet or x-ray light using a tool such as a wafer stepper; (4) selectively removing resist using a tool such as a wet bench or a spray developer to develop the resist to pattern it; (5) transferring the resist pattern to a film or workpiece placed thereunder by using a dry or plasma assisted etching tool; And (6) removing the resist using a tool such as a RF or microwave plasma resist stripper. In some embodiments, an ashable hardmask layer (e.g., an amorphous carbon layer) and another suitable hard mask (e.g., antireflective layer) may be deposited prior to applying the photoresist.

본 명세서에서 기술된 구성들 및/또는 방법들은 본질적으로 예시적이며, 이러한 특정한 실시예들 또는 예들은 한정적으로 해석되지 말아야 하는데 그 이유는 복수의 변형들이 가능하기 때문이다는 것이 이해된다. 본 명세서에서 기술된 특정 루틴들 또는 방법들은 임의의 개수의 프로세싱 전략들 중 하나 이상을 나타낼 수도 있다. 이와 같이, 예시된 다양한 동작들은 예시된 시퀀스로, 다른 시퀀스로, 병행하여서 수행되거나 일부 경우들에서는 생략될 수도 있다. 마찬가지로, 상술된 프로세스들의 순서는 변화될 수도 있다.It is to be understood that the configurations and / or methods described herein are exemplary in nature and that these particular embodiments or examples should not be construed as limiting because a plurality of variations are possible. The particular routines or methods described herein may represent one or more of any number of processing strategies. As such, the various operations illustrated may be performed in an exemplary sequence, in a different sequence, in parallel, or may be omitted in some cases. Likewise, the order of the processes described above may be varied.

본 개시의 논의 대상은 다양한 프로세스들, 시스템들 및 구성들, 및 본 명세서에서 개시된 다른 특징들, 기능들, 동작들, 특성들뿐만 아니라 이들의 모든 균등사항들의 모든 신규하면서 명백하지 않은 조합들 및 하위조합들을 포함한다.It is to be understood that the subject matter of the present disclosure is not limited to all of the novel and obvious combinations of the various processes, systems and configurations, and other features, functions, operations, and characteristics disclosed herein as well as all equivalents thereof, Sub-combinations.

Claims (22)

반도체 기판 상의 유전체 재료를 포함한 스택 내에 에칭된 피처를 형성하는 방법에 있어서,
상기 방법은,
(a) 에칭 반응물질을 포함한 제 1 플라즈마를 생성하고, 상기 기판을 상기 제 1 플라즈마에 노출시키고, 그리고 상기 스택 내에 상기 피처를 부분적으로 에칭하는 단계;
(b) 상기 단계 (a) 후에,
(i) 상기 기판을 제 1 반응물질에 노출시키고 그리고 상기 제 1 반응물질로 하여금 상기 기판 상에 흡착하게 하고,
(ii) 상기 기판을 제 2 반응물질에 노출시키고, 그리고
(iii) 보호 막이 타깃 두께에 도달할 때까지 상기 (i) 및 상기 (ii) 를 반복함으로써 상기 피처의 측벽들 상에 상기 보호 막을 디포짓하는 단계로서,
상기 제 1 반응물질 및 상기 제 2 반응물질은 상기 보호 막을 형성하도록 서로 반응하고, 그리고
상기 보호 막은 플루오르화된 유기 폴리머 막이고 그리고 실질적으로 상기 피처의 전체 깊이를 따라 디포짓되는, 상기 피처의 측벽들 상에 상기 보호 막을 디포짓하는 단계; 및
(c) 상기 피처가 최종 깊이로 에칭될 때까지 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계로서, 상기 단계 (b) 에서 디포짓된 상기 보호 막은 상기 단계 (a) 동안 상기 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 상기 피처는 상기 피처의 최종 깊이에서 약 5 이상의 종횡비를 갖는, 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
A method of forming an etched feature in a stack comprising a dielectric material on a semiconductor substrate,
The method comprises:
(a) generating a first plasma including an etch reactant, exposing the substrate to the first plasma, and partially etching the feature within the stack;
(b) after said step (a)
(i) exposing the substrate to a first reactive material and causing the first reactive material to adsorb onto the substrate,
(ii) exposing the substrate to a second reactant, and
(iii) depalletizing the protective film on the sidewalls of the feature by repeating (i) and (ii) until the protective film reaches the target thickness,
The first reactant and the second reactant react with each other to form the protective film, and
Depressurizing the protective film on the sidewalls of the feature, the protective film being a fluorinated organic polymer film and being substantially deposited along the entire depth of the feature; And
(c) repeating steps (a) and (b) until the feature is etched to a final depth, wherein the protective film deposited in step (b) (A) and (b) substantially avoiding lateral etching of the features, and wherein the features have an aspect ratio of at least about 5 at a final depth of the feature. ≪ / RTI >
제 1 항에 있어서,
상기 단계 (b) 에서 상기 보호 막을 디포짓하는 것은 상기 기판을 플라즈마 에너지에 노출시키지 않고 달성되는, 스택 내에 에칭된 피처를 형성하는 방법.
The method according to claim 1,
Wherein depositing the protective film in step (b) is accomplished without exposing the substrate to plasma energy.
제 2 항에 있어서,
상기 제 1 반응물질은 아실 할라이드 또는 산 무수물을 포함하고, 그리고 상기 제 2 반응물질은 디아민, 디올, 티올, 및 3작용성 화합물 중 적어도 하나를 포함하고, 그리고 상기 제 1 반응물질 및 상기 제 2 반응물질 중 적어도 하나는 불소-함유 반응물질인, 스택 내에 에칭된 피처를 형성하는 방법.
3. The method of claim 2,
Wherein the first reactant comprises an acyl halide or an acid anhydride and the second reactant comprises at least one of a diamine, a diol, a thiol, and a trifunctional compound, and wherein the first reactant and the second Wherein at least one of the reactants is a fluorine-containing reactant.
제 3 항에 있어서,
상기 제 1 반응물질은 디아실 클로라이드를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
The method of claim 3,
Wherein the first reactive material comprises a diacyl chloride.
제 4 항에 있어서,
상기 제 1 반응물질은 말로닐 클로라이드 또는 말로닐 클로라이드의 플루오르화된 유사체를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
5. The method of claim 4,
Wherein the first reactive material comprises a fluorinated analog of malonyl chloride or malonyl chloride.
제 3 항에 있어서,
상기 제 2 반응물질은 디아민을 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
The method of claim 3,
Wherein the second reactive material comprises a diamine.
제 6 항에 있어서,
상기 제 2 반응물질은 에틸렌디아민 또는 에틸렌디아민의 플루오르화된 유사체를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
The method according to claim 6,
Wherein the second reactive material comprises a fluorinated analog of ethylenediamine or ethylenediamine.
제 7 항에 있어서,
상기 제 1 반응물질은 말로닐 클로라이드 또는 말로닐 클로라이드의 플루오르화된 유사체를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
8. The method of claim 7,
Wherein the first reactive material comprises a fluorinated analog of malonyl chloride or malonyl chloride.
제 3 항에 있어서,
상기 제 1 반응물질은, 에탄디오일 디클로라이드, 에탄디오일 디클로라이드의 플루오르화된 유사체, 말로닐 클로라이드, 말로닐 클로라이드의 플루오르화된 유사체, 숙시닐 디클로라이드, 숙시닐 디클로라이드의 플루오르화된 유사체, 펜탄디오일 디클로라이드, 펜탄디오일 디클로라이드의 플루오르화된 유사체, 말레인 무수물, 및 말레인 무수물의 플루오르화된 유사체로 구성된 그룹으로부터 선택된 하나 이상의 재료들을 포함하고; 그리고 제 2 반응물질은, 1,2-에탄디아민, 1,2-에탄디아민의 플루오르화된 유사체, 1,3-프로판디아민, 1,3-프로판디아민의 플루오르화된 유사체, 1,4-부탄디아민, 1,4-부탄디아민의 플루오르화된 유사체, 에틸렌 글리콜, 에틸렌 글리콜의 플루오르화된 유사체, 1,3-프로판디올, 1,3-프로판디올의 플루오르화된 유사체, 1,4-부탄디올, 1,4-부탄디올의 플루오르화된 유사체, 1,2-에탄디티올, 1,2-에탄디티올의 플루오르화된 유사체, 1,3-프로판디티올, 1,3 프로판디티올의 플루오르화된 유사체, 1,4-부탄디티올, 1,4-부탄디티올의 플루오르화된 유사체, (±)-3-아미노-1,2-프로판디올, (±)-3-아미노-1,2-프로판디올의 플루오르화된 유사체, 글리세롤, 글리세롤의 플루오르화된 유사체, 비스(헥사메틸렌)트리아민, 비스(헥사메틸렌)트리아민의 플루오르화된 유사체, 멜라민, 멜라민의 플루오르화된 유사체, 디에틸렌트리아민, 디에틸렌트리아민의 플루오르화된 유사체, (±)-1,2,4-부탄트리올, (±)-1,2,4-부탄트리올의 플루오르화된 유사체, 시아누르 클로라이드, 및 시아누르 클로라이드의 플루오르화된 유사체로 구성된 그룹으로부터 선택된 하나 이상의 재료들을 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
The method of claim 3,
Wherein the first reactant is selected from the group consisting of ethanedioyl dichloride, a fluorinated analog of ethanedioyl dichloride, malonyl chloride, a fluorinated analog of malonyl chloride, succinyl dichloride, succinyl dichloride, At least one material selected from the group consisting of analogs, pentanedioyl dichloride, fluorinated analogs of pentanedioyl dichloride, maleic anhydride, and fluorinated analogs of maleic anhydride; And the second reactant is selected from the group consisting of 1,2-ethanediamine, a fluorinated analog of 1,2-ethanediamine, 1,3-propanediamine, a fluorinated analog of 1,3-propanediamine, 1,4- Fluorinated analogues of 1,4-butanediamine, ethylene glycol, fluorinated analogs of ethylene glycol, 1,3-propanediol, fluorinated analogs of 1,3-propanediol, 1,4-butanediol, Fluorinated analogs of 1,4-butanediol, 1,2-ethanedithiol, fluorinated analogs of 1,2-ethanedithiol, 1,3-propanedithiol, 1,3-propanedithiol, (±) -3-amino-1,2-propanediol, (±) -3-amino-1,2-dicarboxylic acid, Fluorinated analogues of propanediol, glycerol, fluorinated analogues of glycerol, bis (hexamethylene) triamine, fluorinated analogues of bis (hexamethylene) triamine, melamine, melamine Fluorinated analogs of diethylenetriamine, diethylenetriamine, fluorinated analogues of diethylenetriamine, (±) -1,2,4-butanetriol, (±) -1,2,4- The fluorinated analog of the cyanuric chloride, the analog, the cyanuric chloride, and the fluorinated analog of cyanuric chloride.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 보호 막은 플루오르화된 폴리아미드 및/또는 플루오르화된 폴리에스테르를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
10. The method according to any one of claims 1 to 9,
Wherein the protective film comprises a fluorinated polyamide and / or a fluorinated polyester.
제 3 항에 있어서,
상기 단계 (b) 의 상기 보호 막을 디포짓하는 단계는 반응 챔버 내에서 발생하고, 그리고 상기 단계 (b) 의 상기 보호 막을 디포짓하는 단계는 상기 단계 (b) 의 반복 각각 동안 적어도 1 회 상기 반응 챔버를 퍼지하는 것을 더 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
The method of claim 3,
Depositing the protective film of step (b) occurs in the reaction chamber, and depalletizing the protective film of step (b) comprises at least one reaction during the respective repetition of step (b) ≪ / RTI > further comprising purging the chamber.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 단계 (b) 의 상기 보호 막을 디포짓하는 단계는 상기 단계 (b) 의 반복 각각 동안 적어도 2 회 상기 반응 챔버를 퍼지하는 것을 포함하고, 제 1 퍼지는 상기 (i) 에서 상기 제 1 반응물질의 전달과 상기 (ii) 에서 후속하는 상기 제 2 반응물질의 전달 사이에 발생하고, 그리고 제 2 퍼지는 상기 (ii) 에서 상기 제 2 반응물질의 전달과 상기 (i) 의 후속 반복에서 후속하는 상기 제 1 반응물질의 전달 사이에서 발생하는, 스택 내에 에칭된 피처를 형성하는 방법.
10. The method according to any one of claims 1 to 9,
Depositing the protective film of step (b) comprises purging the reaction chamber at least twice during each iteration of step (b), wherein the first spreading comprises purging the first reaction material in step (i) (Ii), and a second spread occurs between the transfer of the second reactant and the subsequent transfer of the second reactant in (ii) and subsequent to the transfer of the second reactant in (ii) A method for forming an etched feature in a stack that occurs between transfers of reactive material.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 최종 깊이에서 상기 피처는 (i) 약 20 이상의 종횡비, 및 (ii) 상기 피처의 하단에서의 임계 치수보다 약 10 % 이상 큰 임계 치수보다 크지 않은 최대 임계 치수를 갖는, 스택 내에 에칭된 피처를 형성하는 방법.
10. The method according to any one of claims 1 to 9,
At the final depth, the features may include (i) an aspect ratio of at least about 20, and (ii) a feature having a maximum critical dimension not greater than about 10% greater than the critical dimension at the bottom of the feature Lt; / RTI >
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 피처는 VNAND 디바이스를 형성하는 동안 형성되고, 그리고 상기 스택은 (i) 실리콘 옥사이드 재료, 및 (ii) 실리콘 나이트라이드 재료 또는 폴리실리콘 재료의 교번 층들을 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
10. The method according to any one of claims 1 to 9,
The feature is formed during formation of the VNAND device, and wherein the stack comprises (i) a silicon oxide material, and (ii) alternating layers of a silicon nitride material or a polysilicon material to form an etched feature in the stack Way.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 피처는 DRAM 디바이스를 형성하는 동안 형성되고, 그리고 상기 유전체 재료는 실리콘 옥사이드를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
10. The method according to any one of claims 1 to 9,
Wherein the features are formed during formation of a DRAM device, and wherein the dielectric material comprises silicon oxide.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 피처는 상기 피처의 최종 깊이에서 약 50 이상의 종횡비를 갖는, 스택 내에 에칭된 피처를 형성하는 방법.
10. The method according to any one of claims 1 to 9,
Wherein the features have an aspect ratio of at least about 50 at a final depth of the features.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
상기 단계 (a) 및 상기 단계 (b) 는 적어도 1 회 반복되고, 그리고 상기 단계 (b) 는 반복 각각 동안 동일한 반응물질들을 사용하여 수행될 수 있거나 수행되지 않을 수 있는, 스택 내에 에칭된 피처를 형성하는 방법.
10. The method according to any one of claims 1 to 9,
Wherein said step (a) and said step (b) are repeated at least once, and said step (b) comprises the step of applying an etched feature in the stack, which may or may not be performed using the same reactants during each iteration Lt; / RTI >
반도체 기판 상의 유전체 재료를 포함한 스택 내에 에칭된 피처를 형성하기 위한 장치에 있어서,
상기 장치는,
하나 이상의 반응 챔버들로서, 적어도 하나의 반응 챔버는 에칭을 수행하도록 설계 또는 구성되고, 그리고 적어도 하나의 반응 챔버는 디포지션을 수행하도록 설계 또는 구성되고, 상기 반응 챔버 각각은,
프로세스 가스들을 상기 반응 챔버로 도입하기 위한 유입부, 및
상기 반응 챔버로부터 재료를 제거하기 위한 유출부를 포함하는, 상기 하나 이상의 반응 챔버들; 및
제어기로서,
(a) 에칭 반응물질을 포함한 에칭 플라즈마를 생성하고, 상기 기판을 상기 에칭 플라즈마에 노출시키고, 그리고 상기 스택 내에 상기 피처를 부분적으로 에칭하기 위한 인스트럭션으로서, 상기 인스트럭션 (a) 는 에칭을 수행하도록 설계 또는 구성된 상기 반응 챔버 내에서 수행되는, 상기 인스트럭션 (a);
(b) 상기 인스트럭션 (a) 후에,
(i) 상기 기판을 제 1 반응물질에 노출시키고 그리고 상기 제 1 반응물질로 하여금 상기 기판 상에 흡착하게 하고,
(ii) 상기 기판을 제 2 반응물질에 노출시키고, 그리고
(iii) 보호 막이 타깃 두께에 도달할 때까지 상기 (i) 및 상기 (ii) 를 반복함으로써 상기 피처의 측벽들 상에 상기 보호 막을 디포짓하기 위한 인스트럭션으로서,
상기 제 1 반응물질 및 상기 제 2 반응물질은 상기 보호 막을 형성하도록 서로 반응하고, 그리고
상기 보호 막은 플루오르화된 유기 폴리머 막이고 그리고 실질적으로 상기 피처의 전체 깊이를 따라 디포짓되는, 상기 피처의 측벽들 상에 상기 보호 막을 디포짓하기 위한 인스트럭션 (b); 및
(c) 상기 피처가 최종 깊이로 에칭될 때까지 상기 인스트럭션 (a) 및 상기 인스트럭션 (b) 를 반복하기 위한 인스트럭션으로서, 상기 인스트럭션 (b) 에서 디포짓된 상기 보호 막은 상기 인스트럭션 (a) 동안 상기 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 상기 피처는 상기 피처의 최종 깊이에서 약 5 이상의 종횡비를 갖는, 상기 인스트럭션 (a) 및 상기 인스트럭션 (b) 를 반복하기 위한 인스트럭션 (c) 을 포함하는, 상기 제어기를 포함하는, 스택 내에 에칭된 피처를 형성하기 위한 장치.
An apparatus for forming an etched feature in a stack comprising a dielectric material on a semiconductor substrate,
The apparatus comprises:
Wherein the at least one reaction chamber is designed or configured to perform etching and the at least one reaction chamber is designed or configured to perform deposition,
An inlet for introducing process gases into the reaction chamber, and
An outlet for removing material from the reaction chamber, the at least one reaction chamber; And
As a controller,
(a) instructions for generating an etch plasma comprising an etch reactant, exposing the substrate to the etch plasma, and partially etching the feature in the stack, wherein the instruction (a) is designed to perform etching Or in the reaction chamber configured;
(b) after said instruction (a)
(i) exposing the substrate to a first reactive material and causing the first reactive material to adsorb onto the substrate,
(ii) exposing the substrate to a second reactant, and
(iii) instructions for depalletizing the protective film on the sidewalls of the feature by repeating (i) and (ii) until the protective film reaches the target thickness,
The first reactant and the second reactant react with each other to form the protective film, and
The protective film is a fluorinated organic polymer film and is substantially deposited along the entire depth of the feature; instructions (b) for depalletizing the protective film on the sidewalls of the feature; And
(c) instructions to repeat the instruction (a) and the instruction (b) until the feature is etched to a final depth, wherein the protective film deposited in the instruction (b) (A) and (b) instructions for repeating said instruction (b) substantially preventing lateral lateral etching of said feature and said feature having an aspect ratio of at least about 5 at a final depth of said feature And the controller. ≪ Desc / Clms Page number 17 >
제 18 항에 있어서,
상기 인스트럭션 (a) 및 상기 인스트럭션 (b) 양자가 동일한 반응 챔버 내에서 발생하도록, 에칭을 수행하도록 설계 또는 구성된 상기 반응 챔버는 디포지션을 수행하도록 설계 또는 구성된 상기 반응 챔버와 동일한, 스택 내에 에칭된 피처를 형성하기 위한 장치.
19. The method of claim 18,
The reaction chamber designed or constructed to perform etching such that both the instruction (a) and the instruction (b) occur in the same reaction chamber is the same as the reaction chamber designed or constructed to perform the deposition, Device for forming a feature.
제 18 항에 있어서,
에칭을 수행하도록 설계 또는 구성된 상기 반응 챔버는 디포지션을 수행하도록 설계 또는 구성된 상기 반응 챔버와 상이하고, 그리고 상기 제어기는 에칭을 수행하도록 설계 또는 구성된 상기 반응 챔버와 디포지션을 수행하도록 설계 또는 구성된 상기 반응 챔버 사이에서 상기 기판을 이송하기 위한 인스트럭션들을 더 포함하는, 스택 내에 에칭된 피처를 형성하기 위한 장치.
19. The method of claim 18,
The reaction chamber designed or constructed to perform etching is different from the reaction chamber designed or configured to perform deposition and the controller is configured to perform a deposition with the reaction chamber designed or configured to perform etching, Further comprising instructions for transferring the substrate between reaction chambers. ≪ RTI ID = 0.0 > 8. < / RTI >
제 18 항 내지 제 20 항 중 어느 한 항에 있어서,
상기 제어기는 플라즈마를 사용하지 않고 상기 인스트럭션 (b) 에서 상기 보호 막을 디포짓하기 위한 인스트럭션들을 포함하는, 스택 내에 에칭된 피처를 형성하기 위한 장치.
21. The method according to any one of claims 18 to 20,
Wherein the controller comprises instructions for depalletizing the protective film in the instruction (b) without the use of plasma.
반도체 기판 상의 유전체 재료를 포함한 스택 내에 에칭된 피처를 형성하는 방법에 있어서,
상기 방법은,
(a) 에칭 반응물질을 포함한 제 1 플라즈마를 생성하고, 상기 기판을 상기 제 1 플라즈마에 노출시키고, 그리고 상기 스택 내에 상기 피처를 부분적으로 에칭하는 단계;
(b) 상기 단계 (a) 후에, 상기 피처의 측벽들 상에 보호 막을 디포짓하는 단계로서, 상기 보호 막은 플루오르화된 유기 폴리머 막이고 그리고 실질적으로 상기 피처의 전체 깊이를 따라 디포짓되는, 상기 피처의 측벽들 상에 상기 보호 막을 디포짓하는 단계; 및
(c) 상기 피처가 최종 깊이로 에칭될 때까지 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계로서, 상기 단계 (b) 에서 디포짓된 상기 보호 막은 상기 단계 (a) 동안 상기 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 상기 피처는 상기 피처의 최종 깊이에서 약 5 이상의 종횡비를 갖는, 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계를 포함하는, 스택 내에 에칭된 피처를 형성하는 방법.
A method of forming an etched feature in a stack comprising a dielectric material on a semiconductor substrate,
The method comprises:
(a) generating a first plasma including an etch reactant, exposing the substrate to the first plasma, and partially etching the feature within the stack;
(b) depositing a protective film on the sidewalls of the feature after said step (a), said protective film being a fluorinated organic polymer film and being substantially deposited along the entire depth of the feature, Depalletizing the protective film on the sidewalls of the feature; And
(c) repeating steps (a) and (b) until the feature is etched to a final depth, wherein the protective film deposited in step (b) (A) and (b) substantially avoiding lateral etching of the features, and wherein the features have an aspect ratio of at least about 5 at a final depth of the feature. ≪ / RTI >
KR1020170059843A 2016-05-24 2017-05-15 Technique to deposit sidewall passivation for high aspect ratio cylinder etch Withdrawn KR20170132666A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/163,123 US9887097B2 (en) 2014-12-04 2016-05-24 Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US15/163,123 2016-05-24

Publications (1)

Publication Number Publication Date
KR20170132666A true KR20170132666A (en) 2017-12-04

Family

ID=60921267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170059843A Withdrawn KR20170132666A (en) 2016-05-24 2017-05-15 Technique to deposit sidewall passivation for high aspect ratio cylinder etch

Country Status (2)

Country Link
KR (1) KR20170132666A (en)
TW (1) TW201835377A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627806A (en) * 2019-02-28 2020-09-04 东京毅力科创株式会社 Substrate processing method and substrate processing apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI883821B (en) * 2024-02-15 2025-05-11 力晶積成電子製造股份有限公司 Method for forming patterns

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627806A (en) * 2019-02-28 2020-09-04 东京毅力科创株式会社 Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
TW201835377A (en) 2018-10-01

Similar Documents

Publication Publication Date Title
US10304693B2 (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10373840B2 (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US11670516B2 (en) Metal-containing passivation for high aspect ratio etch
US9997373B2 (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
KR102644442B1 (en) Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
US10431458B2 (en) Mask shrink layer for high aspect ratio dielectric etch
US10297459B2 (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9543158B2 (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US20160135274A1 (en) Adjustment of vuv emission of a plasma via collisional resonant energy transfer to an energy absorber gas
KR20160067742A (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
KR20160076471A (en) Integrated etch/clean for dielectric etch applications
WO2018026867A1 (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
KR20170132671A (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US20250188600A1 (en) Sidewall passivation using aldehyde or isocyanate chemistry for high aspect ratio etch
KR20170132666A (en) Technique to deposit sidewall passivation for high aspect ratio cylinder etch

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170515

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination