KR20170037941A - 아크 용접 제어 방법 - Google Patents

Abstract

용접 와이어(1)의 송급 속도(Fw)를 정송 기간(Tas)과 역송 기간(Tar)으로 교대로 전환하고, 단락 기간과 아크 기간을 반복하고, 용접 전류(Iw)를 통전하여 용접하는 아크 용접 제어 방법에 있어서, 상기 용접 전류(Iw)의 평활값을 검출하고, 이 용접 전류 평활값과 미리 정한 전류 설정값이 동일하게 되도록 상기 송급 속도(Fw)의 파형 파라미터를 피드백 제어함으로써, 급전 칩ㆍ모재간 거리가 변동되어도, 용접 전류 평활값을 일정하게 유지할 수 있어, 용입 깊이를 균일화할 수 있다.

Description

아크 용접 제어 방법{ARC WELDING CONTROL METHOD}

본 발명은 용접 와이어의 송급 속도를 정송 기간과 역송 기간으로 교대로 전환하고, 단락 기간과 아크 기간을 반복하고, 용접 전류를 통전하여 용접하는 아크 용접 제어 방법에 관한 것이다.

일반적인 소모 전극식 아크 용접에서는, 소모 전극인 용접 와이어를 일정 속도로 송급하고, 용접 와이어와 모재 사이에 아크를 발생시켜 용접이 행해진다. 소모 전극식 아크 용접에서는, 용접 와이어와 모재가 단락 기간과 아크 기간을 교대로 반복하는 용접 상태를 되는 경우가 많다.

용접 품질을 더욱 향상시키기 위해, 용접 와이어의 정송과 역송을 주기적으로 반복하여 용접하는 방법이 제안되어 있다. 특허문헌 1의 발명에서는, 용접 전류 설정값에 따른 송급 속도의 평균값으로 하고, 용접 와이어의 정송과 역송의 주파수 및 진폭을 용접 전류 설정값에 따른 값으로 하고 있다. 용접 와이어의 정송과 역송을 반복하는 용접 방법에서는, 정속 송급의 종래 기술에서는 불가능하였던 단락과 아크의 반복 주기를 원하는 값으로 설정할 수 있으므로, 스패터 발생량의 삭감, 비드 외관의 개선 등의 용접 품질의 향상을 도모할 수 있다.

특허문헌 2의 발명에서는, 용접 와이어를 정송하고, 용접 전류와 미리 정한 전류 설정값이 동일하게 되도록 용접 와이어의 송급 속도를 피드백 제어하여 송급 속도 가변 제어를 행하고 있다. 통상의 소모 전극 아크 용접에서는, 용접 중의 송급 속도는 일정값이다. 이에 반해, 특허문헌 2의 발명에서는, 급전 칩ㆍ모재간 거리가 변화되어도 용접 전류값이 일정해지도록, 송급 속도가 가변 제어된다. 모재의 용입 깊이는 용접 전류값에 대략 비례하므로, 용접 전류값이 일정해지면 용입 깊이가 균일화된다. 통상의 아크 용접에 있어서는, 급전 칩ㆍ모재간 거리를 일정하게 유지하여 용접이 행해진다. 그러나, 깊은 개선의 용접, 다층성 용접 등의 경우에는, 급전 칩ㆍ모재간 거리를 일정값으로 유지하는 것이, 용접 토치와 모재의 간섭의 문제 등으로부터 곤란한 경우도 발생한다. 이와 같이 급전 칩ㆍ모재간 거리가 변동되는 용접에 있어서, 특허문헌 2의 발명에서는, 송급 속도를 가변 제어하여 용접 전류값을 일정하게 유지하므로, 중요한 용접 품질의 하나인 용입 깊이의 변동을 억제하여, 균일화할 수 있다.

일본 특허 제5201266호 공보 일본 특허 공개 평7-51854호 공보

본 발명에서는, 송급 속도의 정송 기간과 역송 기간을 교대로 전환하는 용접에 있어서, 급전 칩ㆍ모재간 거리가 변동되어도, 용입 깊이를 균일화할 수 있는 아크 용접 제어 방법을 제공하는 것을 목적으로 한다.

상술한 과제를 해결하기 위해, 본 발명의 아크 용접 제어 방법은,

용접 와이어의 송급 속도를 정송 기간과 역송 기간으로 교대로 전환하고, 단락 기간과 아크 기간을 반복하고, 용접 전류를 통전하여 용접하는 아크 용접 제어 방법에 있어서,

상기 용접 전류의 평활값을 검출하고, 이 용접 전류 평활값과 미리 정한 전류 설정값이 동일하게 되도록 상기 송급 속도의 파형 파라미터를 피드백 제어하는 것을 특징으로 한다.

본 발명의 아크 용접 제어 방법은, 상기 파형 파라미터가, 진폭 및/또는 정송측 시프트량인 것을 특징으로 한다.

본 발명의 아크 용접 제어 방법은, 상기 파형 파라미터가, 정송 가속 기간, 정송 감속 기간, 역송 가속 기간, 역송 감속 기간, 정송 진폭 또는 역송 진폭 중 적어도 1개인 것을 특징으로 한다.

본 발명의 아크 용접 제어 방법은, 상기 전류 설정값이 미리 정한 기준 전류값 이상일 때에만 상기 피드백 제어를 행하는 것을 특징으로 한다.

본 발명의 아크 용접 제어 방법은, 상기 피드백 제어된 상기 파형 파라미터는, 상기 단락 기간 중의 특정 타이밍에 동기하여 변화되는 것을 특징으로 한다.

본 발명에 따르면, 송급 속도의 정송 기간과 역송 기간을 교대로 전환하는 용접에 있어서, 급전 칩ㆍ모재간 거리가 변동되어도, 용접 전류 평활값을 일정하게 유지할 수 있으므로, 용입 깊이를 균일화할 수 있다.

도 1은 본 발명의 실시 형태 1에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다.
도 2는 본 발명의 실시 형태 1에 관한 아크 용접 제어 방법을 도시하는 도 1의 용접 전원에 있어서의 각 신호의 타이밍차트이다.
도 3은 본 발명의 실시 형태 1에 관한 아크 용접 제어 방법에 있어서, 송급 속도 가변 제어의 동작을 도시하는 도 1의 용접 전원에 있어서의 각 신호의 타이밍차트이다.
도 4는 본 발명의 실시 형태 2에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다.
도 5는 본 발명의 실시 형태 3에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다.
도 6은 본 발명의 실시 형태 3에 관한 아크 용접 제어 방법을 도시하는 도 5의 용접 전원에 있어서의 각 신호의 타이밍차트이다.
도 7은 본 발명의 실시 형태 4에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다.
도 8은 본 발명의 실시 형태 4에 관한 아크 용접 제어 방법을 도시하는 도 7의 용접 전원에 있어서의 각 신호의 타이밍차트이다.
도 9는 본 발명의 실시 형태 4에 관한 아크 용접 제어 방법에 있어서, 송급 속도 가변 제어의 동작을 도시하는 도 7의 용접 전원에 있어서의 각 신호의 타이밍차트이다.

이하, 도면을 참조하여 본 발명의 실시 형태에 대하여 설명한다.

[실시 형태 1]

실시 형태 1의 발명은, 용접 전류의 평활값과 미리 정한 전류 설정값이 동일하게 되도록, 송급 속도의 파형 파라미터인 진폭 및/또는 정송측 시프트량을 피드백 제어하는 것이다.

도 1은 본 발명의 실시 형태 1에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다. 이하, 도 1을 참조하여 각 블록에 대하여 설명한다.

전원 주회로 PM은, 3상 200V 등의 상용 전원(도시는 생략)을 입력으로 하고, 후술하는 구동 신호 Dv에 따라서 인버터 제어 등에 의한 출력 제어를 행하여, 출력 전압 E를 출력한다. 이 전원 주회로 PM은, 도시는 생략하지만, 상용 전원을 정류하는 1차 정류기, 정류된 직류를 평활하는 평활 콘덴서, 평활된 직류를 고주파 교류로 변환하는 상기의 구동 신호 Dv에 의해 구동되는 인버터 회로, 고주파 교류를 용접에 적합한 전압값으로 강압하는 고주파 변압기, 강압된 고주파 교류를 직류로 정류하는 2차 정류기를 구비하고 있다.

리액터 WL은 상기의 출력 전압 E를 평활한다. 이 리액터 WL의 인덕턴스값은, 예를 들어 200μH이다.

송급 모터 WM은, 후술하는 송급 제어 신호 Fc를 입력으로 하여, 정송과 역송을 주기적으로 반복하여 용접 와이어(1)를 송급 속도 Fw로 송급한다. 송급 모터 WM에는, 과도 응답성이 빠른 모터가 사용된다. 용접 와이어(1)의 송급 속도 Fw의 변화율 및 송급 방향의 반전을 빠르게 하기 위해, 송급 모터 WM은 용접 토치(4)의 선단의 근방에 설치되는 경우가 있다. 또한, 송급 모터 WM을 2개 사용하여, 푸시 풀 방식의 송급계로 하는 경우도 있다.

용접 와이어(1)는 상기의 송급 모터 WM에 결합된 송급 롤(5)의 회전에 의해 용접 토치(4) 내에 송급되어, 모재(2)와의 사이에 아크(3)가 발생한다. 용접 토치(4) 내의 급전 칩(도시는 생략)과 모재(2) 사이에는 용접 전압 Vw가 인가되어, 용접 전류 Iw가 통전한다.

출력 전압 설정 회로 ER은, 미리 정한 출력 전압 설정 신호 Er을 출력한다. 출력 전압 검출 회로 ED는, 상기의 출력 전압 E를 검출하고 평활하여, 출력 전압 검출 신호 Ed를 출력한다.

전압 오차 증폭 회로 EA는, 상기의 출력 전압 설정 신호 Er 및 상기의 출력 전압 검출 신호 Ed를 입력으로 하고, 출력 전압 설정 신호 Er(+)과 출력 전압 검출 신호 Ed(-)의 오차를 증폭하여, 전압 오차 증폭 신호 Ea를 출력한다. 이 회로에 의해, 용접 전원은 정전압 제어된다.

구동 회로 DV는, 상기의 전압 오차 증폭 신호 Ea를 입력으로 하고, 전압 오차 증폭 신호 Ea에 기초하여 PWM 변조 제어를 행하여, 상기의 전원 주회로 PM 내의 인버터 회로를 구동하기 위한 구동 신호 Dv를 출력한다.

전류 검출 회로 ID는, 상기의 용접 전류 Iw를 검출하여, 전류 검출 신호 Id를 출력한다. 전류 평활 회로 IAV는, 이 전류 검출 신호 Id를 입력으로 하여 평활 하고, 용접 전류 평활 신호 Iav를 출력한다. 이 평활은, 저항과 콘덴서로 이루어지는 평활 회로, 저역 통과 필터 등을 사용하여 행해진다. 저역 통과 필터를 사용하는 경우에는, 평활의 시상수는, 컷오프 주파수(1∼10㎐ 정도)를 설정함으로써 행할 수 있다.

전류 설정 회로 IR은, 송급 속도 가변 제어에 있어서의 목표 전류값으로 되는 미리 정한 전류 설정 신호 Ir을 출력한다. 송급 오차 증폭 회로 EF는, 이 전류 설정 신호 Ir(+)과 상기의 용접 전류 평활 신호 Iav(-)의 오차를 증폭하여, 송급 오차 증폭 신호 Ef를 출력한다.

주기 설정 회로 TFR은 미리 정한 주기 설정 신호 Tfr을 출력한다.

진폭 설정 회로 WFR은, 상기의 송급 오차 증폭 신호 Ef를 입력으로 하고, 송급 오차 증폭 신호 Ef를 용접 중 적분하여, 진폭 설정 신호 Wfr을 출력한다. 적분은 Wfr=Wf0+∫Efㆍdt로서 나타낼 수 있다. 여기서, Wf0은 미리 정한 초기값이다. 이 회로에 의해, 용접 전류 평활 신호 Iav의 값이 전류 설정 신호 Ir의 값과 동일하게 되도록 진폭 설정 신호 Wfr의 값이 피드백 제어되어, 용접 중 시시각각으로 변화된다.

정송측 시프트량 설정 회로 SFR은, 상기의 송급 오차 증폭 신호 Ef를 입력으로 하고, 송급 오차 증폭 신호 Ef를 용접 중 적분하여, 정송측 시프트량 설정 신호 Sfr을 출력한다. 적분은 Sfr=Sf0+∫Efㆍdt로서 나타낼 수 있다. 여기서, Sf0은 미리 정한 초기값이다. 이 회로에 의해, 용접 전류 평활 신호 Iav의 값이 전류 설정 신호 Ir의 값과 동일하게 되도록 정송측 시프트량 설정 신호 Sfr의 값이 피드백 제어되어, 용접 중 시시각각으로 변화된다.

송급 속도 설정 회로 FR은, 상기의 주기 설정 신호 Tfr, 상기의 진폭 설정 신호 Wfr 및 상기의 정송측 시프트량 설정 신호 Sfr을 입력으로 하고, 주기 설정 신호 Tfr에 의해 정해지는 주기 및 진폭 설정 신호 Wfr에 의해 정해지는 진폭으로부터 형성되는 정현파를, 정송측 시프트량 설정 신호 Sfr에 의해 정해지는 정송측 시프트량만큼 시프트한 송급 속도 패턴을 송급 속도 설정 신호 Fr로서 출력한다. 이 송급 속도 설정 신호 Fr이 0 이상일 때는 정송 기간으로 되고, 0 미만일 때는 역송 기간으로 된다.

송급 제어 회로 FC는, 상기의 송급 속도 설정 신호 Fr을 입력으로 하고, 송급 속도 설정 신호 Fr의 값에 상당하는 송급 속도 Fw로 용접 와이어(1)를 송급하기 위한 송급 제어 신호 Fc를 상기의 송급 모터 WM에 출력한다.

도 2는 본 발명의 실시 형태 1에 관한 아크 용접 제어 방법을 도시하는 도 1의 용접 전원에 있어서의 각 신호의 타이밍차트이다. 도 2의 (A)는 송급 속도 Fw의 시간 변화를 나타내고, 도 2의 (B)는 용접 전류 Iw의 시간 변화를 나타내고, 도 2의 (C)는 용접 전압 Vw의 시간 변화를 나타낸다. 이하, 도 2를 참조하여 설명한다.

도 2의 (A)에 도시한 바와 같이, 송급 속도 Fw는 0보다도 상측이 정송 기간으로 되고, 하측이 역송 기간으로 된다. 정송이란 용접 와이어를 모재에 근접시키는 방향으로 송급하는 것이며, 역송이란 모재로부터 이격되는 방향으로 송급하는 것이다. 송급 속도 Fw는, 정현파상으로 변화되어 있고, 정송측으로 시프트한 파형으로 되어 있다. 이 때문에, 송급 속도 Fw의 평균값은 정의 값으로 되어, 용접 와이어는 평균적으로는 정송되고 있다. 송급 속도 Fw의 송급 속도 패턴은 삼각파, 사다리꼴 파 등이어도 된다.

도 2의 (A)에 도시한 바와 같이, 송급 속도 Fw는, 시각 t1 시점에서는 0이고, 시각 t1∼t2의 기간은 정송 가속 기간으로 되고, 시각 t2에서 정송의 최댓값으로 되고, 시각 t2∼t3의 기간은 정송 감속 기간으로 되고, 시각 t3에서 0으로 되고, 시각 t3∼t4의 기간은 역송 가속 기간으로 되고, 시각 t4에서 역송의 최댓값으로 되고, 시각 t4∼t5의 기간은 역송 감속 기간으로 된다. 그리고, 시각 t5∼t6의 기간은 다시 정송 가속 기간으로 되고, 시각 t6∼t7의 기간은 다시 정송 감속 기간으로 된다. 따라서, 송급 속도 Fw는, 시각 t1∼t5의 주기 Tf(㎳), 시각 t2의 정송의 최댓값과 시각 t4의 역송의 최댓값의 차인 진폭 Wf(m/min) 및 정송측 시프트량 Sf(m/min)의 송급 속도 패턴으로 반복되게 된다. 여기서, 주기 Tf는, 도 1의 주기 설정 회로 TFR에 의해 소정값으로 설정된다. 진폭 Wf는, 도 1의 송급 오차 증폭 회로 EF 및 진폭 설정 회로 WFR에 의해, 용접 전류 평활 신호 Iav의 값이 전류 설정 신호 Ir의 값과 동일하게 되도록 피드백 제어된다. 정송측 시프트량 Sf는, 도 1의 송급 오차 증폭 회로 EF 및 정송측 시프트량 설정 회로 SFR에 의해, 용접 전류 평활 신호 Iav의 값이 전류 설정 신호 Ir의 값과 동일하게 되도록 피드백 제어된다. 주기 Tf는 8∼20㎳ 정도로 설정되고, 진폭 Wf는 30∼100m/min 정도의 범위에서 변화되고, 정송측 시프트량 Sf는 3∼20m/min 정도의 범위에서 변화된다.

용접 와이어와 모재의 단락은, 시각 t2의 정송 최댓값의 전후에서 발생하는 경우가 많다. 도 2에서는, 정송 최댓값 후의 정송 감속 기간 중의 시각 t21에서 발생한 경우이다. 시각 t21에 있어서 단락이 발생하면, 도 2의 (C)에 도시한 바와 같이, 용접 전압 Vw는 수V의 단락 전압값으로 급감하고, 도 2의 (B)에 도시한 바와 같이, 용접 전류 Iw는 점차 증가한다.

도 2의 (A)에 도시한 바와 같이, 송급 속도 Fw는, 시각 t3부터는 역송 기간으로 되므로, 용접 와이어는 역송된다. 이 역송에 의해 단락이 해제되어, 시각 t31에 있어서 아크가 재발생한다. 아크의 재발생은, 시각 t4의 역송 최댓값의 전후에서 발생하는 경우가 많다. 도 2에서는, 역송 최댓값 전의 역송 가속 기간 중의 시각 t31에서 발생한 경우이다. 따라서, 시각 t21∼t31의 기간이 단락 기간으로 된다.

시각 t31에 있어서 아크가 재발생하면, 도 2의 (C)에 도시한 바와 같이, 용접 전압 Vw는 수십V의 아크 전압값으로 급증한다. 도 2의 (B)에 도시한 바와 같이, 용접 전류 Iw는 단락 기간 중의 최댓값의 상태로부터 변화를 개시한다.

시각 t31∼t5의 기간 중에는, 도 2의 (A)에 도시한 바와 같이, 송급 속도 Fw는 역송 상태이므로, 용접 와이어는 인상되어 아크 길이는 점차 길어진다. 아크 길이가 길어지면, 용접 전압 Vw는 커지고, 도 1의 전압 오차 증폭 회로 EA에 의해 정전압 제어되고 있으므로 용접 전류 Iw는 작아진다. 따라서, 시각 t31∼t5의 아크 기간 역송 기간 Tar 중에는, 도 2의 (C)에 도시한 바와 같이, 용접 전압 Vw는 점차 커지고, 도 2의 (B)에 도시한 바와 같이, 용접 전류 Iw는 점차 작아진다.

그리고, 다음 단락이, 시각 t6∼t7의 정송 감속 기간 중의 시각 t61에 발생한다. 단, 시각 t61에 발생한 단락은, 시각 t21에 발생한 단락보다도 정송 최댓값으로부터의 시간(위상)이 지연되어 있다. 이와 같이 단락이 발생하는 타이밍은, 어느 정도의 변동을 갖고 있다. 시각 t31∼t61의 기간이 아크 기간으로 된다. 시각 t5∼t61의 기간 중에는, 도 2의 (A)에 도시한 바와 같이, 송급 속도 Fw는 정송 상태이므로, 용접 와이어는 정송되어 아크 길이는 점차 짧아진다. 아크 길이가 짧아지면, 용접 전압 Vw는 작아지고, 도 1의 전압 오차 증폭 회로 EA에 의해 정전압 제어되고 있으므로 용접 전류 Iw는 커진다. 따라서, 시각 t5∼t61의 아크 기간 정송 기간 Tas 중에는, 도 2의 (C)에 도시한 바와 같이, 용접 전압 Vw는 점차 작아지고, 도 2의 (B)에 도시한 바와 같이, 용접 전류 Iw는 점차 커진다.

도 3은 본 발명의 실시 형태 1에 관한 아크 용접 제어 방법에 있어서, 송급 속도 가변 제어의 동작을 도시하는 도 1의 용접 전원에 있어서의 각 신호의 타이밍차트이다. 도 3의 (A)는 급전 칩ㆍ모재간 거리 Lw의 시간 변화를 나타내고, 도 3의 (B)는 송급 속도 평균값 Fav의 시간 변화를 나타내고, 도 3의 (C)는 용접 전류 평활 신호 Iav(실선) 및 전류 설정 신호 Ir(파선)의 시간 변화를 나타내고, 도 3의 (D)는 진폭 설정 신호 Wfr의 시간 변화를 나타내고, 도 3의 (E)는 정송측 시프트량 설정 신호 Sfr의 시간 변화를 나타낸다. 도 3은 용접 중에 급전 칩ㆍ모재간 거리 Lw가, 시각 t1에 있어서 L1(㎜)로부터 L2(㎜)로 길어진 경우의 각 신호의 과도 응답을 나타내고 있다. 상기의 송급 속도 평균값 Fav는, 도 2의 (A)에 도시한 송급 속도 Fw의 1주기마다의 평균값을 나타내고 있다. 도 3의 시간 스케일은, 도 2보다도 5∼10배 길어져 있다. 이하, 도 3을 참조하여 설명한다.

시각 t1 이전의 기간 중에는, 도 3의 (A)에 도시한 바와 같이, 급전 칩ㆍ모재간 거리 Lw는 L1(㎜)의 일정한 상태에 있기 때문에, 도 3의 (C)의 실선으로 나타내는 용접 전류 평활 신호 Iav의 값은 파선으로 나타내는 전류 설정 신호 Ir의 값과 동일한 상태에 있다. 이 때문에, 도 3의 (D)에 도시한 진폭 설정 신호 Wfr 및 도 3의 (E)에 도시한 정송측 시프트량 설정 신호 Sfr의 각 값은 일정값으로 되므로, 도 3의 (B)에 도시한 바와 같이, 송급 속도 평균값 Fav는 대략 일정한 상태에 있다.

시각 t1에 있어서 용접 토치와 모재의 거리가 길어지면, 도 3의 (A)에 도시한 바와 같이, 급전 칩ㆍ모재간 거리 Lw는 L1로부터 L2로 길어진다. 이 때문에, 도 3의 (C)에 도시한 바와 같이, 용접 전류 평활 신호 Iav의 값은, 시각 t1로부터 경사를 갖고 감소하고, 전류 설정 신호 Ir의 값과 오차(송급 오차 증폭 신호 Ef>0)가 발생한다. 이 오차를 0으로 되돌리는 송급 속도 가변 제어에 의해, 용접 전류 평활 신호 Iav의 값을 일정값으로 유지하려고 하여, 도 3의 (D)에 도시한 진폭 설정 신호 Wfr 및 도 3의 (E)에 도시한 정송측 시프트량 설정 신호 Sfr의 양쪽 값이 시각 t1로부터 경사를 갖고 커진다. 이것에 응동하여, 도 3의 (B)에 도시한 바와 같이, 송급 속도 평균값 Fav가 시각 t1로부터 경사를 갖고 빨라진다.

용접 전류 평활 신호 Iav의 값은, 도 3의 (C)에 도시한 바와 같이, 시각 t1로부터 감소하고, 시각 t2에 있어서 감소로부터 증가로 반전되고, 시각 t3에 있어서 시각 t1 이전의 값으로 복귀하여 전류 설정 신호 Ir과의 오차는 대략 0으로 된다. 도 3의 (D)에 도시한 진폭 설정 신호 Wfr 및 도 3의 (E)에 도시한 정송측 시프트량 설정 신호 Sfr의 양쪽 값은, 시각 t1로부터 점차 증가하고, 시각 t3에서 시각 t1 이전의 값보다도 큰 값에 수렴한다. 이것에 응동하여, 송급 속도 평균값 Fav는, 도 3의 (B)에 도시한 바와 같이, 시각 t1로부터 점차 빨라지고, 시각 t3에서 시각 t1 이전의 값보다도 고속의 값에 수렴한다.

급전 칩ㆍ모재간 거리 Lw가 짧아지는 방향으로 변화된 경우에는, 용접 전류 평활 신호 Iav의 값은 일단 증가한 후에 원래의 값으로 복귀된다. 진폭 설정 신호 Wfr 및 정송측 시프트량 설정 신호 Sfr의 양쪽 값은, 변화 전의 값보다도 작은 값에 수렴하고, 송급 속도 평균값 Fav는 변화 전의 값보다도 저속의 값에 수렴한다. 시각 t1∼t3의 과도 기간은 50∼100㎳ 정도로 된다.

상술한 실시 형태 1에 따르면, 용접 전류의 평활값을 검출하고, 이 용접 전류 평활값과 미리 정한 전류 설정값이 동일하게 되도록, 송급 속도의 진폭 및/또는 정송측 시프트량을 피드백 제어한다. 이에 의해, 본 실시 형태에서는, 송급 속도의 정송 기간과 역송 기간을 교대로 전환하는 용접에 있어서, 급전 칩ㆍ모재간 거리가 변동되어도, 용접 전류 평활값을 일정하게 유지할 수 있으므로, 용입 깊이를 균일화할 수 있다. 이때에, 송급 속도의 진폭 및 정송측 시프트량을 모두 피드백 제어하는 것이 바람직하다. 이것은, 한쪽만을 피드백 제어할 때에 비해, 용접 상태의 안정성이 향상되기 때문이다.

[실시 형태 2]

실시 형태 2의 발명은, 전류 설정값이 미리 정한 기준 전류값 이상일 때에만 피드백 제어(송급 속도 가변 제어)를 행하는 것이다.

도 4는 본 발명의 실시 형태 2에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다. 도 4는 상술한 도 1과 대응하고 있으며, 동일한 블록에는 동일 부호를 붙이고 그것들의 설명은 반복하지 않는다. 도 4는 도 1의 송급 오차 증폭 회로 EF를 제2 송급 오차 증폭 회로 EF2로 치환한 것이다. 이하, 도 4를 참조하여 이 블록에 대하여 설명한다.

제2 송급 오차 증폭 회로 EF2는, 전류 설정 신호 Ir을 입력으로 하고, 전류 설정 신호 Ir의 값이 미리 정한 기준 전류값 이상일 때는 전류 설정 신호 Ir(+)과 용접 전류 평활 신호 Iav(-)의 오차를 증폭하여 송급 오차 증폭 신호 Ef를 출력하고, 전류 설정 신호 Ir의 값이 상기의 기준 전류값 미만일 때는 0으로 되는 송급 오차 증폭 신호 Ef를 출력한다. 이에 의해, 전류 설정 신호 Ir의 값이 기준 전류값 이상일 때에만, 진폭 설정 신호 Wfr 및 정송측 시프트량 설정 신호 Sfr의 피드백 제어가 행해진다. 기준 전류값은 200A 정도로 설정된다.

상술한 실시 형태 2에 따르면, 전류 설정값(전류 설정 신호 Ir)이 미리 정한 기준 전류값 이상일 때에만 피드백 제어(송급 속도 가변 제어)를 행한다. 전류 설정값이 기준 전류값 미만일 때에 송급 속도 가변 제어를 행하면 용접 상태가 불안정해지는 경우가 발생하기 때문에, 송급 속도 가변 제어를 금지하고 있다. 또한, 전류 설정값이 기준 전류값 미만일 때는, 급전 칩ㆍ모재간 거리를 변동시키면 용접 상태가 불안정해지기 때문에, 변동시키지 않도록 하여 용접이 행해진다.

[실시 형태 3]

실시 형태 3의 발명은, 피드백 제어되고 있는 진폭 및/또는 정송측 시프트량이 단락 기간 중의 특정 타이밍에 동기하여 변화되는 것이다. 실시 형태 1에서는, 송급 속도의 주기 및/또는 정송측 시프트량은, 피드백 제어에 의해 송급 속도의 임의의 타이밍에서 비동기로 시시각각으로 변화된다. 이에 반해, 실시 형태 3에서는, 주기 및/또는 정송측 시프트량은, 단락 기간 중의 특정 타이밍에 동기하여 변화되고, 그 이외의 타이밍에서는 변화되지 않는다.

도 5는 본 발명의 실시 형태 3에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다. 도 5는 상술한 도 1과 대응하고 있으며, 동일한 블록에는 동일 부호를 붙이고 그것들의 설명은 반복하지 않는다. 도 5는 도 1에 전압 검출 회로 VD 및 단락 판별 회로 SD를 추가하고, 도 1의 송급 속도 설정 회로 FR을 제2 송급 속도 설정 회로 FR2로 치환한 것이다. 이하, 도 5를 참조하여 이들 블록에 대하여 설명한다.

전압 검출 회로 VD는, 상기의 용접 전압 Vw를 검출하여, 전압 검출 신호 Vd를 출력한다. 단락 판별 회로 SD는, 상기의 전압 검출 신호 Vd를 입력으로 하고, 이 값이 미리 정한 단락 판별값(10V 정도) 미만일 때는 단락 기간에 있다고 판별하여 High 레벨로 되고, 이상일 때는 아크 기간에 있다고 판별하여 Low 레벨로 되는 단락 판별 신호 Sd를 출력한다.

제2 송급 속도 설정 회로 FR2는, 상기의 단락 판별 신호 Sd, 상기의 주기 설정 신호 Tfr, 상기의 진폭 설정 신호 Wfr 및 상기의 정송측 시프트량 설정 신호 Sfr을 입력으로 하고, 주기 설정 신호 Tfr, 진폭 설정 신호 Wfr 및 정송측 시프트량 설정 신호 Sfr의 각각의 값을 단락 판별 신호 Sd가 High 레벨(단락)로 변화된 타이밍에 동기하여 판독하고, 주기 설정 신호 Tfr에 의해 정해지는 주기 및 진폭 설정 신호 Wfr에 의해 정해지는 진폭으로부터 형성되는 정현파를, 정송측 시프트량 설정 신호 Sfr에 의해 정해지는 정송측 시프트량만큼 시프트한 송급 속도 패턴을 송급 속도 설정 신호 Fr로서 출력한다. 즉, 송급 속도 설정 신호 Fr의 각 파형 파라미터는, 단락 기간 중의 특정 타이밍에 동기하여 갱신된다. 특정 타이밍은, 단락이 발생한 타이밍, 단락이 발생하고 나서 소정 기간 후의 타이밍, 단락 기간 중에 송급 속도 설정 신호 Fr이 정송으로부터 역송으로 변화된 타이밍 등이다.

도 6은 본 발명의 실시 형태 3에 관한 아크 용접 제어 방법을 도시하는 도 5의 용접 전원에 있어서의 각 신호의 타이밍차트이다. 도 6의 (A)는 송급 속도 Fw의 시간 변화를 나타내고, 도 6의 (B)는 용접 전류 Iw의 시간 변화를 나타내고, 도 6의 (C)는 용접 전압 Vw의 시간 변화를 나타낸다. 도 6은 상술한 도 2와 대응하고 있으며, 동일한 동작에 대한 설명은 반복하지 않는다. 이하, 도 6을 참조하여 상이한 동작에 대하여 설명한다.

시각 t21에 있어서 단락이 발생하면, 도 5의 제2 송급 속도 설정 회로 FR2에 의해 주기 설정 신호 Tfr, 진폭 설정 신호 Wfr 및 정송측 시프트량 설정 신호 Sfr의 각각의 값이 단락 발생 타이밍에 동기하여 판독되어 갱신된다. 이때에 주기 설정 신호 Tfr은 소정값이므로, 변화되지 않는다. 진폭 설정 신호 Wfr 및 정송측 시프트량 설정 신호 Sfr의 값이 피드백 제어에 따라서 변화되었기 때문에, 시각 t21에 있어서, 도 6의 (A)에 도시한 바와 같이, 송급 속도 Fw의 진폭 Wf 및 정송측 시프트량 Sf가 커져 있다. 다음 단락이 발생하는 시각 t61에 있어서도 마찬가지이다. 이와 같이, 단락 발생 타이밍에 동기하여 진폭 Wf 및 정송측 시프트량 Sf가 변화되게 된다. 동기 타이밍은, 상술한 바와 같이, 단락 기간 중의 특정 타이밍이며, 단락 발생 타이밍, 단락 발생으로부터 소정 기간 후의 타이밍, 단락 기간 중에 정송으로부터 역송으로 변화된 타이밍(시각 t3) 등이다.

단락 기간 중에 송급 속도 Fw의 진폭 Wf 및 정송측 시프트량 Sf를 변화시키는 이유는, 아크 기간 중에 송급 속도 Fw의 파형이 갑자기 변화되면 용접 상태가 불안정해지는 경우가 있기 때문이다. 단락 기간 중이면, 송급 속도 Fw가 갑자기 변화되어도 용접 상태에의 영향은 작기 때문이다.

본 발명의 실시 형태 3에 관한 아크 용접 제어 방법에 있어서, 송급 속도 가변 제어의 동작을 도시하는 도 5의 용접 전원에 있어서의 각 신호의 타이밍차트는, 상술한 도 3과 동일하므로, 설명은 반복하지 않는다. 실시 형태 3은 실시 형태 1을 기초로 한 경우이지만, 실시 형태 2를 기초로 한 경우도 마찬가지이다.

상술한 실시 형태 3에 따르면, 진폭 및/또는 정송측 시프트량은 단락 기간 중의 특정 타이밍에 동기하여 변화된다. 이에 의해, 본 실시 형태에서는, 단락 기간 중에 송급 속도의 파형 파라미터가 갱신되므로, 용접 상태를 안정적으로 유지할 수 있다.

상술한 실시 형태 1∼3에서는, 피드백 제어에 의해 진폭 및 정송측 시프트량의 양쪽 값을 모두 변화시키는 경우에 대하여 설명하였지만, 어느 한쪽만을 변화시키도록 해도 된다. 변화시키지 않는 파라미터의 값은 소정값으로 설정한다.

[실시 형태 4]

실시 형태 4의 발명은, 용접 전류의 평활값과 미리 정한 전류 설정값이 동일하게 되도록, 송급 속도의 파형 파라미터인 정송 가속 기간, 정송 감속 기간, 역송 가속 기간, 역송 감속 기간, 정송 진폭 또는 역송 진폭 중 적어도 1개를 피드백 제어하는 것이다. 그리고, 피드백 제어되고 있는 파형 파라미터가 단락 기간 중의 특정 타이밍에 동기하여 변화되는 것이다.

도 7은 본 발명의 실시 형태 4에 관한 아크 용접 제어 방법을 실시하기 위한 용접 전원의 블록도이다. 도 7은 상술한 도 5와 대응하고 있으며, 동일 블록에는 동일 부호를 붙이고, 그것들의 설명은 반복하지 않는다. 도 7은 도 5의 주기 설정 회로 TFR, 진폭 설정 회로 WFR 및 정송측 시프트량 설정 회로 SFR을 삭제하고 있다. 그리고, 도 4와 동일한 제2 송급 오차 증폭 회로 EF2를 추가하고, 정송 가속 기간 설정 회로 TSUR, 정송 감속 기간 설정 회로 TSDR, 역송 가속 기간 설정 회로 TRUR, 역송 감속 기간 설정 회로 TRDR, 정송 진폭 설정 회로 WSR, 역송 진폭 설정 회로 WRR을 추가하고 있다. 또한, 도 5의 제2 송급 속도 설정 회로 FR2를 제3 송급 속도 설정 회로 FR3으로 치환하고 있다. 이하, 도 7을 참조하여, 이들 블록에 대하여 설명한다.

제2 송급 오차 증폭 회로 EF2는, 전류 설정 신호 Ir을 입력으로 하고, 전류 설정 신호 Ir의 값이 미리 정한 기준 전류값 이상일 때는 전류 설정 신호 Ir(+)과 용접 전류 평활 신호 Iav(-)의 오차를 증폭하여 송급 오차 증폭 신호 Ef를 출력하고, 전류 설정 신호 Ir의 값이 상기의 기준 전류값 미만일 때는 0으로 되는 송급 오차 증폭 신호 Ef를 출력한다. 이에 의해, 전류 설정 신호 Ir의 값이 기준 전류값 이상일 때에만 피드백 제어가 행해진다. 기준 전류값은 200A 정도로 설정된다.

정송 가속 기간 설정 회로 TSUR은, 상기의 송급 오차 증폭 신호 Ef를 입력으로 하고, 송급 오차 증폭 신호 Ef를 용접 중 적분하여, 정송 가속 기간 설정 신호 Tsur을 출력한다. 적분은 Tsur=Tsu0+∫Efㆍdt로서 나타낼 수 있다. 여기서, Tsu0은 미리 정한 초기값이다. 이 회로에 의해, 용접 전류 평활 신호 Iav의 값이 전류 설정 신호 Ir의 값과 동일하게 되도록 정송 가속 기간 설정 신호 Tsur의 값이 피드백 제어되어, 용접 중 시시각각으로 변화된다.

정송 감속 기간 설정 회로 TSDR은, 미리 정한 정송 감속 기간 설정 신호 Tsdr을 출력한다.

역송 가속 기간 설정 회로 TRUR은 미리 정한 역송 가속 기간 설정 신호 Trur을 출력한다.

역송 감속 기간 설정 회로 TRDR은, 상기의 송급 오차 증폭 신호 Ef를 입력으로 하고, 송급 오차 증폭 신호 Ef를 용접 중 적분하여, 역송 감속 기간 설정 신호 Trdr을 출력한다. 적분은 Trdr=Trd0-∫Efㆍdt로서 나타낼 수 있다. 여기서, Trd0은 미리 정한 초기값이다. 이 회로에 의해, 용접 전류 평활 신호 Iav의 값이 전류 설정 신호 Ir의 값과 동일하게 되도록 역송 감속 기간 설정 신호 Trdr의 값이 피드백 제어되어, 용접 중 시시각각으로 변화된다.

정송 진폭 설정 회로 WSR은, 미리 정한 정송 진폭 설정 신호 Wsr을 출력한다. 역송 진폭 설정 회로 WRR은, 미리 정한 역송 진폭 설정 신호 Wrr을 출력한다.

제3 송급 속도 설정 회로 FR3은, 상기의 정송 가속 기간 설정 신호 Tsur, 상기의 정송 감속 기간 설정 신호 Tsdr, 상기의 역송 가속 기간 설정 신호 Trur, 상기의 역송 감속 기간 설정 신호 Trdr, 상기의 정송 진폭 설정 신호 Wsr, 상기의 역송 진폭 설정 신호 Wrr 및 상기의 단락 판별 신호 Sd를 입력으로 하고, 이하의 처리에 의해 생성된 송급 속도 패턴을 송급 속도 설정 신호 Fr로서 출력한다. 이 송급 속도 설정 신호 Fr이 0 이상일 때는 정송 기간으로 되고, 0 미만일 때는 역송 기간으로 된다. 또한, 송급 속도의 파형 파라미터(Tsur, Tsdr, Trur, Trdr, Wsr 및 Wrr)는 단락 기간 중의 특정 타이밍에 동기하여 갱신된다. 특정 타이밍은, 단락이 발생한 타이밍, 단락이 발생하고 나서 소정 기간 후의 타이밍, 단락 기간 중에 송급 속도 설정 신호 Fr이 정송으로부터 역송으로 변화된 타이밍 등이다.

1) 정송 가속 기간 설정 신호 Tsur에 의해 정해지는 정송 가속 기간 Tsu 중에는 0으로부터 정송 진폭 설정 신호 Wsr에 의해 정해지는 정의 값의 정송 피크값 Wsp까지 직선상으로 가속하는 송급 속도 설정 신호 Fr을 출력한다.

2) 계속해서, 정송 피크 기간 Tsp 중에는, 상기의 정송 피크값 Wsp를 유지하는 송급 속도 설정 신호 Fr을 출력한다.

3) 단락 판별 신호 Sd가 Low 레벨(아크 기간)로부터 High 레벨(단락 기간)로 변화되면, 송급 속도의 파형 파라미터를 판독하여 갱신한다. 동시에, 정송 감속 기간 설정 신호 Tsdr에 의해 정해지는 정송 감속 기간 Tsd로 이행하고, 상기의 정송 피크값 Wsp로부터 0까지 직선상으로 감속하는 송급 속도 설정 신호 Fr을 출력한다.

4) 계속해서, 역송 가속 기간 설정 신호 Trur에 의해 정해지는 역송 가속 기간 Tru 중에는 0으로부터 역송 진폭 설정 신호 Wrr에 의해 정해지는 부의 값의 역송 피크값 Wrp까지 직선상으로 가속하는 송급 속도 설정 신호 Fr을 출력한다.

5) 계속해서, 역송 피크 기간 Trp 중에는, 상기의 역송 피크값 Wrp를 유지하는 송급 속도 설정 신호 Fr을 출력한다.

6) 단락 판별 신호 Sd가 High 레벨(단락 기간)로부터 Low 레벨(아크 기간)로 변화되면, 역송 감속 기간 설정 신호 Trdr에 의해 정해지는 역송 감속 기간 Trd로 이행하고, 상기의 역송 피크값 Wrp로부터 0까지 직선상으로 감속하는 송급 속도 설정 신호 Fr을 출력한다.

7) 상기 1)∼6)을 반복함으로써 정부의 사다리꼴 파상으로 변화되는 송급 패턴의 송급 속도 설정 신호 Fr이 생성된다.

도 8은 본 발명의 실시 형태 4에 관한 아크 용접 제어 방법을 도시하는 도 7의 용접 전원에 있어서의 각 신호의 타이밍차트이다. 도 8의 (A)는 송급 속도 Fw의 시간 변화를 나타내고, 도 8의 (B)는 용접 전류 Iw의 시간 변화를 나타내고, 도 8의 (C)는 용접 전압 Vw의 시간 변화를 나타내고, 도 8의 (D)는 단락 판별 신호 Sd의 시간 변화를 나타낸다. 이하, 도 8을 참조하여 각 신호의 동작에 대하여 설명한다.

도 8의 (A)에 도시한 송급 속도 Fw는, 도 7의 제3 송급 속도 설정 회로 FR3으로부터 출력되는 송급 속도 설정 신호 Fr의 값으로 제어된다. 송급 속도 Fw는, 도 7의 정송 가속 기간 설정 신호 Tsur에 의해 피드백 제어되는 정송 가속 기간 Tsu, 단락이 발생할 때까지 계속되는 정송 피크 기간 Tsp, 도 7의 정송 감속 기간 설정 신호 Tsdr에 의해 정해지는 정송 감속 기간 Tsd, 도 7의 역송 가속 기간 설정 신호 Trur에 의해 정해지는 역송 가속 기간 Tru, 아크가 발생할 때까지 계속되는 역송 피크 기간 Trp 및 도 7의 역송 감속 기간 설정 신호 Trdr에 의해 피드백 제어되는 역송 감속 기간 Trd로부터 형성된다. 또한, 정송 피크값 Wsp는 도 7의 정송 진폭 설정 신호 Wsr에 의해 정해지고, 역송 피크값 Wrp는 도 7의 역송 진폭 설정 신호 Wrr에 의해 정해진다. 이 결과, 송급 속도 설정 신호 Fr은, 정부의 사다리꼴 파상으로 변화되는 송급 패턴으로 된다. 송급 속도 Fw의 파형 파라미터의 피드백 제어는, 실시 형태 2와 마찬가지로, 전류 설정 신호 Ir의 값이 기준 전류값 이상일 때에만 행해진다. 또한, 피드백 제어되는 송급 속도 Fw의 파형 파라미터는, 단락 기간의 특정 타이밍에 동기하여 변화된다.

[시각 t1∼t4의 역송 기간의 동작]

도 8의 (A)에 도시한 바와 같이, 송급 속도 Fw는 시각 t1∼t2의 미리 정한 역송 가속 기간 Tru에 들어가, 0으로부터 상기의 역송 피크값 Wrp까지 가속된다. 이 기간 중에는 단락 기간이 계속되고 있다.

시각 t2에 있어서 역송 가속 기간 Tru가 종료되면, 도 8의 (A)에 도시한 바와 같이, 송급 속도 Fw는 역송 피크 기간 Trp에 들어가, 상기의 역송 피크값 Wrp로 된다. 이 기간 중에도 단락 기간이 계속되고 있다.

시각 t3에 있어서 아크가 발생하면, 도 8의 (D)에 도시한 바와 같이, 단락 판별 신호 Sd가 Low 레벨(아크 기간)로 변화된다. 이것에 응동하여, 시각 t3∼t4의 미리 정한 역송 감속 기간 Trd로 이행하고, 도 8의 (A)에 도시한 바와 같이, 송급 속도 Fw는 상기의 역송 피크값 Wrp로부터 0까지 감속된다. 동시에, 도 8의 (C)에 도시한 바와 같이, 용접 전압 Vw는 수십V의 아크 전압값으로 급증하고, 도 8의 (B)에 도시한 바와 같이, 용접 전류 Iw는 아크 기간 동안 점차 감소한다.

[시각 t4∼t7의 정송 기간의 동작]

시각 t4에 있어서 역송 감속 기간 Trd가 종료되면, 시각 t4∼t5의 미리 정한 정송 가속 기간 Tsu로 이행한다. 이 정송 가속 기간 Tsu 중에는, 도 8의 (A)에 도시한 바와 같이, 송급 속도 Fw는 0으로부터 상기의 정송 피크값 Wsp까지 가속된다. 이 기간 중에는 아크 기간이 계속되고 있다.

시각 t5에 있어서 정송 가속 기간 Tsu가 종료되면, 도 8의 (A)에 도시한 바와 같이, 송급 속도 Fw는 정송 피크 기간 Tsp에 들어가, 상기의 정송 피크값 Wsp로 된다. 이 기간 중에도 아크 기간이 계속되고 있다.

시각 t6에 있어서 단락이 발생하면, 도 8의 (D)에 도시한 바와 같이, 단락 판별 신호 Sd가 High 레벨(단락 기간)로 변화되고, 피드백 제어되고 있는 정송 가속 기간 설정 신호 Tsur 및 역송 감속 기간 설정 신호 Trdr이 단락 발생에 동기하여 판독되어 갱신된다. 이것에 응동하여, 시각 t6∼t7의 미리 정한 정송 감속 기간 Tsd로 이행하고, 도 8의 (A)에 도시한 바와 같이, 송급 속도 Fw는 상기의 정송 피크값 Wsp로부터 0까지 감속된다. 동시에, 도 8의 (C)에 도시한 바와 같이, 용접 전압 Vw는 수V의 단락 전압값으로 급감하고, 도 8의 (B)에 도시한 바와 같이, 용접 전류 Iw는 단락 기간 중 점차 증가한다.

도 9는 본 발명의 실시 형태 4에 관한 아크 용접 제어 방법에 있어서, 송급 속도 가변 제어의 동작을 도시하는 도 7의 용접 전원에 있어서의 각 신호의 타이밍차트이다. 도 9의 (A)는 급전 칩ㆍ모재간 거리 Lw의 시간 변화를 나타내고, 도 9의 (B)는 송급 속도 평균값 Fav의 시간 변화를 나타내고, 도 9의 (C)는 용접 전류 평활 신호 Iav(실선) 및 전류 설정 신호 Ir(파선)의 시간 변화를 나타내고, 도 9의 (D)는 정송 가속 기간 설정 신호 Tsur의 시간 변화를 나타내고, 도 9의 (E)는 역송 감속 기간 설정 신호 Trdr의 시간 변화를 나타낸다. 도 9는 용접 중에 급전 칩ㆍ모재간 거리 Lw가, 시각 t1에 있어서 L1(㎜)로부터 L2(㎜)로 길어진 경우의 각 신호의 과도 응답을 나타내고 있다. 상기의 송급 속도 평균값 Fav는, 도 8의 (A)에 도시한 송급 속도 Fw의 1주기마다의 평균값을 나타내고 있다. 도 9의 시간 스케일은, 도 8보다도 5∼10배 길어져 있다. 이하, 도 9를 참조하여 설명한다.

시각 t1 이전의 기간 중에는, 도 9의 (A)에 도시한 바와 같이, 급전 칩ㆍ모재간 거리 Lw는 L1(㎜)의 일정한 상태에 있기 때문에, 도 9의 (C)의 실선으로 나타내는 용접 전류 평활 신호 Iav의 값은 파선으로 나타내는 전류 설정 신호 Ir의 값과 동일한 상태에 있다. 이 때문에, 도 9의 (D)에 도시한 정송 가속 기간 설정 신호 Tsur 및 도 9의 (E)에 도시한 역송 감속 기간 설정 신호 Trdr의 각 값은 일정값으로 되므로, 도 9의 (B)에 도시한 바와 같이, 송급 속도 평균값 Fav는 대략 일정한 상태에 있다.

시각 t1에 있어서 용접 토치와 모재의 거리가 길어지면, 도 9의 (A)에 도시한 바와 같이, 급전 칩ㆍ모재간 거리 Lw는 L1로부터 L2로 길어진다. 이 때문에, 도 9의 (C)에 도시한 바와 같이, 용접 전류 평활 신호 Iav의 값은, 시각 t1로부터 경사를 갖고 감소하고, 전류 설정 신호 Ir의 값과 오차(송급 오차 증폭 신호 Ef>0)가 발생한다. 이 오차를 0으로 되돌리는 송급 속도 가변 제어에 의해, 용접 전류 평활 신호 Iav의 값을 일정값으로 유지하려고 하여, 도 9의 (D)에 도시한 정송 가속 기간 설정 신호 Tsur이 시각 t1로부터 경사를 갖고 커지고, 또한, 도 9의 (E)에 도시한 역송 감속 기간 설정 신호 Trdr이 시각 t1로부터 경사를 갖고 작아진다. 이것에 응동하여, 도 9의 (B)에 도시한 바와 같이, 송급 속도 평균값 Fav가 시각 t1로부터 경사를 갖고 빨라진다.

용접 전류 평활 신호 Iav의 값은, 도 9의 (C)에 도시한 바와 같이, 시각 t1로부터 감소하고, 시각 t2에 있어서 감소로부터 증가로 반전되고, 시각 t3에 있어서 시각 t1 이전의 값으로 복귀하여 전류 설정 신호 Ir과의 오차는 대략 0으로 된다. 도 9의 (D)에 도시한 정송 가속 기간 설정 신호 Tsur은 시각 t1로부터 점차 증가하고, 시각 t3에서 시각 t1 이전의 값보다도 큰 값에 수렴한다. 또한, 도 9의 (E)에 도시한 역송 감속 기간 설정 신호 Trdr은 시각 t1로부터 점차 감소하고, 시각 t3에서 시각 t1 이전의 값보다도 작은 값에 수렴한다. 이것에 응동하여, 송급 속도 평균값 Fav는, 도 9의 (B)에 도시한 바와 같이, 시각 t1로부터 점차 빨라지고, 시각 t3에서 시각 t1 이전의 값보다도 고속의 값에 수렴한다.

급전 칩ㆍ모재간 거리 Lw가 짧아지는 방향으로 변화된 경우에는, 용접 전류 평활 신호 Iav의 값은 일단 증가한 후에 원래의 값으로 복귀된다. 정송 가속 기간 설정 신호 Tsur은, 변화 전의 값보다도 작은 값에 수렴하고, 역송 감속 기간 설정 신호 Trdr은 변화 전보다도 큰 값에 수렴하고, 송급 속도 평균값 Fav는 변화 전의 값보다도 저속의 값에 수렴한다. 시각 t1∼t3의 과도 기간은, 50∼100㎳ 정도로 된다. 송급 속도의 주기는 10㎳ 정도이다.

상기에 있어서는, 피드백 제어되는 송급 속도 Fw의 파형 파라미터가 정송 가속 기간 Tsu 및 역송 감속 기간 Trd인 경우를 예시하고 있다. 피드백 제어되는 송급 속도 Fw의 파형 파라미터가, 정송 가속 기간 Tsu, 정송 감속 기간 Tsd, 역송 가속 기간 Tru, 역송 감속 기간 Trd, 정송 진폭(정송 피크값 Wsp) 또는 역송 진폭(역송 피크값 Wrp) 중 적어도 1개이어도 된다.

송급 속도 Fw의 파형 파라미터 중에서, 아크 기간 중으로 되는 정송 가속 기간 Tsu, 역송 감속 기간 Trd 또는 정송 피크값 Wsp 중 적어도 1개를 피드백 제어한 쪽이, 용접 상태를 보다 안정화할 수 있다.

상술한 실시 형태 4에 따르면, 용접 전류의 평활값을 검출하고, 이 용접 전류 평활값과 미리 정한 전류 설정값이 동일하게 되도록, 정송 가속 기간, 정송 감속 기간, 역송 가속 기간, 역송 감속 기간, 정송 진폭 또는 역송 진폭 중 적어도 1개를 피드백 제어한다. 이에 의해, 본 실시 형태에서는, 송급 속도의 정송 기간과 역송 기간을 교대로 전환하는 용접에 있어서, 급전 칩ㆍ모재간 거리가 변동되어도, 용접 전류 평활값을 일정하게 유지할 수 있으므로, 용입 깊이를 균일화할 수 있다.

본 발명에 따르면, 송급 속도의 정송 기간과 역송 기간을 교대로 전환하는 용접에 있어서, 급전 칩ㆍ모재간 거리가 변동되어도, 용접 전류 평활값을 일정하게 유지할 수 있으므로, 용입 깊이를 균일화할 수 있다.

이상, 본 발명을 특정한 실시 형태에 의해 설명하였지만, 본 발명은 이 실시 형태에 한정되는 것은 아니고, 개시된 발명의 기술 사상을 일탈하지 않는 범위에서 다양한 변경이 가능하다.

본 출원은, 2014년 8월 18일에 출원된 일본 특허 출원(특원 제2014-165777호), 2015년 1월 20일에 출원된 일본 특허 출원(특원 제2015-008198호)에 기초하는 것이고, 그 내용은 여기에 포함된다.

1 : 용접 와이어
2 : 모재
3 : 아크
4 : 용접 토치
5 : 송급 롤
DV : 구동 회로
Dv : 구동 신호
E : 출력 전압
EA : 전압 오차 증폭 회로
Ea : 전압 오차 증폭 신호
ED : 출력 전압 검출 회로
Ed : 출력 전압 검출 신호
EF : 송급 오차 증폭 회로
Ef : 송급 오차 증폭 신호
EF2 : 제2 송급 오차 증폭 회로
ER : 출력 전압 설정 회로
Er : 출력 전압 설정 신호
Fav : 송급 속도 평균값
FC : 송급 제어 회로
Fc : 송급 제어 신호
FR : 송급 속도 설정 회로
Fr : 송급 속도 설정 신호
FR2 : 제2 송급 속도 설정 회로
FR3 : 제3 송급 속도 설정 회로
Fw : 송급 속도
IAV : 전류 평활 회로
Iav : 용접 전류 평활 신호
ID : 전류 검출 회로
Id : 전류 검출 신호
IR : 전류 설정 회로
Ir : 전류 설정 신호
Iw : 용접 전류
Lw : 급전 칩ㆍ모재간 거리
PM : 전원 주회로
SD : 단락 판별 회로
Sd : 단락 판별 신호
Sf : 정송측 시프트량
SFR : 정송측 시프트량 설정 회로
Sfr : 정송측 시프트량 설정 신호
Tar : 아크 기간 역송 기간
Tas : 아크 기간 정송 기간
Tf : 주기
TFR : 주기 설정 회로
Tfr : 주기 설정 신호
Trd : 역송 감속 기간
TRDR : 역송 감속 기간 설정 회로
Trdr : 역송 감속 기간 설정 신호
Trp : 역송 피크 기간
Tru : 역송 가속 기간
TRUR : 역송 가속 기간 설정 회로
Trur : 역송 가속 기간 설정 신호
Tsd : 정송 감속 기간
TSDR : 정송 감속 기간 설정 회로
Tsdr : 정송 감속 기간 설정 신호
Tsp : 정송 피크 기간
Tsu : 정송 가속 기간
TSUR : 정송 가속 기간 설정 회로
Tsur : 정송 가속 기간 설정 신호
VD : 전압 검출 회로
Vd : 전압 검출 신호
Vw : 용접 전압
Wf : 진폭
WFR : 진폭 설정 회로
Wfr : 진폭 설정 신호
WL : 리액터
WM : 송급 모터
Wrp : 역송 피크값
WRR : 역송 진폭 설정 회로
Wrr : 역송 진폭 설정 신호
Wsp : 정송 피크값
WSR : 정송 진폭 설정 회로
Wsr : 정송 진폭 설정 신호

Claims (5)

1. 용접 와이어의 송급 속도를 정송 기간과 역송 기간으로 교대로 전환하고, 단락 기간과 아크 기간을 반복하고, 용접 전류를 통전하여 용접하는 아크 용접 제어 방법에 있어서,
   상기 용접 전류의 평활값을 검출하고, 이 용접 전류 평활값과 미리 정한 전류 설정값이 동일하게 되도록 상기 송급 속도의 파형 파라미터를 피드백 제어하는 것을 특징으로 하는, 아크 용접 제어 방법.
2. 제1항에 있어서,
   상기 파형 파라미터가 진폭 및/또는 정송측 시프트량인 것을 특징으로 하는, 아크 용접 제어 방법.
3. 제1항에 있어서,
   상기 파형 파라미터가, 정송 가속 기간, 정송 감속 기간, 역송 가속 기간, 역송 감속 기간, 정송 진폭 또는 역송 진폭 중 적어도 1개인 것을 특징으로 하는, 아크 용접 제어 방법.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 전류 설정값이 미리 정한 기준 전류값 이상일 때에만 상기 피드백 제어를 행하는 것을 특징으로 하는, 아크 용접 제어 방법.
5. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 피드백 제어된 상기 파형 파라미터는, 상기 단락 기간 중의 특정 타이밍에 동기하여 변화되는 것을 특징으로 하는, 아크 용접 제어 방법.

Images