KR20170019504A - Printed circuit board and manufacturing method therof - Google Patents
Printed circuit board and manufacturing method therof Download PDFInfo
- Publication number
- KR20170019504A KR20170019504A KR1020150112890A KR20150112890A KR20170019504A KR 20170019504 A KR20170019504 A KR 20170019504A KR 1020150112890 A KR1020150112890 A KR 1020150112890A KR 20150112890 A KR20150112890 A KR 20150112890A KR 20170019504 A KR20170019504 A KR 20170019504A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- heat radiation
- plating
- heat
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 79
- 239000010949 copper Substances 0.000 claims abstract description 55
- 229910052802 copper Inorganic materials 0.000 claims abstract description 42
- 230000017525 heat dissipation Effects 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 claims description 47
- 230000005855 radiation Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 38
- 239000011889 copper foil Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims description 10
- 238000005553 drilling Methods 0.000 claims description 8
- 230000000750 progressive effect Effects 0.000 claims 1
- 239000007858 starting material Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000654 additive Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명은 방열 바(Thermal Bar) 형태와 통전 비아(conducting via)를 촘촘하게 어레이 형태로 제작한 형태의 방열구조를 제공한다. 본 발명은 디타처블 코어(detachable core)를 시작재로 해서 대면적의 비아를 형성하여 열전도율이 우수한 구리로 충진, 스택 구조를 제작하고, 해당 대면적의 비아를 MSAP(modified semi-additive process) 공정을 2회 스텝으로 나누어 실시함으로써 대면적의 비아를 동(Cu)으로 충진할 때 겪는 문제를 해결한다.
본 발명은 열전도율이 양호한 구리(Cu)를 스택 비아(stacked via) 형태로 쌓은 방열구조를 제작하되, 방열 패드의 전 면적에 촘촘히 배열된 통전 비아의 어레이로 구성함으로써, 대면적의 방열 비아를 동(Cu)으로 충진할 때 겪는 문제를 해결한다.The present invention provides a heat dissipation structure in the form of a thermal bar and a conducting vias formed in a closely arrayed fashion. The present invention relates to a method of fabricating a stacked structure with a copper having a high thermal conductivity by forming a large area via a detachable core as a starting material, Is performed in two steps, thereby solving the problem encountered when filling vias of large area with copper (Cu).
The present invention provides a heat dissipation structure in which copper (Cu) having a good thermal conductivity is stacked in the form of a stacked via, and is constituted by an array of conductive vias arrayed tightly in the entire area of the heat dissipation pad, (Cu). ≪ / RTI >
Description
본 발명은 인쇄회로기판(PCB; Printed Circuit Board) 또는 패키지기판(Package Substrate)에 있어서 부품 또는 회로에서 발생하는 고열을 발산(heat dissipation)하기 위한 기술에 관한 것이다. BACKGROUND OF THE
특히, 본 발명은 스택 비아(Stacked Via) 타입의 방열구조에 관한 것으로서, 열전도도(thermal conductivity)가 양호한 동(Cu)의 비율을 높여 방열 효율을 개선한 공법에 관한 것이다. More particularly, the present invention relates to a stacked via type heat dissipation structure, and more particularly, to a method of improving the heat dissipation efficiency by increasing the proportion of copper (Cu) having a good thermal conductivity.
인쇄회로기판의 회로집적도가 증가하고 동작주파수가 증가함에 따라 기판의 회로 또는 부품에서 발생하는 발열량이 증가하고 있다. 따라서 인쇄회로기판, 특히 패키지 기판에 실장 된 부품 및 각층의 회로에서 발생하는 엄청난 열을 효율적으로 대기 중에 방사시키는 기술이 필요하다. As the degree of circuit integration of a printed circuit board increases and the operating frequency increases, the amount of heat generated in circuits or parts of the substrate increases. Therefore, there is a need for a technique that efficiently radiates heat generated in printed circuit boards, particularly components mounted on a package substrate and circuits of various layers, into the air.
부품에서 발생하는 열을 방사하기 위해서 인쇄회로기판상에 스택 비아 형태의 방열 구조가 통용되고 있는데, 방열량을 증대시키기 위해 방열 비아의 면적을 증대시켜야 한다. 그런데 방열 비아의 면적이 증가될 경우 비아 필(via fill) 동도금 과정에서 비아 전체를 소정의 깊이만큼 동(Cu)으로 충진하는 것이 용이하지 않다. In order to radiate the heat generated by parts, a stacked via type heat dissipation structure is commonly used on a printed circuit board. To increase the amount of heat dissipation, the area of the heat dissipating via should be increased. However, if the area of the heat-dissipating via is increased, it is not easy to fill the entire via with Cu by a predetermined depth in a via fill copper plating process.
따라서, 본 발명의 제1 목적은 인쇄회로기판 또는 패키지기판에 있어, 방열 문제를 해결한 방열 비아 제작공법을 제공하는 데 있다. SUMMARY OF THE INVENTION Accordingly, it is a first object of the present invention to provide a method of manufacturing a heat sink via that solves the problem of heat dissipation in a printed circuit board or a package substrate.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 대면적의 방열 패드를 스택비아 방식으로 구현하기 위한 제조공법을 제공하는데 있다. A second object of the present invention is to provide a manufacturing method for implementing a large-area heat radiation pad in a stack-via manner in addition to the first object.
상기 목적을 달성하기 위해, 본 발명은 방열 바(Thermal Bar) 형태의 제1 실시예와 통전 비아(conducting via)를 촘촘하게 어레이 형태로 제작한 제2 실시예를 제공한다. In order to achieve the above object, the present invention provides a first embodiment in the form of a thermal bar and a second embodiment in which a conducting via is formed in a closely arrayed form.
본 발명의 제1 실시예는 디타처블 코어(detachable core)를 시작재로 해서 대면적의 비아를 형성하여 열전도율이 우수한 구리로 충진, 스택함으로써 방열 특성을 돕는 구조를 제작하고, 해당 대면적의 비아를 한 MSAP(modified semi-additive process) 공정을 2회 스텝으로 나누어 실시함으로써 동(Cu)으로 충진할 때 겪는 문제를 해결한다.In the first embodiment of the present invention, a large area vias are formed by using a detachable core as a starting material, and a structure for facilitating heat dissipation characteristics is formed by filling and stacking copper having a high thermal conductivity. (MSAP) process is divided into two steps to solve the problems encountered when filling with copper (Cu).
본 발명의 제2 실시예는, 열전도율이 양호한 구리(Cu)를 스택 비아(stacked via) 형태로 쌓은 방열구조를 제작하되, 방열 패드의 전 면적에 촘촘히 배열된 통전 비아의 어레이로 구성함으로써, 대면적의 방열 비아를 동(Cu)으로 충진할 때 겪는 충진불량 문제를 해결한다.According to the second embodiment of the present invention, a heat dissipation structure in which copper (Cu) having a good thermal conductivity is stacked in the form of a stacked via is formed, and an array of conductive vias tightly arranged in the entire area of the heat dissipation pad is formed. This solves the problem of filling defects when filling the area of the via with copper (Cu).
즉, 본 발명의 제1 실시예는 대면적의 방열 비아를 Cu로 채워 넣어 방열 특성을 개선하는데 반하여, 본 발명의 제2 실시예는 방열 패드의 전면적에 빼곡하게 일반 통전 비아를 형성해서, Cu FILL 된 비아의 개수를 늘려 방열 특성을 개선한다. That is, in the first embodiment of the present invention, the large-area heat radiation vias are filled with Cu to improve the heat radiation characteristics, whereas the second embodiment of the present invention forms general conductive vias on the entire surface of the heat radiation pad, Increase the number of fired vias to improve heat dissipation characteristics.
본 발명은 기판에서 발생하는 발열을 효율적으로 대기 중으로 방사하도록 한다. 본 발명은 고열을 발산하는 인쇄회로기판에 대해 방열 바의 모양 및 사이즈에 대한 설계 자유도(design freedom)을 설계자에게 부여하는 장점이 있다. The present invention efficiently radiates the heat generated in the substrate to the atmosphere. The present invention has the advantage that design freedom is given to a designer for the shape and size of a heat radiation bar for a printed circuit board that radiates high heat.
또한, 기판에 열팽창계수(CTE)가 낮은 동(Cu)의 양을 레진(resin)의 양에 비해 상대적으로 그 비율을 증가시킴으로써, 기판에 실장되는 부품과의 열팽창계수의 차이로 인해 열팽창수축 과정에서 발생하는 기판의 휨 문제(warpage) 문제도 해결하게 된다.Further, by increasing the proportion of copper (Cu) having a low coefficient of thermal expansion (CTE) to the substrate relative to the amount of resin, the thermal expansion coefficient of the part to be mounted on the substrate is increased, The problem of warpage of the substrate is solved.
참고로, 동(Cu)과 레진(resin)의 열팽창계수(coefficient of thermal expansion)와 열전도도는 아래의 도표와 같다. For reference, the coefficient of thermal expansion and thermal conductivity of Cu and resin are shown in the following table.
도1a 내지 도1n은 본 발명의 제1 실시예에 따른 방열 비아를 제작하는 방법을 나타낸 공정 흐름도.
도2a 내지 도2d는 본 발명의 제2 실시예에 따른 방열 비아를 제작하는 방법을 나타낸 공정 흐름도.
도3은 본 발명의 제1 실시예에 따른 방열 비아의 레이아웃 및 단면을 나타낸 도면.
도4는 본 발명의 제2 실시예에 따른 방열 비아의 레이아웃 및 단면을 나타낸 도면.FIGS. 1A to 1N are process flow diagrams illustrating a method of manufacturing a heat radiation via according to a first embodiment of the present invention.
FIGS. 2A to 2D are process flow diagrams illustrating a method of manufacturing a heat radiation via according to a second embodiment of the present invention. FIG.
3 is a layout and a cross-sectional view of a heat radiation via according to the first embodiment of the present invention.
4 is a layout and a cross-sectional view of a heat radiation via according to a second embodiment of the present invention.
본 발명의 제1 실시예는 (a) 디태처블 코어 표면의 베이스동박 위에 제1 절연층과 제1 동박을 적층하고 라미네이트 하는 단계; (b) 제1 동박을 식각하여 방열 비아를 제조할 부위와 통전 비아를 제작할 부위를 개구하여 개구부를 형성하되, 상기 방열 비아의 패드 사이즈는 상기 통전 비아의 패드 사이즈보다 큰 것을 특징으로 하는 단계; (c) 상기 개구부에 의해 노출된 제1 절연층을 레이저 드릴 하여 방열 비아와 통전 비아를 제작하는 단계; (d) 상기 통전 비아 영역을 가리고 상기 방열 비아 영역만을 노출하는 제1 도금마스크를 형성하고 동도금을 실시해서 방열 비아를 비아 필 충진하는 단계; (e) 상기 통전 비아 영역과 상기 방열 비아 영역을 모두 노출하는 제2 도금마스크를 형성하고 동도금을 실시해서 상기 동도금으로 충진된 방열 비아의 상부도금과 통전 비아에 대한 비아 필(via fill)을 동시에 진행하는 단계; 및 (f) 상기 제2 도금마스크를 박리 제거하고, 플래시 에칭을 하여 노출된 제1 동박을 식각 함으로써 회로를 형성하는 단계를 포함하는 인쇄회로기판의 방열 비아 제조 방법을 제공한다.A first embodiment of the present invention is a method of manufacturing a semiconductor device, comprising: (a) laminating and laminating a first insulating layer and a first copper on a base copper foil of a surface of a di-stableable core; (b) etching the first copper foil to form a portion for manufacturing the heat radiation via and a portion for fabricating the conductive via to form an opening, wherein the pad size of the heat radiation via is larger than the pad size of the conductive via; (c) laser drilling the first insulating layer exposed by the opening to form a heat radiation via and a conductive via; (d) forming a first plating mask covering the conductive via region and exposing only the heat dissipative via region and performing copper plating to fill the via hole with the heat dissipating via; (e) forming a second plating mask that exposes both the energized via area and the heat dissipative via area, and performing a copper plating to simultaneously fill the top plating of the heat dissipating via filled with the copper plating and via fill for the energizing via at the same time An advancing step; And (f) forming a circuit by peeling off the second plating mask, and etching the exposed first copper by flash etching to form a circuit.
본 발명의 제2 실시예는 (a) 베이스동박 위에 제1 절연층과 제1 동박을 적층하고 라미네이트 하는 단계; (b) 제1 동박을 식각하여 방열 비아를 제조할 부위와 통전 비아를 제작할 부위를 개구하여 개구부를 형성하되, 상기 방열 비아는 상기 통전 비아 복수 개를 어리이(array) 형태로 배열하여 대면적의 방열 비아 패드를 구성하는 단계; (c) 상기 개구부에 의해 노출된 제1 절연층을 레이저 드릴 하여 방열 비아와 통전 비아를 제작하는 단계; (d) 상기 통전 비아 영역과 상기 방열 비아 영역을 노출하는 도금마스크를 형성하고 동도금을 실시해서 비아 필 충진하는 단계; 및 (e) 상기 도금마스크를 박리 제거하고, 플래시 에칭을 하여 노출된 제1 동박을 식각 함으로써 회로를 형성하는 단계를 포함하는 인쇄회로기판의 방열 비아 제조 방법을 제공한다.A second embodiment of the present invention is a method of manufacturing a semiconductor device, comprising: (a) laminating and laminating a first insulating layer and a first copper on a base copper foil; (b) etching the first copper foil to form a portion for manufacturing a heat radiation via and a portion for fabricating the conductive via to form an opening, wherein the heat radiation via is formed by arraying a plurality of the conductive via in a form of an array, Forming a heat dissipation via pad; (c) laser drilling the first insulating layer exposed by the opening to form a heat radiation via and a conductive via; (d) forming a plating mask exposing the conductive via region and the heat radiation via region and performing copper plating to fill the via fill; And (e) forming a circuit by peeling off the plating mask and etching the exposed first copper by flash etching to form a circuit.
이하, 첨부도면 도1 내지 도4를 참조하여 본 발명에 따른 방열 인쇄회로기판 제조공법을 상세히 설명한다. Hereinafter, a method of manufacturing a heat-dissipating printed circuit board according to the present invention will be described in detail with reference to FIGS. 1 to 4.
도1a 내지 도1n은 본 발명의 제1 실시예에 따른 방열 비아를 제작하는 방법을 나타낸 공정 흐름도이다. 본 발명의 제1 실시예에 따른 방열 비아는 넓은 면적의 방열 패드를 스택형 비아로 구성되므로, 이를 방열 바(Thermal Bar) 또는 바 비아(Bar VIa)라 칭하기로 한다. 1A to 1N are process flow diagrams illustrating a method of manufacturing a heat radiation via according to a first embodiment of the present invention. The heat radiating vias according to the first embodiment of the present invention are formed of stacked vias having a large area of the heat radiating pads and will be referred to as a thermal bar or a bar VIa.
이하, 명세서에서 방열목적의 비아를 방열 비아(thermal via)라 칭하기로 하며, 일반 통전(electrical conductivity) 목적의 비아를 통전 비아라 칭하기로 한다.Hereinafter, the vias for heat dissipation will be referred to as thermal vias in the specification, and vias for electrical conductivity will be referred to as energization vias.
본 발명은 디태처블 코어(detachable core)를 시작재로 해서 공정을 시작한다. 디태처블 코어란, 캐리어 동박(carrier copper)과 같이, 지지층 역할을 하는 캐리어 표면에 동박이 피복되어 있으며, 필요시에 약간의 물리적 힘으로 캐리어를 동박으로부터 벗겨 내어 분리할 수 있는 구조를 의미한다. 본 발명의 또 다른 실시예로서, 지지층은 수지층, 또는 필름층이 될 수도 있다. The present invention begins with a detachable core as a starting material. The descriptable core means a structure in which a copper foil is coated on the surface of a carrier serving as a support layer, such as a carrier copper, and the carrier can be peeled off from the copper foil with a slight physical force when necessary. In another embodiment of the present invention, the support layer may be a resin layer or a film layer.
도1a를 참조하면, 디태처블 코어(100) 위에 동박(110)이 형성되어 있으며, 동박 위에 MSAP( modified semi-additive process) 공정을 적용해서 패드(120) 또는 바 비아 패드(Bar Via Pad)를 제작할 수 있다. 디태처블 코어(100) 위에 동박(110)을 베이스 동박이라 칭하기로 한다. 1A, a
MSAP 공정이란 modified semi-additive process의 약어로서, 동박을 식각하여 회로패턴을 만드는 차감공법(subtractive process)과 대비되는 공법으로서, 도금마스크를 씌워 놓고 표면이 노출된 베이스 동박 위에 동도금을 진행한 후, 도금마스크를 벗긴 후 플래시 에칭(flash etch)을 실시해서 베이스동박을 제거함으로써 회로를 형성하는 공법이다. MSAP 공법에 대한 자료는 본원 출원인의 선등록 특허 제1,420,088호 및 제1,436,827호를 참조하면 제조공정 내용을 열람할 수 있다.MSAP process is an abbreviation of modified semi-additive process. It is a method compared with a subtractive process which forms a circuit pattern by etching a copper foil. The plating process is performed on a base copper foil whose surface is exposed, After removing the plating mask, flash etching is performed to remove the base copper foil to form a circuit. The data on the MSAP method can be read in the manufacturing process by referring to the present invention's prior patent applications 1,420,088 and 1,436,827.
다시 도1a를 참조하면, 여기서 바 비아 패드(Bar Via Pad; 120)를 형성한 목적은 후속 레이저 드릴 공정 단계에서 베이스 동박, 즉 도면부호 100의 동박이 레이저 빔에 의해 손상되어 관통되는 사고를 방지하기 위함이다.Referring again to FIG. 1A, the purpose of forming the Bar Via Pad 120 here is to prevent accidental penetration of the base copper foil, that is, the copper foil of 100 by the laser beam, in the subsequent laser drilling process step .
도1b를 참조하면, 제1 절연층(130)과 제1 동박(140)을 적층하고 가열 가압하여 라미네이션(lamination)을 진행한다. 이어서, 도1c를 참조하면, 드라이필름(도시 생략)을 도포하고 소정의 회로패턴에 따라 사진, 현상, 식각 등 일련의 이미지 공정을 진행해서 표면의 동박(140)을 개구(open) 한 다음, 레이저 드릴을 진행해서 방열 비아(바 비아; 150)와 통상의 전기적 접속을 위한 통전 비아(155)를 천공한다. Referring to FIG. 1B, the first
이때에 방열 비아(150)의 면적이 상당히 넓으므로 콘포멀 레이저 드릴(conformal laser drill) 방식을 적용하여 천공하는 것이 바람직하다. At this time, since the area of the heat-dissipating
이어서, 도1d를 참조하면, 드라이필름(160)을 밀착하고 방열 비아(150) 부위만 노출되도록 포토작업을 실시해서 도금마스크를 제작한다. 소정의 패턴이 전사된 드라이필름(160)을 도금마스크로 해서 MSAP 공정을 한 번 더 진행해서, 방열 비아(150)를 동도금(170)으로 충진한다. Next, referring to FIG. 1D, the
이때에, 방열 비아(150) 패드의 면적과 일반 통전비아(155)의 패드면적에 비해 상당이 넓어서 도금해야 할 동의 양이 서로 상이하므로, 방열 비아(150)를 동(Cu)으로 비아 필(via fill) 충진한 후, 제2차 스텝으로 방열 비아(150)에 충진된 동도금(170) 상부와 통전비아(155) 비아 필을 동시에 진행하는 것을 특징으로 한다. At this time, since the area of the pad of the heat-dissipating via 150 is considerably larger than the pad area of the general energizing via 155, the amounts of copper to be plated are different from each other, and the via hole of the conductive via 155 filled in the heat dissipation via 150 simultaneously with the via fill of the conductive via 155 in the second step.
즉, 도1e를 참조하면, 제2차 스텝으로 방열 비아(150) 상부와 통전비아(155)를 동시에 비아 필 충진하기 위한 회로패턴을 드라이필름(160)에 전사하여 제2차 도금마스크를 제작한다. 본 발명의 양호한 실시예로서, 앞서 사용한 드라이필름을 박리 제거한 후 새로운 드라이필름으로 다시 도금마스크를 제작할 수 있다. 도1e를 참조하면, 도금마스크 역할을 하는 드라이필름(160)과 MSAP 공정으로 바 비아(150) 상단과 일반 비아(155)를 충진한 동도금(180)이 도시되어 있다. 1E, in a second step, a circuit pattern for simultaneously filling the
제1차 MSAP 공정에서 방열 비아(150)에 충진된 동도금(170)과 제2차 MSAP 공정에서 추가로 채워진 동도금(180)은 사실상 동일한 재질의 동(Cu)이지만, 도면에서 편의상 도면부호를 서로 달리하여 각각 170과 180으로 나타내었음에 유의한다. Although the copper plating 170 filled in the heat-dissipating via 150 in the first MSAP process and the copper plating 180 further filled in the secondary MSAP process are copper (Cu) of substantially the same material, It should be noted that 170 and 180 are respectively shown.
도1f를 참조하면, 드라이필름(160)을 박리하여 제거하고 플래시 에칭(flash etch)을 실시하여 도금마스크 하부에 있던 동박(110), 즉 베이스 동박을 제거하여 동도금(180)만 남도록 함으로써 회로를 형성한다.1F, the
도1g를 참조하면, 제2 절연층(190)과 제2 동박(200)을 적층하고 가열 가압 라미네이트 한다. 이어서, 도1h를 참조하면, 동박(200)을 소정의 회로패턴에 따라 개구하고 레이저드릴을 진행해서 방열 비아(210)와 일반 통전비아(215)를 형성한다. 여기서 일반 통전비아란 통상의 전기적 접속을 위한 비아를 의미함은 물론이다. Referring to FIG. 1G, the second insulating
이어서, 도1i를 참조하면, 방열 비아만 노출되도록 드라이필름(230)에 패턴을 전사해서 도금마스크를 만들고 MSAP 공정을 진행해서 대면적 패드의 방열 비아(210)에 동도금(240)을 충진한다. 그리고 나면, 드라이필름(230)을 박리 제거한다. 도1j를 참조하면, 디태처블 코어를 분리함으로써 상하 2개의 구조물(A, B)을 획득한다.Referring to FIG. 1I, a pattern is transferred to the
이하에서는, 구조물 A를 바탕으로 이후 공정을 설명한다. 구조물 A의 양 표면에 드라이필름(250)을 밀착하고 소정의 패턴을 전사함으로써 도금마스크를 제작하고 MSAP 공정을 진행한다. 도1k를 참조하면, MSAP 공정 결과 충진된 동도금(260)이 도시되어 있다. Hereinafter, the following process will be described based on the structure A. The
도1l을 참조하면, 드라이필름(250)을 박리 제거하고 플래시 에칭을 실시해서 드라이필름(250) 하부의 동박을 제거함으로써 회로를 형성한다. 최종적으로, PSR 절연재(270)을 인쇄하고(도1m), 피니시 처리를 진행함으로써 Au/Ni 또는 OSP 재질의 보호 피막(280)을 형성한다. 그 결과, 도1n을 참조하면 넓은 면적의 방열 목적의 바 비아(300)과 전기접속을 위한 일반 통전비아(310)이 제작 완성된다. Referring to FIG. 11, a circuit is formed by peeling off the
도2a 내지 도2d는 본 발명의 제2 실시예에 따른 방열 비아를 제작하는 방법을 나타낸 공정 흐름도이다. 본 발명의 제2 실시예에 따른 방열 비아는 통전 비아(conducting via)를 촘촘하게 어레이 형태로 제작한 형태로서, 덴스 비아(dense via)라 칭하기로 한다. 2A to 2D are process flow diagrams illustrating a method of manufacturing a heat radiation via according to a second embodiment of the present invention. The heat radiating via according to the second embodiment of the present invention is a form in which conducting vias are closely formed in an array form and is referred to as a dense via.
본 발명의 제2 실시예에 따른 방열 비아는 일반 통전비아를 촘촘히 어레이(array) 형상으로 배열하여 제작함으로써, 대면적 방열 비아의 효과를 도모한다.The heat radiating vias according to the second embodiment of the present invention are formed by arranging general conductive vias in a tight array, thereby achieving the effect of large-area heat radiating vias.
본 발명의 제2 실시예 역시, 디태처블 코어(detachable core)를 시작재로 해서 공정을 시작한다. 도2a를 참조하면, 디태처블 코어(100) 위에 동박(110)이 형성되어 있으며, 다시 절연층(400)과 동박(410)을 적층하고 가열 가압 라미네이트 한 구조를 보여주고 있다. The second embodiment of the present invention also starts the process with the detachable core as the starting material. Referring to FIG. 2A, a
이어서, 도2b를 참조하면 동박(410)을 개구하고 레이저드릴 공법으로 방열 비아 어레이를 형성한다. 동박을 개구하기 위해서 이미지 프로세스를 진행할 수도 있으며, 다이렉트 레이저 드릴 공법을 적용할 수도 있다. Next, referring to FIG. 2B, the
본 발명의 제2 실시예의 경우 방열 비아 어레이를 구성하는 각각의 방열 비아(420)의 크기는 일반 통전비아와 사이즈가 동일하기 때문에, 제1 실시예의 경우와 달리, 동도금을 2회에 걸쳐 나누어서 진행할 필요가 없다.In the second embodiment of the present invention, since the sizes of the respective heat-dissipating
도2c를 참조하면, 드라이필름(430)을 밀착하고 방열 비아를 제작하고자 하는 부위와 일반 통전비아를 제작하고자 하는 부위가 동시에 개구되도록 도금마스크 패턴을 형성하고 MSAP 공정을 진행한다. Referring to FIG. 2C, the dry film 430 is brought into close contact with the substrate, and a plating mask pattern is formed so that a portion to be formed with a heat radiation via and a portion to be made a general conductive via are simultaneously opened.
도2d를 참조하면, MSAP 공정 결과 방열 비아(420)을 동도금(440)으로 충진한 모습을 확인할 수 있다. 본 발명의 제2 실시예는, 일반 통전비아 사이즈의 방열 비아를 촘촘하게 어레이(array)를 구성하는 것을 특징으로 한다. Referring to FIG. 2D, it can be seen that the MSAP process results in filling the heat dissipation via 420 with the
도3은 본 발명의 제1 실시예에 따른 방열 비아의 레이아웃 및 단면을 나타낸 도면이다. 도3을 참조하면, 본 발명의 제1 실시예에 따른 방열 비아는 대면적의 패드를 스택형태로 형성한 구조이다.3 is a layout and a cross-sectional view of a heat radiation via according to the first embodiment of the present invention. Referring to FIG. 3, the heat radiation via according to the first embodiment of the present invention has a structure in which pads having a large area are formed in a stack shape.
도4는 본 발명의 제2 실시예에 따른 방열 비아의 레이아웃 및 단면을 나타낸 도면이다. 도3을 참조하면, 본 발명의 제2 실시예에 따른 방열 비아는일반 통전비아 사이즈의 방열 비아를 촘촘하게 어레이를 구성하고 있다. 4 is a layout and a cross-sectional view of a heat radiation via according to a second embodiment of the present invention. Referring to FIG. 3, the heat-dissipating via according to the second embodiment of the present invention forms a closely arrayed heat-dissipating via of a general conductive via size.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It is to be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.
본 발명은 기판에서 발생하는 발열을 효율적으로 대기 중으로 방사하도록 한다. 본 발명은 고열을 발산하는 인쇄회로기판에 대해 방열 바의 모양 및 사이즈에 대한 설계 자유도(design freedom)을 설계자에게 부여하는 장점이 있다. 또한, 기판에 열팽창계수(CTE)가 낮은 동(Cu)의 양을 레진(resin)의 양에 비해 상대적으로 그 비율을 증가시킴으로써, 기판에 실장되는 부품과의 열팽창계수의 차이로 인해 열팽창수축 과정에서 발생하는 기판의 휨 문제(warpage) 문제도 해결하게 된다.The present invention efficiently radiates the heat generated in the substrate to the atmosphere. The present invention has the advantage that design freedom is given to a designer for the shape and size of a heat radiation bar for a printed circuit board that radiates high heat. Further, by increasing the proportion of copper (Cu) having a low coefficient of thermal expansion (CTE) to the substrate relative to the amount of resin, the thermal expansion coefficient of the part to be mounted on the substrate is increased, The problem of warpage of the substrate is solved.
Claims (6)
(a) 디태처블 코어 표면의 베이스동박 위에 제1 절연층과 제1 동박을 적층하고 라미네이트 하는 단계;
(b) 제1 동박을 식각하여 방열 비아를 제조할 부위와 통전 비아를 제작할 부위를 개구하여 개구부를 형성하되, 상기 방열 비아의 패드 사이즈는 상기 통전 비아의 패드 사이즈보다 큰 것을 특징으로 하는 단계;
(c) 상기 개구부에 의해 노출된 제1 절연층을 레이저 드릴 하여 방열 비아와 통전 비아를 제작하는 단계;
(d) 상기 통전 비아 영역을 가리고 상기 방열 비아 영역만을 노출하는 제1 도금마스크를 형성하고 동도금을 실시해서 방열 비아를 비아 필 충진하는 단계;
(e) 상기 통전 비아 영역과 상기 방열 비아 영역을 모두 노출하는 제2 도금마스크를 형성하고 동도금을 실시해서 상기 동도금으로 충진된 방열 비아의 상부도금과 통전 비아에 대한 비아 필(via fill)을 동시에 진행하는 단계; 및
(f) 상기 제2 도금마스크를 박리 제거하고, 플래시 에칭을 하여 노출된 제1 동박을 식각 함으로써 회로를 형성하는 단계
를 포함하는 인쇄회로기판의 방열 비아 제조 방법.A method of manufacturing a heat radiation via of a printed circuit board,
(a) laminating and laminating a first insulating layer and a first copper on a base copper foil of a surface of the di-stableable core;
(b) etching the first copper foil to form a portion for manufacturing the heat radiation via and a portion for fabricating the conductive via to form an opening, wherein the pad size of the heat radiation via is larger than the pad size of the conductive via;
(c) laser drilling the first insulating layer exposed by the opening to form a heat radiation via and a conductive via;
(d) forming a first plating mask covering the conductive via region and exposing only the heat dissipative via region and performing copper plating to fill the via hole with the heat dissipating via;
(e) forming a second plating mask that exposes both the energized via area and the heat dissipative via area, and performing a copper plating to simultaneously fill the top plating of the heat dissipating via filled with the copper plating and via fill for the energizing via at the same time An advancing step; And
(f) forming a circuit by peeling off the second plating mask and etching the exposed first copper by flash etching
Wherein the heat dissipation via hole is formed in the printed circuit board.
(g1) 제2 절연층과 제2 동박을 적층하고 라미네이트 하는 단계;
(g2) 제2 동박을 식각하여 방열 비아를 제조할 부위와 통전 비아를 제작할 부위를 개구하여 개구부를 형성하는 단계;
(g3) 상기 개구부에 의해 노출된 제2 절연층을 레이저 드릴 하여 방열 비아와 통전 비아를 제작하는 단계;
(g4) 상기 통전 비아 영역을 가리고 상기 방열 비아 영역만을 노출하는 제3 도금마스크를 형성하고 동도금을 실시해서 방열 비아를 비아 필 충진하는 단계;
를 더 포함하는 인쇄회로기판의 방열 비아 제조 방법.The method of claim 1, further comprising, following step (f)
(g1) laminating and laminating a second insulating layer and a second copper foil;
(g2) etching the second copper foil to form a portion for manufacturing the heat radiation via and a portion for fabricating the conductive via to form an opening;
(g3) laser drilling the second insulating layer exposed by the opening to form a heat radiation via and a conductive via;
(g4) forming a third plating mask covering the conductive via region and exposing only the heat dissipating via region, and performing copper plating to fill the via hole with the heat dissipating via;
Further comprising the steps of:
(h1) 상기 제3 도금마스크를 박리 제거하는 단계;
(h2) 상기 디테처블 코어를 분리 제거하여 상하 두 개의 구조물을 획득하는 단계;
(h3) 상기 통전 비아 영역과 상기 방열 비아 영역을 모두 노출하는 제4 도금마스크를 형성하고 동도금을 실시해서 상기 동도금으로 충진된 방열 비아의 상부도금과 통전 비아에 대한 비아 필(via fill)을 동시에 진행하는 단계
(h4) 상기 제4 도금마스크를 박리 제거하고, 플래시 에칭을 하여 노출된 베이스동박과 제2 동박을 식각함으로써 회로를 형성하는 단계
를 더 포함하는 인쇄회로기판의 방열 비아 제조 방법.4. The method according to claim 3, wherein, following step (g4)
(h1) peeling off the third plating mask;
(h2) separating and removing the detecable core to obtain two upper and lower structures;
(h3) forming a fourth plating mask exposing both the conductive via region and the heat radiation via region, performing copper plating, and performing a via fill for the upper plating of the heat dissipating via filled with the copper plating and a via fill for the conductive via at the same time Progressive stage
(h4) forming a circuit by peeling off the fourth plating mask, and performing flash etching to etch the exposed base copper and the second copper foil
Further comprising the steps of:
(a) 베이스동박 위에 제1 절연층과 제1 동박을 적층하고 라미네이트 하는 단계;
(b) 제1 동박을 식각하여 방열 비아를 제조할 부위와 통전 비아를 제작할 부위를 개구하여 개구부를 형성하되, 상기 방열 비아는 상기 통전 비아 복수 개를 어리이(array) 형태로 배열하여 대면적의 방열 비아 패드를 구성하는 단계;
(c) 상기 개구부에 의해 노출된 제1 절연층을 레이저 드릴 하여 방열 비아와 통전 비아를 제작하는 단계;
(d) 상기 통전 비아 영역과 상기 방열 비아 영역을 노출하는 도금마스크를 형성하고 동도금을 실시해서 비아 필 충진하는 단계; 및
(e) 상기 도금마스크를 박리 제거하고, 플래시 에칭을 하여 노출된 제1 동박을 식각 함으로써 회로를 형성하는 단계
를 포함하는 인쇄회로기판의 방열 비아 제조 방법.A method of manufacturing a heat radiation via of a printed circuit board,
(a) laminating and laminating a first insulating layer and a first copper on a base copper foil;
(b) etching the first copper foil to form a portion for manufacturing a heat radiation via and a portion for fabricating the conductive via to form an opening, wherein the heat radiation via is formed by arraying a plurality of the conductive via in a form of an array, Forming a heat dissipation via pad;
(c) laser drilling the first insulating layer exposed by the opening to form a heat radiation via and a conductive via;
(d) forming a plating mask exposing the conductive via region and the heat radiation via region and performing copper plating to fill the via fill; And
(e) forming a circuit by peeling off the plating mask and etching the exposed first copper by flash etching
Wherein the heat dissipation via hole is formed in the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150112890A KR20170019504A (en) | 2015-08-11 | 2015-08-11 | Printed circuit board and manufacturing method therof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150112890A KR20170019504A (en) | 2015-08-11 | 2015-08-11 | Printed circuit board and manufacturing method therof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170019504A true KR20170019504A (en) | 2017-02-22 |
Family
ID=58314812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150112890A Ceased KR20170019504A (en) | 2015-08-11 | 2015-08-11 | Printed circuit board and manufacturing method therof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20170019504A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115052411A (en) * | 2022-05-17 | 2022-09-13 | 高德(江苏)电子科技股份有限公司 | Printed circuit board with three-layer core plate selectively plated with copper block and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1205431A (en) | 1915-05-06 | 1916-11-21 | Jabez Burns & Sons | Bagging-pipe. |
| US1259854A (en) | 1917-06-01 | 1918-03-19 | Oil Well Supply Co | Oil-bath rotary swivel. |
| KR20140070714A (en) | 2012-11-23 | 2014-06-11 | 대덕전자 주식회사 | Printed circuit board having heat disspation control and manufacturing method thereof |
-
2015
- 2015-08-11 KR KR1020150112890A patent/KR20170019504A/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1205431A (en) | 1915-05-06 | 1916-11-21 | Jabez Burns & Sons | Bagging-pipe. |
| US1259854A (en) | 1917-06-01 | 1918-03-19 | Oil Well Supply Co | Oil-bath rotary swivel. |
| KR20140070714A (en) | 2012-11-23 | 2014-06-11 | 대덕전자 주식회사 | Printed circuit board having heat disspation control and manufacturing method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115052411A (en) * | 2022-05-17 | 2022-09-13 | 高德(江苏)电子科技股份有限公司 | Printed circuit board with three-layer core plate selectively plated with copper block and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6506719B2 (en) | METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD HAVING ULTRA-SMALL RADIATOR | |
| TWI482243B (en) | Wafer level applied thermal heat sink | |
| KR101181105B1 (en) | The radiant heat circuit board and the method for manufacturing the same | |
| TWI380756B (en) | Circuit structure and process thereof | |
| CN105323951B (en) | Printed circuit board and manufacturing methods | |
| JP5555368B1 (en) | Wiring board manufacturing method | |
| JP2015146346A (en) | multilayer wiring board | |
| JP2015198094A (en) | Interposer, semiconductor device, and method of manufacturing them | |
| KR20090043818A (en) | Printed Circuit Board and Manufacturing Method Thereof | |
| JP2006332449A (en) | Multilayer printed wiring board and manufacturing method thereof | |
| TW201328463A (en) | Printed circuit board embedded with electronic components and method of manufacturing the same | |
| JP6378616B2 (en) | Printed wiring board with built-in electronic components | |
| KR100919539B1 (en) | Heat-radiating substrate and manufacturing method thereof | |
| KR20170019504A (en) | Printed circuit board and manufacturing method therof | |
| TW201417663A (en) | Method for manufacturing package board | |
| KR20110032015A (en) | Printed Circuit Board Manufacturing Method Improved Heat Dissipation | |
| KR20090123032A (en) | Semiconductor chip embedded printed circuit board manufacturing method | |
| KR20140119517A (en) | Method of manufacturing a printed circuit board | |
| KR101640751B1 (en) | Printed circuit board and manufacturing method thereof | |
| WO2013021477A1 (en) | Circuit substrate manufacturing method | |
| WO2013125033A1 (en) | Circuit board manufacturing method | |
| KR101164414B1 (en) | Heat spreading printed circuit board with insulator and method for fabricating the same | |
| KR20170061203A (en) | Circuit board and manufacturing method thereof | |
| KR101205431B1 (en) | Method of manufacturing a copper-core printed circuit board with efficient heat dissipation | |
| US20120043121A1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150811 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160920 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20170316 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20160920 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |