KR20160130045A

KR20160130045A - 표시 패널

Info

Publication number: KR20160130045A
Application number: KR1020150062005A
Authority: KR
Inventors: 황민하; 양승석; 정유현; 김중태; 이다영; 홍권삼
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-04-30
Filing date: 2015-04-30
Publication date: 2016-11-10
Anticipated expiration: 2035-04-30
Also published as: US10481425B2; US10914979B2; KR102334808B1; US20200089045A1; US20160320662A1; CN117590639A; CN106094317A

Abstract

본 발명은 표시 패널에 관한 것으로 특히 백색 화소를 포함하는 표시 패널에 관한 것이다. 본 발명의 한 실시예에 따른 표시 패널은 서로 마주하는 제1 기판 및 제2 기판, 상기 제1 기판 또는 상기 제2 기판 위에 위치하는 복수의 착색 필터 및 백색 필터, 그리고 서로 중첩하며 쌓여 있는 적어도 세 개의 상기 착색 필터를 포함하는 차광 중첩부를 포함하고, 상기 차광 중첩부는 이웃한 화소 사이에 위치하여 빛의 투과를 차단한다.

Description

표시 패널{DISPLAY PANEL}

본 발명은 표시 패널에 관한 것으로 특히 백색 화소를 포함하는 표시 패널에 관한 것이다.

표시 장치는 복수의 화소를 포함하는 표시 패널을 포함한다. 대표적인 표시 패널로서 액정 표시 패널은 액정 표시 패널 및 액정 표시 패널에 광을 공급하는 백라이트부를 포함한다. 액정 표시 패널은 액정층 및 액정층에 전기장을 생성하는 전기장 생성 전극을 포함한다.

전기장 생성 전극은 화소 전극과 대향 전극을 포함한다. 화소 전극은 박막 트랜지스터(TFT) 등 스위칭 소자에 연결되어 입력 영상 신호에 대응하는 데이터 전압을 인가 받는다. 대향 전극은 공통 전압을 인가받을 수 있으며 표시 패널의 전면에 걸쳐 형성되어 있을 수 있다. 화소 전극 및 대향 전극에 전압을 인가하여 액정층에 생성되는 전기장의 세기를 조절하여 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 원하는 화상을 표시할 수 있다.

액정 표시 패널은 액정층을 사이에 두고 마주하는 두 기판을 포함하기도 하는데, 이 경우 전기장 생성 전극은 마주하는 두 기판 위에 각각 구비될 수도 있고 두 전기장 생성 전극이 모두 하나의 기판 위에 위치할 수도 있다.

예를 들어 마주하는 두 기판 중 한 기판 위에는 전기장 생성 전극 중 데이터 전압을 인가받는 화소 전극과 복수의 박막 트랜지스터가 배열되어 있고, 다른 한 기판 위에는 적색, 녹색 및 청색 등의 기본색을 나타내는 복수의 색필터와 화소 사이의 빛샘을 막을 수 있는 차광 부재가 형성되어 있을 수 있다. 이와 달리 차광 부재 및 색필터 중 적어도 하나를 화소 전극 및 박막 트랜지스터와 동일한 기판 위에 형성할 수도 있다.

액정 표시 패널이 두 기판을 포함하는 경우 두 기판 사이에는 두 기판 사이의 간격을 유지하기 위한 스페이서가 위치한다.

액정 표시 패널은 대부분 삼원색인 적색, 녹색 및 청색의 영상을 각각 표시할 수 있는 적색 화소, 녹색 화소 및 청색 화소를 포함한다. 적색 화소, 녹색 화소 및 청색 화소는 하나의 화소 단위를 이루며 각 화소의 휘도를 조절하여 다양한 색 표시를 구현할 수 있다. 그러나 적색 화소, 녹색 화소 및 청색 화소는 착색 필터를 포함하므로 백라이트에서 출사된 광량이 색필터를 통하면서 줄어들어 영상의 휘도가 저하된다. 이러한 이러한 문제점을 해결하기 위해 기본색을 나타내는 화소 외에 착색 필터를 포함하지 않아 백색을 나타낼 수 있는 백색 화소를 더 포함하기도 한다. 백색 화소는 착색 필터를 포함하지 않으므로 영상의 휘도를 높일 수 있다.

이웃한 화소 사이의 빛샘을 방지하기 위해 이웃한 화소 사이에는 블랙 매트릭스라고도 불리는 차광 부재가 위치할 수 있다. 차광 부재는 마주하는 두 기판 중 어느 한 기판 위에 위치할 수 있다.

한편, 표시 패널이 대형화되면서 시청자가 화면의 중앙부를 보는 경우와 화면의 좌우 양단을 보는 경우에 따라 시각차가 커질 수 있다. 이러한 시각차를 보상하기 위하여 표시 패널을 오목형 또는 볼록형으로 굴곡시켜 곡면형으로 형성하기도 한다. 표시 패널은 시청자 기준으로 가로 길이보다 세로 길이가 길고 세로 방향을 따라 굴곡되어 있는 포트레이트(portrait) 타입일 수도 있고, 가로 길이보다 세로 길이가 짧으면서 가로 방향을 따라 굴곡되어 있는 랜드스케이프(landscape) 타입일 수도 있다.

곡면형 표시 패널의 제조 과정에서 두 기판을 구부리는 단계에서는 두 기판 사이의 정렬이 깨져 개구율 감소가 생길 수 있다.

본 발명이 해결하고자 하는 과제는 백색 화소를 포함하는 표시 패널의 제조 공정에서 광마스크의 수를 감소하여 수율을 높이고 제조 비용을 낮추는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 차광 부재용 재료비를 절감하는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 백색 화소와 착색 화소의 인접 영역에서 빛샘 발생에 의한 대비비 감소를 줄이는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는 곡면형 표시 패널의 제조 공정에서 마주하는 두 기판의 정렬의 어긋남에 의한 개구율 감소 및 대비비 저하를 방지하는 것이다.

본 발명의 한 실시예에 따른 표시 패널은 서로 마주하는 제1 기판 및 제2 기판, 상기 제1 기판 위에 위치하는 복수의 착색 필터 및 백색 필터, 그리고 서로 중첩하며 쌓여 있는 적어도 세 개의 상기 착색 필터를 포함하는 차광 중첩부를 포함하고, 상기 차광 중첩부는 이웃한 화소 사이에 위치하여 빛의 투과를 차단한다.

상기 차광 중첩부는 이웃한 상기 화소 사이를 따라 뻗을 수 있다.

상기 차광 중첩부가 포함하는 상기 적어도 세 개의 상기 착색 필터는 함께 감법 혼색으로 블랙을 나타낼 수 있다.

상기 복수의 착색 필터 중 상기 화소의 투과 영역에 위치하는 제1 착색 필터의 두께는 상기 차광 중첩부가 포함하는 상기 제1 착색 필터의 두께보다 두꺼울 수 있다.

상기 차광 중첩부의 일부 위에 상기 백색 필터가 위치하고, 상기 백색 필터 및 그 아래에 위치하는 상기 차광 중첩부는 함께 이격 중첩부를 형성할 수 있다.

상기 이격 중첩부는 상기 제1 기판과 상기 제2 기판 사이의 간격을 유지하는 스페이서로서 기능할 수 있다.

상기 이격 중첩부 위에 위치하는 추가 스페이서를 더 포함할 수 있다.

상기 이격 중첩부와 이격되어 있는 추가 스페이서를 더 포함할 수 있다.

상기 추가 스페이서 아래에는 상기 복수의 착색 필터 및 상기 백색 필터 중 하나가 위치할 수 있다.

상기 이격 중첩부의 높이와 상기 추가 스페이서 및 그 아래의 상기 착색 필터 또는 상기 백색 필터의 높이의 차이는 대략 ±0.3 um 내지 ±0.5 um일 수 있다.

상기 이격 중첩부 및 상기 추가 스페이서 중 하나는 메인 스페이서로서 기능하고 나머지 하나는 서브 스페이서로서 기능할 수 있다.

상기 이격 중첩부 위에 위치하는 차폐 전극을 더 포함할 수 있다.

상기 착색 필터 위에 위치하는 복수의 화소 전극을 더 포함하고, 상기 화소 전극과 상기 차폐 전극은 동일한 층에 위치할 수 있다.

상기 차광 중첩부 위에 위치하는 차폐 전극을 더 포함할 수 있다.

상기 차광 중첩부와 이격되어 있는 추가 스페이서를 더 포함할 수 있다.

상기 제1 기판 위에 위치하는 복수의 신호선, 그리고 상기 복수의 신호선과 연결되어 있는 복수의 박막 트랜지스터를 더 포함하고, 상기 차광 중첩부는 상기 복수의 신호선 및 상기 복수의 박막 트랜지스터 중 적어도 하나와 중첩할 수 있다.

상기 복수의 착색 필터가 위치하는 복수의 착색 화소 및 상기 백색 필터가 위치하는 백색 화소를 포함하고, 상기 복수의 착색 화소 및 상기 백색 화소는 대략 사각 행렬 형태로 배열되어 있을 수 있다.

상기 복수의 착색 화소는 적색, 녹색 및 청색을 나타낼 수 있다.

본 발명의 실시예에 따르면 백색 화소를 포함하는 표시 패널의 제조 공정에서 광마스크의 수를 감소하여 수율을 높이고 제조 비용을 낮출 수 있다.

차광 부재용 재료비를 절감할 수 있다.

백색 화소와 착색 화소의 인접 영역에서 빛샘 발생에 의한 대비비 감소를 줄일 수 있다.

표시 패널이 곡면형일 때 표시 패널의 제조 공정에서 마주하는 두 기판의 정렬의 어긋남에 의한 개구율 감소 및 대비비 저하를 방지할 수 있다.

도 1은 본 발명의 한 실시예에 따른 표시 패널의 배치도이고,
도 2는 본 발명의 한 실시예에 따른 표시 패널의 한 화소에 대한 배치도이고,
도 3은 도 2에 도시한 표시 패널을 III-III 선을 따라 잘라 도시한 단면도이고,
도 4는 도 1에 도시한 표시 패널을 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 5는 도 1에 도시한 표시 패널을 V-V 선을 따라 잘라 도시한 단면도이고,
도 6은 도 1에 도시한 표시 패널을 VI-VI 선을 따라 잘라 도시한 단면도이고,
도 7은 도 1에 도시한 표시 패널을 IV-IV 선을 따라 잘라 도시한 단면도의 다른 예이고,
도 8은 도 1에 도시한 표시 패널을 V-V 선을 따라 잘라 도시한 단면도의 다른 예이고,
도 9는 본 발명의 한 실시예에 따른 표시 패널의 배치도이고,
도 10은 도 9에 도시한 표시 패널을 X-X 선을 따라 잘라 도시한 단면도이고,
도 11, 도 12 및 도 13은 각각 도 9에 도시한 표시 패널을 X-X 선을 따라 잘라 도시한 단면도의 다른 예이고,
도 14는 본 발명의 한 실시예에 따른 표시 패널의 단면도이고,
도 15는 본 발명의 한 실시예에 따른 표시 패널을 포함하는 표시 장치의 개략적인 단면도이다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

먼저 도 1 내지 도 6을 참조하여 본 발명의 한 실시예에 따른 표시 패널에 대하여 설명한다.

도 1은 본 발명의 한 실시예에 따른 표시 패널의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 표시 패널의 한 화소에 대한 배치도이고, 도 3은 도 2에 도시한 표시 패널을 III-III 선을 따라 잘라 도시한 단면도이고, 도 4는 도 1에 도시한 표시 패널을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 1에 도시한 표시 패널을 V-V 선을 따라 잘라 도시한 단면도이고, 도 6은 도 1에 도시한 표시 패널을 VI-VI 선을 따라 잘라 도시한 단면도이다.

도 1 내지 도 6을 참조하면, 본 발명의 한 실시예에 따른 표시 패널은 평면상 구조로 볼 때 본 발명의 한 실시예에 따른 표시 패널은 영상을 표시하는 표시 영역을 포함하며, 표시 영역은 복수의 화소(PX)를 포함한다. 여기서 평면상으로 본다는 것은 표시 패널의 윗면 또는 아랫면에 수직인 방향으로 표시 패널을 관찰하는 방향에서 보는 것을 의미한다.

화소(PX)란 하나의 입력 영상 신호에 대응하는 영상을 표시하는 단위 영역을 의미할 수 있으며, 빛이 실제로 투과하거나 출사되는 투과 영역(개구 영역이라고도 함)(transmitting area) 및 빛이 차단되는 차광 영역을 포함할 수 있다. 차광 영역에는 해당 화소(PX)의 박막 트랜지스터 등의 전기 소자 및/또는 차광 부재가 위치할 수 있다.

복수의 화소(PX)는 규칙적으로 배열되어 있는데, 예를 들어 행렬 형태로 배열되어 있을 수 있다.

복수의 화소는 적색, 녹색, 청색 등의 기본색을 나타내는 복수의 착색 화소(color pixel)(PX_1, PX_2, PX_3) 및 백색 화소(white pixel)(PX_4)를 포함한다. 착색 화소(PX_1, PX_2, PX_3)는 제1 착색 화소(PX_1), 제2 착색 화소(PX_2), 그리고 제3 착색 화소(PX_3)를 포함한다. 예를 들어 제1 착색 화소(PX_1)는 적색을 나타낼 수 있고, 제2 착색 화소(PX_2)는 녹색을 나타낼 수 있고, 제3 착색 화소(PX_3)는 청색을 나타낼 수 있다.

서로 다른 색을 나타내는 착색 화소(PX_1, PX_2, PX_3)는 하나의 화소 단위(pixel unit)(PXU)를 이루어 회색, 백색, 흑색을 포함한 여러 가지 색의 영상을 표시할 수 있다. 세 개의 착색 화소(PX_1, PX_2, PX_3)에 인접한 백색 화소(PX_4)는 색을 표현하지 않고 투명하여 착색 화소(PX_1, PX_2, PX_3)와 함께 구동될 때 영상의 휘도를 높일 수 있다. 이에 따라 백색 화소(PX_4)를 포함하는 표시 패널의 소비 전력을 감소시킬 수 있다. 백색 화소(PX_4)는 인접한 세 개의 착색 화소(PX_1, PX_2, PX_3)가 이루는 화소 단위(PXU)에 포함될 수 있다.

본 발명의 실시예에서는 세 종류의 착색 화소(PX_1, PX_2, PX_3)만 도시하고 있으나 서로 다른 색을 나타내는 착색 화소(PX_1, PX_2, PX_3)의 수는 이에 한정되지 않는다. 또한 하나의 화소 단위(PXU)가 하나의 백색 화소(PX_4)만을 포함하는 것으로 도시하고 있으나 하나의 화소 단위(PXU)에 포함된 백색 화소(PX_4)의 수는 이에 한정되는 것은 않고, 2개 이상이 될 수도 있고, 0이 될 수도 있다.

하나의 화소 단위(PXU)가 포함하는 복수의 착색 화소(PX_1, PX_2, PX_3)와 백색 화소(PX_4)는 도 1에 도시한 바와 같이 사각 행렬 형태로 배열되어 있을 수 있다. 이웃한 화소 단위(PXU)에 위치하는 화소(PX)의 배치는 같을 수도 있고 다를 수도 있다.

본 발명의 한 실시예에 따른 표시 패널은 단면 구조로 볼 때 서로 마주하는 박막 트랜지스터 패널(100) 및 대향 패널(200)과 두 패널(100, 200) 사이에 위치하는 액정층(3)을 포함한다.

도 2 내지 도 6을 참조하면, 박막 트랜지스터 패널(100)은 유리, 플라스틱 등을 포함할 수 있는 기판(110) 및 그 위에 위치하는 게이트 도전체(120)를 포함할 수 있다. 게이트 도전체(120)는 게이트 신호를 전달하는 게이트선(121) 및 게이트선(121)에 연결되어 있는 게이트 전극(124)을 포함할 수 있다. 게이트선(121) 및 게이트 전극(124)은 표시 패널의 표시 영역에 위치하는 부분을 포함한다.

게이트 도전체(120) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소, 산화규소와 같은 무기 절연 물질을 포함할 수 있다.

게이트 절연막(140) 위에는 반도체(150) 및 데이터 도전체(170)가 위치한다.

화소(PX)에 위치하는 반도체(150)는 게이트 전극(124)과 중첩하는 채널 부분(154)을 포함한다.

데이터 도전체(170)는 데이터 전압을 전달하는 복수의 데이터선(171), 데이터선(171)과 연결되어 있는 소스 전극(173), 그리고 소스 전극(173)과 마주하는 드레인 전극(175)을 포함한다. 데이터선(171), 소스 전극(173), 그리고 드레인 전극(175)은 표시 영역에 위치하는 부분을 포함한다.

데이터선(171)은 대체로 이웃한 화소(PX) 사이를 뻗을 수 있으나 이에 한정되는 것은 아니다.

소스 전극(173)과 드레인 전극(175)은 반도체(150)의 채널 부분(154)을 사이에 두고 서로 마주한다.

반도체(150) 중 채널 부분(154)을 제외한 부분은 그 상부의 데이터 도전체(170)와 실질적으로 동일한 평면 모양을 가질 수 있으나 이에 한정되는 것은 아니다.

한 화소(PX)에 위치하는 게이트 전극(124), 반도체(150)의 채널 부분(154), 소스 전극(173) 및 드레인 전극(175)은 함께 박막 트랜지스터(Q)를 이룬다. 박막 트랜지스터(Q)는 게이트선(121)으로부터 게이트 신호를 전달받아 스위칭 온/오프되어 데이터선(171)으로부터의 데이터 신호를 전달하거나 차단하는 스위칭 소자로서 기능한다. 박막 트랜지스터(Q)의 구조는 도시된 바에 한정되지 않는다.

데이터 도전체(170) 위에는 제1 보호막(180a)이 위치한다. 제1 보호막(180a)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.

제1 보호막(180a) 위에는 복수의 색필터(230)가 위치한다. 색필터(230)는 적색, 녹색, 청색 등의 기본색을 나타내는 착색 필터(230_1, 230_2, 230_3) 및 백색을 나타내는 백색 필터(230_4)를 포함한다.

착색 화소(PX_1, PX_2, PX_3)에는 해당하는 색을 나타내는 착색 필터(230_1, 230_2, 230_3)가 위치하고, 백색 화소(PX_4)에는 백색 필터(230_4)가 위치한다.

착색 필터(230_1, 230_2, 230_3)는 화이트가 아닌 특정 파장의 색의 빛을 통과시킬 수 있다. 착색 필터(230_1, 230_2, 230_3)는 예를 들어 적색, 녹색, 청색 등 삼원색을 각각 나타낼 수 있는 적색 필터, 녹색 필터, 그리고 청색 필터를 포함할 수 있다. 그러나 착색 필터(230_1, 230_2, 230_3)가 나타내는 색은 이에 한정되는 것은 아니고 다른 기본색, 예를 들어 마젠타(magenta), 시안(cyan), 옐로우(yellow) 등의 삼원색을 나타낼 수도 있다.

백색 필터(230_4)는 투명 필터라고도 한다. 백색 필터(230_4)는 설명의 편의를 위해 필터라는 용어를 사용하나 백색 필터(230_4)를 통과하는 빛의 파장이 실질적으로 바뀌지 않고 통과되는 빛의 색이 대체로 유지될 수 있는 필터를 의미한다. 즉, 백색 필터(230_4)를 백색광이 입사하면 백색광이 그대로 출사되고 녹색광이 입사되면 녹색광이 그대로 출사될 수 있다. 그러나 백색 필터(230_4)의 특성에 따라 통과되는 빛의 파장이 일정 범위에서 변할 수도 있다. 예를 들어 백색 필터(230_4)를 녹색광이 통과할 경우 녹색광이 출사되더라도 색좌표가 일정 범위 안에서 변화된 녹색광이 출사될 수도 있다.

도 3을 참조하면, 색필터(230)는 드레인 전극(175) 위에 위치하는 개구부(235)를 포함할 수 있다.

도 1, 도 4 내지 도 6을 참조하면, 이웃한 화소(PX) 사이 영역에는 적어도 세 착색 필터(230_1, 230_2, 230_3)가 중첩되게 쌓여 차광 중첩부(FOrgb)를 형성한다. 차광 중첩부(FOrgb)가 포함하는 적어도 세 착색 필터(230_1, 230_2, 230_3)는 함께 감법 혼색(subtractive mixing)에 의해 블랙(black)을 나타낼 수 있다. 차광 중첩부(FOrgb)의 투과율은 예를 들어 대략 20% 이하일 수 있다.

예를 들어 차광 중첩부(FOrgb)가 포함하는 제1 착색 필터(230_1)는 적색 필터, 제2 착색 필터(230_2)는 녹색 필터, 그리고 제3 착색 필터(230_3)는 청색 필터일 수 있다. 이와 달리 차광 중첩부(FOrgb)가 포함하는 제1 착색 필터(230_1)는 시안(cyan) 색필터, 제2 착색 필터(230_2)는 마젠타(magenta) 색필터, 그리고 제3 착색 필터(230_3)는 황색(yellow) 색필터일 수도 있다.

착색 필터(230_1, 230_2, 230_3) 및 백색 필터(230_4)는 감광성 유기 물질 포함할 수 있고, 착색 필터(230_1, 230_2, 230_3)는 색을 나타내는 안료를 더 포함할 수 있다.

차광 중첩부(FOrgb)는 화소(PX) 사이의 빛샘을 방지하는 차광 부재로서 기능한다. 이에 따라 차광 중첩부(FOrgb)는 각 화소(PX)의 투과 영역을 둘러싸 투과 영역을 정의할 수 있다. 차광 중첩부(FOrgb)는 이웃한 화소(PX) 사이를 따라 뻗을 수 있으며, 격자 형태를 이룰 수 있다. 즉, 차광 중첩부(FOrgb)는 도 1에서 세로 방향으로 뻗는 부분과 가로 방향으로 뻗는 부분을 포함할 수 있으며, 각 화소(PX)의 코너(CN)에 위치하는 부분도 포함할 수 있다.

차광 중첩부(FOrgb)는 인접한 두 화소(PX)의 투과 영역에 위치하는 두 착색 필터와 연결되어 연속적으로 형성된 두 착색 필터를 포함하고, 인접하지 않은 화소(PX)의 투과 영역에 위치하는 섬형의 적어도 한 착색 필터를 포함할 수 있다. 예를 들어 도 1 및 도 4를 참조하면, 이웃한 제1 착색 화소(PX_1)와 제2 착색 화소(PX_2) 사이에 위치하는 차광 중첩부(FOrgb)는 제1 착색 화소(PX_1)의 투과 영역에 위치하는 제1 착색 필터(230_1)에서 연장된 부분, 제2 착색 화소(PX_2)의 투과 영역에 위치하는 제2 착색 필터(230_2)에서 연장된 부분, 그리고 제3 착색 화소(PX_3)의 투과 영역에 위치하는 제3 착색 필터(230_3)와 동일한 층에 위치하나 분리되어 있는 섬형의 제3 착색 필터(230_3)를 포함할 수 있다.

도 4 내지 도 6을 참조하면, 화소(PX)의 투과 영역에 위치하는 착색 필터의 두께(D1)는 차광 중첩부(FOrgb)에 위치하는 동일한 착색 필터의 두께(D2)보다 클 수 있다. 예를 들어 제1 착색 필터(230_1) 중 제1 착색 화소(PX_1)의 투과 영역(TA)에 위치하는 부분의 두께(D1)는 차광 중첩부(FOrgb)에 위치하는 부분의 두께(D2)보다 클 수 있다. 그러나 차광 중첩부(FOrgb)에 위치하는 착색 필터(230_1, 230_2, 230_3)의 두께는 이에 한정되지 않고, 차광 중첩부(FOrgb)의 차광율 또는 필요한 높이에 맞게 적절히 조절될 수 있다.

이와 같이 위치에 따라 다른 색필터(230)의 두께는 노광 공정에서 슬릿, 반투명 영역 등을 포함하는 하프톤 광마스크를 사용하여 얇게 조절할 수 있다.

차광 중첩부(FOrgb)는 박막 트랜지스터(Q), 게이트선(121)를 포함하는 게이트 도전체(120), 데이터선(171)을 포함하는 데이터 도전체(170) 중 적어도 하나와 중첩할 수 있다.

도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 패널은 세 개의 착색 화소(PX_1, PX_2, PX_3)와 하나의 백색 화소(PX_4)가 하나의 코너(CN)를 중심으로 모여 배치될 수 있다. 백색 필터(230_4)가 코너(CN) 부분에도 위치할 수 있게 되는데, 이 경우 코너(CN) 부분에서 백색 필터(230_4)에 의한 빛샘이 발생할 수도 있다. 그러나 본 발명의 한 실시예와 같이 이웃한 화소(PX) 사이에 차광 중첩부(FOrgb)가 위치하면 코너(CN) 부분에도 차광 중첩부(FOrgb)가 위치하여 코너(CN) 부분에서의 빛샘을 차단할 수 있어 대비비(contrast ratio)의 감소를 방지할 수 있다.

본 발명의 실시예에 따른 표시 패널이 적어도 어느 한 방향을 따라 휘어진 곡면형 표시 패널인 경우, 표시 패널의 제조 공정에서 박막 트랜지스터 패널(100) 및 대향 패널(200)을 구부리는 공정이 포함된다. 이때 박막 트랜지스터 패널(100) 및 대향 패널(200)의 곡률 반경의 차이에 의해 박막 트랜지스터 패널(100)과 대향 패널(200) 사이에 오정렬(miss-align)이 발생하게 된다. 종래와 같이 차광 부재가 대향 패널(200)에 위치하는 경우 박막 트랜지스터 패널(100)과 대향 패널(200) 사이의 오정렬에 따라 차광 부재가 화소(PX)의 투과 영역을 가릴 수도 있다. 그러나 본 발명의 한 실시예에 따르면 이웃한 화소(PX) 사이의 빛샘을 방지할 수 있는 차광 중첩부(FOrgb)가 박막 트랜지스터(Q)와 복수의 신호선이 위치하는 박막 트랜지스터 패널(100)에 위치하므로 표시 패널을 구부리더라도 화소(PX)의 투과 영역이 차광 영역에 의해 가려지지 않는다. 따라서 투과 영역 감소에 따른 개구율 감소가 일어나지 않고 대비비 저하를 방지할 수 있다.

도 1 및 도 4를 참조하면, 차광 중첩부(FOrgb)중 일부는 백색 필터(230_4)와 중첩하여 이격 중첩부(spacing overlap portion)(FO)를 형성할 수 있다. 이격 중첩부(FO)에서 백색 필터(230_4)는 도 4에 도시한 바와 같이 차광 중첩부(FOrgb)의 상부에 위치할 수 있으나 이에 한정되지 않는다. 예를 들어 이격 중첩부(FO)에서 백색 필터(230_4)는 차광 중첩부(FOrgb)의 하부에 위치할 수도 있고 차광 중첩부(FOrgb)에 포함된 인접한 두 착색 필터(230_1, 230_2, 230_3) 사이에 끼어 있을 수도 있다.

이격 중첩부(FO)의 영역은 차광 중첩부(FOrgb) 안에 포함될 수 있으나 이에 한정되는 것은 아니다.

이격 중첩부(FO)는 주변보다 높은 윗면을 가지고 위로 돌출되어 있어 박막 트랜지스터 패널(100)와 대향 패널(200) 사이의 간격을 유지하는 역할을 할 수 있다. 즉, 이격 중첩부(FO)는 스페이서(CS)로서 기능할 수 있다. 이때 이격 중첩부(FO)의 윗면의 높이는 주변의 차광 중첩부(FOrgb)의 윗면의 높이보다 높을 수 있다.

이격 중첩부(FO)의 윗면은 대향 패널(200)의 안쪽 면과 접촉하고 있을 수도 있고 거리를 두고 떨어져 있을 수도 있다. 이격 중첩부(FO)의 윗면이 대향 패널(200)의 안쪽 면과 접촉하는 경우 이격 중첩부(FO)는 메인 스페이서로서 기능할 수 있다. 이격 중첩부(FO)의 윗면이 대향 패널(200)의 안쪽 면과 이격되어 있는 경우 이격 중첩부(FO)는 서브 스페이서로서 기능하여 외부의 압력에 대응하여 박막 트랜지스터 패널(100)과 대향 패널(200)의 사이의 간격을 유지할 수 있다.

메인 스페이서는 일반적인 상태에서 대향 패널(200)과 박막 트랜지스터 패널9100) 사이의 간격을 유지하고 지지하는 역할을 하는 스페이서이다. 메인 스페이서의 수가 많으면 온도 등 환경 변화에 따른 액정층(3)의 체적 변화에 맞게 대향 패널(200)과 박막 트랜지스터 패널(100) 사이의 간격을 조절하기 힘들어 액정층(3)에 버블이 생길 수 있으므로 메인 스페이서의 수는 제한될 수 있다. 반면 서브 스페이서는 표시 패널에 외부 압력이 표시 장치에 가해질 때 대향 패널(200)과 박막 트랜지스터 패널9100) 사이의 간격을 유지하여 메인 스페이서를 보조하는 역할을 할 수 있다. 서브 스페이서의 수가 적으면 메인 스페이서에 영구적인 변형이 생겨 얼룩 등의 표시 불량이 나타나므로 서브 스페이서의 수는 표시 장치의 전체적으로 많을수록 유리할 수 있다.

이격 중첩부(FO)로 형성된 스페이서(CS)는 박막 트랜지스터(Q) 및/또는 게이트선(121), 데이터선(171) 등의 신호선과 중첩할 수 있다.

도 4에서 이격 중첩부(FO)의 폭은 대략 30 um 이하일 수 있다.

색필터(230) 위에는 제2 보호막(180b)이 위치할 수 있다. 제2 보호막(180b)은 유기 절연 물질 또는 SiOC와 같은 무기 절연 물질 등을 포함할 수 있다.

제1 보호막(180a) 및 제2 보호막(180b)은 드레인 전극(175)을 드러내는 접촉 구멍(185)을 포함한다. 접촉 구멍(185)은 색필터(230)의 개구부(235) 안에 위치할 수 있다.

제2 보호막(180b) 위에는 복수의 화소 전극(191)이 위치한다. 화소 전극(191)은 접촉 구멍(185)을 통해 박막 트랜지스터(Q)의 드레인 전극(175)과 연결되어 데이터 전압을 인가받을 수 있다.

대향 패널(200)은 기판(210)을 포함하며, 기판(210) 위에는 대향 전극(270)이 위치할 수 있다. 대향 전극(270)의 위치는 이에 한정되지 않고, 박막 트랜지스터 패널(100)에 위치할 수도 있다.

화소 전극(191) 및 대향 전극(270)은 ITO, IZO 등의 투명한 도전성 물질을 포함할 수 있다.

액정층(3)은 액정 분자(31)를 포함한다. 액정층(3)은 양의 유전율 이방성 또는 음의 유전율 이방성을 가질 수 있다. 액정 분자(31)는 액정층(3)에 전기장이 없는 상태에서 그 장축이 박막 트랜지스터 패널(100) 또는 대향 패널(200)의 표면에 대하여 거의 수평 또는 수직을 이루도록 배향되어 있을 수 있다. 이를 위해 박막 트랜지스터 패널(100) 또는 대향 패널(200)의 안쪽 면에는 배향막이 형성되어 있을 수 있다. 배향막은 패널의 안쪽 면에 배향액을 도포한 후 러빙 등의 물리적 처리, 광조사 등의 광학적 처리 또는 화학적 처리 등의 방법으로 형성될 수 있다. 또한 배향막 또는 액정층(3)은 액정 분자를 배향시키기거나 선경사를 부여하기 위한 중합체 등의 배향 보조 수단을 포함할 수 있다. 배향 보조 수단은 광학적 또는 화학적 방법으로 형성될 수 있다.

화소 전극(191)과 대향 전극(270)은 함께 액정층(3)에 전기장을 생성할 수 있다. 화소 전극(191)과 대향 전극(270)에 전압이 인가되면 액정층(3)에 전기장이 생성되고 액정 분자(31)가 재배열된다. 액정층(3)에 생성되는 전기장의 세기를 조절하여 액정 분자(31)의 재배열 정도를 조절할 수 있고 이에 따라 액정층(3)을 통과하는 빛의 편광의 변화 정도를 조절할 수 있다. 그러면 액정층(3)을 통과한 빛은 편광자 등을 통해 투과율을 조절할 수 있어 이를 통해 영상을 표시할 수 있다.

본 실시예에 따르면, 박막 트랜지스터 패널(100)과 대향 패널(200) 사이의 간격을 유지하기 위한 별도의 스페이서를 형성하지 않으므로 제조 공정에서 광마스크의 수를 줄일 수 있다. 따라서 표시 패널의 제조 공정의 시간 및 제조 비용을 줄일 수 있고 공정을 단순하게 할 수 있으며 제품 수율을 높일 수 있다.

또한 차광 중첩부(FOrgb)가 종래의 차광 부재 역할을 하므로 종래 기술과 같이 블랙 안료를 포함하는 별도의 차광 부재를 형성할 필요가 없으므로 차광 부재용 재료비 및 제조 공정을 줄여 표시 패널의 제조 공정 및 제조 비용을 더욱 낮출 수 있다.

이제, 앞에서 설명한 도면들과 함께 도 7 및 도 8을 참조하여 본 발명의 한 실시예에 따른 표시 패널에 대해 설명한다.

도 7은 도 1에 도시한 표시 패널을 IV-IV 선을 따라 잘라 도시한 단면도의 다른 예이고, 도 8은 도 1에 도시한 표시 패널을 V-V 선을 따라 잘라 도시한 단면도의 다른 예이다.

도 1, 도 7 및 도 8을 참조하면, 본 실시예에 따른 표시 패널은 앞에서 설명한 실시예에 따른 표시 패널과 대부분 동일하나, 이격 중첩부(FO) 위에 추가 스페이서(310)가 더 위치할 수 있다. 추가 스페이서(310)는 색필터(230)와 다른 공정에서 형성될 수 있으며, 투명하거나 블랙 등의 색을 나타낼 수도 있다. 이때 추가 스페이서(310)의 윗면은 대향 패널(200)의 안쪽 면과 접촉할 수도 있고 이격되어 있을 수도 있다.

도 7을 참조하면, 본 실시예에서는 이격 중첩부(FO)와 추가 스페이서(310)가 함께 박막 트랜지스터 패널(100)와 대향 패널(200) 사이의 간격을 유지하는 스페이서(CS)로서 기능할 수 있으며, 특히 메인 스페이서로서 기능할 수 있다.

도 8을 참조하면, 추가 스페이서(310)가 형성되어 있지 않은 이격 중첩부(FO)는 표시 패널에 압력이 가해졌을 때 대향 패널(200)과 박막 트랜지스터 패널(100) 사이의 간격을 유지할 수 있는 서브 스페이서를 형성한다.

다음, 앞에서 설명한 도면들과 함께 도 9 내지 도 13을 참조하여 본 발명의 한 실시예에 따른 표시 패널에 대해 설명한다.

도 9는 본 발명의 한 실시예에 따른 표시 패널의 배치도이고, 도 10은 도 9에 도시한 표시 패널을 X-X 선을 따라 잘라 도시한 단면도이고, 도 11, 도 12 및 도 13은 각각 도 9에 도시한 표시 패널을 X-X 선을 따라 잘라 도시한 단면도의 다른 예이다.

먼저 도 9 및 도 10을 참조하면, 본 실시예에 따른 표시 패널은 앞에서 설명한 실시예에 따른 표시 패널과 대부분 동일하나 스페이서(CS)의 배치가 다를 수 있다. 앞에서 설명한 도 1에 도시한 실시예에서는 이격 중첩부(FO)를 포함하는 스페이서(CS)가 차광 중첩부(FOrgb)와 중첩하는 곳에 위치하였으나, 본 실시예에 따르면 스페이서(CS)가 차광 중첩부(FOrgb)와 중첩하지 않는 곳에 위치할 수도 있다. 스페이서(CS)는 차광 중첩부(FOrgb)에 인접한 곳에 위치할 수 있다.

도 10을 참조하면, 본 발명의 한 실시예에 따른 표시 패널은 차광 중첩부(FOrgb)와 중첩하지 않는 곳에 위치하는 추가 스페이서(310)가 스페이서(CS)로서 기능하며, 특히 메인 스페이서로서 기능할 수 이 있다. 이때 추가 스페이서(310)의 아래에는 하나의 착색 필터(230_1, 230_2, 230_3) 또는 백색 필터(230_4)가 위치할 수 있다.

백색 필터(230_4)를 포함하는 이격 중첩부(FO)는 추가 스페이서(310)와 이격되어 있으며, 그 윗면은 대향 패널(200)과 접촉하지 않고 떨어져 있을 수 있다. 이 경우 이격 중첩부(FO)는 표시 패널에 압력이 가해졌을 때 대향 패널(200)과 박막 트랜지스터 패널(100) 사이의 간격을 유지할 수 있는 서브 스페이서로서 기능할 수 있다.

다음 도 9 및 도 11을 참조하면, 본 실시예에 따른 표시 패널은 도 9 및 도 10에 도시한 실시예에 따른 표시 패널과 대부분 동일하나 차광 중첩부(FOrgb)와 중첩하지 않는 곳에 위치하는 추가 스페이서(310)가 서브 스페이서(CS_S)로서 기능할 수 있다.

백색 필터(230_4)를 포함하는 이격 중첩부(FO)는 추가 스페이서(310)와 이격되어 있으며, 그 윗면은 대향 패널(200)과 접촉할 수 있다. 이 경우 이격 중첩부(FO)는 메인 스페이서로서 기능할 수 있다.

도 10 또는 도 11에 도시한 실시예에서, 이격 중첩부(FO)의 두께, 즉 가장 아래에 위치하는 제1 착색 필터(230_1)의 밑면부터 가장 위에 위치하는 백색 필터(230_4)의 윗면까지의 높이(H1)는 추가 스페이서(310)의 윗면부터 그 아래에 위치하는 하나의 착색 필터(230_1, 230_2, 230_3)의 밑면까지의 높이(H2)와 비슷할 수 있다. 높이(H1)와 높이(H2)의 차이는 대략 ±0.3 um 내지 ±0.5 um일 수 있으나 이에 한정되지 않는다.

다음 도 9 및 도 12를 참조하면, 본 실시예에 따른 표시 패널은 도 9 및 도 10에 도시한 실시예에 따른 표시 패널과 대부분 동일하나 차광 중첩부(FOrgb) 위에 백색 필터(230_4)가 위치하지 않을 수 있다. 이 경우에도 차광 중첩부(FOrgb)의 높이에 따라 차광 중첩부(FOrgb)가 서브 스페이서로 기능할 수도 있고 아닐 수도 있다.

차광 중첩부(FOrgb) 위에는 차폐 전극(199)이 위치할 수 있다. 차폐 전극(199)은 평면 구조상 차광 중첩부(FOrgb)를 따라 뻗는 부분을 포함할 수 있다. 차폐 전극(199)은 공통 전압 등 일정한 전압을 전달할 수 있으며, 화소(PX) 사이의 빛샘을 방지할 수 있다.

차폐 전극(199)은 투명한 도전 물질 및/또는 불투명한 도전 물질을 포함할 수 있다. 예를 들어 차폐 전극(199)은 티타늄(Ti), 구리(Cu) 등의 적어도 하나의 금속층 및 IZO 등의 투명한 도전층을 포함할 수 있다. 예를 들어 차폐 전극(199)은 아래부터 티타늄(Ti)을 포함하는 하부층, IZO를 포함하는 중간층, 그리고 구리(Cu)를 포함하는 상부층을 포함할 수 있다.

차폐 전극(199)이 투명한 도전층을 포함하는 경우 차폐 전극(199)은 화소 전극(191)과 동일한 물질로 동일한 공정에서 형성될 수 있으며 화소 전극(191)과 동일한 층에 위치하는 층을 포함할 수 있다.

다음 도 9 및 도 13을 참조하면, 본 실시예에 따른 표시 패널은 도 9 및 도 10에 도시한 실시예에 따른 표시 패널과 대부분 동일하나 이격 중첩부(FO) 위에 차폐 전극(199)이 위치할 수 있다. 차폐 전극(199)은 평면 구조상 차광 중첩부(FOrgb)를 따라 뻗는 부분을 포함할 수 있다. 차폐 전극(199)은 공통 전압 등 일정한 전압을 전달할 수 있으며, 화소(PX) 사이의 빛샘을 방지할 수 있다.

차폐 전극(199)은 투명한 도전 물질 또는 불투명한 도전 물질을 포함할 수 있다. 예를 들어 투명한 차폐 전극(199)은 화소 전극(191)과 동일한 물질로 동일한 공정에서 형성될 수 있으며 화소 전극(191)과 동일한 층에 위치할 수 있다. 불투명한 차폐 전극(199)은 구리(Cu), 몰리브덴(Mo) 등의 금속 물질을 포함할 수 있다.

이제, 앞에서 설명한 도면들을 참조하여 본 발명의 한 실시예에 따른 표시 패널의 제조 방법에 대해 설명한다.

먼저, 기판(110) 위에 게이트 도전체용 도전 물질을 적층하고 패터닝하여 게이트 전극(124) 및 게이트선(121)을 포함하는 복수의 게이트 도전체(120)를 형성한다.

다음, 게이트 도전체(120) 위에 질화규소, 산화규소와 같은 무기 절연 물질을 적층하여 게이트 절연막(140)을 형성한다.

다음, 게이트 절연막(140) 위에 반도체 물질 및 데이터 도전체용 도전 물질을 차례대로 적층하고 패터닝하여 복수의 반도체(150) 및 복수의 데이터 도전체(170)를 형성한다. 이때 슬릿, 반투명 영역 등을 포함하는 하프톤 광마스크를 사용한 노광 공정이 이용될 수 있다.

다음, 데이터 도전체(170) 위에 절연 물질을 적층하여 제1 보호막(180a)을 형성하고, 그 위에 복수의 착색 필터(230_1, 230_2, 230_3) 및 백색 필터(230_4)를 형성한다. 특히 이웃한 화소(PX) 사이에는 적어도 세 개의 착색 필터(230_1, 230_2, 230_3)를 중첩시켜 차광 중첩부(FOrgb)를 형성한다. 또한 실시예에 따라 차광 중첩부(FOrgb) 위에 백색 필터(230_4)를 적층하여 이격 중첩부(FO)를 형성할 수도 있다. 차광 중첩부(FOrgb)를 형성할 때 감광성 색필터용 물질을 적층한 후 사진 공정을 수행할 수 있다. 사진 공정에서는 차광 중첩부(FOrgb)에 대응하는 영역에 슬릿, 반투명 영역 등 하프톤 영역을 가지는 광마스크를 사용하여 차광 중첩부(FOrgb)의 착색 필터(230_1, 230_2, 230_3)의 두께와 화소(PX)의 투과 영역에 위치하는 착색 필터(230_1, 230_2, 230_3)의 두께를 다르게 할 수도 있다.

다음, 착색 필터(230_1, 230_2, 230_3) 및 백색 필터(230_4) 위에 절연 물질을 적층하여 제2 보호막(180b)을 형성한다. 이때 제1 및 제2 보호막(180a, 180b)을 패터닝하여 드레인 전극(175)을 드러내는 접촉 구멍(185)을 형성할 수 있다.

다음, 제2 보호막(180b) 위에 ITO, IZO 등의 투명 도전 물질을 적층하고 패터닝하여 복수의 화소 전극(191)을 형성한다. 이때 차광 중첩부(FOrgb) 또는 이격 중첩부(FO) 위에 위치하는 차폐 전극(199)을 함께 형성할 수도 있다.

다음, 필요에 따라 차광 중첩부(FOrgb)와 중첩하거나 이격되어 있는 추가 스페이서(310)를 형성할 수 있다.

이로써 박막 트랜지스터 패널(100)이 완성될 수 있다.

다음, 대향 패널(200)을 마련하고, 대향 패널(200)과 박막 트랜지스터 패널(100)을 합착하여 표시 패널을 완성할 수 있다.

다음, 앞에서 설명한 도면들과 함께 도 14를 참조하여 본 발명의 한 실시예에 따른 표시 패널에 대해 설명한다.

도 14를 참조하면, 본 실시예에 따른 표시 패널은 앞에서 설명한 실시예에 따른 표시 패널과 대부분 동일하나 착색 필터(230_1, 230_2, 230_3) 및 백색 필터(230_4)의 위치가 다를 수 있다. 즉, 복수의 착색 필터(230_1, 230_2, 230_3) 및 백색 필터(230_4) 중 일부는 박막 트랜지스터 패널(100)에 위치하고 나머지는 대향 패널(200)에 위치할 수 있다. 도 14는 제1 착색 필터(230_1) 및 제2 착색 필터(230_2)가 박막 트랜지스터 패널(100)에 위치하고 나머지 제3 착색 필터(230_3) 및 백색 필터(230_4)가 대향 패널(200)에 위치하는 예를 도시한다.

이에 따라 이격 중첩부(FO)는 박막 트랜지스터 패널(100)에 위치하는 제1 및 제2 착색 필터(230_1, 230_2)와 대향 패널(200)에 위치하는 제3 착색 필터(230_3) 및 백색 필터(230_4)를 포함할 수 있다. 박막 트랜지스터 패널(100)에 위치하는 제1 및 제2 착색 필터(230_1, 230_2)의 윗면과 대향 패널(200)에 위치하는 제3 착색 필터(230_3) 및 백색 필터(230_4)의 아랫면은 도 14에 도시한 바와 같이 접촉할 수도 있고, 이격되어 있을 수도 있다. 이러한 이격 중첩부(FO)는 박막 트랜지스터 패널(100)과 대향 패널(200) 사이의 간격을 유지하는 스페이서로서 기능할 수 있다.

도 15는 본 발명의 한 실시예에 따른 표시 패널을 포함하는 표시 장치의 개략적인 단면도이다.

도 15를 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 본 발명의 한 실시예에 따른 표시 패널(300) 및 표시 패널(300)에 광을 공급하는 백라이트부(900)를 포함할 수 있다. 백라이트부(900)가 공급하는 광은 백색광일 수도 있고 특정 파장의 기본색의 빛일 수도 있다.

표시 패널(300)은 앞에서 설명한 바와 같이 서로 마주하는 박막 트랜지스터 패널(100) 및 대향 패널(200)과 두 패널(100, 200) 사이에 위치하는 액정층(3)을 포함할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

100: 박막 트랜지스터 패널
120: 게이트 도전체
121: 게이트선
150: 반도체
170: 데이터 도전체
171: 데이터선
180a, 180b: 보호막
191: 화소 전극
199: 차폐 전극
200: 대향 패널
230: 색필터
230_1, 230_2, 230_3: 착색 필터
230_4: 백색 필터
270: 대향 전극
300: 표시 패널
310: 추가 스페이서
FO: 이격 중첩부
FOrgb: 차광 중첩부

Claims

서로 마주하는 제1 기판 및 제2 기판,
상기 제1 기판 또는 상기 제2 기판 위에 위치하는 복수의 착색 필터 및 백색 필터, 그리고
서로 중첩하며 쌓여 있는 적어도 세 개의 상기 착색 필터를 포함하는 차광 중첩부
를 포함하고,
상기 차광 중첩부는 이웃한 화소 사이에 위치하여 빛의 투과를 차단하는
표시 패널.
제1항에서,
상기 차광 중첩부는 이웃한 상기 화소 사이를 따라 뻗는 표시 패널.
제2항에서,
상기 차광 중첩부가 포함하는 상기 적어도 세 개의 상기 착색 필터는 함께 감법 혼색으로 블랙을 나타내는 표시 패널.
제3항에서,
상기 복수의 착색 필터 중 상기 화소의 투과 영역에 위치하는 제1 착색 필터의 두께는 상기 차광 중첩부가 포함하는 상기 제1 착색 필터의 두께보다 두꺼운 표시 패널.
제2항에서,
상기 차광 중첩부의 일부 위에 상기 백색 필터가 위치하고,
상기 백색 필터 및 그 아래에 위치하는 상기 차광 중첩부는 함께 이격 중첩부를 형성하는
표시 패널.
제5항에서,
상기 이격 중첩부는 상기 제1 기판과 상기 제2 기판 사이의 간격을 유지하는 스페이서로서 기능하는 표시 패널.
제6항에서,
상기 이격 중첩부 위에 위치하는 추가 스페이서를 더 포함하는 표시 패널.
제6항에서,
상기 이격 중첩부와 이격되어 있는 추가 스페이서를 더 포함하는 표시 패널.
제8항에서,
상기 추가 스페이서 아래에는 상기 복수의 착색 필터 및 상기 백색 필터 중 하나가 위치하는 표시 패널.
제9항에서,
상기 이격 중첩부의 높이와 상기 추가 스페이서 및 그 아래의 상기 착색 필터 또는 상기 백색 필터의 높이의 차이는 대략 ±0.3 um 내지 ±0.5 um인 표시 패널.
제10항에서,
상기 이격 중첩부 및 상기 추가 스페이서 중 하나는 메인 스페이서로서 기능하고 나머지 하나는 서브 스페이서로서 기능하는 표시 패널.
제5항에서,
상기 이격 중첩부 위에 위치하는 차폐 전극을 더 포함하는 표시 패널.
제12항에서,
상기 착색 필터 위에 위치하는 복수의 화소 전극을 더 포함하고,
상기 화소 전극과 상기 차폐 전극은 동일한 층에 위치하는
표시 패널.
제2항에서,
상기 차광 중첩부 위에 위치하는 차폐 전극을 더 포함하는 표시 패널.
제14항에서,
상기 착색 필터 위에 위치하는 복수의 화소 전극을 더 포함하고,
상기 화소 전극과 상기 차폐 전극은 동일한 층에 위치하는
표시 패널.
제14항에서,
상기 차광 중첩부와 이격되어 있는 추가 스페이서를 더 포함하는 표시 패널.
제16항에서,
상기 추가 스페이서 아래에는 상기 복수의 착색 필터 및 상기 백색 필터 중 하나가 위치하는 표시 패널.
제1항에서,
상기 제1 기판 위에 위치하는 복수의 신호선, 그리고
상기 복수의 신호선과 연결되어 있는 복수의 박막 트랜지스터
를 더 포함하고,
상기 차광 중첩부는 상기 복수의 신호선 및 상기 복수의 박막 트랜지스터 중 적어도 하나와 중첩하는
표시 패널.
제1항에서,
상기 복수의 착색 필터가 위치하는 복수의 착색 화소 및 상기 백색 필터가 위치하는 백색 화소를 포함하고,
상기 복수의 착색 화소 및 상기 백색 화소는 대략 사각 행렬 형태로 배열되어 있는
제19항에서,
상기 복수의 착색 화소는 적색, 녹색 및 청색을 나타내는 표시 패널.