[go: up one dir, main page]

KR20160089813A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR20160089813A
KR20160089813A KR1020150009507A KR20150009507A KR20160089813A KR 20160089813 A KR20160089813 A KR 20160089813A KR 1020150009507 A KR1020150009507 A KR 1020150009507A KR 20150009507 A KR20150009507 A KR 20150009507A KR 20160089813 A KR20160089813 A KR 20160089813A
Authority
KR
South Korea
Prior art keywords
molding part
base plate
moisture
lead pin
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020150009507A
Other languages
Korean (ko)
Inventor
김태성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150009507A priority Critical patent/KR20160089813A/en
Publication of KR20160089813A publication Critical patent/KR20160089813A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Disclosed is a semiconductor package. The semiconductor package includes a base plate, at least one electronic element arranged on one surface of the base plate, a molding part sealing the electronic element, and a lead pin which has one end buried in the molding part and the other end exposed from the molding part. The molding part has a moisture guide hole adjacent to the lead pin. So, manufacturing costs can be reduced.

Description

반도체 패키지{Semiconductor package}[0001]

본 발명은 반도체 패키지에 관한 것이다.
The present invention relates to a semiconductor package.

전력 트랜지스터, 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 정류기, 서보 드라이버, 전력 레귤레이터, 인버터, 컨버터와 같은 전력 소자를 사용하는 전력용 전자 산업이 발전함에 따라, 우수한 성능을 가지면서도 경량 및 소형화가 가능한 전력용 제품에 대한 요구가 증대되고 있다.Power devices such as power transistors, insulated-gate bipolar transistors (IGBTs), MOS transistors, silicon-controlled rectifiers (SCRs), power rectifiers, servo drivers, power regulators, inverters and converters As the power electronics industry develops, there is a growing demand for power products that have excellent performance and are lightweight and compact.

이와 같은 추세에 따라, 최근에는 다양한 전력 반도체 소자들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력 반도체 소자들을 제어하기 위한 제어 소자를 전력 반도체 소자와 하나의 패키지로 제조하려는 연구가 활발하게 이루어지고 있다.In recent years, various researches have been actively conducted to fabricate a control device for controlling power semiconductor devices in one package together with a power semiconductor device, in addition to integrating various power semiconductor devices in one package.

한편, 상기한 패키지가 고온 다습한 지역에서 사용되는 경우 패키지의 외부에 수분이 응축되어 쇼트를 발생시키는 문제가 있다. 이를 방지하기 위하여 패키지의 외부면에 방습제나 실링제를 도포한다.On the other hand, when the above-mentioned package is used in a region with high temperature and high humidity, there is a problem that moisture is condensed on the outside of the package, resulting in a short circuit. To prevent this, a desiccant or a sealing agent is applied to the outer surface of the package.

하지만, 이와 같은 방습제와 실링제의 도포 및 건조 시간의 증가로 인해 생산성이 저하되고 제조 비용이 상승되는 문제가 있다.However, there is a problem that the productivity is lowered and the manufacturing cost is increased due to the application of the desiccant and the sealing agent and the increase of the drying time.

대한민국 특허공개공보 제2007-7179호Korean Patent Publication No. 2007-7179

제조수율을 향상시킬 수 있으며 제조비용을 절감시킬 수 있는 반도체 패키지를 제공한다.
A semiconductor package capable of improving manufacturing yield and reducing manufacturing cost is provided.

본 발명의 일 실시예에 따른 반도체 패키지는 베이스 플레이트와, 상기 베이스 플레이트의 일면에 배치되는 적어도 하나의 전자 소자와, 상기 전자 소자를 밀봉하는 몰딩부 및 일단이 상기 몰딩부에 매립되며 타단은 상기 몰딩부로부터 노출되는 리드 핀을 포함하며, 상기 몰딩부에는 상기 리드 핀에 인접 배치되는 수분 유도홈이 형성될 수 있다.
A semiconductor package according to an embodiment of the present invention includes a base plate, at least one electronic element disposed on one surface of the base plate, a molding part sealing the electronic element, one end embedded in the molding part, And a lead pin exposed from the molding part, wherein the molding part is formed with a moisture induction groove disposed adjacent to the lead pin.

제조수율을 향상시킬 수 있으며, 제조비용을 절감시킬 수 있는 효과가 있다.
The manufacturing yield can be improved and the manufacturing cost can be reduced.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 구성도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 저면 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 저면도이다.BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a configuration diagram showing a semiconductor package according to an embodiment of the present invention; FIG.
2 is a bottom perspective view illustrating a semiconductor package according to an embodiment of the present invention.
3 is a bottom view of a semiconductor package according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. The shape and size of elements in the drawings may be exaggerated for clarity.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 구성도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 저면 사시도이고, 도 3은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 저면도이고,
2 is a bottom perspective view illustrating a semiconductor package according to an embodiment of the present invention. FIG. 3 is a cross-sectional view illustrating a semiconductor device according to an embodiment of the present invention. A bottom view representing the package,

도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 일예로서, 베이스 플레이트(120), 전자 소자(130), 몰딩부(140), 리드 핀(150)을 포함하여 구성될 수 있다.
1 to 3, a semiconductor package 100 according to an embodiment of the present invention includes a base plate 120, an electronic device 130, a molding part 140, a lead pin 150, And the like.

베이스 플레이트(120)는 금속 재질의 편펑한 판재로 이루어질 수 있다. 베이스 플레이트(120)의 일면(또는 실장면)에는 전자 소자(130)가 실장되고, 상기한 전자 소자(130)가 매립되도록 베이스 플레이트(120)의 일면에 몰딩부(140)가 적층될 수 있다.The base plate 120 may be made of a metal plate. The electronic device 130 may be mounted on one surface (or a mounting surface) of the base plate 120 and the molding portion 140 may be laminated on one surface of the base plate 120 so that the electronic device 130 is embedded .

또한, 베이스 플레이트(120)의 타면(또는 배면)은 전체 또는 대부분이 외부로 노출된다.In addition, the other surface (or the back surface) of the base plate 120 is entirely or mostly exposed to the outside.

즉, 베이스 플레이트(120)의 일면 중 하단부에는 도 1에 도시된 바와 같이, 몰딩부(140)가 적층되고, 상단부는 외부로 노출된다. 이와 같이 외부로 노출된 베이스 플레이트(120)의 상단부는 전자 소자(130)들로부터 발생되는 열을 효과적으로 방출할 수 있다.1, the molding part 140 is laminated on the lower end of one surface of the base plate 120, and the upper end is exposed to the outside. The upper end portion of the base plate 120 exposed to the outside can effectively dissipate the heat generated from the electronic devices 130.

또한, 베이스 플레이트(120)의 상단부에는 적어도 하나의 체결홀(122)이 형성된다. 체결홀(122)은 반도체 패키지(100)를 방열판(미도시)에 체결하기 위해 구비된다. 그리고, 체결홀(122)은 반도체 패키지(100)와 방열판을 상호 결합하는 고정부재(미도시)의 크기에 대응하는 크기를 가질 수 있다.
At least one fastening hole 122 is formed in the upper end of the base plate 120. The fastening holes 122 are provided for fastening the semiconductor package 100 to a heat sink (not shown). The fastening hole 122 may have a size corresponding to the size of a fixing member (not shown) that couples the semiconductor package 100 to the heat sink.

전자 소자(130)는 수동 소자와 능동 소자 등과 같은 다양한 소자들을 포함할 수 있다. 특히 본 실시예에 따른 전자 소자(130)는 적어도 하나의 제1 전자 소자(132, 예컨대 전력 반도체 소자)와 적어도 하나의 제2 전자 소자(134, 예컨대 제어 소자)를 포함할 수 있다.The electronic device 130 may include various devices such as passive and active devices. In particular, the electronic device 130 according to the present embodiment may include at least one first electronic device 132 (e.g., a power semiconductor device) and at least one second electronic device 134 (e.g., a control device).

여기서, 제1 전자 소자(132)인 전력 반도체 소자는 서보 드라이버, 인버터, 전력 레귤레이터 및 컨버터 등과 같은 전력 제어를 위한 전력변화 또는 전력제어를 위한 전력 회로 소자일 수 있다.Here, the power semiconductor device that is the first electronic device 132 may be a power circuit device for power change or power control for power control such as a servo driver, an inverter, a power regulator, and a converter.

예를 들어, 제1 전자 소자(132)는 전력 모스펫(power MOSFET), 바이폴라 정션 트랜시스터(bipolar junction transistor, BJT), 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 다이오드(diode)이거나 이들의 조합을 포함할 수 있다. 즉, 본 실시예에 있어서 제1 전자 소자(132)는 상술한 소자들을 모두 포함하거나 또는 일부를 포함할 수 있다.For example, the first electronic component 132 may be a power MOSFET, a bipolar junction transistor (BJT), an insulated-gate bipolar transistor (IGBT), a diode, And combinations of these. That is, in this embodiment, the first electronic element 132 may include all or some of the elements described above.

한편, 제1 전자 소자(132)는 접착부재를 매개로 베이스 플레이트(120)의 일면에 부착될 수 있다. 이때, 제1 전자 소자(132)로 모스펫(MOSFET)이 이용되는 경우, 제1 전자 소자(132)가 베이스 플레이트(120)와 접합되는 일면은 드레인 전극으로 이용될 수 있다.Meanwhile, the first electronic element 132 may be attached to one surface of the base plate 120 via an adhesive member. In this case, when a MOSFET is used for the first electronic component 132, one surface of the first electronic component 132 bonded to the base plate 120 may be used as a drain electrode.

또한, 상기한 접착부재는 도전성 접착제일 수 있다. 그러나, 필요에 따라 절연 성 접착제를 이용할 수도 있다.The above-mentioned adhesive member may be a conductive adhesive. However, if necessary, an insulating adhesive may be used.

예를 들어, 접착부재는 도전성 페이스트 또는 테이프일 수 있다. 또한, 접착부재로 솔더(solder), 금속 에폭시, 금속 페이스트, 도전성 분말이 함유된 수지계 에폭시(resin-based epoxy), 또는 열전도성이 높고 내열성이 우수한 도전성 접착 테이프 등이 이용될 수 있다.
For example, the adhesive member may be a conductive paste or a tape. A resin-based epoxy containing a solder, a metal epoxy, a metal paste, and an electrically conductive powder may be used as the adhesive member, or a conductive adhesive tape having high thermal conductivity and excellent heat resistance may be used.

제2 전자 소자(134)는 본딩 와이어(136)를 통해 제1 전자 소자(132)와 전기적으로 연결되고, 이에 따라 제1 전자 소자(132)의 동작을 제어할 수 있다. 제2 전자 소자(134)는 예를 들어, 집적 회로(IC)나 마이크로 프로세서(microprocessor)일 수 있으나, 이에 더하여 저항, 인버터, 또는 콘덴서와 같은 수동 소자, 또는 트랜지스터와 같은 능동 소자들이 더 부가될 수 있다.
The second electronic component 134 is electrically connected to the first electronic component 132 via the bonding wire 136 and thus can control the operation of the first electronic component 132. The second electronic component 134 may be, for example, an integrated circuit (IC) or a microprocessor, but may additionally include passive components such as resistors, inverters, or capacitors, or active components such as transistors .

몰딩부(140)는 전자 소자(130)를 밀봉한다. 나아가, 몰딩부(140)는 베이스 플레이트(120)의 일부 및 리드 핀(150)의 일부를 봉지한다. 다시 말해, 베이스 플레이트(120)의 일부 및 리드 핀(150)의 일부는 몰딩부(140)로부터 외부로 노출될 수 있다.The molding part 140 seals the electronic device 130. Further, the molding part 140 encapsulates a part of the base plate 120 and a part of the lead pin 150. In other words, a part of the base plate 120 and a part of the lead pin 150 may be exposed from the molding part 140 to the outside.

즉, 몰딩부(140)는 전자 소자(130)와, 전자 소자(130)에 연결되는 리드 핀(140)의 일부를 매립하는 형태로 형성되어 외부 환경으로부터 전자 소자(130)를 보호한다. 또한, 전자 소자(130)를 외부에서 둘러싸며 전자 소자(130)를 고정시킴으로써 외부의 충격으로부터 전자 소자(130)를 안전하게 보호한다.That is, the molding part 140 is formed to embed the electronic device 130 and a part of the lead pin 140 connected to the electronic device 130 to protect the electronic device 130 from the external environment. In addition, the electronic device 130 is surrounded by the electronic device 130 to secure the electronic device 130, thereby safely protecting the electronic device 130 from external impact.

몰딩부(140)는 베이스 플레이트(120)의 타면(비실장면)이 대부분 노출되도록 형성된다. 또한, 베이스 플레이트(120)의 전체가 아닌, 일부분을 덮는 형태로 형성될 수 있다.The molding part 140 is formed to expose most of the other surface of the base plate 120. Further, the base plate 120 may be formed to cover a part of the base plate 120, not the entirety thereof.

한편, 몰딩부(140)는 에폭시 몰딩 컴파운드(EMC)와 같은 절연성 재료로 형성될 수 있다. 또한, 열 전도도가 높은 실리콘 젤(Silicone Gel)이나 열전조성 에폭시(Epoxy), 폴리이미드(polyimide) 등의 재료가 이용될 수 있다.Meanwhile, the molding part 140 may be formed of an insulating material such as an epoxy molding compound (EMC). In addition, materials such as silicone gel (high thermal conductivity), thermoelectric epoxy, and polyimide may be used.

한편, 몰딩부(140)에는 리드 핀(150)에 인접 배치되는 수분 유도홈(142)이 형성된다. 수분 유도홈(142)은 몰딩부(140)의 일면과 타면에 만입 형성되며, 수분 유도홈(142)은 경사지게 형성된다.On the other hand, the molding part 140 is formed with a moisture induction groove 142 disposed adjacent to the lead pin 150. The moisture induction groove 142 is formed on one surface of the molding part 140 and the other surface, and the moisture induction groove 142 is formed to be inclined.

다시 말해, 수분 유도홈(142)을 형성하기 위하여 몰딩부(140)에는 경사면(143)이 형성된다.In other words, the inclined surface 143 is formed in the molding part 140 to form the moisture induction groove 142.

나아가, 수분 유도홈(142)은 복수개가 몰딩부(140)의 길이 방향으로 상호 이격배치될 수 있다. 그리고, 몰딩부(140)는 직육면체 형상을 가지며, 수분 유도홈(142)은 몰딩부(140)의 일면과 타면의 하단부에 형성된다.Furthermore, a plurality of the moisture induction grooves 142 may be spaced apart from each other in the longitudinal direction of the molding part 140. The molding part 140 has a rectangular parallelepiped shape and the moisture guide groove 142 is formed on one side of the molding part 140 and the lower side of the other side.

다만, 본 실시예에서는 수분 유도홈(142)이 몰딩부(140)에 4개가 형성되는 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 수분 유도홈(142)의 개수는 다양하게 변경 가능할 것이다.However, the present invention is not limited to this, and the number of the moisture induction grooves 142 may be variously changed. In the present embodiment, the number of the moisture induction grooves 142 is four in the molding part 140.

한편, 수분 유도홈(142)은 하부에서 바라볼 때 삼각형 형상을 가질 수 있다.On the other hand, the moisture guide groove 142 may have a triangular shape when viewed from below.

이와 같이, 수분 유도홈(142)이 몰딩부(140)에 형성되므로, 수분이 응축되어 몰딩부(140)의 저면에 맺히는 것을 방지할 수 있다. 이에 따라, 수분의 응축되어 리드 핀(150)이 응축된 수분에 의해 전기적으로 연결되는 것을 방지할 수 있는 것이다.Since the moisture induction groove 142 is formed in the molding part 140, it is possible to prevent moisture from condensing on the bottom surface of the molding part 140. This prevents the lead pin 150 from being electrically connected by the condensed moisture by condensing water.

다시 말해, 수분 유도홈(142)이 형성되지 않는 경우 수분이 응축되어 몰딩부(140)의 저면에 맺히게 된다. 이와 같이 몰딩부(140)의 저면에 응축된 수분이 점차적으로 크기가 커지게 되고 종국적으로는 응축된 수분이 양측에 배치되는 리드 핀(150)에 접촉된다. 이러한 경우 응축된 수분에 의해 쇼트가 발생되는 것이다. 하지만, 수분 유도홈(142)이 형성되므로 수분이 몰딩부(140)의 저면에 응축되는 것을 방지할 수 있으며, 결국 쇼트 발생을 방지할 수 있는 것이다.
In other words, in the case where the moisture induction groove 142 is not formed, the moisture condenses on the bottom surface of the molding part 140. Thus, the condensed water on the bottom surface of the molding part 140 gradually increases in size, and the condensed moisture is eventually brought into contact with the lead pins 150 disposed on both sides. In this case, a short is generated by the condensed water. However, since the moisture induction groove 142 is formed, it is possible to prevent moisture from condensing on the bottom surface of the molding part 140, and as a result, the occurrence of a shot can be prevented.

리드 핀(150)은 일단이 몰딩부(140)에 매립되며, 타단은 몰딩부(140)로부터 외부로 노출된다. 그리고, 리드 핀(150)의 일단이 본딩 와이어(136)에 접합되어 리드 핀(150)과 전자 소자(130)들과 전기적으로 연결될 수 있다. 리드 핀(150)의 타단은 메인 기판(미도시)에 연결될 수 있다.
One end of the lead pin 150 is embedded in the molding part 140 and the other end is exposed to the outside from the molding part 140. One end of the lead pin 150 may be connected to the bonding wire 136 to be electrically connected to the lead pin 150 and the electronic devices 130. The other end of the lead pin 150 may be connected to a main board (not shown).

상기한 바와 같이, 몰딩부(140)에 수분 유도홈(142)이 형성되어 수분이 몰딩부(140)의 하부에 응축되어 리드 핀(150) 상호 간을 전기적으로 연결하는 것을 방지할 수 있다. 이에 따라, 방습을 위한 방습제의 도포가 필요치 않아 방습제 도포 공정을 생략할 수 있다.As described above, the moisture induction groove 142 is formed in the molding part 140 to prevent the moisture from condensing in the lower part of the molding part 140 to electrically connect the lead pins 150 with each other. Accordingly, it is not necessary to apply the desiccant for the moisture-proof, so that the step of applying the desiccant can be omitted.

결국, 방습제의 도포를 생략할 수 있으므로 제조수율을 향상시킬 수 있으며, 더하여 제조비용을 절감할 수 있는 것이다.
As a result, since the application of the desiccant can be omitted, the production yield can be improved and the manufacturing cost can be reduced.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be obvious to those of ordinary skill in the art.

100 : 반도체 패키지
120 : 베이스 플레이트
130 : 전자 소자
140 : 몰딩부
150 : 리드 핀100: semiconductor package
120: base plate
130: electronic device
140: Molding part
150: Lead pin

Claims (5)

베이스 플레이트;
상기 베이스 플레이트의 일면에 배치되는 적어도 하나의 전자 소자;
상기 전자 소자를 밀봉하는 몰딩부; 및
일단이 상기 몰딩부에 매립되며 타단은 상기 몰딩부로부터 노출되는 리드 핀;
을 포함하며,
상기 몰딩부에는 상기 리드 핀에 인접 배치되는 수분 유도홈이 형성되는 반도체 패키지.
A base plate;
At least one electronic element disposed on one side of the base plate;
A molding part sealing the electronic device; And
A lead pin having one end embedded in the molding portion and the other end exposed from the molding portion;
/ RTI >
Wherein the molding portion is formed with a moisture induction groove disposed adjacent to the lead pin.
제1항에 있어서,
상기 수분 유도홈은 상기 몰딩부의 일면과 타면에 만입 형성되며 경사지게 형성되는 반도체 패키지.
The method according to claim 1,
Wherein the moisture inducing groove is formed on one surface of the molding part and on the other surface, and is inclined.
제1항에 있어서,
상기 수분 유도홈은 복수개가 상기 몰딩부의 길이 방향으로 상호 이격 배치되는 반도체 패키지.
The method according to claim 1,
Wherein a plurality of the moisture induction grooves are spaced apart from each other in the longitudinal direction of the molding part.
제1항에 있어서,
상기 몰딩부는 직육면체 형상을 가지며, 상기 수분 유도홈은 상기 몰딩부의 일면과 타면의 하단부에 형성되는 반도체 패키지.
The method according to claim 1,
Wherein the molding part has a rectangular parallelepiped shape and the moisture induction groove is formed on one side of the molding part and the lower side of the other side.
제1항에 있어서,
상기 수분 유도홈은 하부에서 바라볼 때 삼각형 형상을 가지는 반도체 패키지.The method according to claim 1,
Wherein the moisture induction groove has a triangular shape when viewed from below.
KR1020150009507A 2015-01-20 2015-01-20 Semiconductor package Withdrawn KR20160089813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150009507A KR20160089813A (en) 2015-01-20 2015-01-20 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150009507A KR20160089813A (en) 2015-01-20 2015-01-20 Semiconductor package

Publications (1)

Publication Number Publication Date
KR20160089813A true KR20160089813A (en) 2016-07-28

Family

ID=56681723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150009507A Withdrawn KR20160089813A (en) 2015-01-20 2015-01-20 Semiconductor package

Country Status (1)

Country Link
KR (1) KR20160089813A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070007179A (en) 2004-04-06 2007-01-12 텍사스 인스트루먼츠 인코포레이티드 Ultra-wideband wireless communication system, ODF-based data transmission system and data modulation method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070007179A (en) 2004-04-06 2007-01-12 텍사스 인스트루먼츠 인코포레이티드 Ultra-wideband wireless communication system, ODF-based data transmission system and data modulation method

Similar Documents

Publication Publication Date Title
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
US9076660B2 (en) Power module package
US9812373B2 (en) Semiconductor package with top side cooling heat sink thermal pathway
KR101388857B1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP7247574B2 (en) semiconductor equipment
KR102499825B1 (en) Packaged power semiconductor device
US9991183B2 (en) Semiconductor component having inner and outer semiconductor component housings
JP2016181536A (en) Power semiconductor device
US20140001611A1 (en) Semiconductor package
JP5172290B2 (en) Semiconductor device
US11676881B2 (en) Semiconductor package, semiconductor assembly and method for fabricating a semiconductor package
KR101983165B1 (en) Semiconductor package
US20210175149A1 (en) Thermally conductive electronic packaging
US9892991B2 (en) Connectable package extender for semiconductor device package
KR20160089813A (en) Semiconductor package
JP7154202B2 (en) Non-isolated power module
US9123708B2 (en) Semiconductor chip package
KR20150048459A (en) Power Module Package
KR102378171B1 (en) Coupled semiconductor package
JP2017069351A (en) Semiconductor device
KR102228938B1 (en) Coupled semiconductor package
JP2017069352A (en) Semiconductor device
KR101474067B1 (en) Termoconductive module
KR20140050317A (en) Semiconductor package and manufacturing method therof
KR20160009950A (en) Leadframe and power semicondductor package

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-3-3-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000