[go: up one dir, main page]

KR20160069213A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20160069213A
KR20160069213A KR1020140174913A KR20140174913A KR20160069213A KR 20160069213 A KR20160069213 A KR 20160069213A KR 1020140174913 A KR1020140174913 A KR 1020140174913A KR 20140174913 A KR20140174913 A KR 20140174913A KR 20160069213 A KR20160069213 A KR 20160069213A
Authority
KR
South Korea
Prior art keywords
address
refresh
smart
adjacent
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020140174913A
Other languages
English (en)
Inventor
이성엽
지성수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140174913A priority Critical patent/KR20160069213A/ko
Priority to US14/688,749 priority patent/US9672889B2/en
Priority to TW104114278A priority patent/TWI652673B/zh
Priority to CN201510451455.XA priority patent/CN105679359B/zh
Publication of KR20160069213A publication Critical patent/KR20160069213A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

다수의 워드라인을 포함하는 메모리 뱅크;및 스마트 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 제1인접 어드레스 그룹에 대한 리프레시 동작인 제1스마트 모드를 수행한 이후, 상기 타겟 워드라인의 제2인접 어드레스 그룹에 대한 리프레시 동작인 제2스마트 모드를 수행하기 위한 리프레시 동작 제어부를 포함하는 반도체 메모리 장치가 제공되며, 리프레시 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해 줄 수 있다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로는 리프레시 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 메모리 셀 각각은 셀 커패시터(capacitor)와 셀 트랜지스터(transistor)로 구성되며, 반도체 메모리 장치는 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다. 셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야한다. 하지만, 실질적으로 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다. 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 저장된 데이터의 유실을 의미한다.
반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레시(refresh) 동작을 수행한다.
한편, 공정 기술이 발달함에 따라 반도체 메모리 장치의 집적도는 점점 증가하고 있으며, 반도체 메모리 장치의 집적도 증가는 메모리 뱅크의 크기에도 영향을 미치고 있다. 메모리 뱅크의 크기가 점점 줄어든다는 것은 메모리 셀 간의 간격이 줄어듦을 의미하며, 이는 곧 인접한 메모리 셀들 각각에 연결되어 있는 워드 라인(word line) 간의 간격이 줄어듦을 의미한다. 기존에는 워드 라인간의 간격과 관련하여 별다른 문제가 발생하지 않았지만, 요즈음에는 워드 라인간의 간격이 좁아지면서 기존에 문제시되지 않았던 새로운 문제점들이 야기되고 있다. 그 중 하나가 인접한 워드 라인 사이에 발생하는 커플링 효과이다. 인접한 워드 라인 사이에 커플링 효과가 발생하게 되면 해당 워드 라인에 연결되어 있는 메모리 셀은 저장된 데이터를 유지하기 어려운 상태가 될 수 있다. 즉, 데이터가 유실될 수 있는 확률이 증가한다.
이러한 문제점을 막아주기 위해 반도체 메모리 장치는 메모리 뱅크의 모든 메모리 셀에 대하여 리프레시 동작을 수행하면 된다. 데이터가 유실되는 상태를 방지 할 수 있을 만큼 리프레시 동작 횟수를 늘리면 되지만, 리프레시 동작 횟수를 늘리는 것은 반도체 메모리 장치의 동작 효율을 떨어뜨리게 된다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 리프레시 동작을 제어함으로써 반도체 메모리 장치가 고집적화되면서 발생하는 문제점을 제거할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는 다수의 워드라인을 포함하는 메모리 뱅크;및 스마트 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 제1인접 어드레스 그룹에 대한 리프레시 동작인 제1스마트 모드를 수행한 이후, 상기 타겟 워드라인의 제2인접 어드레스 그룹에 대한 리프레시 동작인 제2스마트 모드를 수행하기 위한 리프레시 동작 제어부를 포함할 수 있다.
바람직하게, 상기 제1인접 어드레스 그룹은 상기 타겟 워드라인에 첫 번째로 인접한 어드레스 그룹이며, 상기 제2인접 어드레스 그룹은 상기 타겟 워드라인에 두 번째로 인접한 어드레스 그룹일 수 있다.
바람직하게, 리프레시 커맨드를 카운팅하여 예정된 주기마다 활성화되는 노멀 리프레시 커맨드를 생성하기 위한 노멀 커맨드 생성부;및 상기 리프레시 커맨드를 카운팅하여 제1기준 주기마다 상기 제1스마트 모드를 수행하기 위한 상기 스마트 리프레시 커맨드를 활성화하고, 상기 리프레시 커맨드를 카운팅하여 제2기준 주기마다 상기 제2스마트 모드를 수행하기 위한 상기 스마트 리프레시 커맨드를 활성화하는 스마트 커맨드 생성부를 더 포함할 수 있다.
바람직하게, 상기 리프레시 동작 제어부는, 상기 노멀 리프레시 커맨드를 카운팅하여 노멀 리프레시 어드레스를 생성하기 위한 노멀 어드레스 생성부; 뱅크 어드레스와 로우 커맨드 및 로우 어드레스를 수신받아 상기 타겟 워드라인에 대한 타겟 로우 정보를 생성하는 타겟 로우 정보 생성부; 상기 스마트 리프레시 커맨드 및 상기 타겟 로우 정보를 수신받아 상기 제1인접 어드레스 또는 제2인접 어드레스를 생성하기 위한 스마트 어드레스 생성부;및 상기 노멀 리프레시 어드레스와 상기 제1 및 제2인접 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부를 포함할 수 있다.
바람직하게, 상기 스마트 어드레스 생성부는, 상기 스마트 리프레시 커맨드를 카운팅하여 제어신호를 생성하기 위한 카운팅부; 상기 타겟 로우 정보를 래칭하기 위한 어드레스 래치부;및 상기 제어신호에 응답하여 상기 어드레스 래치부로부터 수신받은 래치 어드레스의 제1인접 어드레스 그룹 또는 상기 래치 어드레스의 제2인접 어드레스 그룹을 출력하기 위한 상기 어드레스 출력부를 포함할 수 있다.
바람직하게, 상기 카운팅부는, 상기 스마트 리프레시 커맨드를 카운팅하여 예정된 횟수에 도달하면 상기 제어신호를 활성화할 수 있다.
바람직하게, 상기 어드레스 출력부는, 상기 제어신호가 비활성화된 경우에 상기 제1인접 어드레스 그룹을 출력하며, 상기 제어신호가 활성화된 경우에 상기 제2인접 어드레스 그룹을 출력할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는 리프레시 커맨드를 카운팅하여 예정된 주기마다 활성화되는 스마트 리프레시 커맨드를 생성하기 위한 스마트 커맨드 생성부;및 상기 스마트 리프레시 커맨드를 카운팅하여 예정된 주기동안 타겟 워드라인에 가장 인접한 어드레스 그룹에 리프레시 동작을 수행하되, 상기 예정된 주기 이후 타겟 워드라인에 두 번째로 인접한 어드레스 그룹에 리프레시 동작을 수행하는 리프레시 동작 제어부를 포함할 수 있다.
바람직하게, 상기 리프레시 커맨드를 카운팅하여 예정된 주기마다 활성화되는 노멀 리프레시 커맨드를 생성하기 위한 노멀 커맨드 생성부를 더 포함할 수 있다.
바람직하게, 상기 리프레시 동작 제어부는, 상기 노멀 리프레시 커맨드를 카운팅하여 노멀 리프레시 어드레스를 생성하기 위한 노멀 어드레스 생성부; 뱅크 어드레스와 로우 커맨드 및 로우 어드레스를 수신받아 상기 타겟 워드라인의 정보에 대한 타겟 로우 정보를 생성하기 위한 타겟 로우 정보 생성부; 상기 스마트 리프레시 커맨드 및 상기 타겟 로우 정보를 수신받아 상기 타겟 워드라인에 인접한 제1인접 어드레스 또는 제2인접 어드레스를 생성하기 위한 스마트 어드레스 생성부;및 상기 노멀 리프레시 어드레스와 상기 제1 및 제2인접 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부를 포함할 수 있다.
바람직하게, 상기 스마트 어드레스 생성부는, 상기 스마트 리프레시 커맨드를 카운팅하여 제어신호를 생성하기 위한 카운팅부; 상기 타겟 로우 정보를 래칭하기 위한 어드레스 래치부;및 상기 제어신호가 응답하여 상기 어드레스 래치부로부터 수신받은 래치 어드레스의 제1인접 어드레스 그룹 또는 상기 래치 어드레스의 제2인접 어드레스 그룹을 출력하기 위한 상기 어드레스 출력부를 포함할 수 있다.
바람직하게, 상기 카운팅부는, 상기 스마트 리프레시 커맨드를 카운팅하여 예정된 횟수에 도달하면 상기 제어신호를 활성화할 수 있다.
바람직하게, 상기 어드레스 출력부는, 상기 제어신호가 비활성화된 경우에 상기 제1인접 어드레스 그룹을 출력하며, 상기 제어신호가 활성화된 경우에 상기 제2인접 어드레스 그룹을 출력할 수 있다.
본 발명의 일 실시예에 따른 리프레시 동작방법은 다수의 워드라인 중 타겟 워드라인을 검출하고, 리프레시 커맨드에 응답하여 상기 타겟 워드라인에 첫 번째로 인접한 인접 워드라인쌍에 대한 스마트 리프레시 동작을 수행하는 제1리프레시 단계;및 상기 제1단계를 일정 횟수만큼 수행한 이후, 상기 다수의 워드라인 중 타겟 워드라인을 검출하고, 상기 리프레시 커맨드에 응답하여 상기 타겟 워드라인에 두 번째로 인접한 인접 워드라인쌍에 대한 스마트 리프레시 동작을 일정 횟수만큼 수행하는 제2리프레시 단계를 포함할 수 있다.
바람직하게, 상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인에 대한 노멀 리프레시 동작을 순차적으로 수행하는 제3리프레시 단계를 더 포함할 수 있다.
제안된 실시예에 따른 반도체 메모리 장치는 리프레시 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해 줄 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도.
도 2는 도 1에 도시된 리프레시 동작 제어부의 블록도.
도 3는 도 2에 도시된 스마트 어드레스 생성부의 블록도.
도 4는 도 1의 반도체 메모리 장치의 동작을 나타내는 파형도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치를 도시한 블록도이다.
도 1을 참조하면, 상기 반도체 메모리 장치는 노멀 커맨드 생성부(110)와, 스마트 커맨드 생성부(120)와, 리프레시 동작 제어부(130) 및 메모리 뱅크(140)를 포함할 수 있다.
상기 노멀 커맨드 생성부(110)는 리프레시 커맨드(REF)에 응답하여 노멀 리프레시 커맨드(NM_REF)를 생성할 수 있다. 여기서, 상기 리프레시 커맨드(REF)는 리프레시 동작시 활성화되는 신호일 수 있다.
상기 스마트 커맨드 생성부(120)는 상기 리프레시 커맨드(REF)를 카운팅하여 예정된 주기마다 활성화되는 스마트 리프레시 커맨드(SM_REF)를 생성할 수 있다.
상기 리프레시 동작 제어부(130)는 상기 노멀 리프레시 커맨드(NM_REF) 및 상기 스마트 리프레시 커맨드(SM_REF)에 응답하여 다수의 워드라인(WL0,..,WLN-2,WLN-1,WLN,WLN+1,WLN+2,...,WLM, 여기서 N,M은 자연수)이 활성화되도록 제어할 수 있다.
상기 리프레시 동작 제어부(130)는 상기 노멀 리프레시 커맨드(NM_REF)에 응답하여 상기 다수의 워드라인(WL0,..,WLN-2,WLN-1,WLN,WLN+1,WLN+2,...,WLM)이 순차적으로 억세스할 수 있다.
상기 리프레시 동작 제어부(130)는 상기 스마트 리프레시 커맨드(SM_REF)에 응답하여 상기 다수의 워드라인(WL0,..,WLN-2,WLN-1,WLN,WLN+1,WLN+2,...,WLM) 중에서 타겟 워드라인(WLN)에 첫 번째로 인접한 제1인접 워드라인(WLN-1,WLN+1) 또는 상기 타겟 워드라인(WLN)에 두 번째로 인접한 제2인접 워드라인(WLN-2,WLN+2)을 억세스 할 수 있다. 상기 타겟 워드라인(WLN)은 상기 다수의 워드라인(WL0,..,WLN-2,WLN-1,WLN,WLN+1,WLN+2,...,WLM) 중에서 액티브(active)된 횟수가 많거나, 빈번한 워드 라인을 의미할 수 있다. 상기 타겟 워드라인(WLN)은 상기 리프레시 동작 시마다 업데이트되는 워드 라인일 수 있다.
상기 메모리 뱅크(140)는 다수의 데이터를 저장하기 위한 다수의 메모리 셀을 구비하고 있으며, 다수의 메모리 셀 각각은 다수의 워드라인(WL0,..,WLN-2,WLN-1,WLN,WLN+1,WLN+2,...,WLM) 각각과 연결될 수 있다. 다수의 워드라인(WL0,..,WLN-2,WLN-1,WLN,WLN+1,WLN+2,...,WLM) 중 활성화된 워드라인에 대해서는 리프레시 동작이 수행될 수 있다.
다음으로 반도체 메모리 장치에 대한 동작을 설명하고자 한다.
상기 반도체 메모리 장치는 상기 리프레시 커맨드(REF)를 수신받을 수 있다. 상기 노멀 커맨드 생성부(110) 및 상기 스마트 커맨드 생성부(120)는 상기 리프레시 커맨드(REF)를 수신받을 수 있다. 상기 노멀 커맨드 생성부(110)는 상기 리프레시 커맨드(REF)를 수신받아 일정 횟수 동안 노멀 리프레시 커맨드(NM_REF)를 생성할 수 있다. 또한, 상기 스마트 커맨드 생성부(120)는 상기 리프레시 커맨드(REF)를 수신받아 일정 횟수 이상이 되면 상기 스마트 리프레시 커맨드(SM_REF)를 생성할 수 있다.
예컨대, 상기 노멀 리프레시 및 스마트 리프레시 동작을 수행하는데 할당된 비율이 3:1이라고 가정하면, 상기 반도체 메모리 장치는 상기 리프레시 커맨드(REF)가 4번 수신되는 경우에 3번은 노멀 리프레시 동작을 수행하고 1번은 스마트 리프레시 동작을 수행할 수 있다. 상기 노멀 커맨드 생성부(110)는 상기 리프레시 커맨드(REF)가 수신되면 상기 노멀 리프레시 커맨드(NM_REF)를 활성화시키며, 상기 리프레시 커맨드(REF)가 수신되는 횟수를 카운팅할 수 있다. 이때, 상기 노멀 커맨드 생성부(110)는 상기 리프레시 커맨드(REF)가 4번째 수신되면 상기 노멀 리프레시 커맨드(NM_REF)를 비활성화시킬 수 있다. 반면에, 상기 스마트 커맨드 생성부(120)는 상기 리프레시 커맨드(REF)가 수신되는 횟수를 카운팅하여 상기 리프레시 커맨드(REF)가 4번째 수신되면 상기 스마트 리프레시 커맨드(SM_REF)를 활성화시킬 수 있다.
상기 노멀 리프레시 커맨드(NM_REF)가 생성되는 경우에 상기 리프레시 동작 제어부(130)는 상기 노멀 리프레시 커맨드(NM_REF)를 수신받아, 이를 카운팅하여 다수의 워드라인(WL0,..,WLN-2,WLN-1,WLN,WLN+1,WLN+2,...,WLM)을 순차적으로 활성화되도록 제어할 수 있다. 상기 메모리 뱅크(140) 내에서 활성화된 워드라인은 노멀 리프레시 동작이 수행될 수 있다.
상기 스마트 리프레시 커맨드(SM_REF)가 생성되는 경우에 상기 리프레시 동작 제어부(130)는 상기 스마트 리프레시 커맨드(SM_REF)를 카운팅하여 일정 횟수 동안에는 상기 타겟 워드라인(WLN)의 제1인접 워드라인(WLN-1,WLN+1)이 활성화되도록 제어하며, 상기 스마트 리프레시 커맨드(SM_REF)가 일정 횟수 이상이 되면 상기 타겟 워드라인(WLN)의 제2인접 워드라인(WLN-2,WLN+2)이 활성화되도록 제어할 수 있다.
따라서, 본 발명의 일 실시예에 따른 반도체 메모리 장치는 억세스가 빈번하게 일어나는 타겟 워드라인(WLN)에 가장 인접한 제1인접 워드라인(WLN-1,WLN+1)에 대한 스마트 리프레시 동작을 모두 수행한 이후, 상기 타겟 워드라인(WLN)에 두번 째로 인접한 제2인접 어드레스(WLN-2,WLN+2)에 대한 스마트 리프레시 동작을 모두 수행할 수 있다. 따라서, 반도체 메모리 장치는 리프레시 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해 줄 수 있다.
도 2는 도 1에 도시된 리프레시 동작 제어부의 실시예를 설명하기 위한 블록도이다.
도 2를 참조하면, 상기 리프레시 동작 제어부(130)는 노멀 어드레스 생성부(210)와, 타겟 로우 정보 생성부(220)와, 스마트 어드레스 생성부(230) 및 워드라인 구동부(240)를 포함할 수 있다.
상기 노멀 어드레스 생성부(210)는 상기 노멀 리프레시 커맨드(NM_REF)를 수신받을 수 있다. 상기 노멀 어드레스 생성부(210)는 상기 노멀 리프레시 커맨드(NM_REF)를 카운팅하여 다수의 워드라인(WL0,.., WLN-2, WLN-1, WLN, WLN+1, WLN+2,...,WLM)을 순차적으로 억세스할 수 있도록 노멀 리프레시 어드레스(NM_ADD)를 출력할 수 있다.
상기 타겟 로우 정보 생성부(220)는 뱅크 어드레스(BK_ADD)와, 로우 커맨드(ROW_CMD) 및 로우 어드레스(ROW_ADD)를 수신받을 수 있다. 상기 타겟 로우 정보 생성부(220)는 상기 로우 커맨드(ROW_CMD) 및 상기 로우 어드레스(ROW_ADD)를 통해 타겟 워드라인에 대한 정보를 알 수 있다. 상기 로우 어드레스(ROW_ADD)는 노멀 리프레시 동작시에 활성화되는 어드레스일 수 있다.
상기 타겟 로우 정보 생성부(220)는 상기 반도체 메모리 장치가 액티브(active) 모드가 되면 상기 뱅크 어드레스(BK_ADD)와, 상기 로우 커맨드(ROW_CMD) 및 로우 어드레스(ROW_ADD)를 동시에 수신받을 수 있다. 즉, 상기 타겟 로우 정보 생성부(220)는 상기 뱅크 어드레스(BK_ADD)에 대응하는 뱅크 내에 상기 로우 커맨드(ROW_CMD) 및 상기 로우 어드레스(ROW_ADD)를 통해서 상기 로우 어드레스(ROW_ADD)가 액티브된 횟수를 알 수 있다. 이는 상기 로우 어드레스(ROW_ADD)가 몇 회 억세스가 되었는지에 대한 정보를 의미할 수 있다.
상기 타겟 로우 정보 생성부(220)는 억세스된 횟수가 높은 어드레스를 스마트 리프레시 동작을 위한 타겟 워드라인으로 설정할 수 있다. 상기 타겟 로우 정보 생성부(220)는 상기 타겟 로우 정보(TRR_INFO)를 상기 스마트 어드레스 생성부(230)로 출력할 수 있다.
상기 스마트 어드레스 생성부(230)는 상기 타겟 로우 정보 생성부(220)로부터 상기 타겟 로우 정보(TRR_INFO)를 수신받아, 상기 스마트 리프레시 동작을 위한 스마트 리프레시 어드레스(SM_ADD)를 생성할 수 있다. 상기 스마트 어드레스 생성부(230)는 상기 스마트 리프레시 커맨드(SM_REF)를 수신받아, 이에 응답하여 상기 타겟 워드라인의 제1인접 어드레스 또는 상기 타겟 워드라인의 제2인접 어드레스를 상기 스마트 리프레시 어드레스(SM_ADD)로서 출력할 수 있다.
예컨대, 빈번하게 액티브 동작이 수행되는 타겟 워드라인(WLN)의 어드레스가 'N'이라고 가정하였을 때, 상기 제1인접 어드레스는 상기 타겟 워드라인(WLN)에 인접한 2개의 워드라인(WLN-1,WLN+1)의 어드레스인 'N-1','N+1'일 수 있다. 상기 제2인접 어드레스는 상기 타겟 워드라인(WLN)에 두 번째로 인접한 2개의 워드라인(WLN-2,WLN+2)의 어드레스인 'N-2','N+2'일 수 있다. 참고로, 상기 스마트 어드레스 생성부(230)는 상기 타겟 로우 정보 생성부(220)에서 상기 타겟 워드라인에 대한 타겟 로우 정보(TRR_INFO)가 업데이트되어 전달되기 때문에 상기 제1인접 어드레스 및 상기 제2인접 어드레스의 타겟 워드라인이 상이할 수 있다.
상기 스마트 어드레스 생성부(230)는 상기 스마트 리프레시 커맨드(SM_REF)에 응답하여, 상기 스마트 리프레시 커맨드(SM_REF)가 수신되는 횟수를 카운팅하며, 카운팅된 횟수가 기 설정된 횟수에 도달하지 못하면 상기 제1인접 어드레스를 출력할 수 있다. 상기 스마트 어드레스 생성부(230)는 상기 스마트 리프레시 커맨드(SM_REF)가 수신된 횟수가 기 설정된 횟수에 도달한 이후 일정 횟수 동안에 상기 제2인접 어드레스를 출력할 수 있다.
다시 말해, 상기 스마트 어드레스 생성부(230)는 상기 스마트 리프레시 커맨드(SM_REF)가 수신된 횟수에 따라서 상기 타겟 로우 정보 생성부(220)로부터 업데이트되어 수신받은 타겟 로우 정보(TRR_INFO)에 대응하는 타겟 워드라인의 제1인접 어드레스를 출력할 수 있다. 이후에 상기 스마트 리프레시 커맨드(SM_REF)가 수신된 횟수가 설정된 횟수 동안에는 상기 타겟 로우 정보 생성부(220)로부터 업데이트되어 수신받은 타겟 로우 정보(TRR_INFO)에 대응하는 타겟 워드라인의 제2인접 어드레스를 출력할 수 있다.
상기 워드라인 구동부(240)는 상기 노멀 어드레스 생성부(210)로부터 상기 노멀 리프레시 어드레스(NM_ADD)를 수신받을 수 있다. 상기 워드라인 구동부(240)는 상기 스마트 어드레스 생성부(230)로부터 제1인접 어드레스 또는 제2인접 어드레스인 스마트 리프레시 어드레스(SM_ADD)를 수신받을 수 있다. 상기 워드라인 구동부(240)는 수신받은 어드레스에 각각 대응하는 워드 라인을 구동시킬 수 있다.
도 3은 도 2에 도시된 스마트 어드레스 생성부(230)의 실시예를 설명하기 위한 블록도이다.
도 3을 참조하면, 상기 스마트 어드레스 생성부(230)는 카운팅부(310)와, 어드레스 래치부(320) 및 어드레스 출력부(330)를 포함할 수 있다.
상기 카운팅부(310)는 스마트 리프레시 커맨드(SM_REF)를 수신받아 카운팅 동작을 수행할 수 있다. 상기 카운팅부(310)는 상기 스마트 리프레시 커맨드(SM_REF)를 수신받은 횟수가 기 설정된 횟수 이상이면 제어신호(CTRL_SM)를 생성할 수 있다.
상기 어드레스 래치부(320)는 타겟 로우 정보(TRR_INFO)를 수신받아 래칭할 수 있다. 상기 어드레스 래치부(320)는 래칭된 상기 타겟 로우 정보(TRR_INFO)를 상기 어드레스 출력부(330)로 출력할 수 있다.
상기 어드레스 출력부(330)는 상기 카운터(310)로부터 상기 제어신호(CTRL_SM) 및 상기 어드레스 래치부(320)로부터 상기 래칭된 타겟 로우 정보를 수신받을 수 있다. 상기 어드레스 출력부(330)는 상기 제어신호(CTRL_SM)가 비활성화되는 경우, 상기 래칭된 타겟 로우 정보를 수신받아 제1인접 어드레스를 스마트 리프레시 어드레스(SM_ADD)로서 출력할 수 있다. 또한, 상기 어드레스 출력부(330)는 상기 제어신호(CTRL_SM)가 활성화되는 경우, 상기 래칭된 타겟 로우 정보를 수신받아 제2인접 어드레스를 스마트 리프레시 어드레스(SM_ADD)로서 출력할 수 있다.
도 4는 도 1의 반도체 메모리 장치의 동작을 나타내는 파형도이다.
우선 노멀 리프레시 동작에 대응하는 노멀 리프레시 커맨드(NM_REF) 및 스마트 리프레시 동작에 대응하는 스마트 리프레시 커맨드(SM_REF)는 리프레시 커맨드(REF)에 응답하여 활성화될 수 있다.
예컨대, 상기 리프레시 커맨드(REF)가 4번 수신되는 경우에, 그 중 상기 노멀 리프레시 동작은 3번 수행되고, 나머지 1번은 스마트 리프레시 동작이 수행될 수 있다. 상기 스마트 리프레시 커맨드(SM_REF)에 응답하여 일정 횟수 동안에는 타겟 워드라인에 가장 인접한 제1인접 어드레스('N-1','N+1')에 대하여 스마트 리프레시 동작을 계속 수행할 수 있다. 이후, 일정 횟수 이상이 되면 상기 스마트 리프레시 커맨드(SM_REF)에 응답하여 타겟 워드라인에 두 번째로 인접한 제2인접 어드레스('N-2','N+2')에 대하여 스마트 리프레시 동작을 계속 수행할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 장치는 상기 스마트 리프레시 동작을 타겟 로우에서 가장 인접한 제1인접 어드레스에 대한 리프레시 동작을 계속 수행할 수 있다. 이후, 설정된 횟수 이상이 되면 제2인접 어드레스에 대한 리프레시 동작을 계속 수행할 수 있다. 따라서, 상기 제1인접 어드레스에 대한 리프레시 동작을 종료한 후 상기 제2인접 어드레스에 대한 리프레스 동작을 모두 수행함으로써, 상기 제2인접 어드레스에 대한 열화를 막을 수 있다. 또한, 반도체 메모리 장치는 리프레시 동작의 효율성을 높일 수 있고, 데이터가 유실되는 상태를 막아줌으로써 반도체 메모리 장치에 저장된 데이터의 신뢰성을 보장해 줄 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
110:노멀 커맨드 생성부 120:스마트 커맨드 생성부
130:리프레시 동작 제어부 140:메모리 뱅크

Claims (15)

  1. 다수의 워드라인을 포함하는 메모리 뱅크;및
    스마트 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 타겟 워드라인의 제1인접 어드레스 그룹에 대한 리프레시 동작인 제1스마트 모드를 수행한 이후, 상기 타겟 워드라인의 제2인접 어드레스 그룹에 대한 리프레시 동작인 제2스마트 모드를 수행하기 위한 리프레시 동작 제어부
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제1인접 어드레스 그룹은 상기 타겟 워드라인에 첫 번째로 인접한 어드레스 그룹이며, 상기 제2인접 어드레스 그룹은 상기 타겟 워드라인에 두 번째로 인접한 어드레스 그룹인 반도체 메모리 장치.
  3. 제1항에 있어서,
    리프레시 커맨드를 카운팅하여 예정된 주기마다 활성화되는 노멀 리프레시 커맨드를 생성하기 위한 노멀 커맨드 생성부;및
    상기 리프레시 커맨드를 카운팅하여 제1기준 주기마다 상기 제1스마트 모드를 수행하기 위한 상기 스마트 리프레시 커맨드를 활성화하고, 상기 리프레시 커맨드를 카운팅하여 제2기준 주기마다 상기 제2스마트 모드를 수행하기 위한 상기 스마트 리프레시 커맨드를 활성화하는 스마트 커맨드 생성부
    를 더 포함하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 리프레시 동작 제어부는,
    상기 노멀 리프레시 커맨드를 카운팅하여 노멀 리프레시 어드레스를 생성하기 위한 노멀 어드레스 생성부;
    뱅크 어드레스와 로우 커맨드 및 로우 어드레스를 수신받아 상기 타겟 워드라인에 대한 타겟 로우 정보를 생성하는 타겟 로우 정보 생성부;
    상기 스마트 리프레시 커맨드 및 상기 타겟 로우 정보를 수신받아 상기 제1인접 어드레스 또는 제2인접 어드레스를 생성하기 위한 스마트 어드레스 생성부;및
    상기 노멀 리프레시 어드레스와 상기 제1 및 제2인접 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 스마트 어드레스 생성부는,
    상기 스마트 리프레시 커맨드를 카운팅하여 제어신호를 생성하기 위한 카운팅부;
    상기 타겟 로우 정보를 래칭하기 위한 어드레스 래치부;및
    상기 제어신호에 응답하여 상기 어드레스 래치부로부터 수신받은 래치 어드레스의 제1인접 어드레스 그룹 또는 상기 래치 어드레스의 제2인접 어드레스 그룹을 출력하기 위한 상기 어드레스 출력부
    를 포함하는 반도체 메모리 장치.
  6. 제5항에 있어서,
    상기 카운팅부는,
    상기 스마트 리프레시 커맨드를 카운팅하여 예정된 횟수에 도달하면 상기 제어신호를 활성화하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제5항에 있어서,
    상기 어드레스 출력부는,
    상기 제어신호가 비활성화된 경우에 상기 제1인접 어드레스 그룹을 출력하며, 상기 제어신호가 활성화된 경우에 상기 제2인접 어드레스 그룹을 출력하는 반도체 메모리 장치.
  8. 다수의 워드라인을 포함하는 메모리 뱅크;
    리프레시 커맨드를 카운팅하여 예정된 주기마다 활성화되는 스마트 리프레시 커맨드를 생성하기 위한 스마트 커맨드 생성부;및
    상기 스마트 리프레시 커맨드를 카운팅하여 예정된 주기동안 상기 다수의 워드라인 중 타겟 워드라인에 가장 인접한 어드레스 그룹에 리프레시 동작을 수행하되, 상기 예정된 주기 이후 타겟 워드라인에 두 번째로 인접한 어드레스 그룹에 리프레시 동작을 수행하는 리프레시 동작 제어부
    를 포함하는 반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 리프레시 커맨드를 카운팅하여 예정된 주기마다 활성화되는 노멀 리프레시 커맨드를 생성하기 위한 노멀 커맨드 생성부
    를 더 포함하는 반도체 메모리 장치.
  10. 제9항에 있어서,
    상기 리프레시 동작 제어부는,
    상기 노멀 리프레시 커맨드를 카운팅하여 노멀 리프레시 어드레스를 생성하기 위한 노멀 어드레스 생성부;
    뱅크 어드레스와 로우 커맨드 및 로우 어드레스를 수신받아 상기 타겟 워드라인의 정보에 대한 타겟 로우 정보를 생성하기 위한 타겟 로우 정보 생성부;
    상기 스마트 리프레시 커맨드 및 상기 타겟 로우 정보를 수신받아 상기 타겟 워드라인에 인접한 제1인접 어드레스 또는 제2인접 어드레스를 생성하기 위한 스마트 어드레스 생성부;및
    상기 노멀 리프레시 어드레스와 상기 제1 및 제2인접 어드레스에 대응하는 워드라인을 구동하기 위한 워드라인 구동부
    를 포함하는 반도체 메모리 장치.
  11. 제10항에 있어서,
    상기 스마트 어드레스 생성부는,
    상기 스마트 리프레시 커맨드를 카운팅하여 제어신호를 생성하기 위한 카운팅부;
    상기 타겟 로우 정보를 래칭하기 위한 어드레스 래치부;및
    상기 제어신호가 응답하여 상기 어드레스 래치부로부터 수신받은 래치 어드레스의 제1인접 어드레스 그룹 또는 상기 래치 어드레스의 제2인접 어드레스 그룹을 출력하기 위한 상기 어드레스 출력부
    를 포함하는 반도체 메모리 장치.
  12. 제11항에 있어서,
    상기 카운팅부는,
    상기 스마트 리프레시 커맨드를 카운팅하여 예정된 횟수에 도달하면 상기 제어신호를 활성화하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제11항에 있어서,
    상기 어드레스 출력부는,
    상기 제어신호가 비활성화된 경우에 상기 제1인접 어드레스 그룹을 출력하며, 상기 제어신호가 활성화된 경우에 상기 제2인접 어드레스 그룹을 출력하는 반도체 메모리 장치.
  14. 다수의 워드라인 중 타겟 워드라인을 검출하고, 리프레시 커맨드에 응답하여 상기 타겟 워드라인에 첫 번째로 인접한 인접 워드라인 쌍에 대한 스마트 리프레시 동작을 수행하는 제1리프레시 단계;및
    상기 제1단계를 일정 횟수만큼 수행한 이후, 상기 다수의 워드라인 중 타겟 워드라인을 검출하고, 상기 리프레시 커맨드에 응답하여 상기 타겟 워드라인에 두 번째로 인접한 인접 워드라인 쌍에 대한 스마트 리프레시 동작을 일정 횟수만큼 수행하는 제2리프레시 단계
    를 포함하는 반도체 메모리 장치의 리프레시 동작방법.
  15. 제14항에 있어서,
    상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인에 대한 노멀 리프레시 동작을 순차적으로 수행하는 제3리프레시 단계
    를 더 포함하는 반도체 메모리 장치의 리프레시 동작방법.
KR1020140174913A 2014-12-08 2014-12-08 반도체 메모리 장치 Withdrawn KR20160069213A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140174913A KR20160069213A (ko) 2014-12-08 2014-12-08 반도체 메모리 장치
US14/688,749 US9672889B2 (en) 2014-12-08 2015-04-16 Semiconductor memory device and refresh control method thereof
TW104114278A TWI652673B (zh) 2014-12-08 2015-05-05 半導體記憶裝置
CN201510451455.XA CN105679359B (zh) 2014-12-08 2015-07-28 半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140174913A KR20160069213A (ko) 2014-12-08 2014-12-08 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160069213A true KR20160069213A (ko) 2016-06-16

Family

ID=56094883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140174913A Withdrawn KR20160069213A (ko) 2014-12-08 2014-12-08 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US9672889B2 (ko)
KR (1) KR20160069213A (ko)
CN (1) CN105679359B (ko)
TW (1) TWI652673B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128800A (ko) * 2017-05-24 2018-12-04 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR102352557B1 (ko) * 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
KR20180102267A (ko) * 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20190087180A (ko) * 2018-01-16 2019-07-24 에스케이하이닉스 주식회사 데이터 에러를 검출 및 보정하는 메모리 장치, 및 그의 동작방법
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
KR102457630B1 (ko) * 2018-04-17 2022-10-24 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 모듈
JP6622843B2 (ja) * 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
CN112106138B (zh) 2018-05-24 2024-02-27 美光科技公司 用于行锤击刷新采样的纯时间自适应采样的设备和方法
US11152050B2 (en) * 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10497426B1 (en) * 2018-09-21 2019-12-03 Nanya Technology Corporation Target row generator, DRAM, and method for determining a target row
US10726903B2 (en) * 2018-09-21 2020-07-28 Nanya Technology Corporation Row-determining circuit, DRAM, and method for refreshing a memory array
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12165687B2 (en) 2021-12-29 2024-12-10 Micron Technology, Inc. Apparatuses and methods for row hammer counter mat
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
US12125514B2 (en) 2022-04-28 2024-10-22 Micron Technology, Inc. Apparatuses and methods for access based refresh operations

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6954387B2 (en) * 2003-07-15 2005-10-11 International Business Machines Corporation Dynamic random access memory with smart refresh scheduler
JP4002900B2 (ja) 2004-03-02 2007-11-07 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
KR101879442B1 (ko) * 2011-05-25 2018-07-18 삼성전자주식회사 휘발성 메모리 장치의 리프레쉬 방법, 리프레쉬 어드레스 생성기 및 휘발성 메모리 장치
US8588022B2 (en) * 2011-08-24 2013-11-19 Micron Technology, Inc. Memory refresh methods, memory section control circuits, and apparatuses
KR101893895B1 (ko) * 2011-12-16 2018-09-03 삼성전자주식회사 메모리 시스템 및 그 동작 제어 방법
KR102003894B1 (ko) * 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
KR20140139849A (ko) * 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR102075665B1 (ko) * 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
US9396786B2 (en) * 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR20150064953A (ko) * 2013-12-04 2015-06-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102158266B1 (ko) * 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
KR20160119588A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160138690A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128800A (ko) * 2017-05-24 2018-12-04 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법

Also Published As

Publication number Publication date
US9672889B2 (en) 2017-06-06
CN105679359A (zh) 2016-06-15
CN105679359B (zh) 2020-09-15
TW201621902A (zh) 2016-06-16
US20160163372A1 (en) 2016-06-09
TWI652673B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
KR20160069213A (ko) 반도체 메모리 장치
KR102352557B1 (ko) 반도체 메모리 장치
US10049718B2 (en) Refresh control circuit and memory device including same
CN104240745B (zh) 半导体存储装置和包括其的存储系统
US10607679B2 (en) Memory device and refreshing method thereof
US9672892B2 (en) Memory device and memory system including the same
US9208850B2 (en) Semiconductor memory device and semiconductor memory system including the same
US9165634B2 (en) Semiconductor memory device and refresh control system
US10614873B2 (en) Memory device, memory system including the same, and address counting and comparing operation for refresh operation method thereof
US9653139B1 (en) Simultaneous plural wordline within a bank refreshing control device and memory device including the same
KR102133380B1 (ko) 반도체 메모리 장치 및 그의 동작방법
CN108694972A (zh) 半导体存储器件
KR20160011483A (ko) 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
CN106057232B (zh) 半导体存储器件
US10692586B2 (en) Semiconductor device
US10037819B2 (en) Semiconductor memory device and refresh method of semiconductor memory device
CN105845169B (zh) 半导体器件及其驱动方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141208

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid