[go: up one dir, main page]

KR20160066319A - Light Emitting Device Package - Google Patents

Light Emitting Device Package Download PDF

Info

Publication number
KR20160066319A
KR20160066319A KR1020140170541A KR20140170541A KR20160066319A KR 20160066319 A KR20160066319 A KR 20160066319A KR 1020140170541 A KR1020140170541 A KR 1020140170541A KR 20140170541 A KR20140170541 A KR 20140170541A KR 20160066319 A KR20160066319 A KR 20160066319A
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
semiconductor layer
light
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020140170541A
Other languages
Korean (ko)
Inventor
최정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140170541A priority Critical patent/KR20160066319A/en
Publication of KR20160066319A publication Critical patent/KR20160066319A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/855Optical field-shaping means, e.g. lenses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/83Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S362/00Illumination
    • Y10S362/80Light emitting diode

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예는 제1 전극과 제2 전극이 구비되는 기판; 및 투광성 기판과, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 구비된 제1 전극 패드와 제2 전극 패드를 포함하고, 상기 기판 상에 플립 본딩되는 발광소자를 포함하고, 상기 투광성 기판은 상기 발광 구조물과 반대 방향의 표면에 경사면이 형성되는 발광소자 패키지를 제공한다.An embodiment includes a substrate having a first electrode and a second electrode; A light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; and a first electrode pad provided on the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, And a second electrode pad and is flip-bonded on the substrate, wherein the light-transmitting substrate has a sloped surface formed on a surface opposite to the light-emitting structure.

Description

발광소자 패키지{Light Emitting Device Package}[0001] Light Emitting Device Package [0002]

실시예는 발광소자 패키지에 관한 것으로, 보다 상세하게는 발광소자의 기판에 형성되는 경사면에 의해 발광소자에서 발광하는 빛의 패턴을 제어할 수 있는 발광소자 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device package, and more particularly, to a light emitting device package capable of controlling a pattern of light emitted from a light emitting device by an inclined surface formed on a substrate of the light emitting device.

반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.BACKGROUND ART Light emitting devices such as a light emitting diode (LD) or a laser diode using semiconductor materials of Group 3-5 or 2-6 group semiconductors are widely used for various colors such as red, green, blue, and ultraviolet And it is possible to realize white light rays with high efficiency by using fluorescent materials or colors, and it is possible to realize low energy consumption, semi-permanent life time, quick response speed, safety and environment friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps .

따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.Therefore, a transmission module of the optical communication means, a light emitting diode backlight replacing a cold cathode fluorescent lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, a white light emitting element capable of replacing a fluorescent lamp or an incandescent lamp Diode lighting, automotive headlights, and traffic lights.

발광소자는 제1 도전형 반도체층을 통해서 주입되는 전자와 제2 도전형 반도체층을 통해서 주입되는 정공이 서로 만나서 활성층(발광층)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 발광소자 패키지에는 발광소자에서 방출된 빛에 의하여 형광체가 여기되어 활성층에서 방출된 빛보다 장파장 영역의 빛을 방출할 수 있다.In the light emitting device, electrons injected through the first conductive type semiconductor layer and holes injected through the second conductive type semiconductor layer meet each other to emit light having energy determined by a specific energy band of the material forming the active layer (light emitting layer) do. In the light emitting device package, the phosphor is excited by the light emitted from the light emitting device to emit light in a longer wavelength range than the light emitted from the active layer.

도 1은 종래의 발광소자 패키지를 나타내는 도면이다.1 is a view showing a conventional light emitting device package.

도 1에 도시한 바와 같이 종래의 발광소자 패키지(10)는 기판(11)에 발광소자(14)가 결합층(13)을 통하여 결합되고, 기판(11)에는 한 쌍의 리드 프레임(Lead Frame)(12a, 12b)이 배치된다.1, a conventional light emitting device package 10 includes a light emitting device 14 coupled to a substrate 11 through a bonding layer 13, a pair of lead frames ) 12a and 12b are arranged.

그리고, 발광소자(14)는 제1 및 제2 리드 프레임(12a, 12b)에 각각 와이어(15)가 본딩되어 발광소자(14)에 전원이 공급된다. 또한, 발광소자(14)와 와이어(15)를 둘러싸고 몰딩부(16)가 구비되어 발광소자(14)와 와이어(15)를 보호한다. 이러한 몰딩부(16)는 형광체(17)를 포함한다.The wire 15 is bonded to the first and second lead frames 12a and 12b and the power is supplied to the light emitting element 14. A molding part 16 is provided to surround the light emitting element 14 and the wire 15 to protect the light emitting element 14 and the wire 15. The molding portion 16 includes the phosphor 17. [

상술한 바와 같은 종래의 발광소자 패키지(10)의 발광소자(14)에서 방출되는 빛은 전면으로 방출된다. 하지만, 빛을 측면으로 방출하기 위해서는 빛의 경로를 변경해 주는 렌즈(Lens)나 디퓨저(Diffuser) 등이 발광소자 패키지에 추가적으로 구비되어야 하므로 발광소자 패키지의 크기가 커지고, 제작 공정 및 비용이 증가하는 문제점이 있다.The light emitted from the light emitting element 14 of the conventional light emitting device package 10 as described above is emitted to the front side. However, in order to emit light to the side, a lens or a diffuser for changing the light path must additionally be provided in the light emitting device package, which increases the size of the light emitting device package, .

실시예는 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 발광소자의 기판에 경사면을 구비하여 발광소자에서 발광되는 빛의 경로를 제어할 수 있는 발광소자 패키지를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An embodiment of the present invention provides a light emitting device package having an inclined surface on a substrate of a light emitting device and controlling a path of light emitted from the light emitting device.

상기와 같은 목적을 달성하기 위하여, 실시예는 제1 전극과 제2 전극이 구비되는 기판; 및 투광성 기판과, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 구비된 제1 전극 패드와 제2 전극 패드를 포함하고, 상기 기판 상에 플립 본딩되는 발광소자를 포함하고, 상기 투광성 기판은 상기 발광 구조물과 반대 방향의 표면에 경사면이 형성되는 발광소자 패키지를 제공한다.According to an aspect of the present invention, there is provided a plasma display panel comprising: a substrate having a first electrode and a second electrode; A light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; and a first electrode pad provided on the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, And a second electrode pad and is flip-bonded on the substrate, wherein the light-transmitting substrate has a sloped surface formed on a surface opposite to the light-emitting structure.

실시예에서, 상기 기판은 열전도성 기판일 수 있다.In an embodiment, the substrate may be a thermally conductive substrate.

그리고, 상기 투광성 기판은 사파이어일 수 있다.The transparent substrate may be sapphire.

또한, 상기 경사면은 상기 발광 구조물의 표면에 대하여 45도 내지 60도의 경사를 이룰 수 있다.The inclined surface may be inclined at 45 to 60 degrees with respect to the surface of the light emitting structure.

아울러, 상기 투광성 기판의 표면에 배치된 형광체층을 더 포함할 수 있고, 상기 형광체층은 상기 투광성 기판의 표면에 conformal 코팅될 수 있다.The light-transmitting substrate may further include a phosphor layer disposed on a surface of the light-transmitting substrate, and the phosphor layer may conformally coat the surface of the light-transmitting substrate.

또한, 상기 형광체층은 상기 투광성 기판의 경사면과 측면에 배치될 수 있다.In addition, the phosphor layer may be disposed on the inclined surface and the side surface of the transparent substrate.

한편, 상기 제1 전극패드는 제1 도전형 반도체층의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 상기 제2 전극패드는 제2 도전형 반도체층의 하단면 일측에 배치될 수 있다.The first electrode pad may be disposed on a part of the first conductive semiconductor layer exposed by mesa etching, and the second electrode pad may be disposed on one side of the lower surface of the second conductive semiconductor layer .

그리고, 상기 발광소자의 제1 및 제2 전극패드는 상기 기판의 제1 전극과 제2 전극에 각각 솔더링될 수 있다.The first and second electrode pads of the light emitting device may be soldered to the first electrode and the second electrode of the substrate, respectively.

상술한 바와 같은 실시예에 의하면, 발광소자의 기판에 경사면을 구비하여 발광소자에서 발광되는 빛의 경로를 측면 쪽으로 유도함으로써 사이드 에미팅(Side Emitting) 광 패턴을 얻을 수 있다.According to the above-described embodiment, the substrate of the light emitting device is provided with the inclined surface, and a side emitting light pattern can be obtained by guiding the light emitted from the light emitting device to the side.

또한, 사이트 에미팅 광 패턴을 얻기 위해 렌즈(Lens)나 디퓨저(Diffuser) 등을 구비하지 않고, 발광소자를 별도의 프레임 없이 발광소자 패키지의 기판에 직접 부착함으로써 칩 사이즈 패키지(Chip Size Package : CSP)를 구현할 수 있다.In order to obtain a site-emitting light pattern, a chip size package (CSP) is formed by attaching the light emitting device directly to the substrate of the light emitting device package without providing a lens or a diffuser, ) Can be implemented.

아울러, 발광소자 패키지를 제작하는 공정을 단순화하여 제작비용을 감소시킬 수 있는 효과가 있다.In addition, the manufacturing cost of the light emitting device package can be reduced by simplifying the manufacturing process of the light emitting device package.

도 1은 종래의 발광소자 패키지를 나타내는 도면이다.
도 2는 제1 실시예에 따른 발광소자 패키지를 나타내는 도면이다.
도 3은 제2 실시예에 따른 발광소자 패키지를 나타내는 도면이다.
도 4a 내지 도 4d는 제1 실시예에 따른 발광소자 패키지의 공정과정을 나타내는 도면이다.
1 is a view showing a conventional light emitting device package.
2 is a view illustrating a light emitting device package according to the first embodiment.
3 is a view illustrating a light emitting device package according to a second embodiment.
4A to 4D illustrate a process of the light emitting device package according to the first embodiment.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 " 상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)(on or under)”으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In the description of embodiments according to the present invention, in the case of being described as being formed "on or under" of each element, the upper (upper) or lower (lower) or under are all such that two elements are in direct contact with each other or one or more other elements are indirectly formed between the two elements. Also, when expressed as "on or under", it may include not only an upward direction but also a downward direction with respect to one element.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

도 2는 제1 실시예에 따른 발광소자 패키지를 나타내는 도면이고, 도 3은 제2 실시예에 따른 발광소자 패키지를 나타내는 도면이다.FIG. 2 is a view illustrating a light emitting device package according to a first embodiment, and FIG. 3 is a view illustrating a light emitting device package according to a second embodiment.

도 2와 도 3을 참조하면, 본 실시예에 따른 발광소자 패키지(100)는 제1 전극(120a)과 제2 전극(120b)이 구비되는 기판(120)과, 투광성 기판(144)과 복수의 반도체 화합물이 적층된 발광 구조물(148)을 포함하고 기판(120) 상에 플립 본딩되는 발광소자(140)를 포함하여 이루어진다.2 and 3, the light emitting device package 100 according to the present embodiment includes a substrate 120 having a first electrode 120a and a second electrode 120b, a light transmitting substrate 144, And a light emitting device 140 including a light emitting structure 148 in which a semiconductor compound of a semiconductor layer is stacked and flip-bonded on the substrate 120.

실시예에서, 기판(120)은 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있고, 발광소자(140)에서 발생되는 열을 외부로 배출시킬 수 있도록 열전도성 기판으로 구비될 수 있다.In an embodiment, the substrate 120 may be formed of a silicon material, a synthetic resin material, or a metal material, and may be formed as a thermally conductive substrate so as to discharge heat generated in the light emitting device 140 to the outside .

또한, 기판(120)에는 후술할 발광소자의 제1 및 제2 전극패드(140a, 140b)와 대응되도록 제1 전극(120a)과 제2 전극(120b)이 형성된다. 여기서, 제1 전극(120a)과 제2 전극(120b)은 기판(120)을 관통하는 관통 전극으로 구비되고, 서로 전기적으로 분리되며, 발광소자(140)에 전원을 공급해 준다.The first electrode 120a and the second electrode 120b are formed on the substrate 120 to correspond to the first and second electrode pads 140a and 140b of the light emitting device to be described later. The first electrode 120a and the second electrode 120b are provided as penetrating electrodes passing through the substrate 120 and are electrically isolated from each other to supply power to the light emitting device 140. [

아울러, 발광소자(140)는 플립 칩(Flip Chip)으로 구비되고, 사이드 에미팅(Side Emitting) 광 패턴으로 빛을 방출한다.In addition, the light emitting device 140 is provided as a flip chip, and emits light in a side emitting light pattern.

실시예에서, 발광소자(140)는 투광성 기판(144)과 복수의 반도체 화합물이 적층된 발광 구조물(148)을 포함하는데, 반도체 화합물이 적층되는 방향으로 기판(120)의 상부에 수직으로 배치된다. 그리고, 투광성 기판(144)은 사파이어 기판 등이 사용될 수 있고, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하는데 이에 대해 한정하지는 않는다.The light emitting element 140 includes a light emitting structure 148 in which a light transmitting substrate 144 and a plurality of semiconductor compounds are stacked and is vertically disposed on the top of the substrate 120 in a direction in which semiconductor compounds are stacked . The transparent substrate 144 may be a sapphire substrate or the like, and may include a light-transmitting conductive substrate or an insulating substrate, but is not limited thereto.

투광성 기판(144)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al2O3) 외에 SiO2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga203 중 적어도 하나를 사용할 수 있다.The transparent substrate 144 may be formed of a highly thermally conductive material, sapphire (Al 2 O 3) in addition to SiO 2, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga 2 0 3 of at least You can use one.

또한, 발광소자(140)에서 방출되는 빛이 사이드 에미팅(Side Emitting) 패턴으로 구현될 수 있도록 투광성 기판(144)의 일면은 경사면(144a)을 포함할 수 있으며, 경사면(144a)는 발광 구조물(148)과 반대 방향의 표면에 형성된다.One surface of the transparent substrate 144 may include an inclined surface 144a so that the light emitted from the light emitting device 140 can be implemented in a side emitting pattern. (148).

여기서, 투광성 기판(144)에 형성되는 경사면(144a)의 기울기에 따라 발광소자에서 방출되는 빛이 경로를 제어할 수 있게 된다.Here, the light emitted from the light emitting device can control the path according to the inclination of the inclined surface 144a formed on the transparent substrate 144.

실시예에서, 경사면(144a)은 발광 구조물(148)의 표면에 대하여 45도 내지 60도의 경사를 이룰 때, 발광소자(140)에서 방출되는 빛의 지향각이 넓고, 높은 광효율을 얻을 수 있다.In the embodiment, when the inclined surface 144a is inclined at 45 to 60 degrees with respect to the surface of the light emitting structure 148, the directivity angle of the light emitted from the light emitting element 140 is wide, and high optical efficiency can be obtained.

이와 같이, 발광소자(140)에서 방출되는 빛이 투광성 기판(144)의 경사면(144a)을 통해 빛이 측면으로 발광하게 된다. 따라서, 종래에 전면으로 방출되는 발광소자의 빛을 측면으로 발광하게 하기 위해 추가적으로 필요한 렌즈 등을 사용할 필요없이 매우 간단한 구조로 측방향으로의 원하는 만큼의 광량분배를 갖는 광출사가 가능하여 넓은 지향각을 갖도록 할 수 있게 된다.Thus, the light emitted from the light emitting element 140 is emitted to the side through the inclined surface 144a of the transparent substrate 144. Therefore, it is possible to emit light having a desired light amount distribution in the lateral direction with a very simple structure, without using a lens or the like, which is additionally required in order to cause light emitted from the light emitting element to be emitted to the front surface as a side, As shown in FIG.

한편, 발광 구조물(148)은 투광성 기판(144)의 하부에 구비되는 버퍼층(148a), 버퍼층(148a)의 하부에 구비되고, 제1 전극패드(140a)를 포함하는 제1 도전형 반도체층(148b), 제1 도전형 반도체층(148b)의 하부에 구비되는 활성층(148c), 활성층(148c)의 하부에 구비되고, 제2 전극패드(140b)를 포함하는 제2 도전형 반도체층(148d)을 포함한다.The light emitting structure 148 is provided under the buffer layer 148a and the buffer layer 148a provided below the transparent substrate 144 and includes a first conductive semiconductor layer including the first electrode pad 140a An active layer 148c provided under the first conductive type semiconductor layer 148b and a second conductive type semiconductor layer 148d provided under the active layer 148c and including a second electrode pad 140b, ).

여기서, 제1 도전형 반도체층(148b)과 활성층(148c) 및 제2 도전형 반도체층(148d)을 포함하는 발광 구조물(148)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 148 including the first conductive semiconductor layer 148b, the active layer 148c and the second conductive semiconductor layer 148d may be formed by a metal organic chemical vapor deposition (MOCVD) (CVD), a plasma enhanced chemical vapor deposition (PECVD), a molecular beam epitaxy (MBE), a hydride vapor phase epitaxy (HVPE) ), And the like, but the present invention is not limited thereto.

또한, 제1 도전형 반도체층(148b)과 투광성 기판(144) 사이에는 버퍼(148a)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 버퍼층(148a)의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 버퍼층(148a) 위에는 언도프드(undoped) 반도체층이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.A buffer 148a can be grown between the first conductivity type semiconductor layer 148b and the transparent substrate 144 to mitigate the difference in lattice mismatch and thermal expansion coefficient of the material. The material of the buffer layer 148a may be at least one of Group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. An undoped semiconductor layer may be formed on the buffer layer 148a, but the present invention is not limited thereto.

아울러, 제1 도전형 반도체층(148b)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(148b)이 n형 반도체층인 경우, 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.In addition, the first conductive semiconductor layer 148b may be formed of a semiconductor compound. More specifically, the compound semiconductor may be implemented by a compound semiconductors such as Group 3-Group 5, Group 2-Group 6, and the like, and the first conductivity type dopant may be doped. When the first conductive type semiconductor layer 148b is an n-type semiconductor layer, the first conductive type dopant may include Si, Ge, Sn, Se, and Te as n-type dopants, but is not limited thereto.

그리고, 제1 도전형 반도체층(148b)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 반도체층(148b)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductivity type semiconductor layer 148b is formed of a semiconductor material having a composition formula of Al x In y Ga (1-xy) N (0? X? 1, 0? Y? 1, 0? X + . ≪ / RTI > The first conductive semiconductor layer 148b may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

한편, 활성층(148c)은 제1 도전형 반도체층(148b)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(148d)을 통해서 주입되는 정공이 서로 만나서 활성층(148c)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.On the other hand, the active layer 148c is formed in such a manner that the electrons injected through the first conductive type semiconductor layer 148b and the holes injected through the second conductive type semiconductor layer 148d formed thereafter mutually meet to form the active layer 148c, Which emits light having energy determined by the energy band of the light.

또한, 활성층(148c)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(148c)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 148c may be a double heterostructure structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. Or the like. For example, the active layer 148c may be formed by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multiple quantum well structure But is not limited thereto.

활성층(148c)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 148c may be formed of any one of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, InAlGaN / InAlGaN, GaAs (InGaAs) / AlGaAs, GaP But it is not limited thereto. Here, the well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

그리고, 활성층(148c)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(148c)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.A conductive clad layer (not shown) may be formed on and / or below the active layer 148c. The conductive cladding layer may be formed of a semiconductor having a band gap wider than the barrier layer or band gap of the active layer 148c. For example, the conductive clad layer may include GaN, AlGaN, InAlGaN, superlattice structure, or the like. Further, the conductive clad layer may be doped with n-type or p-type.

아울러, 제2 도전형 반도체층(148d)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 도전형 반도체층(148d)이 p형 반도체층인 경우, 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.In addition, the second conductivity type semiconductor layer 148d may be formed of a semiconductor compound. More specifically, the semiconductor layer may be formed of a compound semiconductors such as Group 3-Group 5, Group 2-Group 6, and the like, and the second conductivity type dopant may be doped. For example, it may include a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0? X? 1, 0? Y? 1, 0? X + y? When the second conductivity type semiconductor layer 148d is a p-type semiconductor layer, the second conductivity type dopant may include Mg, Zn, Ca, Sr, and Ba as a p-type dopant.

한편, 발광소자(140)에 구비되는 제1 전극패드(140a)는 제1 도전형 반도체층(148b)의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 제2 전극패드(140b)는 제2 도전형 반도체층(148d)의 하단면 일측에 배치된다. 여기서, 도전성을 높이기 위해 제2 도전형 반도체층(148d)의 하단면과 제2 전극패드(140b) 사이에는 ITO(Indium Tin Oxide)(147)가 더 포함될 수 있다.The first electrode pad 140a of the light emitting device 140 is disposed on the exposed surface of a part of the first conductive semiconductor layer 148b and the second electrode pad 140b And is disposed on one side of the lower surface of the second conductivity type semiconductor layer 148d. Here, ITO (Indium Tin Oxide) 147 may be further included between the lower end surface of the second conductive type semiconductor layer 148d and the second electrode pad 140b to increase the conductivity.

또한, 제1 전극패드(140a)와 제2 전극패드(140b)는 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.The first electrode pad 140a and the second electrode pad 140b may include at least one of aluminum (Al), titanium (Ti), chrome (Cr), nickel (Ni), copper (Cu) Layer structure or a multi-layer structure.

그리고, 발광소자(140)의 제1 및 제2 전극패드(140a, 140b)는 기판(120)에 구비되는 제1 전극(120a)과 제2 전극(120b)에 각각 솔더링되어 전기적으로 연결된다.The first and second electrode pads 140a and 140b of the light emitting device 140 are soldered to the first electrode 120a and the second electrode 120b of the substrate 120 and are electrically connected to each other.

여기서, 제1 전극(120a)과 제1 전극패드(140a), 제2 전극(120b)과 제2 전극패드(140b) 사이에 솔더(160)가 구비되어 솔더링되는데, 솔더(160)는 Au 또는 Sn 그리고 Sn/Ag, Sn/Cu, Sn/Zn, Sn/Zn/Bi, Sn/Zn/Bi, Sn/Ag/Cu, Sn/Ag/Bi 의 무연 솔더(Lead-free solder) 및 High lead 와 eutectic 의 유연 솔더(Lead solder) 중 어느 하나로 이루어질 수 있다.A solder 160 is provided between the first electrode 120a and the first electrode pad 140a and between the second electrode 120b and the second electrode pad 140b and is soldered. Free solder and high lead of Sn / Ag, Sn / Cu, Sn / Zn, Sn / Zn / Bi, Sn / Ag / Cu, Sn / Ag / and eutectic lead solder.

아울러, 패시베이션(Passivation)층(145)은 절연성 물질로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.In addition, the passivation layer 145 may be made of an insulating material, and more specifically, may be made of an oxide or a nitride. More specifically, the passivation layer 145 may include a silicon oxide (SiO 2 ) layer, an oxynitride layer, .

도 4a 내지 도 4d는 제1 실시예에 따른 발광소자 패키지의 공정과정을 나타내는 도면이다.4A to 4D illustrate a process of the light emitting device package according to the first embodiment.

도 4a에 도시한 바와 같이, 투광성 기판(144) 상에 버퍼층 및 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물(148)을 성장시킨다. 여기서, 발광 구조물은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.4A, a light emitting structure 148 including a buffer layer, a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer is grown on a transparent substrate 144. Here, the light-emitting structure may include, for example, a metal organic chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), a plasma enhanced chemical vapor deposition (PECVD) A molecular beam epitaxy (MBE), a hydride vapor phase epitaxy (HVPE), or the like. However, the present invention is not limited thereto.

한편, 투광성 기판(144)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있는데, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하며, 예를 들면 사파이어(Al2O3)를 사용할 수 있다. 그리고, 투광성 기판 위에는 요철 구조가 형성될 수 있고 이에 대해 한정하지는 않으며, 투광성 기판에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.On the other hand, the transparent substrate 144 may be formed of a material suitable for semiconductor material growth, such as a carrier wafer, including a light-transmitting conductive substrate or an insulating substrate, for example, sapphire (Al 2 O 3 ). The concavo-convex structure may be formed on the light-transmitting substrate, but not limited thereto, and the light-transmitting substrate may be wet-cleaned to remove impurities on the surface.

그리고, 발광 구조물(148)에는 후술할 기판에 전기적으로 연결되는 제1 및 제2 전극패드(140a, 140b)가 배치된다.The first and second electrode pads 140a and 140b electrically connected to a substrate to be described later are disposed in the light emitting structure 148. [

도 4b에 도시한 바와 같이, 투광성 기판(144)의 상면에 경사면이 형성될 수 있도록 투광성 기판(144)을 식각한다.The transparent substrate 144 is etched so that the inclined surface can be formed on the upper surface of the transparent substrate 144, as shown in FIG. 4B.

실시예에서는, 서포트 시트(S)에 투광성 기판(144)을 고정시키고, 포토 레지스트(Photo Resist)를 이용하여 투광성 기판(144)을 식각할 수 있다. 이때, 투광성 기판(144)의 경사면(144a)의 기울기에 따라 투광성 기판(144)의 표면에 포토 레지스트(Photo Resist)의 양을 다르게 도포한 뒤 빛을 조사하여 투광성 기판(144)을 식각할 수 있다.In the embodiment, the translucent substrate 144 can be fixed to the support sheet S, and the translucent substrate 144 can be etched using a photoresist. At this time, the amount of photoresist is differently applied to the surface of the transparent substrate 144 in accordance with the inclination of the inclined surface 144a of the transparent substrate 144, and then the transparent substrate 144 can be etched by irradiating light have.

아울러, 사파이어로 이루어진 투광성 기판(144)의 경우 황산이나 인산 등의 에칭액으로 습식 식각을 진행할 수 있고, 투광성 기판(144)을 물리적으로 가공하여 경사면이 형성된 투광성 기판(144)이 될 수 있다.In addition, in the case of the transparent substrate 144 made of sapphire, wet etching can be performed using an etching solution such as sulfuric acid or phosphoric acid, and the transparent substrate 144 can be physically processed to be a translucent substrate 144 having an inclined surface.

여기서, 투광성 기판(144)에 형성되는 경사면(144a)의 기울기에 따라 발광소자에서 방출되는 빛이 경로를 제어할 수 있게 되는데, 실시예에서, 경사면(144a)은 발광 구조물(148)의 표면에 대하여 45도 내지 60도의 경사를 이룰 때, 발광소자(140)에서 방출되는 빛의 지향각이 넓고, 높은 광효율을 얻을 수 있다.The light emitted from the light emitting device can control the path along the inclination of the inclined surface 144a formed on the transparent substrate 144. In an embodiment, the inclined surface 144a is formed on the surface of the light emitting structure 148 The angle of incidence of the light emitted from the light emitting element 140 is wide and a high optical efficiency can be obtained.

도 4c를 참조하면, 경사면(144a)을 구비하기 위한 식각공정을 거친 후에 각각의 발광소자 단위로 다이싱(dicing)한다.Referring to FIG. 4C, after the etching process for providing the inclined surface 144a, the substrate is diced into each light emitting device unit.

도 4d에 도시한 바와 같이, 기판(120)에 배치되는 발광소자(140)가 블루 플립 칩(Blue Flip Chip)인 경우, 발광 구조물(148)의 표면에는 패시베이션층(145)이 구비될 수 있으며, 패시베이션(Passivation)층(145)은 절연성 물질로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.4D, when the light emitting device 140 disposed on the substrate 120 is a blue flip chip, the passivation layer 145 may be provided on the surface of the light emitting structure 148 The passivation layer 145 may be made of an insulating material and may be made of an oxide or a nitride and more specifically may be formed of a silicon oxide (SiO 2 ) layer, an oxynitride layer, have.

그리고, 기판(120)에 배치되는 발광소자(140)가 화이트 플립 칩(white Flip Chip)인 경우에는 투광성 기판(144)의 표면에 형광체층(도시되지 않음)이 더 구비될 수 있다.If the light emitting device 140 disposed on the substrate 120 is a white flip chip, a phosphor layer (not shown) may be further provided on the surface of the transparent substrate 144.

여기서, 투광성 기판(144)의 표면에 형광체층이 균일하게 코팅될 수 있도록 빛의 균일성이 우수한 conformal 방식으로 코팅될 수 있으나 이에 한정하지 않는다. 또한, 형광체층은 투광성 기판(144)의 경사면과 측면에 두께가 동일하게 코팅되는 것이 아니라 방출되는 빛의 양에 따라 형광체층의 두께는 다르게 코팅될 수 있다.Here, the phosphor layer may be coated on the surface of the transparent substrate 144 in a conformal manner with good uniformity of light, but not limited thereto. Further, the thickness of the phosphor layer may be coated differently depending on the amount of emitted light, instead of being coated with the same thickness on the inclined surface and the side surface of the transparent substrate 144.

한편, 발광소자(140)는 기판(120)에 플립 본딩되는데, 발광소자(140)의 제1 및 제2 전극패드(140a, 140b)는 기판(120)에 구비되는 제1 전극(120a)과 제2 전극(120b)에 각각 솔더링되어 전기적으로 연결된다.The first and second electrode pads 140a and 140b of the light emitting device 140 are electrically connected to the first electrode 120a and the second electrode 120b of the substrate 120, And are electrically connected to the second electrode 120b by soldering.

상술한 바와 같은 실시예에 의하면, 투광성 기판에 형성된 경사면에서 빛이 전반사될 수 있으며, 발광소자의 기판에 경사면을 구비하여 종래의 발광소자 패키지보다 지향각이 넓고, 발광소자에서 발광되는 빛의 경로를 측면 쪽으로 유도함으로써 사이드 에미팅(Side Emitting) 광 패턴을 얻을 수 있게 된다.According to the above-described embodiment, light can be totally reflected from the inclined surface formed on the light-transmitting substrate, and the inclined surface is provided on the substrate of the light-emitting device, so that the light- A side-emitting light pattern can be obtained.

또한, 사이트 에미팅 광 패턴을 얻기 위해 렌즈(Lens)나 디퓨저(Diffuser) 등을 구비하지 않고, 발광소자를 별도의 프레임 없이 발광소자 패키지의 기판에 직접 부착함으로써 칩 사이즈 패키지(Chip Size Package : CSP)를 구현할 수 있게 되며, 발광소자 패키지를 제작하는 공정을 단순화하여 제작비용을 감소시킬 수 있게 된다.In order to obtain a site-emitting light pattern, a chip size package (CSP) is formed by attaching the light emitting device directly to the substrate of the light emitting device package without providing a lens or a diffuser, Therefore, the fabrication cost can be reduced by simplifying the manufacturing process of the light emitting device package.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

10, 100 : 발광소자 패키지 11, 120 : 기판
12a : 제1 리드 프레임 12b : 제2 리드 프레임
13 : 결합층 14, 140 : 발광소자
15 : 와이어 16 : 몰딩부
17, 146 : 형광체층 120a : 제1 전극
120b : 제2 전극 140a : 제1 전극패드
140b : 제2 전극패드 144 : 투광성 기판
144a : 경사면 145 : 패시베이션층
148 : 발광 구조물 148a : 버퍼층
148b : 제1 도전형 반도체층 148c : 활성층
148d : 제2 도전형 반도체층 160 : 솔더
10, 100: light emitting device package 11, 120:
12a: first lead frame 12b: second lead frame
13: bonding layer 14, 140: light emitting element
15: wire 16: molding part
17, 146: phosphor layer 120a: first electrode
120b: second electrode 140a: first electrode pad
140b: second electrode pad 144: transparent substrate
144a: inclined surface 145: passivation layer
148: light emitting structure 148a: buffer layer
148b: first conductivity type semiconductor layer 148c:
148d: second conductivity type semiconductor layer 160: solder

Claims (9)

제1 전극과 제2 전극이 구비되는 기판; 및
투광성 기판과, 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물과, 상기 제1 도전형 반도체층과 제2 도전형 반도체층 상에 각각 구비된 제1 전극 패드와 제2 전극 패드를 포함하고, 상기 기판 상에 플립 본딩되는 발광소자를 포함하고,
상기 투광성 기판은 상기 발광 구조물과 반대 방향의 표면에 경사면이 형성되는 발광소자 패키지.
A substrate having a first electrode and a second electrode; And
A light emitting structure including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer; a first electrode pad provided on each of the first conductivity type semiconductor layer and the second conductivity type semiconductor layer; And a light emitting element including a second electrode pad and flip-bonded on the substrate,
Wherein the light transmitting substrate has a sloped surface formed on a surface opposite to the light emitting structure.
제1 항에 있어서,
상기 기판은 열전도성 기판인 발광소자 패키지.
The method according to claim 1,
Wherein the substrate is a thermally conductive substrate.
제1 항에 있어서,
상기 투광성 기판은 사파이어인 발광소자 패키지.
The method according to claim 1,
Wherein the light-transmitting substrate is a sapphire.
제1 항에 있어서,
상기 경사면은 상기 발광 구조물의 표면에 대하여 45도 내지 60도의 경사를 이루는 발광소자 패키지.
The method according to claim 1,
Wherein the inclined surface has an inclination of 45 to 60 degrees with respect to a surface of the light emitting structure.
제1 항에 있어서,
상기 투광성 기판의 표면에 배치된 형광체층을 더 포함하는 발광소자 패키지.
The method according to claim 1,
And a phosphor layer disposed on a surface of the transparent substrate.
제5 항에 있어서,
상기 형광체층은 상기 투광성 기판의 표면에 conformal 코팅된 발광소자 패키지.
6. The method of claim 5,
Wherein the phosphor layer is conformal-coated on a surface of the translucent substrate.
제6 항에 있어서,
상기 형광체층은 상기 투광성 기판의 경사면과 측면에 배치된 발광소자 패키지.
The method according to claim 6,
And the phosphor layer is disposed on the inclined surface and the side surface of the transparent substrate.
제1 항에 있어서,
상기 제1 전극패드는 제1 도전형 반도체층의 일부가 메사 식각되어 일부가 노출된 면에 배치되고, 상기 제2 전극패드는 제2 도전형 반도체층의 하단면 일측에 배치되는 발광소자 패키지.
The method according to claim 1,
Wherein the first electrode pad is disposed on a portion of the first conductive semiconductor layer that is partly exposed by mesa etching and the second electrode pad is disposed on one side of the lower surface of the second conductive semiconductor layer.
제1 항에 있어서,
상기 발광소자의 제1 및 제2 전극패드는 상기 기판의 제1 전극과 제2 전극에 각각 솔더링되는 발광소자 패키지.
The method according to claim 1,
Wherein the first and second electrode pads of the light emitting device are respectively soldered to the first electrode and the second electrode of the substrate.
KR1020140170541A 2014-12-02 2014-12-02 Light Emitting Device Package Withdrawn KR20160066319A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140170541A KR20160066319A (en) 2014-12-02 2014-12-02 Light Emitting Device Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140170541A KR20160066319A (en) 2014-12-02 2014-12-02 Light Emitting Device Package

Publications (1)

Publication Number Publication Date
KR20160066319A true KR20160066319A (en) 2016-06-10

Family

ID=56190660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140170541A Withdrawn KR20160066319A (en) 2014-12-02 2014-12-02 Light Emitting Device Package

Country Status (1)

Country Link
KR (1) KR20160066319A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190035491A (en) * 2017-09-25 2019-04-03 엘지이노텍 주식회사 Lighting module and lighting apparatus having thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190035491A (en) * 2017-09-25 2019-04-03 엘지이노텍 주식회사 Lighting module and lighting apparatus having thereof

Similar Documents

Publication Publication Date Title
KR101729263B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US9806233B2 (en) Light emitting device
KR102322841B1 (en) Light emittng device and light emitting device array including the same
KR101646664B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
EP2860770B1 (en) Light-emitting element
KR102189129B1 (en) Light emitting device module
KR20130055121A (en) Light source module
KR20170082889A (en) Light emitting device
KR20130061454A (en) A light source module and a head lamp including the same
KR20160066319A (en) Light Emitting Device Package
KR102374171B1 (en) Light Emitting Device Package
KR20120011198A (en) Light emitting device, light emitting device package and manufacturing method of light emitting device
KR20130053781A (en) Light source module
KR20170083271A (en) Light Emitting Device Package
KR102441311B1 (en) light emitting device
KR20160116471A (en) Lens and light emitting device module including the same
KR101797597B1 (en) Light emitting device and method for fabricating the same
KR102320865B1 (en) Light emitting device
KR20120059859A (en) Light emitting diode and method for fabricating the light emitting device
KR20170082714A (en) Light emitting device and light emitting device module including the same
KR101103675B1 (en) Light emitting device, manufacturing method thereof and light emitting device package
KR101983775B1 (en) Light emitting device
KR20130064355A (en) Light source module
KR20130064429A (en) Light source module and lighting system including the same
KR20130101221A (en) Light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141202

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid