[go: up one dir, main page]

KR20160064173A - 광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지 - Google Patents

광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지 Download PDF

Info

Publication number
KR20160064173A
KR20160064173A KR1020167010992A KR20167010992A KR20160064173A KR 20160064173 A KR20160064173 A KR 20160064173A KR 1020167010992 A KR1020167010992 A KR 1020167010992A KR 20167010992 A KR20167010992 A KR 20167010992A KR 20160064173 A KR20160064173 A KR 20160064173A
Authority
KR
South Korea
Prior art keywords
doped
tracks
doping
photovoltaic cell
contact structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020167010992A
Other languages
English (en)
Inventor
팀 뵤슈케
Original Assignee
이옹 빔 세르비스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이옹 빔 세르비스 filed Critical 이옹 빔 세르비스
Publication of KR20160064173A publication Critical patent/KR20160064173A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/93—Interconnections
    • H10F77/933—Interconnections for devices having potential barriers
    • H10F77/935—Interconnections for devices having potential barriers for photovoltaic devices or modules
    • H01L31/022425—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H01L31/02167—
    • H01L31/022441—
    • H01L31/18—
    • H01L33/36—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/215—Geometries of grid contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/30—Coatings
    • H10F77/306—Coatings for devices having potential barriers
    • H10F77/311—Coatings for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 광전지(100)의 컨택트 구조물(104)을 생성하기 위한 방법(800)에 관한 것이다. 상기 방법(800)은 제공 단계(802), 도핑 단계(804), 및 컨택트 단계(806)를 포함한다. 제공 단계(802)에서, 광전지(100)용 웨이퍼(102)가 제공된다. 도핑 단계(804)에서, 도핑된 영역(106)을 획득하기 위해서 웨이퍼(102)의 적어도 일 측면의 표면 부분이 도핑 재료로 도핑되며, 상기 도핑된 영역(106)은 도핑된 트랙들(106)로서 형성되며, 상기 도핑된 트랙들(106)은 중간의 이격부들(110)에 의해서 서로 분리된다. 컨택트 단계(806)에서, 컨택트 구조물(104)을 생성하도록 상기 도핑된 영역(106)이 컨택트되며, 상기 도핑된 트랙들(106)이 양 측면들 상에서 도전체 재료(108)를 넘어서 돌출되도록 상기 도전체 재료(108)가 상기 도핑된 트랙들(106)에 부가된다.

Description

광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지{METHOD FOR PRODUCING A CONTACT STRUCTURE OF A PHOTOVOLTAIC CELL AND PHOTOVOLTAIC CELL}
본 발명은 광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지에 관한 것이다.
광전지의 반도체 재료는 적어도 2개의 상이한 도핑 재료들로 도핑되어서 반도체 재료 내에서 p-n 트랜지션(p-n transition)을 생성한다. 입사 광을 사용함으로써 전위를 획득하도록 전하들은 트랜지션 레벨에서 분리될 수 있다. 이러한 획득된 전위는 도전체 트랙들을 통해서 반도체 재료로부터 회수될 수 있다.
DE 10 2009 034 594 A1는 전체 표면이 합금화된 후방 측 금속배선을 갖는 결정질 실리콘 태양 전지를 생성하는 방법을 기술한다.
본 발명은 독립 청구항들에 따른 광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지에 관한 것이다. 유리한 실시예들이 각각의 종속항들 및 다음의 설명으로부터 추론될 수 있다.
광전지의 반도체 재료를 도핑하고 도핑된 반도체 재료를 컨택트시키는 데에는 몇몇 목적들이 존재할 수 있다. 예를 들어서, 높은 도핑 레벨(high doping)은 반도체 재료 및 컨택트 재료 간에 보다 낮은 트랜지션 저항을 얻는 것을 가능하게 한다. 높은 도핑 레벨은 반도체 재료 내에서의 내부 손실들(internal loss)을 생성하는데, 이러한 내부 손실들은 도핑 레벨이 저감되면 감소될 수 있다. 보다 낮은 도핑 레벨은 반대로 반도체 재료 및 컨택트 재료 간에 높은 트랜지션 저항을 생성한다. 높은 도핑 레벨은 또한 도핑된 영역 내측의 전기 도전도를 증가시키는 역할을 한다.
저감된 트랜지션 손실들과 보다 적은 내부 손실들을 결합하기 위해서, 광전지의 도전성 트랙들 주변의 영역들이 강하게 도핑(highly-doped)될 수 있는 한편, 강하게 도핑된 영역들 간의 중간의 이격부들은 거의 도핑되지 않거나 전혀 도핑되지 않는다.
이는 광전지의 높은 총 효율을 얻는 것을 가능하게 한다.
본 발명은 광전지의 컨택트 구조물을 생성하기 위한 방법을 제공하며, 상기 방법은,
광전지용 웨이퍼를 제공하는 단계;
도핑된 영역을 획득하기 위해서 상기 웨이퍼의 적어도 일 측면의 표면 부분을 도핑 재료로 도핑하는 단계로서, 상기 도핑된 영역은 도핑된 트랙들로서 형성되며, 상기 도핑된 트랙들은 중간의 이격부들에 의해서 서로 분리되는, 상기 도핑하는 단계; 및
상기 컨택트 구조물을 생성하도록 상기 도핑된 영역을 컨택트하는 단계로서, 상기 도핑된 트랙들이 양 측면들 상에서 도전체 재료를 넘어서 돌출되도록 상기 도전체 재료가 상기 도핑된 트랙들에 부가되는(applied), 상기 컨택트하는 단계를 포함한다.
상기 광전지는 태양 전지를 의미할 수 있다. 상기 웨이퍼는 반도체 재료의 디스크를 의미할 수 있다. 상기 반도체 재료는 이물질 원자들(foreign atoms)에 의해서 이미 사전-도핑될 수 있다. 상기 반도체 재료는 또한 순수한 형태로 존재할 수도 있다. 상기 도핑은 다른 종들의 반도체 재료 원자들 또는 이온들을 반도체 재료 내로 주입하는 것이다. 상기 트랙은 스트립일 수 있다. 상기 트랙들은 컨택트 지점들에서 인접할 수 있다. 상기 컨택트 동안에, 금속 재료의 소형 스트립이 상기 도핑된 트랙들에 부가될 수 있다. 상기 금속 재료는 예를 들어서 은-기반의 금속일 수 있다. 상기 도전체 재료는 상기 도핑된 트랙들 상에 인쇄될 수 있다.
상기 웨이퍼의 적어도 일 측면의 표면 부분은 20 퍼센트 내지 90 퍼센트, 특히 40 퍼센트 내지 60 퍼센트가 도핑될 수 있다. 도핑된 표면 부분이 많을수록, 내부 손실들, 예를 들어서, 광전지 내에서의 재결합 손실들이 더 커질 수 있다. 그래서, 전송 손실들이 광전지 내측에서 감소될 수 있다.
도핑 단계 동안에, 광전지의 후방 측 상에 컨택트 구조물을 생성하도록 후방 측이 도핑될 수 있다. 보다 유리하게는, 상기 컨택트 구조물은 광전지의 상기 후방 측 상에 도입될 수 있다.
상기 도핑된 영역은 복수의 보조 트랙들을 갖는 적어도 하나의 주 트랙의 형태로 존재할 수 있다. 상기 보조 트랙들은 핑거 형상을 가지며 상기 주 트랙에 대해서 교차하게 배열된다. 위에 배열된 상기 도전체 트랙들을 갖는 상기 주 트랙 및 보조 트랙들은 핑거 그리드(finger grid)로서 지정될 수 있다. 상기 보조 트랙들은 사전결정된 길이를 가질 수 있으며 상기 주 트랙 외측의 다른 도핑된 영역들로의 추가적 접속부를 가질 수 없다.
추가 도핑 재료가 추가 도핑된 영역을 획득하도록 삽입될 수 있다. 상기 추가 도핑 재료는 상기 처음의 도핑 재료와는 상이할 수 있다. 상기 추가 도핑된 영역은 추가 도핑된 트랙들로서 형성될 수 있다. 추가 트랙들은 처음의 트랙들과는 중간의 이격부들에 의해서 분리될 수 있다. 추가 도핑 재료는 처음의 도핑된 영역 및 추가 도핑된 영역 간에 p-n 트랜지션을 형성하여서 전하들을 분리시킨다. 일 측면 상에서 서로 근접하게 배열된 상이하게 도핑된 영역들은 임의의 쉐도잉(shadowing) 구조물을 갖는 태양 전지의 광 입사 측을 생성하며, 이는 광전지의 효율을 증가시키는 역할을 한다.
상기 트랙들은 이른바 층 저항 또는 표면 저항 또는 비 표면 저항으로도 지칭되는 비저항이 5 Ω/square 내지 150 Ω/square, 특히 20 Ω/square 내지 60 Ω/square가 되도록 하는 도핑제의 농도도 도핑될 수 있다. 상기 비저항을 조절하는 것은 내부 손실들과 전송 손실들 간의 균형을 찾는 것을 가능하게 할 수 있다. 층 저항 또는 표면 저항은 상기 저항 층을 상기 저항 층의 길이방향에 평행한 전류가 흐를 때의 상기 저항 층의 전기 저항을 말한다. 상기 저항 층은 이로써 상기 저항 층의 두께에 대해서 대체적으로 수직으로 가로질러진다(traversed). 표면 저항은 단위 Ω(Ohm)을 가지며, 본 기술 분야의 당업자에게 잘 알려진 4-포인트 방법, 또는 4-포인트 측정 또는 4-팁(tip) 측정으로 측정될 수 있다. 이와 달리 또는 추가적으로, 표면 저항은 Van-der-Pauw 측정 방법에 의해서도 측정될 수 있다.
상기 중간의 이격부들은 상기 트랙들의 도핑 재료의 도핑 농도보다 낮은 도핑 농도로 도핑될 수 있다. 이러한 중간의 이격부들에서의 도핑 재료의 낮은 도핑 농도는, 반도체 재료 내에서의 내부 손실들이 매우 낮은 레벨로 유지되면서 반도체 재료 내에서의 전송 손실들을 최소화시킬 수 있다. 상이한 도핑 레벨로 인해서, 반도체 재료는 도전성이 매우 우수해지며 이로써 고 전류 밀도가 존재한다. 전류 밀도가 매우 높지 않은 경우에는 재결합 레이트는 낮다.
상기 중간의 이격부들에서의 비저항 또는 층 저항이 80 Ω/square 내지 500 Ω/square에 있도록 하는 도핑제의 농도로 상기 중간의 이격부들이 도핑될 수 있다. 이렇게 비저항을 조절하는 것은 내부 손실들과 전송 손실들 간의 균형을 찾는 것을 가능하게 할 수 있다.
상기 도핑 재료는 제 1 경로로(in a first pass) 상기 도핑된 트랙들 및 상기 중간의 이격부들의 영역들로 도입되어서 상기 중간의 이격부들의 도핑 재료의 농도를 획득할 수 있다. 상기 도핑 재료가 제 2 경로로 상기 도핑된 트랙들의 영역으로 도입되어서 상기 도핑된 영역에서의 도핑 재료의 농도를 획득할 수 있다. 이러한 각각의 2개 경로들은 도핑 프로세스를 단순화 및 가속화시킬 수 있다. 이는 다양한 도핑제 농도를 사용함에 있어서 도핑을 위한 고가의 장비를 사용하지 않으면서 도핑을 수행할 수 있게 한다.
상기 트랙들의 폭 및 이와 달리 또는 추가적으로, 상기 중간의 이격부들의 폭은 프로세스 요건에 따라서 결정될 수 있다. 내부 손실들 및 전송 손실들은 트랙들의 폭 및/또는 중간의 이격부들의 폭 및/또는 프로세스 요건에서의 도핑제의 농도와 관련하여서 저장될 수 있다. 이러한 프로세스 요건은 최소 손실들을 결정하고 이에 따라서 트랙들을 설계하는 것을 가능하게 한다.
이온 주입 프로세스가 상기 도핑 단계 동안에 사용될 수 있다. 이온 주입이 특히 유리하게 사용될 수 있는데, 그 이유는 도핑 프로세스가 정확하게 목표지점에 대해서 수행될 수 있기 때문이다.
일 실시형태에 따르면, 상기 도핑된 영역 및 상기 중간의 이격부들은 인(phosphorous)으로 형성되며 n-타입 베이스 및 붕소-도핑된 이미터를 갖는 광전지의 후방 측 상에 부가될 수 있다. 이로써, 상기 도핑된 영역 및 상기 중간의 이격부들은 인으로 형성되며 이에 따라서 n-타입 베이스 및 붕소-도핑된 이미터를 갖는 광전지의 후방 측 상에 부가될 수 있다.
또한, 웨이퍼를 갖는 광전지가 제공되며, 이 전지는 적어도 하나의 측면 상에 컨택트 구조물을 가지며, 상기 컨택트 구조물은 도핑된 트랙들 및 부가된 도전체 재료로 구성되며, 상기 도핑된 트랙들은 양 측면들 상에서 상기 도전체 재료를 넘어서 돌출되며, 상기 도핑된 트랙들은 중간의 이격부들에 의해서 서로 분리된다.
유리하게는, 반도체 저장 매체, 하드 드라이브 또는 광학 저장 매체와 같은 머신 판독가능한 매체 상에서 저장될 수 있는 프로그램 코드를 갖는 프로그램 제품이 제공되며, 이 프로그램 코드는 상기 프로그램 제품이 컴퓨터 또는 디바이스 상에서 실행되는 때에, 상술한 실시예들 중 하나에 따른 방법을 수행하기 위해서 사용될 수 있다.
본 발명은 예시적으로 첨부 도면들을 참조하여서 이하에서 보다 양호하게 예시될 것이다. 도면들은 다음과 같다:
도 1은 본 발명의 예시적인 실시예에 따른 광전지를 도시한다.
도 2는 본 발명의 다른 예시적인 실시예에 따른 광전지를 도시한다.
도 3은 이상적으로 도핑된 컨택트 구조물을 갖는 태양 전지 세그먼트 내측에서의 전위 및 전류 밀도 분포를 도시한다.
도 4는 광범위하게(extensively) 도핑된 컨택트 구조물을 갖는 태양 전지 세그먼트 내측에서의 전위 및 전류 밀도 분포를 도시한다.
도 5는 몇몇 태양 전지 타입들의 내부 직렬 저항과 태양 전지들의 컨택트 구조물의 핑거 수량(finger quantity) 간의 관계를 도시한다.
도 6은 본 발명의 예시적인 실시예에 따른 컨택트 구조물의 도핑된 표면 부분과 내부 직렬 저항 간의 관계를 도시한다.
도 7은 본 발명의 예시적인 실시예에 따른 컨택트 구조물의 도핑된 표면 부분과 재결합 레이트(recombination rate) 간의 관계를 도시한다.
도 8은 본 발명의 예시적인 실시예에 따른 광전지의 컨택트 구조물을 생성하기 위한 방법의 흐름도이다.
본 발명의 실시예의 보다 적합한 실례들의 다음의 설명에서, 동일한 또는 유사한 참조 부호들은 유사한 기능들을 갖는 요소들에 대해서 사용되고 다양한 도면들에서 표현되며, 다음 설명에서 상기 요소들의 반복되는 설명을 생략한다.
도 1은 본 발명의 예시적인 실시예에 따른 광전지(100)를 도시한다. 이 광전지(100)는 반도체 재료의 웨이퍼(102)를 포함한다. 광전지(100)는 그 양 측면들이 컨택트된다. 이를 위해서, 컨택트 구조물(104)은 본 예시적인 실시예에서 웨이퍼(102)의 후방 측 상에 제공된다. 컨택트 구조물(104)은 도핑된 트랙들(106) 및 부가된 도전체 재료(108)로 구성된다. 도전체 재료(108)는 도전체 트랙들로 형성된다. 도전체 재료(108)는 금속-기반의 재료이다. 특히, 도전체 재료(108)는 은 또는 은-기반의 합금이다. 도핑된 트랙들(106)은 양 측면들 상에서 도전체 재료(108)를 외측에서 돌출하고 있다. 도핑된 트랙들(106)은 중간의 이격부들(110)에 의해서 이격된다. 도핑된 트랙들(106)은 웨이퍼(102)의 후방 측의 표면 부분을 피복하며, 이 표면 부분은 최소 손실들 및 최대 효율을 위해서 설계된다. 웨이퍼(102)는 광전지(100)의 전방 측의 전체 표면이 도핑된다. 도전체 재료(108)로 구성된 도전체 트랙들은 컨택트 구조물(104)의 도핑된 트랙들 반대편에 배치된다. 웨이퍼(102)는 반사 손실들을 최소화하기 위해서 그 전방 측 상에서 도전체 트랙들 간에서 퀀칭(quenched) 및 템퍼링된다(tempered).
도시되지 않은 예시적인 실시예에서, 광전지(100)는 전방 측 상에서 본 발명에 따른 컨택트 구조물을 갖는다. 이를 위해서, 도핑된 트랙들은 전방 측 상에서 도핑되고, 도핑된 트랙들(106)과 다른 도핑 재료가 후방 측 상에 존재한다. 다양한 도핑된 영역들이 광전지(100)의 베이스 및 이미터 역할을 한다.
도시되지 않은 예시적인 실시예에서, 광전지(100)는 2개의 상이한 컨택트 구조물들을 그의 후방 측 상에서 갖는다. 도시된 컨택트 구조물(104)에 추가하여서, 광전지(100)는 다른 컨택트 구조물을 가지며, 이 다른 컨택트 구조물은 추가된 트랙들 및 도전체 재료(108)로 구성된다. 이 추가된 트랙들은 또한 중간의 이격부들(110)에 의해서 트랙들(106)로부터 분리된다. 이 추가된 트랙들은 트랙들(106)과는 다른 도핑 재료로 도핑된다. 이로써, 광전지(100)의 이미터 및 베이스는 광전지(100)의 후방 측 상에서 서로 근접하게 배치된다. 광전지(100)의 전방 측은 본 실시예의 실례에서는 컨택트되지 않는데 이는 최소 쉐이딩 손실(shading losses)을 위한 것이다.
달리 말하면, 태양 전지(100)의 단면은 본 발명에 따른 부분적으로 도핑된 BSF(Back Surface Field)로 표현된다.
도 2는 본 발명의 다른 예시적인 실시예에 따른 광전지(100)를 도시한다. 이 광전지(100)는 도 1의 광전지에 실질적으로 대응한다. 도 1에 도시된 광전지에 추가하여서, 이 광전지(100)는 중간의 이격부들(110) 내에서 도핑된 트랙들(106)과 동일한 도핑 재료를 갖는 소형 도핑부(200)를 갖는다. 이 소형 도핑부(200)는 광전지(100)의 후방 측의 증가된 전기 전도도를 가져온다.
예시적인 실시예에서, 전체 후방 측은 컨택트 구조물(104)을 생성하기 위해서 소형 도핑부(200)를 갖게 도핑된다. 트랙들(106)은 사후에 도핑되어서 트랙들(106) 및 도전체 재료 간의 저감된 트랜지션 저항을 위해서 요구되는 높은 도핑 레벨을 획득한다.
본 예시적인 실시예에서, 트랙들(106) 및 소형 도핑부(200)는 컨택트 구조물(104)을 생성하기 위해서 웨이퍼(102) 내로 서로 개별적으로 부가된다. 특히, 이온 주입은 공간 내에서 도핑 농도를 정확하게 제어하고 위치시키는 역할을 한다.
도 1 및 도 2에서 도시된 발명은 부분적으로 도핑된 후방 측을 갖는, 양 측면들 상에서 컨택트된 태양 전지(100)를 나타낸다. 컨택트 구조물(104)은 증가된 효율을 갖는, 양 측면들 상에서 컨택트된 태양 전지(100)에 대하여 기술된다.
산업 표준 태양 전지들(100)의 증가된 효율을 위해서, 유전체에 의해서 패시베이션되고(dielectrically passivated) 그리고 국부적으로 컨택트된 후방 측면을 도입함으로써 전기적 손실 및 광학적 손실이 개선될 수 있다. 이를 위해서, 국부적으로 컨택트하는 후방 측 금속배선(108)은 전지의 전방 측 상에서 되는 바와 같이, 스크린 인쇄된 은 H-그리드(screen printed silver H-grid)(108)를 사용할 수 있다.
금속배선(108)과 베이스(106) 간의 컨택트 저항을 최소화시키기 위해서, 적어도 금속배선(108) 영역의 표면(이른바 후측 표면 필드부(Back Surface Field))을 강하게(intensively) 도핑할 필요가 있다. 이러한 도핑 프로세스는 몇몇 변형예들로 수행될 수 있다. 예를 들어서, 이 도핑 프로세스는 PERT(Passivated Emitter and Rear Totally) 확산 방식으로 또는 PERL(Passivated Emitter and Rear Locally) 확산 방식으로 이루어질 수 있다.
PERT 확산 개념에서는, 태양 전지 후방 측의 전체 표면이 도핑되는(100%) 한편, PERL 확산 개념에서는, 금속배선(108) 아래의 오직 일부 영역만이 도핑된다(정상적으로는, 전체 표면의 5 내지 20%).
두 개념들은 단점 및 장점들을 갖는다. BSF 도핑 프로세스의 전기 도전성은 PERT 확산 개념에서는 측방향 도전성(lateral conductivity)을 증가시키며 이로써 저항적 손실들(ohmic losses)을 저감시킨다. 한편, 높은 레벨의 도핑은 전지의 재결합 손실들이 발생하도록 후방 측 상에서 재결합을 강화시킨다. 이는 PERL 확산 개념에서는 정반대이다. 도 3 및 도 4에 도시된 바와 같이, 도핑되지 않은 후방 측의 저항적 손실는 PERT 확산 개념을 사용할 때에서보다 언제나 높으며, 증가된 핑거 수량에 의해서 완벽하게 보상될 수 없다.
가능한 해법은 PERT 확산 개념의 BSF 도핑 레벨을, 재결합 정도와 횡방향 도전성(transverse conductivity) 간의 최적 절충이 이루어질 때까지, 저하시키는데 있다. 이의 한계점은 금속배선(108)의 컨택트 저항을 최소화시키기 위해서, 특정한 최소한의 농도의 도핑제가 존재해야 한다는 것이다. 이러한 농도는, 금속배선 페이스트의 경우에는, 최대 효율을 달성하는데 필요한 도핑제의 정량보다 상당히 크다.
본 제안된 해법은 상이한 양의 도핑제들을 영역들(106, 110)에 도입하는데 있다. 그 결과는 금속배선(108)하에서의 도핑제의 농도가 높게 되어서 컨택트 프로세스를 가능하게 한다. 금속배선(108)의 핑거들 간에는 중간 정도 농도의 도핑제가 존재할 수 있다.
본 발명에서, 핑거들 간의 영역(106)은 강하게 도핑되고 금속배선 영역에 걸쳐서 상당하게 돌출되며, 이는 PERL 전지와 반대된다. 50%의 표면 피복 부분은 PERT 전지(100% 피복)와 유사한 도전성을 제공한다. 감소된 피복량은 전지의 후방 측 상에서의 재결합 정도를 저하시키는 역할을 한다.
다른 예시적인 실시예에서, 강하게 도핑된 영역들(106) 간의 영역(110)은 약하게 도핑된다. 이는 예를 들어서 장기간의 안정성을 개선시킬 수 있다.
전지(100)를 레이아웃할 때에, 표면 피복 부분(F)은 20% 내지 90% 정도 피복할 수 있다. 바람직하게는, 표면 피복 부분(F)은 40 내지 60% 정도 피복할 수 있다. H 그리드와의 조합의 경우에, 핑거 수량 n은 40 내지 150개일 수 있다(강하게 도핑된 영역들(106)의 폭은 이로써 15.6 cm 태양 전지에서 Idop=r15.6/n으로서 계산된다). 핑거들 간의 이격 간격들은 가변할 수 있다. 마찬가지로, 구조물(104)은 전체-표면 금속배선과도 조합될 수 있다. 또한, 구조물(104)은 후방 측 이미터 전지와도 조합될 수 있다. 이러한 경우에, 부분적으로 도핑된 FSF가 사용된다.
전기적 관점에서, 전지(100)는 p 또는 n-타입 기판(102)일 수 있다. 강하게-도핑된 영역(106)은 예를 들어서, 붕소 또는 인/비소(phosphorus/arsenic)로 도핑될 수 있다. 강하게 도핑된 영역(106) 내에서, 5 내지 150 Ohm/square의 층 저항, 즉 표면적당의 저항이, 바람직하게는 20 내지 60 Ohm/square의 층 저항이 달성될 수 있다. 중간 영역(110)은 도핑되지 않을 수 있거나, 층 저항은 80 내지 500 Ohm/square 범위에 있을 수 있다.
프로세스 수행 동안에, 도핑 영역들은 상이한 방식들로 성형될 수 있다. 예를 들어서, 마스크를 사용하는 이온 주입, 전체-표면 도핑 프로세스 후의 국부적 백-에칭(local back-etching), 국부적 확산 마스크의 부가 및 이후의 도핑 또는 도핑 유리들과 같은 도핑제의 국부적 소스의 부가가 수행될 수 있다.
나머지 영역(110)이 거의 도핑되지 않은 실시예를 도면이 도시한다. 이 경우에, 웨이퍼(102)는 핑거들(108) 아래에서 강하게-도핑된다. 이러한 핑거들 간에서, 웨이퍼(102)는 거의 도핑되지 않는다. 도핑된 영역들(106) 간의 폭 또는 이격 거리 및 중간의 이격부들(110)이 최적화된다. 정상적으로, 이들은 동일한 폭을 갖는다. 도핑된 영역들(106) 및 중간의 이격부들(110)이 핑거 그리드를 형성한다.
도 3은 국부적으로 도핑된 컨택트 구조물(302)을 갖는 태양 전지 세그먼트(300) 내측에서의 전위 및 전류 밀도 분포를 나타낸다. 여기에서는, 기술된 본 발명과는 반대로, 컨택트 구조물(302)은 오직 도전체 트랙(108)의 폭만을 갖는 도핑된 영역으로 구성된다. 태양 전지들의 웨이퍼는 이 도전체 트랙들 간에서는 도핑되지 않는다. 전위 밀도 및 전류 밀도는 컨택트 구조물(302)의 영역에서 극히 높다. 전위 밀도 및 전류 밀도는 컨택트 구조물(302)로부터 멀어질수록 급하게 감소한다. 도전체 트랙(108)으로부터의 특정 거리에서의 전위 밀도 및 전류 밀도는 도면의 임계치(representation threshold) 미만이다. 전위 밀도 및 전류 밀도는 컨택트 구조물(302) 영역에서 매우 높아서, 웨이퍼의 반도체 재료의 전기 저항은 재료를 초과잉가열(superheating)시킬 수 있다.
저항 손실들은 무엇보다도 고 전류 밀도 영역(da P=J2*rho)에서 발생한다. 고 전류 밀도 영역들은 대부분 금속배선(108) 주변에서 나타난다. 이러한 효과는 전류 크라우딩(crowding)으로 지정된다.
도 4는 광범위하게(extensively) 도핑된 컨택트 구조물(402)을 갖는 태양 전지 세그먼트(400) 내측에서의 전위 및 전류 밀도 분포를 나타낸다. 본 명세서에서 제안되는 해법과는 달리, 컨택트 구조물(402)은 폐쇄된 도핑된 표면으로 구성되며, 이 표면 상에 도전체 트랙(108)이 배치된다. 이 표면은 일단부터 타단까지 일정 밀도로 도핑된다. 전위 밀도 및 전류 밀도는 도전체 트랙의 영역에서 높다. 도 3의 컨택트 구조물과 비교하여서, 전위 밀도 및 전류 밀도는 상당하게 보다 완만하게 감소한다. 전체 도핑된 표면의 영역은 일정 전위 밀도 및 전류 밀도를 갖는다.
손실들은 금속배선(108)으로부터 떨어진 영역들(x>0.05)에서만 최소이다. 등전위 라인들이 BSF에 있어서 편평한 각을 갖는다. 결과적으로, 높은 도핑 정량이 엄격하게 필요하지 않다.
도 3 및 도 4는 30 Ohm BSF를 갖는 PERC/PERL 및 PERT 태양 전지 세그먼트 내측의 전위 및 전류 밀도 분포(화살표들)를 나타낸다. 후방 측 금속배선은 x=0 및 x=0.0035 cm에서 존재한다. 단순화를 위해서 등전위 전방 측이 가정되었다.
도 5는 태양 전지들의 컨택트 구조물의 핑거 수량과 몇몇 태양 전지 타입들의 내부 직렬 저항 간의 관계(500)를 도시한다. 이 관계(500)는 도면에서 가로축의 핑거 수량 및 세로축의 직렬 저항으로 도시된다. 직렬 저항은 핑거 수량이 증가할수록 떨어지는데 이는 모든 타입들의 태양 전지들에서 그러하다. PERL 타입의 태양 전지들은 직렬 저항에서의 보다 큰 감소를 보였음이 주목되어야 한다. 이러한 감소정도는 PERT-타입 태양 전지들에서는 보다 작다. 그러나, 40개의 핑거들을 갖는 100 Ohm 후측-표면-필드부를 갖는 PERT 전지들의 직렬 저항은 110개의 핑거들을 갖는 PERL 전지들의 직렬 저항만큼 이미 낮다. 다시 한번, 40 Ohm 후면-표면-필드부 PERT 전지들에서는, 직렬 저항은 30 퍼센트만큼 작아진다.
이 도면은 다양한 핑거 수량을 갖는 PERL 및 PERT 전지들에 대한 내부 직렬 저항을 예시한다. 오직 횡방향 라인 저항만이 도시된다. 금속배선에서의 저항 손실들은 고려되지 않는다.(Rabse=2.5 Ohm*cm, 160pm 전지 밀도).
도 6은 본 발명의 예시적인 실시예에 따른 컨택트 구조물의 도핑된 표면 부분과 내부 직렬 저항 간의 관계를 도시한다. 이를 위해서, 2개의 상이한 예시적인 실시예들(600, 602)이 공통 도면에서 나타난다. 이 도면은 가로축에서 0 퍼센트 표면 부분 내지 100 퍼센트 표면 부분 간의 표면 부분을 도시한다. 직렬 저항은 세로축에서 Ohms으로 도시된다. 제 1 예시적인 실시예(600)는 강하게 도핑된 구역들 간의 도핑되지 않은 중간의 이격부들을 갖는 광전지이다. 이 제 1 예시적인 실시예는 도 1에서 예시적으로 도시된다. 직렬 저항은 강하게 도핑된 구역들의 5 퍼센트 표면 부분에 대해서는, 강하게 도핑된 구역들의 100 퍼센트 표면 부분에 대해서의 최소로 계산된 획득가능한 직렬 저항보다 대략 6배 높다. 제 1 예시적인 실시예(600)에서, 상기 도핑된 표면 부분이 증가함에 따라서 직렬 저항은 급하게 감소하고, 상기 최소치에 점근적으로 근사하며 상기 최소치 아래로는 떨어지지 않는다. 이미 40 퍼센트 표면 부분에 대해서는, 직렬 저항은 상기 최소치보다 단지 10 퍼센트 높다. 제 2 예시적인 실시예(602)는 도 2에서 예시적으로 도시된 바와 같은, 거의 도핑되지 않은 중간의 이격부들을 갖는 광전지이다. 이 제 2 실시예에서는, 강하게 도핑된 영역의 표면 부분이 증가함에 따라서, 직렬 저항은 마찬가지로 감소한다. 그러나, 5 퍼센트 표면 부분에 대해서, 직렬 저항은 상기 최소치보다 오직 30 퍼센트 정도 높을 뿐이다. 직렬 저항은 50 퍼센트 표면 부분에 있어서 이미 최초치에 도달하였다.
본 발명자들은 강하게 도핑된 영역의 상이한 표면 피복 부분들에 대하여 본 발명에 따른 태양 전지의 내부 직렬 저항을 관측할 수 있다(40 Ohms). 하나의 경우에, 상기 중간 영역은 도핑되지 않으며(적색), 다른 경우에, 중간 영역에서이다(청색). 오직 횡방향 라인 저항만이 도시된다. 금속배선에서의 저항 손실들은 고려되지 않는다. 광전지는 등전위 전방 측을 보인다. 조사된 영역(균일한 생성)에서의 저항은 약간 더 높다. 본 도면은 Rbase 2.5 Ohm*cm, 160pm 전지 두께, 90개의 핑거들에 기초한다. Joe가 표면 부분에 따른 가중치 부여를 통해서 평가된다. J_80 Ohm -90 fA. J_80 Ohm -150 fA. J_없음(none)-20.
도 7은 본 발명의 예시적인 실시예에 따른 컨택트 구조물의 도핑된 표면 부분과 재결합 레이트 간의 관계를 도시하다. 도 6에서와 같이, 양 상이한 예시적인 실시예들(600, 602)이 같은 도면에서 도시된다. 이 도면은 가로축에서는 0 퍼센트 표면 부분 및 100 퍼센트 표면 부분 간의 표면 부분을 도시한다. 재결합 레이트는 세로축을 따라서 표시된다. 양 예시적인 실시예들(600, 602)에 대한 재결합 레이트는 표면 부분과 함께 증가한다. 100 퍼센트 표면 부분에 대해서, 양 실시예들(600, 602)은 150의 재결합 레이트를 보인다. 제 1 예시적인 실시예(600)는 5 퍼센트 표면 부분에 있어서 재결합 레이트 25를 보인다. 제 2 예시적인 실시예(602)는 5 퍼센트 표면 부분에 대해서 재결합 레이트 95를 보인다.
도 6 및 도 7의 정보를 조화시키면, 양 예시적인 실시예들(600, 602)에 대해서, 20 퍼센트 내지 90 퍼센트 간의 표면 부분을 경제적으로 부가하는 것이 가능해진다. 40 퍼센트 내지 60 퍼센트의 표면 부분에 있어서 이율(profitability)은 매우 크다.
도 8은 본 발명의 예시적인 실시예에 따른 광전지의 컨택트 구조물을 생성하기 위한 프로세스(800)의 흐름도이다. 이 프로세스(800)는 준비 단계(802)를 포함한다. 도핑 단계(804) 및 컨택트 단계(806)가 포함된다. 준비 단계(802)는 광전지의 웨이퍼를 준비한다. 도핑 단계(804)에서, 웨이퍼의 적어도 측면의 표면 부분이 도핑 재료로 도핑되어서 도핑된 영역이 획득된다. 이 도핑된 영역은 도핑된 트랙들로서 형성된다. 이 트랙들은 중간의 이격부들에 의해서 분리된다. 컨택트 단계(806)에서, 도핑된 영역은 컨택트되어서 컨택트 구조물이 제공된다. 이를 위해서, 도전체 재료가 상기 트랙들 상으로 부가되어서 상기 트랙들은 양 측면들 상에서 도전체 재료를 넘어서 돌출된다.
예시적인 실시예에서, 이 프로세스의 도핑 단계(804)에서, 표면 부분은 20 퍼센트 내지 90 퍼센트 정도로 도핑된다. 이를 위해서, 10 퍼센트 내지 80 퍼센트 정도의 표면 부분은 도핑되지 않는다. 특히, 이 프로세스의 도핑 단계(804)에서, 표면 부분은 40 퍼센트 내지 60 퍼센트 정도로 도핑된다. 이를 위해서, 40 퍼센트 내지 60 퍼센트 정도의 표면 부분은 도핑되지 않는다. 이러한 표면 부분들은 최적의 도전성 및 최소의 재결합도를 획득하는 것을 가능하게 한다.
예시적인 실시예에서, 이 프로세스의 도핑 단계(804)에서, 도핑된 영역은 복수의 보조 트랙(side track)들과 함께 적어도 하나의 주 트랙(main track)으로서 형성된다. 이를 위해서, 보조 트랙들은 핑거 형상을 가지며 주 트랙에 대해서 교차하게(transversally) 배열된다. 자신의 보조 트랙들과 함께 몇몇 주 트랙들이 광전지 상에 분포될 수 있다.
예시적인 실시예에서, 보조 트랙들은 주 트랙에 대해서 교번하여서(alternately) 배열된다.
예시적인 실시예에서, 보조 트랙들은 주 트랙에 대해서 교번하여서 배열된다. 주 트랙 및 보조 트랙들은 H 형상의 패턴을 보이며, 이로써 주 트랙은 크로스 대시(cross dash)를 나타낸다. 복수의 보조 트랙들은 주 트랙 상에 배열될 수 있다.
예시적인 실시예에서, 프로세스의 도핑 단계(804)에서, 다른 도핑 재료가 다른 도핑된 영역을 획득하도록 도핑된다. 다른 도핑 재료는 처음의 도핑 재료와 개별적이며 상기 다른 도핑된 영역은 추가 도핑된 영역들로서 형성된다. 이 추가 트랙들이 또한 중간의 이격부들에 의해서 처음의 트랙들로부터 분리된다. 이 추가 도핑된 영역은 처음의 도핑된 영역과 동일한 측면 상에 배치된다. 이 측면 반대편 측면은 본 실시예에서는 도핑되지 않거나 약하게 도핑되고 컨택트되지 않는다.
예시적인 실시예에서, 이 프로세스의 도핑 단계(804)에서, 도핑된 영역에서 10 Ohm/m 내지 150 Ohm/m의 비저항(specific resistance)이 존재하도록 트랙들은 도핑제의 농도로 도핑된다. 예시적인 실시예에서, 이 프로세스의 도핑 단계(804)에서, 도핑된 영역에서 20 Ohm/m 내지 60 Ohm/m의 비저항이 존재하도록 트랙들은 도핑제의 농도로 도핑된다.
예시적인 실시예에서, 이 프로세스의 도핑 단계(804)에서, 상기 중간의 이격부들은 상기 트랙들보다 적은 도핑 재료 농도로 도핑된다. 이로써, 상기 중간의 이격부들은 거의 도핑되지 않는다. 이러한 약한 도핑은 중간 이격부에서의 전기 저항을 감소시키고 이로써 전기적 손실들을 감소시킨다.
예시적인 실시예에서, 이 프로세스의 도핑 단계(804)에서, 상기 중간의 이격부들은, 중간의 이격부들에서 80 Ohm/m 내지 500 Ohm/m 의 비저항이 존재하도록 하는 도핑제의 농도로 도핑된다.
예시적인 실시예에서, 이 프로세스의 도핑 단계(804)에서, 도핑 재료는 제 1 경로로(in a first pass) 상기 트랙들의 영역 및 상기 중간의 이격부들의 영역에 도입되어서, 상기 중간의 이격부들의 도핑 재료의 농도를 획득한다. 도핑 재료는 제 2 경로로 상기 트랙들의 영역에 도입되어서, 상기 도핑된 영역에서의 도핑 재료의 농도를 획득한다. 도핑 강도를 변화시키는 대신에, 단일 도핑 프로세스가 존재한다. 보다 높은 도핑 레벨의 경우에 주입이 2배가 된다.
예시적인 실시예에서, 도핑 단계(804) 동안, 트랙들의 폭 및/또는 중간의 이격부들의 폭은 프로세스 요건에 기초하여서 결정된다.
예시적인 실시예에서, 이온 주입 프로세스가 도핑 단계(804) 동안에 사용된다.
본 명세서에서 제시된 발명은 효율적인 후방 측 재결합을 감소시킴으로써 개선된 전지 효율을 낳는다. 오직 도핑 레벨만을 제어하면 된다. 이는 프로세스를 선택적 이미터들을 위해서 사용되는 바와 같은, 통상적인 선택적 도핑 프로세스에 비해서 단순화시킬 수 있다. 본 명세서에서 제시된 프로세스(800)는 에지 마스킹과 같은, 에지 션트들(edge shunts)을 피하기 위한 방법들과 조합될 수 있다. 금속배선의 정렬을 위해서 설정된 요건들은 매우 유연한데, 그 이유는 금속배선은 강하게-도핑된 영역들에 대해서 정밀하게 배향될 필요가 없기 때문이다. 그 결과는 2-스테이지 도핑 프로세스에 비해서 이온 주입기에서의 단순해진 주입이다. 어떠한 이동 마스크도 필요하지 않다.
도면들에서 도시되고 기술된 실시예의 실례들은 오직 예시적으로 선택되었다. 실시예의 상이한 실례들이 전체적으로 서로 조합되거나, 개별 특징들을 참조하여서 서로 조합될 수 있다. 실시예의 실례는 실시예의 다른 실례의 특징들로 완성될 수 있다.
또한, 본 발명에 따른 프로세스 단계들은 반복될 수 있으며 기술된 것과는 다른 순서로 수행될 수 있다.
실시예의 실례가 제 1 특징과 제 2 특징 간의 "및/또는" 접속사를 포함하는 경우에, 실시예의 형태에 따른 예시적인 실시예는 상기 제 1 특징 및 상기 제 2 특징을 보이며, 실시예의 다른 형태에 따라서는 오직 제 1 특징 또는 제 2 특징 중 어느 하나만을 나타낸다는 것이 이해되어야 한다.

Claims (12)

  1. 광전지(100)의 컨택트 구조물(104)을 생성하기 위한 방법(800)으로서, 상기 방법(800)은,
    상기 광전지(100)용 웨이퍼(102)를 제공하는 단계(802);
    도핑된 영역(106)을 획득하기 위하여 상기 웨이퍼(102)의 적어도 일 측면의 표면 부분을 도핑 재료로 도핑하는 단계로서, 상기 도핑된 영역(106)은 도핑된 트랙들(106)로서 형성되고, 상기 도핑된 트랙들(106)은 중간의 이격부들(110)에 의해서 서로 분리되는, 상기 도핑하는 단계(804); 및
    상기 컨택트 구조물(104)을 생성하도록 상기 도핑된 영역(106)을 컨택트하는 단계로서, 상기 도핑된 트랙들(106)이 양 측면들 상에서 도전체 재료(108)를 넘어서 돌출되도록 상기 도전체 재료(108)가 상기 도핑된 트랙들(106)에 부가되는, 상기 컨택트하는 단계(806);를 포함하는, 컨택트 구조물 생성 방법.
  2. 제1항에 있어서,
    상기 도핑 단계(804) 동안에, 상기 웨이퍼(102)의 적어도 하나의 측면의 표면 부분은 20 퍼센트 내지 90 퍼센트, 특히 40 퍼센트 내지 60 퍼센트가 도핑되는, 컨택트 구조물 생성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 도핑 단계(804) 동안에, 상기 광전지(100)의 후방 측 상에 상기 컨택트 구조물(104)을 생성하기 위하여 상기 후방 측이 도핑되는, 컨택트 구조물 생성 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 도핑 단계(804) 동안에, 상기 도핑된 영역(106)은 복수의 보조 트랙들을 갖는 적어도 하나의 주 트랙으로서 형성되어, 상기 보조 트랙들은 핑거 형상을 가지며 상기 주 트랙에 대해서 교차하게 배열되는, 컨택트 구조물 생성 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 도핑 단계(804) 동안, 추가 도핑 재료가 하나의 추가 도핑된 영역을 획득하도록 도입되며, 상기 추가 도핑 재료는 처음의 도핑 재료와는 상이하며, 상기 추가 도핑된 영역은 추가 도핑된 트랙들로서 형성되며, 상기 추가 도핑된 트랙들은 처음의 트랙들(106)과는 중간의 이격부들(110)에 의해서 분리되는, 컨택트 구조물 생성 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 도핑 단계(804) 동안에, 상기 도핑된 영역(106)에서의 층 저항이 5 Ω/square 내지 150 Ω/square, 특히 20 Ω/square 내지 60 Ω/square로 조절되도록 하는 도핑제의 농도로 상기 도핑된 트랙들(106)이 도핑되는, 컨택트 구조물 생성 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, ,
    상기 도핑 단계(804) 동안에, 상기 중간의 이격부들(110)은 상기 도핑된 트랙들(106)의 도핑 재료의 농도보다 적은 농도로 도핑되는, 컨택트 구조물 생성 방법. 제7항에 있어서, 상기 도핑 단계(804) 동안에, 상기 중간의 이격부들(110)은 상기 중간의 이격부들에서 80 Ω/square 내지 500 Ω/square의 층 저항을 갖도록 하는 도핑제의 농도로 도핑되는, 컨택트 구조물 생성 방법.
  8. 제7항 또는 제8항에 있어서,
    상기 도핑 단계(804) 동안에, 상기 도핑 재료는 제 1 경로로 상기 도핑된 트랙들(106) 및 상기 중간의 이격부들(110)의 영역들에 도입되어서 상기 중간의 이격부들(110)의 도핑 재료의 농도를 획득하고, 상기 도핑 재료가 제 2 경로로 상기 도핑된 트랙들(106)의 영역에 도입되어서 상기 도핑된 영역(106)에서의 도핑 재료의 농도를 획득하는, 컨택트 구조물 생성 방법.
  9. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 도핑 단계(804) 동안에, 상기 도핑된 트랙들(106)의 폭 및/또는 상기 중간의 이격부들(110)의 폭은 프로세스 요건에 기초하여서 결정되는, 컨택트 구조물 생성 방법.
  10. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 도핑 단계(804) 동안, 이온 주입 프로세스가 사용되는, 컨택트 구조물 생성 방법.
  11. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 도핑된 영역(106) 및 상기 중간의 이격부들(110)은 인(phosphorous)으로 형성되며 n-타입 베이스 및 붕소-도핑된 이미터를 갖는 광전지(100)의 후방 측 상에 부가되는, 컨택트 구조물 생성 방법.
  12. 웨이퍼(102)를 갖는 광전지(100)로서, 적어도 하나의 측면 상에 컨택트 구조물(104)을 가지며, 상기 컨택트 구조물은 도핑된 트랙들(106) 및 부가된 도전체 재료(108)로 구성되며, 상기 트랙들(106)은 양 측면들 상에서 상기 도전체 재료(108)를 넘어서 돌출되며, 상기 트랙들(106)은 중간의 이격부들(110)에 의해서 서로 분리되는, 광전지.
KR1020167010992A 2013-09-27 2014-09-26 광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지 Withdrawn KR20160064173A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE201310219599 DE102013219599A1 (de) 2013-09-27 2013-09-27 Verfahren zum Herstellen einer Kontaktstruktur einer Fotovoltaikzelle und Fotovoltaikzelle
DE102013219599.0 2013-09-27
PCT/EP2014/070612 WO2015044341A1 (de) 2013-09-27 2014-09-26 Verfahren zum herstellen einer kontaktstruktur einer fotovoltaikzelle und fotovoltaikzelle

Publications (1)

Publication Number Publication Date
KR20160064173A true KR20160064173A (ko) 2016-06-07

Family

ID=51626529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167010992A Withdrawn KR20160064173A (ko) 2013-09-27 2014-09-26 광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지

Country Status (6)

Country Link
US (1) US20160225921A1 (ko)
EP (1) EP3050119A1 (ko)
KR (1) KR20160064173A (ko)
CN (1) CN105765733B (ko)
DE (1) DE102013219599A1 (ko)
WO (1) WO2015044341A1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009111669A2 (en) * 2008-03-05 2009-09-11 Varian Semiconductor Equipment Associates Maskless doping technique for solar cells
US20100108130A1 (en) * 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
KR20110105382A (ko) * 2008-12-10 2011-09-26 어플라이드 머티어리얼스, 인코포레이티드 스크린 프린팅 패턴 정렬을 위한 향상된 비젼 시스템
DE102009034594A1 (de) 2009-02-24 2010-08-26 Bosch Solar Energy Ag Verfahren zur Herstellung einer kristallinen Silizium-Solarzelle mit ganzflächiger, legierter Rückseitenmetallisierung
KR102052503B1 (ko) * 2012-01-19 2020-01-07 엘지전자 주식회사 태양 전지 및 이를 제조하는 제조 장치와 방법
CN102856328B (zh) * 2012-10-10 2015-06-10 友达光电股份有限公司 太阳能电池及其制作方法
US20150349156A1 (en) * 2012-12-18 2015-12-03 Pvg Solutions Inc. Solar battery cell and method of manufacturing the same

Also Published As

Publication number Publication date
EP3050119A1 (de) 2016-08-03
WO2015044341A1 (de) 2015-04-02
US20160225921A1 (en) 2016-08-04
CN105765733B (zh) 2018-08-31
DE102013219599A1 (de) 2015-04-16
CN105765733A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
CN103762270B (zh) 太阳能电池及其制造方法
KR101358535B1 (ko) 태양전지 및 그 제조 방법
EP3029738B1 (en) Method for manufacturing a solar cell
US20140166087A1 (en) Solar cells having graded doped regions and methods of making solar cells having graded doped regions
KR20110053465A (ko) 편 방향 접속부를 구비한 태양 전지 및 태양 전지 모듈
KR20150010771A (ko) 포인트 컨택 솔라 셀들을 위한 개선된 도핑 패턴
US20100184250A1 (en) Self-aligned selective emitter formed by counterdoping
US8338213B2 (en) Method for manufacturing solar cell
KR20130085208A (ko) 태양 전지 및 이를 제조하는 제조 장치와 방법
US20130104974A1 (en) Solar cell and manufacturing method thereof
NL2010382C2 (en) Photo-voltaic cell and method of manufacturing such a cell.
EP2757596B1 (en) Method for solar cell manufacturing
KR20160064173A (ko) 광전지의 컨택트 구조물을 생성하기 위한 방법 및 광전지
CN209675316U (zh) 一种太阳电池
Desrues et al. Influence of the emitter coverage on interdigitated back contact (IBC) silicon heterojunction (SHJ) solar cells
TW201304165A (zh) 光伏打電池
KR102044464B1 (ko) 태양 전지 및 그 제조 방법
KR101833936B1 (ko) 태양 전지 및 그 제조 방법
KR101322626B1 (ko) 태양 전지 및 그의 제조 방법
Dirnstorfer et al. Silicon heterojunction metal wrap through solar cells–a 3D TCAD simulation study
KR20140144391A (ko) 태양전지의 제조 방법

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20160426

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid