KR20160011244A - 다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터 - Google Patents
다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터 Download PDFInfo
- Publication number
- KR20160011244A KR20160011244A KR1020140088232A KR20140088232A KR20160011244A KR 20160011244 A KR20160011244 A KR 20160011244A KR 1020140088232 A KR1020140088232 A KR 1020140088232A KR 20140088232 A KR20140088232 A KR 20140088232A KR 20160011244 A KR20160011244 A KR 20160011244A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- organic semiconductor
- insulating polymer
- printing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
- H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
- H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/649—Aromatic compounds comprising a hetero atom
- H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
- H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터에 관한 것으로, 기판을 준비하는 단계; 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계; 및 상기 유기 반도체 및 상기 절연성 고분자의 수직 상분리 현상을 이용하여, 절연성 고분자 박막 및 상기 절연성 고분자 박막 상에 유기 반도체 박막이 동시에 형성되는 단계; 를 포함하고, 상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량 및/또는 상기 블렌드 용액의 인쇄 속도에 따라, 상기 유기 반도체 박막의 폭 및 절연성 고분자 박막의 두께가 제어되는 것인 다층 박막의 제조 방법을 제공할 수 있다.
Description
다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터에 관한 것이다.
유기 박막 트랜지스터의 제조에는 유기 반도체 등을 용매에 녹여 기판에 박막을 형성하는 용액 공정이 많이 사용되고 있다. 용액 공정으로 유전층, 유기 반도체층 및 보호층으로 구성된 다층 박막을 제조하는 경우 후속 공정의 용매가 이미 형성된 하부층을 손상시키는 문제가 발생될 수 있다.
보다 효과적인 용액 공정을 구현하기 위해 다층 박막을 한 번의 코팅 공정을 통해 구현하고자 하는 연구가 진행되고 있다. 또한, 다층 박막의 제조 단가를 낮추기 위하여, 값비싼 유기 반도체를 소량 사용할 수 있는 방법에 대한 요구가 계속되고 있다.
이를 해결하기 위하여, 최근에는 유기 반도체 및 절연성 고분자의 상분리를 이용해 유기 박막 트랜지스터의 성능을 향상시키거나 유기 반도체 박막와 절연성 고분자 박막을 한번의 공정으로 제작할 수 있는 방법들이 제시되고 있다.
2008. 9. 11. 자로 국내 특허출원된 제10-2008-90070호 발명의 경우, 코팅(coating) 방식으로 절연성 고분자 박막 상에 유기 반도체 박막을 동시에 형성하는 다층 박막의 제조 방법을 제시하고, 이를 포함한 유기 박막 트랜지스터를 제조하는 방법을 제시하였다.
상기 특허의 의의는, 상기와 같은 구조의 다층 박막을 제조함으로써 절연성 고분자 박막의 두께를 얇게 만들 수 있으므로, 이를 이용한 유기 박막 트랜지스터는 저전력 구동이 가능하고, 소량의 유기 반도체로도 우수한 트랜지스터 성능을 나타내어 유기 반도체 비용을 절감할 수 있는 데 있다.
이와 유사하게, 2009년 Advanced Materials에 게재된 이위형 박사의 논문에서는 스핀 코팅(spin coating) 방식을 통해 절연성 고분자 박막 상에 유기 반도체 박막이 위치하는 수직 상분리를 제시였고, 보다 완벽한 수직 상분리를 위해 용매 어닐링(solvent annealing) 처리를 제시하였다.
상기 2009년 논문의 의의는, 유기 반도체 박막 및 절연성 고분자 박막의 계면 거칠기(roughness)를 개선하고, 유기 반도체의 코팅 특성을 개선하여, 결과적으로 유기 박막 트랜지스터 소자 특성을 향상시킨 데 있다.
그러나, 유기 박막 트랜지스터를 전자 회로에 적용하기 위해서는 유기 반도체 박막 패턴을 형성하여 그 폭을 제어하는 것이 필수적인데, 아직까지 상기 특허출원 및 2009년 논문과 같은 코팅 방식이 아닌 인쇄 공정을 통해 유기 반도체 박막 및 절연성 고분자 박막의 패턴을 동시에 인쇄한 사례는 보고되지 않았다.
한편, 2013년 J.Mater.Chem.C에 게재된 한국화학연구원의 조성윤 박사의 논문에서는 잉크젯 프린팅(inkjet printing)방식을 이용한 유기 반도체 및 절연성 고분자 블렌드 용액(blend solution)의 수직 상분리를 제시하였다. 상기 2013년 논문의 의의는, 유기 반도체 및 절연성 고분자의 블렌드 용액을 프린팅 방식 중 하나로 인쇄한 사례로서, 유기 반도체의 배향성 및 박막의 균일성(uniformity)을 향상시킨 데 있다.
그러나, 상기 2013년 논문에서도 유기 반도체 및 절연성 고분자의 블렌드 용액은 수직 상분리 특성을 보인 반면, 하단 절연성 고분자 박막은 절연막으로서의 특성을 확보하지 못하였고, 인쇄 패턴 상에 유기 반도체 박막의 폭을 제어하지 못한 점에서 그 한계가 있다.
이에, 본 발명자는 유기 반도체 및 절연체 고분자 블렌드 용액의 수직 상분리를 이용하며, 인쇄 기법에 의해 유기 반도체 박막 및 절연성 고분자 박막을 동시에 형성할 수 있는 다층 박막의 제조 방법을 개발하였다.
구체적으로는, 본 발명의 일 구현예에 따르면, 유기 반도체 박막이 인쇄된 패턴의 중앙에 위치하며, 인쇄 패턴 상에 유기 반도체 박막의 폭을 제어할 수 있다.
본 발명의 일 구현예에서는, 기판을 준비하는 단계; 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계; 및 상기 유기 반도체 및 상기 절연성 고분자의 수직 상분리 현상을 이용하여, 절연성 고분자 박막 및 상기 절연성 고분자 박막 상에 유기 반도체 박막이 동시에 형성되는 단계; 를 포함하고, 상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량 및/또는 상기 블렌드 용액의 인쇄 속도에 따라, 상기 다층 박막 패턴의 폭, 상기 유기 반도체 박막의 폭 및 상기 절연성 고분자 박막의 두께가 제어되는 것인 다층 박막의 제조 방법을 제공한다..
상기 절연성 고분자는 비결정성 고분자일 수 있다,
상기 절연성 고분자는 폴리아크릴레이트계 고분자, 폴리이드계 고분자, 폴리페놀계 고분자, 폴리바이닐알코올계 고분자 또는 이들의 조합일 수 있다.
상기 유기 반도체는 싸이오펜계 화합물, 싸이아진계 (thiazine) 화합물, 폴리아센 (polyacene)계 유도체, 폴리아닐린계 화합물, 폴리아세틸렌계 화합물 또는 이들의 조합일 수 있다.
상기 용매는 유기염소계 화합물, 유기불소계 화합물, 탄화수소계 화합물, 알코올계 화합물, 벤젠계 화합물 또는 이들의 조합일 수 있다. 구체적으로는, TCB(1,2,4-Trichlorobenzene)일 수 있다.
상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량은, 상기 절연성 고분자에 대한 상기 유기 반도체의 중량 비율이 2:1 내지 1:8인 것일 수 있다. 구체적으로는, 2:1 내지 1:1, 1:4, 1:6, 1:8 일 수 있다.
상기 유기 반도체 박막의 폭은 1 내지 200 ㎛일 수 있고, 구체적으로는 1 내지 10 ㎛일 수 있다.
상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량은, 상기 블렌드 용액 내 1 내지 15 중량%일 수 있다.
상기 절연성 고분자 박막의 두께는 10 내지 1000 ㎚일 수 있고, 구체적으로는 50 내지 600 ㎚ 일 수 있다.
상기 유기 반도체 박막은 인쇄 패턴의 중앙에 위치하는 것일 수 있다.
상기 형성되는 절연성 고분자 박막 및 유기 반도체 박막의 형태는 선형일 수 있다.
상기 기판은 상기 절연성 고분자의 표면에너지보다 큰 표면에너지를 갖는 것일 수 있고, 예를 들어, 실리콘 기판일 수 있고, 고분자 기판일 수 있다.
상기 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계;에서, 상기 인쇄 기법은, 잉크젯 프린팅(inkjet printing), 롤 투 롤 프린팅(roll to roll printing), 또는 스크린 프린팅(screen printing) 중 적어도 어느 하나의 기법일 수 있다.
상기 인쇄 속도는 10 내지 2000㎛/s 일 수 있다.
상기 인쇄 방법은 미세유체 디스펜서(microfluidic dispenser)를 사용하여 인쇄하는 것일 수 있다.
본 발명의 다른 일 구현예에서는, 전술한 다층 박막의 제조 방법 중 어느 하나의 방법에 따라 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 인쇄하여, 절연성 고분자층 위에 유기 반도체층이 형성된 것을 특징으로 하는 다층 박막을 제공한다.
본 발명의 또 다른 일 구현예에서는, 기판을 마련하는 단계; 상기 기판에 게이트 전극을 마련하는 단계; 전술한 다층 박막의 제조 방법 증 어느 한 방법에 따라, 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 인쇄하는 단계; 및 상기 인쇄 패턴 위에 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법을 제공한다.
상기 인쇄 패턴 위에 소스 전극과 드레인 전극을 형성하는 단계;는 프린팅에 의해 형성하는 것일 수 있다.
본 발명의 또 다른 일 구현예에서는, 게이트 전극이 연결된 기판; 상기 기판에 형성된 제1유전층; 상기 제1유전층에 형성된 제2유전층; 상기 제2유전층 위에 형성된 유기 반도체 박막; 상기 유기 반도체 박막으로 연결되는 소스 및 드레인 전극을 포함하고, 전술한 유기 박막 트랜지스터 제조 방법에 따라 제조되는 유기 박막 트랜지스터를 제공한다.
본 발명의 일 구현예에서는, 유기 반도체 및 절연체 고분자 블렌드 용액의 수직 상분리를 이용하며, 인쇄 기법에 의해 유기 반도체 박막 및 절연성 고분자 박막을 동시에 형성할 수 있는 다층 박막의 제조 방법을 제공할 수 있다.
구체적으로는, 본 발명의 일 구현예에 따르면, 상기 다층 박막 패턴의 폭, 상기 유기 반도체 박막의 폭, 및 상기 절연성 고분자 박막의 두께를 제어할 수 있다. 또한, 상기 유기 반도체 박막은 인쇄된 패턴의 중앙에 위치할 수 있다.
또한, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터를 제공할 수 있다.
도 1은, 본 발명의 일 구현예에 따라 다층 박막을 제조하는 모습을 도식화한 것이다.
도 2의 (a)는, 본 발명의 일 실시예에 따라 제조된 다층 박막을 관찰한 현미경 사진이다. (좌: 원 이미지/우: 편광이미지)
도 2의 (b)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 유기 반도체 박막만을 선택적으로 제거한 후의 두께 프로파일이다.
도 2의 (c)는, 본 발명의 다른 일 실시예에 따라 제조된 다층 박막을 관찰한 현미경 사진이다. (좌: 원 이미지/우: 편광이미지)
도 2의 (d)는, 본 발명의 다른 일 실시예에 따라 제조된 다층 박막에서, 유기 박막만을 선택적으로 제거한 후의 두께 프로파일이다.
도 3의 (a)는, 본 발명의 일 실시예에 따라 제조된 다층 박막을 관찰한 XPS 데이터이다.
도 3의 (b)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 유기 반도체 박막만을 선택적으로 제거한 후 관찰한 XPS 데이터이다.
도 3의 (c)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 중앙 부분에 대한 SEM-EDX 데이터이다.
도 3의 (d)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 가장자리 부분에 대한 SEM-EDX 데이터이다.
도 4는, 본 발명의 일 구현예에 따라 제조된 다층 박막에서, 블렌드 용액 내 절연성 고분자에 대한 유기 반도체의 중량 비율이 변화함에 따라, 유기 반도체 박막의 폭이 변화하는 양상을 측정한 것이다.
도 5의 (a)는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터의 소자 구조를 도식화한 것이다.
도 5의 (a)의 우측 이미지는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터를 도식화한 것이다.
도 5의 (b)는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터의 아웃풋(output) 특성을 기록한 것이다.
도 5의 (b)는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터의 트랜스퍼(transfer) 특성을 도식화한 것이다.
도 6은, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 블렌드 용액 내 유기 반도체 및 절연성 고분자의 총 농도 변화에 따른 절연성 고분자 박막의 두께 변화 및 표면 프로파일이다.
도 7은, 본 발명의 일 실시예에 따라 다층 박막을 형성하기 위한 인쇄 과정에서, 인쇄속도 변화에 따른 표면 프로파일 및 절연성 고분자 박막의 두께 변화이다.
도 2의 (a)는, 본 발명의 일 실시예에 따라 제조된 다층 박막을 관찰한 현미경 사진이다. (좌: 원 이미지/우: 편광이미지)
도 2의 (b)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 유기 반도체 박막만을 선택적으로 제거한 후의 두께 프로파일이다.
도 2의 (c)는, 본 발명의 다른 일 실시예에 따라 제조된 다층 박막을 관찰한 현미경 사진이다. (좌: 원 이미지/우: 편광이미지)
도 2의 (d)는, 본 발명의 다른 일 실시예에 따라 제조된 다층 박막에서, 유기 박막만을 선택적으로 제거한 후의 두께 프로파일이다.
도 3의 (a)는, 본 발명의 일 실시예에 따라 제조된 다층 박막을 관찰한 XPS 데이터이다.
도 3의 (b)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 유기 반도체 박막만을 선택적으로 제거한 후 관찰한 XPS 데이터이다.
도 3의 (c)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 중앙 부분에 대한 SEM-EDX 데이터이다.
도 3의 (d)는, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 가장자리 부분에 대한 SEM-EDX 데이터이다.
도 4는, 본 발명의 일 구현예에 따라 제조된 다층 박막에서, 블렌드 용액 내 절연성 고분자에 대한 유기 반도체의 중량 비율이 변화함에 따라, 유기 반도체 박막의 폭이 변화하는 양상을 측정한 것이다.
도 5의 (a)는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터의 소자 구조를 도식화한 것이다.
도 5의 (a)의 우측 이미지는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터를 도식화한 것이다.
도 5의 (b)는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터의 아웃풋(output) 특성을 기록한 것이다.
도 5의 (b)는, 본 발명의 일 구현예에 따라 제조된 유기 박막 트랜지스터의 트랜스퍼(transfer) 특성을 도식화한 것이다.
도 6은, 본 발명의 일 실시예에 따라 제조된 다층 박막에서, 블렌드 용액 내 유기 반도체 및 절연성 고분자의 총 농도 변화에 따른 절연성 고분자 박막의 두께 변화 및 표면 프로파일이다.
도 7은, 본 발명의 일 실시예에 따라 다층 박막을 형성하기 위한 인쇄 과정에서, 인쇄속도 변화에 따른 표면 프로파일 및 절연성 고분자 박막의 두께 변화이다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구범위의 범주에 의해 정의될 뿐이다.
본 발명의 일 구현예에서는, 기판을 준비하는 단계; 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계; 및상기 유기 반도체 및 상기 절연성 고분자의 수직 상분리 현상을 이용하여, 절연성 고분자 박막 및 상기 절연성 고분자 박막 상에 유기 반도체 박막이 동시에 형성되는 단계; 를 포함하고, 상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량 및/또는 상기 블렌드 용액의 인쇄 속도에 따라, 상기 다층 박막 패턴의 폭, 상기 유기 반도체 박막의 폭 및 상기 절연성 고분자 박막의 두께가 제어되는 것인 다층 박막의 제조 방법을 제공한다.
상기 수직 상분리 현상과 관련하여, 블렌드 용액 내에서 상분리를 일으키는 방식에는, 수평 상분리(lateral phase separation)와 수직 상분리(vertical phase separation)가 있다. 이 중 수직 상분리는 표면에너지의 차이, 소재 간의 상호 친화도, 용매의 증발 거동을 제어하여 얻을 수 있는 방식이다.
상기 절연성 고분자는 상기 유기 반도체에 비해서 표면에너지가 큰 절연성 고분자로서, 비결정성 고분자일 수 있다.
예를 들면, 유기 용매에 녹을 수 있는 폴리아크릴레이트계 고분자, 폴리페놀계 고분자, 폴리이미드계 고분자, 폴리바이닐알코올계 고분자 또는 이들의 조합일 수 있다.
보다 구체적으로는, 폴리메틸메타아크릴레이트, 폴리이미드, 폴리바이닐페놀, 폴리바이닐알코올, 폴리스타이렌과 같은 고분자를 사용할 수 있다.
또한, 상기 유기 반도체는 상기 절연성 고분자에 비해 표면에너지가 작은 유기 반도체로서, 용액 공정이 가능한 다양한 유기 반도체를 사용할 수 있다.
예를 들면, 상기 유기 반도체는 싸이오펜계 화합물, 싸이아진계 (thiazine) 화합물, 폴리아센 (polyacene)계 유도체, 폴리아닐린계 화합물, 폴리아세틸렌계 화합물 또는 이들의 조합일 수 있다.
상기 유기 반도체 및 상기 절연성 고분자의 표면에너지 차이는 상기 유기 반도체 및 상기 절연성 고분자의 수직 상분리를 일으킬 수 있는 한 제한은 없다. 구체적으로, 표면에너지의 차이가 2.0 mJm-2 이상인 조합을 사용하는 경우, 상기 유기 반도체 및 상기 절연성 고분자의 수직 상분리를 용이하게 하여 가공시간을 줄일 수 있다.
상기 용매는, 상기 유기 반도체 및 상기 절연성 고분자를 녹일 수 있는 물질로서, 유기염소계 화합물, 유기불소계 화합물, 탄화수소계 화합물, 알코올계 화합물, 벤젠계 화합물 또는 이들의 조합일 수 있다.
예를 들면, TCB(1,2,4-Trichlorobenzene)를 상기 용매로 사용할 수 있다. 이때, 끓는점이 비교적 높은 214℃로서 증발 속도가 낮은 TCB의 특성으로 인하여, 상기 유기 반도체 및 상기 절연성 고분자의 수직 상분리에 충분한 시간을 제공할 수 있다.
상기 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계에서, 상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량은, 상기 절연성 고분자에 대한 상기 유기 반도체의 중량 비율로서 2:1 내지 1:8인 것일 수 있다. 구체적으로는, 2:1 내지 1:1, 1:4, 1:6, 1:8 일 수 있다.
상기 범위 내에서 상기 중량 비율이 증가할수록, 상기 다층 박막 인쇄 패턴의 폭 대비 유기 반도체 박막의 폭은 넓어질 수 있다. 구체적으로, 상기 중량 비율이 2:1 인 경우, 상기 유기 반도체 박막의 폭은 상기 다층 박막 인쇄 패턴의 폭 대비 90%일 수 있다.
상기 유기 반도체 박막의 폭은 1 ㎛ 내지 200 ㎛일 수 있고, 구체적으로는 1 ㎛ 내지 10 ㎛일 수 있다.
도 6은, 본 발명의 일 실시예에 따라 제조된 다층 박막 패턴에서, 블렌드 용액 내 유기 반도체 및 절연성 고분자의 총 농도 변화에 따른 절연성 고분자 박막의 두께 변화 및 표면 프로파일이다.
일 구현예에 따른 다층 박막을 트랜지스터 소자에 응용하기 위해서는, 상기 절연성 고분자 박막을 일정 두께 이상으로 확보하는 것이 중요하다. 상기 절연성 고분자 박막이 너무 얇을 경우 절연 특성이 확보되지 못하게 되므로, 소자구동을 위해 전기장을 인가하더라도 소자가 구동되지 않기 때문이다.
이때, 상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 총 농도로는 1 내지 15 중량%일 수 있다. 상기 범위 내에서 중량%가 증가할수록, 절연성 고분자 박막의 두께를 효과적으로 제어할 수 있다. 이때, 유기반도체 박막의 폭 및 두께는 변화시키지 않을 수 있다.
상기 절연성 고분자 박막의 두께는 10 내지 1000 ㎚일 수 있고, 구체적으로는 50 내지 600 ㎚일 수 있다.
상기 유기 반도체 박막은 인쇄 패턴의 중앙에 위치하는 것일 수 있다. 다만, 상기 중앙의 의미는 반드시 정중앙인 것으로 한정되는 것은 아니다. 즉, 도 3의 (c) 및 도 (d)에 나타난 바와 같이, 인쇄 패턴의 가장자리 부분에는 유기 반도체 박막이 존재하지 않고, 중앙 부분에 존재하는 것을 의미한다.
상기 형성되는 절연성 고분자 박막 및 유기 반도체 박막의 형태는 선형일 수 있다. 다만, 이에 제한되지는 않으며, 다양한 형태의 패턴을 구현할 수 있다.
상기 기판은 상기 절연성 고분자의 표면에너지보다 큰 표면에너지를 갖는 것일 수 있다. 예를 들면, 실리콘 기판 및/또는 고분자 기판일 수 있다.
이때, 다층 박막의 하단에는 상대적으로 표면에너지가 큰 상기 절연성 고분자 박막이 형성되며, 다층 박막의 상단에는 상대적으로 표면에너지가 작은 상기 유기 반도체 박막이 형성될 수 있다.
구체적으로, 상기 기판은 게이트 전극으로 사용되는 통상의 Si 기판일 수 있으며, 다른 예시로서, 상기 기판은 실리콘 기판 표면에 유전층으로 기능하는 열적으로 성장된 실리콘 디옥사이드가 형성된 기판일 수 있다.
상기 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계;에서, 상기 인쇄 기법은, 잉크젯 프린팅(inkjet printing), 롤 투 롤 프린팅(roll to roll printing), 또는 스크린 프린팅(screen printing) 중 적어도 어느 하나의 기법일 수 있다.
도 7은, 본 발명의 일 실시예에 따라 다층 박막의 패턴을 형성하기 위한 인쇄 과정에서, 인쇄 속도 변화에 따른 표면 프로파일 및 절연성 고분자 박막의 두께 변화를 나타낸 것이다.
상기 인쇄 속도는 10 내지 2000㎛/s 일 수 있다. 상기 범위를 만족하는 경우, 상기 인쇄 패턴의 폭 및 상기 유기반도체 박막의 폭, 상기 절연성 고분자 박막의 두께가 효과적으로 제어될 수 있다.
구체적으로, 상기 범위 내에서 인쇄 속도가 증가할수록, 인쇄 패턴의 폭이 감소할 수 있고, 그에 따라 유기 반도체 박막의 폭 또한 감소할 수 있다. 또한, 인쇄 속도가 증가할수록 절연성 고분자 박막의 두께가 증가할 수 있다.
상기 인쇄 방법은 미세유체 디스펜서(microfluidic dispenser)를 사용하여 인쇄하는 것일 수 있다. 상기 미세유체 디스펜서(microfluidic dispenser)는, 압전 소자의 변형을 제어함에 따라 노즐에 생기는 메니스커스(Meniscus)를 제어한 후, 기판에 액적을 접촉하여 패턴을 형성하는 방식을 제공할 수 있다.
본 발명의 다른 일 구현예에서는, 전술한 다층 박막의 제조 방법 중 어느 하나의 방법에 따라 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 인쇄하여, 절연성 고분자층 위에 유기 반도체층이 형성된 것을 특징으로 하는 다층 박막을 제공한다.
본 발명의 또 다른 일 구현예에서는, 기판을 마련하는 단계; 상기 기판에 게이트 전극을 마련하는 단계; 전술한 다층 박막의 제조 방법 증 어느 한 방법에 따라, 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 인쇄하는 단계; 및 상기 인쇄 패턴 위에 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터 제조 방법을 제공한다.
상기 인쇄 패턴 위에 소스 전극과 드레인 전극을 형성하는 단계;는 프린팅에 의해 형성하는 것일 수 있다.
본 발명의 또 다른 일 구현예에서는, 게이트 전극이 연결된 기판; 상기 기판에 형성된 제1유전층; 상기 제1유전층에 형성된 제2유전층; 상기 제2유전층 위에 형성된 유기 반도체 박막; 상기 유기 반도체 박막으로 연결되는 소스 및 드레인 전극을 포함하고, 전술한 유기 박막 트랜지스터 제조 방법에 따라 제조되는 유기 박막 트랜지스터를 제공한다.
이하 본 발명의 바람직한 실시예 및 시험예를 기재한다. 그러나 하기 실시예는 본 발명의 바람직한 일 실시예일뿐 본 발명이 하기 실시예에 한정되는 것은 아니다.
(
실시예
1)
절연성 고분자에 대한 유기 반도체의 중량 비율을 1:1로 하고, 용매로 TCB(1,2,4-Trichlorobenzene, SiGMA-ALDRICH로부터 구입)는 사용하여 블렌드 용액을 제조하였다.
상기 절연성 고분자는 폴리메틸메타크릴레이트(polymethyl methacrylate, PMMA, SiGMA-ALDRICH로부터 구입)를 사용하고, 상기 유기 반도체는 diF-TES ADT(2,8-Difluoro-5,11-bis(triethylsilylethynyl)anthradithiophene, LUMTEC로부터 구입)을 사용하였다.
상기 블렌드 용액 내 폴리메틸메타크릴레이트 및 diF-TES ADT의 총 농도는 10중량%로 하였다.
상기 제조된 블렌드 용액은 미세유체 디스펜서(microfluidic dispenser)를 사용하여 SiO2 300㎚기판(LG siltron Inc, silicon wafer(polished-prime)) 위에 인쇄하여, 다층 박막을 제조하였다. 이는 도 1에 나타난 바와 같다.
(
실시예
2 내지 4)
상기 실시예 1에서, 상기 중량 비율을 1:4(실시예2), 1:6(실시예3), 2:1(실시예4)로 변경한 것을 제외하고, 상기 실시예 1과 동일한 방법으로 다층 박막을 제조하였다.
(
실시예
5 내지 8)
상기 실시예 3에서, 상기 총 농도를 1(실시예5), 3(실시예6), 5(실시예7), 8(실시예8) 중량%으로 변경한 것을 제외하고, 상기 실시예3과 동일한 방법으로 다층 박막을 제조하였다.
(
실시예
9)
상기 실시예 2에서, 상기 총 논도를 8 중량%로 변경한 것을 제외하고,상기 실시예2와 동일한 방법으로 다층 박박을 제조하였다.
시험예
1 및 2: 다층 박막 내 유기 반도체 박막의 위치 확인 및 다층 박막 내 각 박막의 두께 제어 가능성 확인
(
시험예
1) 다층 박막의 인쇄 모습 관찰
현미경 (Optical microcopy, Olympus BX51로부터 구입)의 편광을 사용하여 상기 실시예 1 및 2에서 제조된 다층 박막을 관찰하였다.
그 모습을 도 2의 (a) 및 (c)에 각각 나타내었다. 각 도면에 있어서, 좌측의 이미지는 원 이미지이고, 우측의 이미지는 편광이미지이다.
도 2의 (a) 및 (c)에 공통적으로 나타난 바와 같이, 상기 중량 비율에 관계없이, 본 발명의 일 구현예에 따라 제조된 다층 박막 내 유기 반도체 박막은 선형의 결정이며, 인쇄 패턴의 중앙에 위치함을 알 수 있다.
(
시험예
2) 다층 박막의 두께 프로파일 관찰
다층 박막 내 유기 반도체 박막의 위치를 파악하고, 상기 중량 비율에 따른 각 층의 두께를 비교하기 위해서, 실시예 1 및 2에서 제조된 다층 박막을 사이클로헥산(cyclohexane)에 담가서 diF-TES ADT 박막만을 선택적으로 제거하였다.
막 측정기를 이용하여 다층 박막의 두께 프로파일을 측정하였다. 도 2의 (b) 및 (d)는, 각각 본 발명의 실시예 1 및 2에 따라 제조된 다층 박막에서, diF-TES ADT 박막만을 선택적으로 제거한 후의 두께 프로파일이다.
도 2의 (b) 및 (d)에서 공통적으로, 상기 중량 비율에 관계없이, 본 발명의 일 구현예에 따라 제조된 다층 박막의 상단에는 유기 반도체 박막이 위치함을 알 수 있다.
또한, 도 2의 (b) 및(d)를 비교함으로써, 상기 다층 박막 내 상단 및 하단 박막의 두께는, 상기 중량 비율에 따라 제어할 수 있음을 알 수 있다.
구체적으로, 도 2의 (b)를 보면, 실시예1에서 제조된 다층 박막 내 유기 반도체 박막 및 절연성 고분자 박막의 두께는 각각 250 nm 와 300 nm이다. 반면, 실시예2에서 제조된 다층 박막 내 유기 반도체 박막 및 절연성 고분자 박막의 두께는 각각 50nm 와 500 nm임을 확인할 수 있다.
따라서, 블렌드 용액 내 절연성 고분자에 대한 유기 반도체의 중량 비율이 낮을수록, 제조된 다층 박막 내 유기 반도체 박막의 두께가 얇아짐을 알 수 있다.
시험예
3 및 4: 수직
상분리의
확인
(
시험예
3) 다층 박막의
XPS
데이터 분석
상기 실시예 2에서 제조된 다층 박막에 대해, XPS 장비를 사용하여 (PHI 5000 VersaProbe, Ulvac-PHI로부터 구입) 비파괴표면분석을 실시하였다.
구체적으로는, 배경 압력(background pressure)을 6.7x10-8Pa로 하고, 알루미늄(Al)의 Kα선에 1486.6eV를 가해주었으며, 음극(Anode)으로는 25W의 전력 및 15kV의 전압을 가해주었다. 이때, 스팟 사이즈(spot size) 100um x 100um로 하였다.
상기 분석의 결과를 기록한 도 3의 (a)에서는, F 및 S에 의한 피크(peak)가 확인되었다. 여기서, 상기 F 및 S에 의한 피크는 모두 diF-TES ADT의 분자구조에 의해 나타나는 피크이다.
한편, 수직 상분리가 잘 일어났는지 확인하기 위해, 상기 시험예 2와 동일한 방법으로, 상기 실시예 2에서 제조된 다층 박막에서 diF-TES ADT만을 선택적으로 제거한 후, XPS 분석을 실시하였다.
그 결과는 도 3의 (b)에 나타내었고, F 및 S에 의한 피크가 측정되지 않았음을 확인할 수 있다.
상기 도 3의 (a) 및 (b)를 비교함으로써, 다층 박막의 하단 박막에는 유기 반도체가 존재하지 않음을 확인할 수 있다. 이는, 유기 반도체 및 절연성 고분자의 수직 상분리가 잘 일어났음을 입증하는 것이다.
따라서, 상기 중량 비율에 관계없이, 본 발명의 일 구현예에 따라 제조되는 다층 박막의 하단에는 절연성 고분자 박막이 위치하며, 상기 절연성 고분자 박막에는 유기 반도체 물질이 포함되지 않고, 수직 상분리가 잘 일어날 수 있음을 알 수 있다.
(
시험예
4) 다층 박막의
SEMEDX
데이터 분석
상기 실시예 9에서 제조된 다층 박막 인쇄 패턴의 중앙 부분 및 가장자리 부분의 SEMEDX를 측정한 데이터를 각각 도 3의 (c) 및(d)에 나타내었다.
도 3의 (c)에 나타난 바와 같이, 실시예 2 에서 제조된 다층 박막의 중앙 부분에서는 F 및 S가 감지되었다. 전술한 바와 같이, 상기 F 및 S의 감지는, diF-TES ADT의 분자구조에 의한 것이다.
반면, 도 3의 (d)에 나타난 바와 같이, 실시예2 에서 제조된 다층 박막의 가장자리 부분에서는 F와 S가 감지되지 않았다.
상기 도 3의 (c) 및(d)를 비교함으로써, 실시예2 에서 제조된 다층 박막의 가장자리 부분에는 유기 반도체 박막이 존재하지 않는 것을 확인할 수 있다.
따라서, 다층 박막 내 유기 반도체 박막은 인쇄 패턴의 가장자리가 아닌 중앙 부분에 위치함을 알 수 있다.
시험예
5: 다층박막 내 유기 반도체 박막의 폭 제어 가능성 확인
(
시험예
5)
블렌드
용액 내 중량 비율 변화에 따른 유기 반도체 박막의 폭의 변화 관찰
도 4는, 실시예 1 내지 4로 제조된 다층 박막에 있어서, 각 결정성 유기 반도체 박막의 폭을 기록한 것이다.
도 4에 나타난 바와 같이, 블렌드 용액 내 절연성 고분자에 대한
유기 반도체의 중량 비율이 감소할수록, 다층 박막 내 유기 반도체 박막의 폭이 감소함을 확인할 수 있다.
즉, 블렌드 용액 내 절연성 고분자에 대한 유기 반도체의 중량 비율을 낮출수록, 제조된 다층 박막 내 유기 반도체 박막의 폭을 더욱 좁아지게 할 수 있음을 유추할 수 있다. 또한, 이를 이용하여 상기 유기 반도체의 폭을 제어할 수 있음을 알 수 있다.
시험예
6: 다층 박막 내 절연성 고분자 박막의 두께 제어 가능성 확인
(
시험예
6)
블렌드
용액 내 총 농도 변화에 따른 절연성 고분자 박막의 두께 변화 관찰
도 6은, 상기 실시예 3, 5 내지 8에 따라 제조된 다층 박막 패턴에서, 블렌드 용액 내 유기 반도체 및 절연성 고분자의 총 농도 변화에 따른 절연성 고분자 박막의 두께 변화 및 표면 프로파일이다.
상기 도 6에서는, 상기 블렌드 용액 내 유기 반도체 및 절연성 고분자의 총 농도가 증가할수록 상기 절연성 고분자 박막의 두께가 증가하는 것을 확인할 수 있다.
따라서, 상기 블렌드 용액 내 유기 반도체 및 절연성 고분자의 총 농도를 조절함으로써, 다층 박막 내 절연성 고분자 박막의 두께를 효과적으로 제어할 수 있음을 알 수 있다.
시험예
7: 다층박막의 인쇄 패턴의 폭 및 유기 반도체 박막의 폭, 절연성 고분자 박막의 두께 제어 가능성 확인
(
시험예
7) 다층 박막의 인쇄 속도 변화에 따른 표면 프로파일 및 하부 절연성 고분자 박막의 두께 변화 관찰
도 7은, 본 발명의 일 실시예에 따라 다층 박막의 패턴을 형성하기 위한 인쇄 과정에서, 인쇄 속도 변화에 따른 표면 프로파일 및 하부 절연성 고분자 박막의 두께 변화를 기록한 것이다.
상기 도 7에 따르면, 다층 박막 패턴을 인쇄하는 속도가 증가할수록, 인쇄 패턴의 폭이 감소하며, 그에 따른 유기 반도체 박막의 폭 또한 감소하는 것을 확인할 수 있다. 한편, 절연성 고분자 박막의 두께는 증가하는 것을 확인할 수 있다.
따라서, 다층 박막 패턴의 인쇄 속도를 조절함으로써, 인쇄 패턴의 폭, 유기 반도체 박막의 폭, 및 절연성 고분자 박막의 두께를 효과적으로 제어할 수 있음을 알 수 있다,
시험예
8 및 9: 유기 박막 트랜지스터의 제조 및 소자 특성 관찰
(
시험예
8)
유기 박막 트랜지스터의 제조
게이트 전극을 유리기판(MARIENFELD, microscope slides)에 마스크를 사용하여 증착시킨 후, 게이트 선 위에 실시예 2와 동일한 방식으로 블렌드 용액을 미세유체 디스펜서(microfluidic dispenser)를 사용하여 인쇄한 다음, 인쇄 패턴 위에 소스 전극과 드레인 전극을 증착시킴으로써, 유기 박막 트랜지스터를 제조하였다. 도 5의 (a)는 상기와 같이 제조된 유기 박막 트랜지스터의 소자 구조를 개략적으로 나타낸 것이다.
(
시험예
9) 제조된 유기 박막 트랜지스터의 소자 특성 관찰
상기 실시예 2에서 제조된 유기 박막 트랜지스터의 유기반도체 박막 및 절연성 고분자 박막의 두께는 각각 100㎚, 640 ㎚였다. 전체 폭 200 ㎛ 중 유기 반도체 박막은 인쇄 패턴의 중앙 부분에서 100 ㎛의 폭을 가졌다. 또한, 소자의 채널 길이는 30 ㎛, 채널 폭은 50 ㎛로 만들어진 것을 확인할 수 있다.
도 5의 (b) 및 (c)는 상기 유기 박막 트랜지스터의 아웃풋(output) 과 트랜스퍼(transfer) 특성을 나타낸 것으로, 전계효과이동도 우수한 특성을 보인다.
본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (24)
- 기판을 준비하는 단계;
유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계; 및
상기 유기 반도체 및 상기 절연성 고분자의 수직 상분리 현상을 이용하여, 절연성 고분자 박막 및 상기 절연성 고분자 박막 상에 유기 반도체 박막이 동시에 형성되는 단계; 를 포함하고,
상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량 및/또는 상기 블렌드 용액의 인쇄 속도에 따라, 상기 다층 박막 패턴의 폭, 상기 유기 반도체 박막의 폭 및 상기 절연성 고분자 박막의 두께가 제어되는 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 절연성 고분자는 비결정성 고분자인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 절연성 고분자는 폴리아크릴레이트계 고분자, 폴리이드계 고분자, 폴리페놀계 고분자, 폴리바이닐알코올계 고분자 또는 이들의 조합인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 유기 반도체는 싸이오펜계 화합물, 싸이오펜계 화합물, 싸이아진계(thiazine) 화합물, 폴리아센(polyacene)계 유도체, 폴리아닐린계 화합물, 폴리아세틸렌계 화합물 또는 이들의 조합인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 용매는 유기염소계 화합물, 유기불소계 화합물, 탄화수소계 화합물, 알코올계 화합물, 벤젠계 화합물 또는 이들의 조합인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 용매는 TCB(1,2,4-Trichlorobenzene)인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량은, 상기 절연성 고분자에 대한 상기 유기 반도체의 중량 비율이 2:1 내지 1:8인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량은, 상기 절연성 고분자에 대한 상기 유기 반도체의 중량 비율이 1:1 내지 1:6인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 유기 반도체 박막의 폭은 1 내지 200 ㎛인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 유기 반도체 박막의 폭은 1 내지 10 ㎛ 인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 블렌드 용액 내 상기 유기 반도체 및 상기 절연성 고분자의 함량은, 상기 블렌드 용액 내 1 내지 15 중량%인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 절연성 고분자 박막의 두께는 10 내지 1000 ㎚인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 절연성 고분자 박막의 두께는 50 내지 600 ㎚인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 유기 반도체 박막은 인쇄 패턴의 중앙에 위치하는 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 기판은 상기 절연성 고분자의 표면에너지보다 큰 표면에너지를 갖는 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 기판은 실리콘 기판인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 기판은 고분자 기판인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계;에서,
상기 인쇄 기법은, 잉크젯 프린팅(inkjet printing), 롤 투 롤 프린팅(roll to roll printing), 또는 스크린 프린팅(screen printing) 중 적어도 어느 하나의 기법인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계;에서,
상기 인쇄 속도는 10 내지 2000㎛/s 인 것인 다층 박막의 제조 방법.
- 제1항에 있어서,
상기 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 상기 기판 위에 인쇄하는 단계;에서,
상기 인쇄 방법은 미세유체 디스펜서(microfluidic dispenser)를 사용하여 인쇄하는 것인 다층 박막의 제조 방법.
- 제1항 내지 제20항 중 어느 한 항에 따라 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액이 인쇄되어, 절연성 고분자층 및 상기 절연성 고분자층 위에 유기 반도체층이 형성된 것을 특징으로 하는 다층 박막.
- 기판을 마련하는 단계;
상기 기판에 게이트 전극을 마련하는 단계;
제1항 내지 제20항 중 어느 한 항에 따라, 유기 반도체, 절연성 고분자, 및 용매를 포함하는 블렌드 용액을 인쇄하는 단계; 및
상기 인쇄 패턴 위에 소스 전극과 드레인 전극을 형성하는 단계
를 포함하는 유기 박막 트랜지스터 제조 방법.
- 제22항에 있어서,
상기 인쇄 패턴 위에 소스 전극과 드레인 전극을 형성하는 단계;는,
프린팅에 의해 상기 소스 전극과 상기 드레인 전극을 형성하는 것인 유기 박막 트랜지스터 제조 방법.
- 게이트 전극이 연결된 기판;
상기 기판에 형성된 제1유전층;
상기 제1유전층에 형성된 제2유전층;
상기 제2유전층 위에 형성된 유기 반도체 박막;
상기 유기 반도체 박막으로 연결되는 소스 및 드레인 전극
을 포함하고, 제23항에 따라 제조되는 유기 박막 트랜지스터.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140088232A KR20160011244A (ko) | 2014-07-14 | 2014-07-14 | 다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터 |
| US14/512,154 US20160013411A1 (en) | 2014-07-14 | 2014-10-10 | Method of manufacturing multi-layered thin films, multi-layered thin films formed by the same, method of manufacturing organic thin film transistor including the same, and organic thin film transistor manufactured by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140088232A KR20160011244A (ko) | 2014-07-14 | 2014-07-14 | 다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160011244A true KR20160011244A (ko) | 2016-02-01 |
Family
ID=55068252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140088232A Ceased KR20160011244A (ko) | 2014-07-14 | 2014-07-14 | 다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160013411A1 (ko) |
| KR (1) | KR20160011244A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11283023B2 (en) | 2017-06-08 | 2022-03-22 | Corning Incorporated | Doping of other polymers into organic semi-conducting polymers |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017049185A1 (en) * | 2015-09-17 | 2017-03-23 | Ahmad Syed Taymur | Process for protecting an electronic device by selective deposition of polymer coatings |
| US10741766B2 (en) | 2016-05-12 | 2020-08-11 | Samsung Electronics Co., Ltd. | Organic semiconductor thin film and method of manufacturing the same and thin film transistor and electronic device |
| US20180083662A1 (en) * | 2016-09-16 | 2018-03-22 | Syed Taymur Ahmad | Process for protecting an electronic device by selective deposition of polymer coatings |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4961972B2 (ja) * | 2006-03-09 | 2012-06-27 | Ｊｎｃ株式会社 | 絶縁層形成用組成物および絶縁膜 |
| US9061494B2 (en) * | 2007-07-19 | 2015-06-23 | The Board Of Trustees Of The University Of Illinois | High resolution electrohydrodynamic jet printing for manufacturing systems |
| KR20100070652A (ko) * | 2008-12-18 | 2010-06-28 | 포항공과대학교 산학협력단 | 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 다층 박막 제조방법 및 이를 이용한 유기박막 트랜지스터 |
| JP5674916B2 (ja) * | 2011-02-25 | 2015-02-25 | 日本化薬株式会社 | 新規複素環式化合物及びその中間体の製造方法並びにその用途 |
| KR20130057072A (ko) * | 2011-11-23 | 2013-05-31 | 한국전자통신연구원 | 유기 박막층, 유기 박막층의 형성 방법 및 유기 박막 트랜지스터 |
| EP2814855B1 (en) * | 2012-02-15 | 2017-07-26 | Merck Patent GmbH | Planarization layer for organic electronic devices |
| US8944309B2 (en) * | 2012-10-25 | 2015-02-03 | The Regents Of The University Of Michigan | Organic vapor jet print head with solder joint |
| US9236156B2 (en) * | 2013-10-18 | 2016-01-12 | Snu R&Db Foundation | Preparing method of reduced graphene oxide film using a chemical reduction method and a pressure-assisted thermal reduction method, reduced graphene oxide film prepared by the same, and graphene electrode including the reduced graphene oxide film |
-
2014
- 2014-07-14 KR KR1020140088232A patent/KR20160011244A/ko not_active Ceased
- 2014-10-10 US US14/512,154 patent/US20160013411A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11283023B2 (en) | 2017-06-08 | 2022-03-22 | Corning Incorporated | Doping of other polymers into organic semi-conducting polymers |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160013411A1 (en) | 2016-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI447980B (zh) | A transistor, an organic semiconductor element, and the like | |
| JP2010527508A5 (ko) | ||
| KR101451301B1 (ko) | 주형을 이용한 패터닝된 자가조립식 유기 박막 전자 소자의 제조 방법 및 이를 통해 제조되는 패터닝된 자가조립식 유기 박막 전자 소자 | |
| KR20100070652A (ko) | 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 다층 박막 제조방법 및 이를 이용한 유기박막 트랜지스터 | |
| JP6702304B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置 | |
| JP6887806B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20160011244A (ko) | 다층 박막의 제조 방법, 이로 인해 형성된 다층 박막, 이를 포함하는 유기 박막 트랜지스터 제조 방법 및 이를 통해 제조된 유기 박막 트랜지스터 | |
| JP5017338B2 (ja) | 有機トランジスタの製造方法 | |
| JP6393936B2 (ja) | 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法 | |
| JP6179930B2 (ja) | 半導体膜の製造方法、半導体膜及び電界効果トランジスタ | |
| US20150001513A1 (en) | Organic thin film transistor and manufacturing method thereof | |
| KR20210071176A (ko) | 맥신 필름의 제조방법 | |
| CN107750191B (zh) | 层合体 | |
| KR102325592B1 (ko) | 배리어 막 형성용 조성물, 및 이로부터 얻어진 배리어 막 | |
| JP2020506532A (ja) | 積層体を形成するための方法および積層体 | |
| EP2157629A2 (en) | Electronic device and process involving pinhole undercut area | |
| JP6393937B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ | |
| KR101720626B1 (ko) | 폴리이미드 및 폴리비닐알콜을 포함하는 이중층 유기 절연체 및 이를 이용한 박막 트랜지스터 | |
| TWI714766B (zh) | 半導體裝置的形成方法 | |
| KR20100050194A (ko) | 다층 박막을 포함하는 유기 박막 트랜지스터의 제조방법 및이에 의하여 제조된 유기 박막 트랜지스터 | |
| CN104377303B (zh) | 一种有机薄膜晶体管及其制备方法、阵列基板及显示装置 | |
| JP2018037486A (ja) | 薄膜トランジスタの製造方法 | |
| KR100828967B1 (ko) | 유기 트랜지스터 및 그 제조 방법 | |
| TWI305961B (en) | Method of fabricating a electrical device | |
| KR20130006913A (ko) | 블록공중합체를 이용한 멀티저항 특성의 상변화 메모리 소자 제조방법 및 이에 의하여 제조된 멀티저항 특성의 상변화 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20140714 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20150421 Patent event code: PE09021S01D |
|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20151126 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20150421 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |
|
| AMND | Amendment | ||
| PX0901 | Re-examination |
Patent event code: PX09011S01I Patent event date: 20151126 Comment text: Decision to Refuse Application Patent event code: PX09012R01I Patent event date: 20150721 Comment text: Amendment to Specification, etc. |
|
| PG1501 | Laying open of application | ||
| PX0601 | Decision of rejection after re-examination |
Comment text: Decision to Refuse Application Patent event code: PX06014S01D Patent event date: 20160219 Comment text: Amendment to Specification, etc. Patent event code: PX06012R01I Patent event date: 20160125 Comment text: Decision to Refuse Application Patent event code: PX06011S01I Patent event date: 20151126 Comment text: Amendment to Specification, etc. Patent event code: PX06012R01I Patent event date: 20150721 Comment text: Notification of reason for refusal Patent event code: PX06013S01I Patent event date: 20150421 |