[go: up one dir, main page]

KR20140081541A - Printed circuit board and the method for manufacturing of the same - Google Patents

Printed circuit board and the method for manufacturing of the same Download PDF

Info

Publication number
KR20140081541A
KR20140081541A KR1020120151418A KR20120151418A KR20140081541A KR 20140081541 A KR20140081541 A KR 20140081541A KR 1020120151418 A KR1020120151418 A KR 1020120151418A KR 20120151418 A KR20120151418 A KR 20120151418A KR 20140081541 A KR20140081541 A KR 20140081541A
Authority
KR
South Korea
Prior art keywords
pattern
circuit wiring
metal
wiring pattern
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020120151418A
Other languages
Korean (ko)
Inventor
정원덕
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120151418A priority Critical patent/KR20140081541A/en
Publication of KR20140081541A publication Critical patent/KR20140081541A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 기술의 인쇄회로기판은, 기판 몸체; 기판 몸체를 관통하는 비아 홀(via hole); 비아 홀의 중심부에 형성된 금속 포스트; 비아 홀의 측벽에 형성된 금속 접속 패턴; 금속 포스트와 금속 접속 패턴 사이에 삽입된 분리 패턴; 기판 몸체 상에 배치되어 상기 금속 포스트와 연결되고 분리 패턴 위로 연장하여 제1 방향으로 형성된 제1 회로 배선 패턴; 및 기판 몸체 상에 배치되면서 금속 접속 패턴과 연결되어 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 회로 배선 패턴을 포함한다.A printed circuit board of the present invention comprises a substrate body; A via hole through the substrate body; A metal post formed in the center of the via hole; A metal connection pattern formed on a side wall of the via hole; A separation pattern inserted between the metal posts and the metal connection pattern; A first circuit wiring pattern disposed on the substrate body and connected to the metal posts and extending over the isolation pattern in a first direction; And a second circuit wiring pattern disposed on the substrate body and connected to the metal connection pattern and formed in a second direction different from the first direction.

Description

인쇄회로기판 및 제조 방법{Printed circuit board and the method for manufacturing of the same}Technical Field [0001] The present invention relates to a printed circuit board and a manufacturing method thereof,

본 발명은 반도체 소자 패키지에 관한 것으로서, 보다 상세하게는 인쇄회로기판 및 제조 방법에 관한 것이다.The present invention relates to a semiconductor device package, and more particularly, to a printed circuit board and a manufacturing method thereof.

전자 기기들에 요구되는 전자 소자는 다양한 능동 및 수동 회로 요소들을 포함하고 있으며, 이러한 회로 요소들은 반도체 칩(chip) 또는 다이(die)로 불리기도 하는 반도체 기판에 집적될 수 있다. 집적회로의 전자 소자들은 인쇄회로 기판(PCB)과 같이 회로 배선을 포함하는 패키지(package) 기판에 실장된 전자 패키지 형태로 제공될 수 있다. 이러한 전자 패키지는 전자 기기의 메인 보드에 장착되어 컴퓨터나 모바일(mobile) 기기 또는 데이터 스토리지(data storage)와 같은 전자 시스템을 구성하는 데 이용될 수 있다. Electronic devices required for electronic devices include a variety of active and passive circuit elements, which may be integrated into a semiconductor substrate, also referred to as a semiconductor chip or die. Electronic components of the integrated circuit may be provided in the form of an electronic package mounted on a package substrate including circuit wiring such as a printed circuit board (PCB). Such an electronic package may be mounted on a main board of an electronic device and used to configure an electronic system such as a computer, a mobile device, or a data storage.

전자 패키지의 고성능 및 고속 동작이 요구되는 추세에 따라 반도체 칩의 입/출력 수는 계속해서 증가하는 반면, 전자 패키지의 크기는 계속 감소하고 있다. 이러한 고성능 및 고속 동작의 요구에 부응하기 위해 전자 패키지에 내장된 반도체가 점점 많은 신호를 전달하고 있다. 이에 따라 패키지 기판에서 상,하부층 사이의 전기적 연결을 위한 비아(via)의 개수 또한 점점 늘어나고 있다. 그러나 패키지 기판의 한정된 공간 내에 비아들을 배치해야 함에 따라, 비아의 개수가 늘어나면 패키지 기판 상의 회로 패턴을 디자인하는 자유도에 제약을 받는다. 또한 패키지 기판의 한정된 공간 내에 비아들을 배치해야 함에 따라 비아의 개수가 늘어날수록 비아의 크기를 줄여서 배치하고 있다. 그러나 비아의 크기가 작아질수록 반도체 패키지의 제조비용이 대폭 증가하는 한계가 있는 실정이다.
As the demand for high performance and high-speed operation of the electronic package is required, the number of input / output of the semiconductor chip continues to increase, while the size of the electronic package continues to decrease. In order to meet these demands of high performance and high-speed operation, semiconductors embedded in electronic packages are increasingly transmitting signals. As a result, the number of vias for electrical connection between the upper and lower layers in the package substrate is also increasing. However, as the number of vias increases as the number of vias must be arranged in the limited space of the package substrate, the flexibility of designing the circuit pattern on the package substrate is limited. Also, as the number of vias increases as the number of vias must be arranged in a limited space of the package substrate, the size of the vias is reduced. However, as the size of the via decreases, the manufacturing cost of the semiconductor package is greatly increased.

본 발명의 실시예는, 하나의 비아를 이용하여 둘 이상의 신호를 전달할 수 있게 함으로써 비아(via)의 개수가 증가하는 것을 방지할 수 있다. 비아의 개수가 증가하는 것을 방지함으로써, 패키지 기판을 제작하는데 소요되는 비용을 감소시킬 수 있다. 또한, 비아의 개수가 증가하는 것을 방지하여 패키지 기판 상에 설계하는 회로 배선 패턴 디자인의 자유도를 향상시킬 수 있는 인쇄회로기판 및 제조 방법을 제공한다.
Embodiments of the present invention can prevent two or more signals from being transmitted using one via to increase the number of vias. By preventing the number of vias from increasing, it is possible to reduce the cost of manufacturing the package substrate. The present invention also provides a printed circuit board and a manufacturing method that can prevent the number of vias from increasing and improve the degree of freedom in designing circuit wiring patterns to be designed on a package substrate.

본 발명의 일 관점에 따른 인쇄회로기판은, 기판 몸체; 상기 기판 몸체를 관통하는 비아 홀(via hole); 상기 비아 홀의 중심부에 형성된 금속 포스트; 상기 비아 홀의 측벽에 형성된 금속 접속 패턴; 상기 금속 포스트와 금속 접속 패턴 사이에 삽입된 분리 패턴; 상기 기판 몸체 상에 배치되어 상기 금속 포스트와 연결되고 상기 분리 패턴 위로 연장하여 제1 방향으로 형성된 제1 회로 배선 패턴; 및 상기 기판 몸체 상에 배치되면서 상기 금속 접속 패턴과 연결되어 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 회로 배선 패턴을 포함하는 것을 특징으로 한다.According to one aspect of the present invention, there is provided a printed circuit board comprising: a substrate body; A via hole penetrating the substrate body; A metal post formed at the center of the via hole; A metal connection pattern formed on a side wall of the via hole; A separation pattern inserted between the metal posts and the metal connection pattern; A first circuit wiring pattern disposed on the substrate body and connected to the metal posts and extending over the isolation pattern in a first direction; And a second circuit wiring pattern formed on the substrate body and connected to the metal connection pattern and formed in a second direction different from the first direction.

본 발명에 있어서, 상기 기판 몸체의 배면(backside)에 배치되어 상기 금속 포스트와 전기적으로 연결되고 상기 제1 회로 배선 패턴과 전기적으로 연결된 제3 회로 배선 패턴을 더 포함한다.The semiconductor device of the present invention may further include a third circuit wiring pattern disposed on a backside of the substrate body and electrically connected to the metal posts and electrically connected to the first circuit wiring pattern.

상기 기판 몸체의 배면에 배치되어 상기 금속 접속 패턴과 전기적으로 연결되고 상기 제2 회로 배선 패턴과 전기적으로 연결된 제4 회로 배선 패턴을 더 포함한다.And a fourth circuit wiring pattern disposed on a back surface of the substrate body and electrically connected to the metal connection pattern and electrically connected to the second circuit wiring pattern.

상기 금속 포스트 또는 상기 금속 접속 패턴은 구리를 포함하여 형성된다.The metal post or the metal connection pattern is formed to include copper.

상기 분리 패턴은 상기 제1 회로 배선 패턴과 제2 회로 배선 패턴이 전기적으록 단락되도록 절연 물질을 포함하여 형성되고, 상기 절연 물질은 산화물 또는 질화물을 포함한다.The isolation pattern is formed to include an insulation material so that the first circuit wiring pattern and the second circuit wiring pattern are electrically short-circuited, and the insulation material includes an oxide or a nitride.

본 발명의 다른 관점에 따른 인쇄회로기판은, X축 방향으로 배열된 제1 패드부 및 제2 패드부;According to another aspect of the present invention, there is provided a printed circuit board comprising: a first pad portion and a second pad portion arranged in the X-axis direction;

제1 접속 단자부와 상기 제1 접속 단자부와 다른 열(column)에 배치된 제2 접속 단자부; 상기 제1 접속 단자부와 상기 제2 접속 단자부 사이에 배치되고, 기판 몸체를 관통하는 비아 홀과, 상기 비아 홀의 중심부에 형성된 금속 포스트와, 상기 비아 홀의 측벽에 형성된 금속 접속 패턴과, 상기 금속 포스트와 금속 접속 패턴 사이에 삽입된 분리 패턴을 포함하는 비아 구조물; 상기 금속 포스트와 연결되고, 상기 분리 패턴 위로 연장하여 제1 접속 단자부와 상기 제1 패드부를 제1 방향으로 연결하는 제1 회로 배선 패턴; 및 상기 금속 접속 패턴과 연결되어 제2 접속 단자부와 상기 제2 패드부를 상기 제1 방향과 상이한 제2 방향으로 연결하는 제2 회로 배선 패턴을 포함한다. A second connection terminal portion disposed in a column different from the first connection terminal portion and the first connection terminal portion; A via hole penetrating through the substrate body; a metal post formed at the center of the via hole; a metal connection pattern formed on a side wall of the via hole; A via structure including a separation pattern inserted between the metal connection patterns; A first circuit wiring pattern connected to the metal post and extending over the separation pattern to connect the first connection terminal portion and the first pad portion in a first direction; And a second circuit wiring pattern connected to the metal connection pattern and connecting the second connection terminal portion and the second pad portion in a second direction different from the first direction.

본 발명의 실시예에 따른 인쇄회로기판의 제조방법은, 기판 몸체를 관통하는 비아 홀의 중심부에 배치된 금속 포스트를 형성하는 단계; 상기 비아 홀의 측벽에 형성된 금속 접속 패턴 및 상기 금속 포스트와 상기 금속 접속 패턴을 분리하는 분리 패턴을 형성하는 단계; 상기 기판 몸체의 제1면의 표면으로부터 상기 분리 패턴의 표면으로 연장되어 상기 금속 포스트와 연결되는 제1 회로 배선 패턴 및 상기 기판 몸체의 제1면의 표면으로부터 상기 금속 접속 패턴과 연결되는 제2 회로 배선 패턴을 형성하는 단계를 포함한다.A method of manufacturing a printed circuit board according to an embodiment of the present invention includes the steps of: forming a metal post disposed at a center portion of a via hole passing through a substrate body; Forming a metal connection pattern formed on a side wall of the via hole and a separation pattern separating the metal post and the metal connection pattern; A first circuit wiring pattern extending from the surface of the first surface of the substrate body to the surface of the separation pattern and connected to the metal post and a second circuit wiring pattern extending from the surface of the first surface of the substrate body to the metal connection pattern, And forming a wiring pattern.

상기 분리 패턴을 형성하는 단계 이후에, 상기 비아 홀이 형성된 기판 몸체를 상기 금속 기판과 접합하는 단계; 상기 분리 패턴 및 상기 기판 몸체 사이에 배치된 이격 공간을 도전성 물질로 매립하여 상기 분리 패턴으로 상기 금속 포스트와 분리된 금속 접속 패턴을 형성하는 단계; 및 상기 금속 기판을 제거하는 단계를 포함한다. Bonding the substrate body formed with the via-hole to the metal substrate after the step of forming the separation pattern; Filling the separation pattern and the spacing space disposed between the substrate body with a conductive material to form a metal connection pattern separated from the metal posts with the separation pattern; And removing the metal substrate.

상기 분리 패턴은 상기 금속 포스트의 외곽면을 둘러싸는 제1 부분 및 상기 제1 부분으로부터 일 방향으로 돌출된 제2 부분을 포함하는 형상으로 형성될 수 있다. The separation pattern may be formed in a shape including a first portion surrounding an outer surface of the metal post and a second portion protruding in one direction from the first portion.

상기 비아 홀의 폭은 상기 분리 패턴 및 금속 포스트를 포함하는 구조물의 폭보다 크게 형성할 수 있다.
The width of the via hole may be greater than the width of the structure including the separation pattern and the metal post.

본 기술에 따르면, 비아의 개수가 증가하는 것을 방지하여 반도체 패키지를 제조하는데 드는 비용을 감소시킬 수 있다. 또한, 패키지 기판 상에 설계하는 회로 배선 패턴 어레이(array)의 디자인 자유도를 향상시킬 수 있다. 아울러, 비아의 개수가 증가하는 것을 방지하여 반도체 패키지의 크기를 감소시킬 수 있다.
According to the present technique, the number of vias can be prevented from increasing, thereby reducing the cost of manufacturing the semiconductor package. Further, the degree of freedom in designing the circuit wiring pattern array to be designed on the package substrate can be improved. In addition, the number of vias can be prevented from increasing and the size of the semiconductor package can be reduced.

도 1 내지 도 19는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 20 내지 도 23은 비아 구조물을 포함하는 회로 배선 패턴의 어레이를 설명하기 위해 나타내보인 도면들이다.FIGS. 1 to 19 are views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
Figures 20-23 are illustrations to illustrate an array of circuit wiring patterns including via structures.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도 1 내지 도 19는 본 발명의 실시예에 따른 인쇄회로기판의 제조방법을 설명하기 위해 나타내보인 도면들이다.1 to 19 are views illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 금속 기판(100) 상에 식각 마스크(105)를 형성한다. 금속 기판(100)은 이후 반도체 칩과의 전기적 연결을 위해 형성될 금속 포스트를 형성하기 위해 도입된다. 금속 기판(100)은 구리(Cu)를 포함하는 금속판으로 형성될 수 있다. 이에 따라 이후 형성될 금속 포스트의 높이를 고려하여 금속 기판(100)의 두께를 설정하는 것이 바람직하다.Referring to FIG. 1, an etch mask 105 is formed on a metal substrate 100. The metal substrate 100 is then introduced to form a metal post to be formed for electrical connection with the semiconductor chip. The metal substrate 100 may be formed of a metal plate containing copper (Cu). Accordingly, it is preferable to set the thickness of the metal substrate 100 considering the height of the metal post to be formed later.

식각 마스크(105)는 금속 기판(100) 상에 포토레지스트(photoresist)와 같은 식각 마스크를 위한 물질을 도포하고, 노광 및 현상 공정을 포함하는 포토리소그래피(photolithography) 공정을 진행하여 형성할 수 있다. 식각 마스크(105)는 금속 기판(100)의 표면을 선택적으로 노출시킨다.The etch mask 105 may be formed by applying a material for an etch mask such as photoresist on the metal substrate 100 and then performing a photolithography process including an exposure and a development process. The etching mask 105 selectively exposes the surface of the metal substrate 100.

도 2를 참조하면, 금속 기판(100)을 선택적으로 식각하여 돌출된 금속 포스트(115)를 형성한다. 금속 포스트(115)는 식각 마스크(105)에 의해 노출된 금속 기판(100) 부분을 표면으로부터 식각하여 형성할 수 있다. 다음에 식각 마스크(105)를 제거하여 구리를 포함하는 금속 포스트(115)가 돌출된 금속 기판(100) 구조를 형성할 수 있다. Referring to FIG. 2, the metal substrate 100 is selectively etched to form a protruded metal post 115. The metal posts 115 can be formed by etching a portion of the metal substrate 100 exposed by the etching mask 105 from the surface. Next, the etching mask 105 is removed to form the metal substrate 100 structure in which the metal posts 115 including copper are protruded.

도 3을 참조하면, 금속 포스트(115)를 둘러싸는 분리 패턴(130)을 형성한다. 이를 위해, 금속 기판(100) 상에 절연층을 형성한다. 절연층은 금속 포스트(115)가 이후 형성될 도전 물질과 전기적으로 연결되는 것을 방지하는 역할을 하며, 산화물 또는 질화물을 포함하여 형성할 수 있다. 다음에 금속 포스트(115)를 둘러싸는 부분을 제외한 나머지 부분의 절연층을 식각하여 금속 기판(100)을 노출시킨다. 분리 패턴(130)이 형성된 금속 포스트(115)를 상부에서 나타내보인 도 4를 참조하면, 분리 패턴(130)은 금속 포스트(115)의 측벽을 둘러싼 형상으로 형성된다. 금속 포스트(115)는 원형의 형상으로 형성되나 이에 한정되는 것은 아니다. 예를 들어, 사각형과 같은 다각형의 형상을 가지게 형성될 수 있다. Referring to FIG. 3, a separation pattern 130 surrounding the metal posts 115 is formed. To this end, an insulating layer is formed on the metal substrate 100. The insulating layer serves to prevent the metal posts 115 from being electrically connected with a conductive material to be formed later, and may be formed to include an oxide or a nitride. Next, the insulating layer of the remaining portion excluding the portion surrounding the metal posts 115 is etched to expose the metal substrate 100. Referring to FIG. 4 showing a metal post 115 having the separation pattern 130 formed thereon, the separation pattern 130 is formed to surround the side wall of the metal post 115. The metal posts 115 are formed in a circular shape, but are not limited thereto. For example, a polygonal shape such as a rectangle.

도 4의 'A'부분을 확대하여 나타내보인 도 5를 참조하면, 분리 패턴(130)은 금속 포스트(115)의 외주면을 둘러싸는 제1 부분(120)과 제1 부분(120)으로부터 돌출된 돌기 형상의 제2 부분(125)을 포함하는 구조로 형성될 수 있다. 분리 패턴(130)의 제2 부분(125)은 이후 형성될 회로 배선 패턴이 금속 포스트(115)와 전기적으로 연결하는 과정에서 인접하는 도전 물질과 전기적으로 연결되어 단락되는 것을 방지하는 역할을 한다. 5, the separation pattern 130 includes a first portion 120 surrounding the outer circumferential surface of the metal post 115 and a second portion 120 protruding from the first portion 120 And a second portion 125 having a protruding shape. The second portion 125 of the separation pattern 130 is electrically connected to the adjacent conductive material in the process of electrically connecting the circuit wiring pattern to be formed later to the metal post 115 to prevent short circuit.

도 6 및 도 7을 참조하면, 비아 홀(145)이 형성된 인쇄회로기판(140)을 준비하여 금속 포스트(115)가 형성된 금속 기판(110) 상에 접합시킨다. 인쇄회로기판(140)은 기판 몸체(base, 142) 상에 형성된 비아 홀(145)을 포함한다. 기판 몸체(142)는 프리프레그(prepreg)로 구성될 수 있다. 비아 홀(145)은 기판 몸체(142) 상에 레이저 드릴링(laser drilling) 또는 기계적 드릴링을 수행하여 기판 몸체(142)의 제1면(143)에서 제1면(143)과 대향하는 제2면(147)을 관통하는 형상으로 형성할 수 있다. 여기서 비아 홀(145)의 폭(W1)은 금속 기판(110) 상에 형성된 분리 패턴(130) 및 금속 포스트(115)를 포함하는 구조물의 폭(W2)보다 큰 사이즈로 형성할 수 있다. 6 and 7, a printed circuit board 140 on which a via hole 145 is formed is prepared and bonded on a metal substrate 110 on which a metal post 115 is formed. The printed circuit board 140 includes a via hole 145 formed on a base body 142. The substrate body 142 may be composed of a prepreg. The via hole 145 is formed by laser drilling or mechanical drilling on the substrate body 142 to form a second face 143 on the first face 143 of the substrate body 142, It can be formed into a shape that passes through the through hole 147. The width W1 of the via hole 145 may be larger than the width W2 of the structure including the separation pattern 130 and the metal posts 115 formed on the metal substrate 110. [

다음에 도 7에서 도시된 바와 같이, 비아 홀(145)이 형성된 기판 몸체(142)을 포함하는 인쇄회로기판(140)을 금속 기판(110) 상에 접합한다. 인쇄회로기판(140)은 열을 가하여 접합하는 열압착 방식 또는 접착제를 이용하여 금속 기판(100) 상에 제2면(147)이 접하게 접합할 수 있다. 도 7의'B'부분을 확대하여 나타내보인 도 8을 참조하면, 인쇄회로기판(140)에 형성된 비아 홀(145)의 폭(W1)이 분리 패턴(130) 및 금속 포스트(115)를 포함하는 구조물의 폭(W2)보다 큰 사이즈로 형성함에 따라, 인쇄회로기판(140)과 분리 패턴(130) 사이에 이격 공간(S)이 배치된다. 도 7의 'A'부분을 상부에서 나타내보인 도 9를 참조하면, 인쇄회로기판(140)은 금속 포스트(115)를 둘러싸고 있는 분리 패턴(130)의 제1부분(120)으로부터 돌출된 부분인 제2부분(125)의 일부 영역(133)을 덮도록 형성될 수 있다. Next, as shown in FIG. 7, a printed circuit board 140 including a substrate body 142 having a via hole 145 formed thereon is bonded onto the metal substrate 110. The printed circuit board 140 may be bonded to the second surface 147 on the metal substrate 100 using a thermocompression bonding method or an adhesive. 8, the width W1 of the via hole 145 formed in the printed circuit board 140 includes the separation pattern 130 and the metal post 115 The spacing S is disposed between the printed circuit board 140 and the separation pattern 130. In this case, 9, the printed circuit board 140 is a portion protruding from the first portion 120 of the separation pattern 130 surrounding the metal posts 115 May be formed to cover a part of the area 133 of the second part 125.

도 10을 참조하면, 인쇄회로기판(140)과 분리 패턴(120) 사이의 이격 공간(S)을 매립하는 제1 금속막(150)을 형성한다. 제1 금속막(150)은 도금(plating) 공정을 이용하여 구리막으로 형성할 수 있다. Referring to FIG. 10, a first metal film 150 is formed to fill the space S between the printed circuit board 140 and the separation pattern 120. The first metal film 150 may be formed of a copper film using a plating process.

도 11 및 도 11의'A'부분을 확대하여 나타내보인 도 12를 참조하면, 제1 금속막(150) 상에 평탄화 공정을 진행하여 분리 패턴(120)에 의해 금속 포스트(115)와 분리된 금속 접속 패턴(155)을 형성한다. 평탄화 공정은 화학적기계적연마(CMP; Chemical Mechanical Polishing) 방법을 이용하여 수행할 수 있다. Referring to FIG. 12, which is an enlarged view of the 'A' portion of FIGS. 11 and 11, a planarization process is performed on the first metal film 150 to separate the metal posts 115 A metal connection pattern 155 is formed. The planarization process can be performed using a chemical mechanical polishing (CMP) method.

도 13을 참조하면, 인쇄회로기판(140)의 제2면(147)과 접합되어 있는 금속 기판(100)을 제거한다. 금속 기판(100)은 식각 공정을 이용하여 제거할 수 있다. 식각 공정은 건식식각 방법 또는 습식식각 방법으로 진행할 수 있다. 금속 기판(100)을 제거하는 공정으로 금속 포스트(115)의 바닥면(160), 금속 접속 패턴(155)의 바닥면(165) 및 인쇄회로기판(140)의 제2면(147)이 노출된다. 이에 따라 인쇄회로기판(140)에는 비아 홀(145)의 중심부에 형성된 금속 포스트(115), 비아 홀(145)의 측벽에 형성된 금속 접속 패턴(155) 및 금속 포스트(115)와 금속 접속 패턴(155) 사이에 삽입된 분리 패턴(120)을 포함하는 비아 구조물(157)이 형성된다. Referring to FIG. 13, the metal substrate 100 bonded to the second surface 147 of the printed circuit board 140 is removed. The metal substrate 100 may be removed using an etching process. The etching process can be performed by a dry etching method or a wet etching method. The bottom surface 160 of the metal posts 115 and the bottom surface 165 of the metal connection pattern 155 and the second surface 147 of the printed circuit board 140 are exposed do. The metal posts 115 formed on the central portion of the via hole 145 and the metal connection pattern 155 formed on the side walls of the via hole 145 and the metal connection pattern 155 A via structure 157 is formed that includes a separation pattern 120 inserted between the via patterns 155.

도 13의 'A'부분을 상부에서 나타내보인 도 14를 참조하면, 금속 포스트(115)를 둘러싸고 있는 분리 패턴(130)의 제1부분(120)으로부터 돌출된 부분인 제2부분(125)의 일부 영역이 인쇄회로기판(140)에 의해 덮여 있다. 그리고 금속 접속 패턴(155)과 금속 포스트(115)는 분리 패턴(130)으로 전기적으로 분리된다. Referring to FIG. 14, which is a top view of the portion 'A' of FIG. 13, a portion of the second portion 125, which is a portion protruding from the first portion 120 of the separation pattern 130 surrounding the metal post 115, Some areas are covered by the printed circuit board 140. Then, the metal connection pattern 155 and the metal posts 115 are electrically separated by the separation pattern 130.

도 15를 참조하면, 인쇄회로기판(140)의 제1면(143) 및 제2면(147) 상에 제2 금속막(170)을 형성한다. 제2 금속막(170)은 도금(plating) 공정을 이용하여 구리막으로 형성할 수 있다. Referring to FIG. 15, a second metal film 170 is formed on the first surface 143 and the second surface 147 of the printed circuit board 140. The second metal film 170 may be formed of a copper film using a plating process.

도 16을 참조하면, 인쇄회로기판(140)의 제1면(143)의 표면 일부 및 분리 패턴(130)의 표면이 노출되도록 인쇄회로기판(140)의 제1면(143) 상의 제2 금속막(170)을 패터닝하여 제1 회로 배선 패턴(175) 및 제2 회로 배선 패턴(185)을 형성한다. 제1 및 제2 회로 배선 패턴(175, 185)을 형성하면서 인쇄회로기판(140)의 제2면(147)의 표면 일부 및 분리 패턴(130)의 일부가 노출되도록 제2면(147) 상에 형성된 제2 금속막(170)을 패터닝하여 제3 회로 배선 패턴(180) 및 제4 회로 배선 패턴(190)을 형성한다. 여기서 제1 회로 배선 패턴(175)은 금속 포스트(115)를 통해 제3 회로 배선 패턴(180)과 전기적으로 연결되고, 제2 회로 배선 패턴(185)은 금속 접속 패턴(155)을 통해 제4 회로 배선 패턴(190))과 전기적으로 연결된다. 그리고 제1 및 제3 회로 배선 패턴(175, 180)은 분리 패턴(130)에 의해 제2 및 제4 회로 배선 패턴(185, 190) 전기적으로 분리된다. 이에 따라 하나의 비아(via) 구조물(157)을 이용하여 두 가지 신호를 전달할 수 있다. Referring to Figure 16, a second metal layer 140 on the first side 143 of the printed circuit board 140 is exposed to expose a portion of the surface of the first side 143 of the printed circuit board 140, The film 170 is patterned to form a first circuit wiring pattern 175 and a second circuit wiring pattern 185. [ The first and second circuit wiring patterns 175 and 185 are formed on the second surface 147 so that a part of the surface of the second surface 147 of the printed circuit board 140 and a part of the separation pattern 130 are exposed. The second metal film 170 is patterned to form a third circuit wiring pattern 180 and a fourth circuit wiring pattern 190. [ The first circuit wiring pattern 175 is electrically connected to the third circuit wiring pattern 180 through the metal posts 115 and the second circuit wiring pattern 185 is electrically connected to the fourth wiring pattern 180 through the metal connection pattern 155. [ Circuit wiring pattern 190). The first and third circuit wiring patterns 175 and 180 are electrically separated from the second and fourth circuit wiring patterns 185 and 190 by the separation pattern 130. Thus, a single via structure 157 can be used to deliver two signals.

도 16의 'B'부분을 상부에서 나타내 보인 도 17을 참조하면, 제1 회로 배선 패턴(175)은 인쇄회로기판(140)의 제1면(143)의 표면으로부터 분리 패턴(130)의 표면으로 연장되어 금속 포스트(115)와 연결된다. 여기서 제1 회로 배선 패턴(175)은 금속 포스트(115)와 연결시키기 위해 분리 패턴(130) 위를 통과하므로 금속 접속 패턴(155)과 연결되는 것을 방지할 수 있다. 이를 위해 제1 회로 배선 패턴(175)의 폭은 분리 패턴(130)의 폭을 벗어나지 않게 형성한다. 17, a first circuit wiring pattern 175 is formed on the surface of the first pattern 143 of the printed circuit board 140 from the surface of the first pattern 143, And is connected to the metal post 115. Since the first circuit wiring pattern 175 passes over the separation pattern 130 to connect to the metal posts 115, the first circuit wiring pattern 175 can be prevented from being connected to the metal connection pattern 155. To this end, the width of the first circuit wiring pattern 175 is formed so as not to deviate from the width of the separation pattern 130.

한편, 제2 회로 배선 패턴(185)은 인쇄회로기판(140)의 제1면(143)의 표면상에 배치되면서 금속 접속 패턴(144)과 연결되어 제4 회로 배선 패턴(190)과 전기적으로 연결된다. 여기서 제2 회로 배선 패턴(185)은 분리 패턴(130)에 의해 제1 회로 배선 패턴(175)과 분리됨에 따라 전기적으로 연결되는 것을 방지할 수 있다. The second circuit wiring pattern 185 is disposed on the surface of the first surface 143 of the printed circuit board 140 and is electrically connected to the fourth circuit wiring pattern 190 by being connected to the metal connection pattern 144. [ . Here, the second circuit wiring pattern 185 may be separated from the first circuit wiring pattern 175 by the separation pattern 130, thereby preventing the second circuit wiring pattern 185 from being electrically connected.

도 18을 참조하면, 인쇄회로기판(140)의 노출면, 제1 회로 배선 패턴(175), 제2 회로 배선 패턴(185), 제3 회로 배선 패턴(180), 제4 회로 배선 패턴(190) 및 분리 패턴(130)의 노출 부분을 모두 덮는 솔더 레지스트(solder resist)층(195a, 195b)을 형성할 수 있다. 18, the exposed surface of the printed circuit board 140, the first circuit wiring pattern 175, the second circuit wiring pattern 185, the third circuit wiring pattern 180, the fourth circuit wiring pattern 190 And solder resist layers 195a and 195b covering the exposed portions of the separation pattern 130 can be formed.

도 19를 참조하면, 솔더 레지스트층(195a, 195b) 상에 반도체 칩(200)을 부착한다. 반도체 칩(200)은 제1 본딩 패드(205) 및 제1 본딩 패드(205)와 일정 간격만큼 이격하여 배치된 제2 본딩 패드(207)를 포함하게 구성된다. 반도체 칩(200)은 접착층(203)을 이용하여 부착할 수 있다. 다음에 와이어 본딩(wire bonding) 공정을 진행하여 인쇄회로기판(140) 상에 형성된 회로 배선 패턴들과 연결되는 금속 와이어 패턴(210)을 형성할 수 있다. 계속해서 반도체 칩(200) 전면을 덮는 몰딩(molding) 공정을 진행한다. 몰딩 공정은 EMC(Epoxy Molding Compound)를 포함하는 충진재(220)를 이용하여 진행할 수 있다. 19, the semiconductor chip 200 is attached onto the solder resist layers 195a and 195b. The semiconductor chip 200 includes a first bonding pad 205 and a second bonding pad 207 spaced apart from the first bonding pad 205 by a predetermined distance. The semiconductor chip 200 can be attached using an adhesive layer 203. Next, a wire bonding process may be performed to form the metal wire pattern 210 connected to the circuit wiring patterns formed on the printed circuit board 140. Subsequently, a molding process for covering the entire surface of the semiconductor chip 200 is performed. The molding process can be carried out using the filling material 220 including an epoxy molding compound (EMC).

다음에, 솔더 레지스트층(195a, 195b)을 패터닝하여 오픈 영역(225)을 형성한 다음, 오픈 영역(225) 상에 외부 접속 단자(230), 예를 들어 솔더 볼을 실장할 수 있다. Next, an open region 225 is formed by patterning the solder resist layers 195a and 195b, and then an external connection terminal 230, for example, a solder ball, may be mounted on the open region 225. [

본 발명의 실시예에 따른 비아 구조물을 도입하는 경우, 패키지 기판의 한정된 공간에서 설계해야 하는 회로 배선 패턴의 디자인 자유도를 향상시킬 수 있다. 이하 도면을 참조하여 설명하기로 한다. In the case of introducing the via structure according to the embodiment of the present invention, the design freedom of the circuit wiring pattern to be designed in a limited space of the package substrate can be improved. The following description will be made with reference to the drawings.

도 20은 일반적인 비아 구조물을 포함하는 회로 배선 패턴의 어레이를 설명하기 위해 나타내보인 도면이다. 도 21은 본 발명의 실시예에 따른 비아 구조물을 포함하는 회로 배선 패턴의 어레이를 설명하기 위해 나타내보인 도면이다.20 is a diagram illustrating an array of circuit wiring patterns including general via structures. 21 is a diagram illustrating an array of circuit wiring patterns including a via structure according to an embodiment of the present invention.

도 20을 참조하면, 일반적인 비아 구조물(320a, 320b)을 포함하는 회로 배선 패턴은 인쇄회로기판 상에 배열된 패드부(350)들과, 동일한 열(column)에 배치된 접속 단자부(355) 사이를 연결하게 회로 배선 패턴(330a, 330b, 340a, 340b)들이 배치될 수 있다. 패드부(350)들은 x축 방향으로 일정 간격을 가지게 배열되고, 접속 단자부(355)들은 x축 및 y축 방향으로 일정 간격을 가지게 배열될 수 있다. 20, a circuit wiring pattern including general via structures 320a and 320b is formed between pad portions 350 arranged on a printed circuit board and between connection terminal portions 355 arranged in the same column The circuit wiring patterns 330a, 330b, 340a, and 340b may be arranged to connect the circuit wiring patterns 330a, 330b, 340a, and 340b. The pad portions 350 may be arranged at regular intervals in the x-axis direction, and the connection terminal portions 355 may be arranged at regular intervals in the x-axis and y-axis directions.

제1 접속 단자부(355a)와 제1 패드부(350a)를 전기적으로 연결하는 제1 회로 배선 패턴(330a) 및 제2 회로 배선 패턴(340a)은 제1 비아 구조물(320a)을 통해 연결된다. 제1 비아 구조물(320a)은 제1 접속 패턴(300a) 및 제1 절연 패턴(310a)을 포함하여 구성된다. 여기서 제1 회로 배선 패턴(330a)은'ℓ1'의 길이를 갖는다. The first circuit wiring pattern 330a and the second circuit wiring pattern 340a that electrically connect the first connection terminal portion 355a and the first pad portion 350a are connected through the first via structure 320a. The first via structure 320a includes a first connection pattern 300a and a first insulation pattern 310a. Here, the first circuit wiring pattern 330a has a length of 'l1'.

한편, 제2 접속 단자부(355b)와 제2 패드부(350b)를 전기적으로 연결하는 제3 회로 배선 패턴(330b) 및 제4 회로 배선 패턴(340b)은 제1 비아 구조물(320a)로부터 소정 간격 이격하여 제2 접속 단자부(355b)에 인접한 제2 비아 구조물(320b)을 통해 연결된다. 제2 비아 구조물(320b)은 제2 접속 패턴(300b) 및 제2 절연 패턴(310b)을 포함하여 구성된다. 여기서 제3 회로 배선 패턴(330b)은'ℓ2'의 길이를 갖는다. The third circuit wiring pattern 330b and the fourth circuit wiring pattern 340b that electrically connect the second connection terminal portion 355b and the second pad portion 350b are electrically connected to the first via structure 320a at a predetermined interval And is connected to a second via structure 320b adjacent to the second connection terminal portion 355b. The second via structure 320b includes a second connection pattern 300b and a second insulation pattern 310b. Here, the third circuit wiring pattern 330b has a length of '? 2'.

즉, 일반적인 비아 구조물을 포함하는 회로 배선 패턴의 어레이는 접속 단자부와 패드부를 전기적으로 연결하기 위하여 회로 배선 패턴들이 연결되는 접속 단자부와 동일한 개수의 비아 구조물을 각각 접속 단자부에 인접하여 배치하고 있다. 이에 따라, 제1 회로 배선 패턴(330a)은'ℓ1'의 길이로 형성되고, 제3 회로 배선 패턴(330b)은'ℓ2'의 길이로 형성되어 서로 길이가 상이해지고, 상대적으로 접속 단자부가 먼 제3 회로 배선 패턴(330b)의 길이가 더 길어진다. That is, the array of circuit wiring patterns including general via structures are arranged adjacent to the connection terminal portions in the same number as the connection terminal portions to which the circuit wiring patterns are connected in order to electrically connect the connection terminal portions and the pad portions. Accordingly, the first circuit wiring patterns 330a are formed to have a length of 'l1', the third circuit wiring patterns 330b are formed to have a length of 'l2', the lengths thereof are different from each other, The length of the third circuit wiring pattern 330b becomes longer.

이와 반면에, 본 발명의 실시예에 따른 비아 구조물을 포함하는 회로 배선 패턴의 어레이는, 상술한 바와 같이, 하나의 비아 구조물(157)을 이용하여 두 가지 신호를 전달할 수 있다.On the other hand, an array of circuit wiring patterns including via structures according to embodiments of the present invention can carry two signals using a single via structure 157, as described above.

구체적으로, 도 21을 참조하면, 본 발명의 실시예에 따른 비아 구조물(157)을 포함하는 회로 배선 패턴은 인쇄회로기판 상에 일정 간격을 가지게 배열된 패드부(400, 405)들과 접속 단자부(410, 420) 사이를 연결하게 회로 배선 패턴(175, 180, 185, 190)들이 배치될 수 있다. 여기서 접속 단자부(410, 420)들은 X축 방향 및 Y축 방향으로 배열되고, 패드부(400, 405)들은 X축 방향으로 배열될 수 있다. 제1 접속 단자부(410)와 제1 패드부(405)를 연결하는 제1 회로 배선 패턴(175)은 비아 구조물(157)을 통해 제3 회로 배선 패턴(180)을 이용하여 연결되고, 제1 접속 단자부(410)와 동일한 열(column)에 배치된 제2 접속 단자부(420)와 제2 패드부(400)를 연결하는 제2 회로 배선 패턴(185) 역시 비아 구조물(157)을 통해 제4 회로 배선 패턴(190)을 이용하여 연결된다. 즉, 하나의 비아 구조물(157)을 이용하여 두 가지 신호가 전달될 수 있다. 여기서 제1 회로 배선 패턴(175)은'ℓ3'의 길이를 가지고, 제2 회로 배선 패턴(185)은'ℓ4'의 길이를 가진다.21, a circuit wiring pattern including a via structure 157 according to an embodiment of the present invention includes pad portions 400 and 405 arranged at regular intervals on a printed circuit board, The circuit wiring patterns 175, 180, 185, and 190 may be disposed so as to connect between the wiring patterns 410 and 420. Here, the connection terminal portions 410 and 420 are arranged in the X-axis direction and the Y-axis direction, and the pad portions 400 and 405 can be arranged in the X-axis direction. The first circuit wiring pattern 175 connecting the first connection terminal portion 410 and the first pad portion 405 is connected using the third circuit wiring pattern 180 through the via structure 157, The second connection terminal portion 420 disposed on the same column as the connection terminal portion 410 and the second circuit wiring pattern 185 connecting the second pad portion 400 are also connected to the fourth And is connected using the circuit wiring pattern 190. That is, two signals can be transmitted using one via structure 157. Here, the first circuit wiring pattern 175 has a length of? 3 and the second circuit wiring pattern 185 has a length of? 4.

다시 말해, 본 발명의 실시예에서는 1개의 비아 구조물을 가지고 접속 단자부와 패드부를 전기적으로 연결하기 위하여 서로 방향이 다른 2개의 회로 배선 패턴들이 연결됨에 따라, 한정된 인쇄회로기판의 공간 내에 비아 구조물의 개수를 감소시킬 수 있다. 또한, 1개의 비아 구조물을 복수 개의 회로 배선 패턴이 이용함에 따라, 제1 회로 배선 패턴(175) 및 제2 회로 배선 패턴(185)의 길이는 ℓ3 ≒ ℓ4 의 길이로 서로 길이가 동일해진다. 이에 따라 신호 배선 길이가 서로 상이하여 유발되는 문제점을 방지할 수 있다. In other words, in the embodiment of the present invention, two circuit wiring patterns having different directions are connected to each other to electrically connect the connection terminal portion and the pad portion with one via structure, so that the number of via structures Can be reduced. Further, since the plurality of circuit wiring patterns use one via structure, the lengths of the first circuit wiring pattern 175 and the second circuit wiring pattern 185 are equal to each other with a length of? 3? 4. Accordingly, it is possible to prevent the problem that the signal wiring lengths are different from each other.

한편, 서로 상이한 열(column)에 배치된 접속 단자부에 회로 배선 패턴을 연결하는 경우에도 일반적인 비아 구조물을 포함하는 회로 배선 패턴은 회로 배선 패턴의 길이가 서로 상이한 길이를 가지는 반면, 본 발명의 실시예에 따른 회로 배선 패턴은 1개의 비아 구조물을 복수 개의 회로 배선 패턴이 이용함에 따라 동일한 길이를 가지게 형성할 수 있다. On the other hand, even when circuit wiring patterns are connected to connection terminal portions disposed in different columns, circuit wiring patterns including general via structures have lengths different from each other in length of circuit wiring patterns, Can be formed to have the same length as one via structure is used by a plurality of circuit wiring patterns.

구체적으로, 일반적인 회로 배선 패턴을 나타내보인 도 22의 (a)를 참조하면, 제1 패드부(P1)와 제1 열에 배치된 제1 접속 단자부(S1)를 연결하도록 제1 회로 배선 패턴(C1)과 제2 회로 배선 패턴(C2)을 전기적으로 연결하는 제1 비아 구조물(V1)이 배치되어 있다. 여기서 제1 회로 배선 패턴(C1)은 ℓ'2의 길이를 갖는다. 또한, 제1 열과 상이한 제2 열에 배치된 제2 접속 단자부(S2)와 제2 패드부(P2)를 연결시키는 제3 회로 배선 패턴(C3)과 제4 회로 배선 패턴(C4)을 연결하도록 제2 비아 구조물(V2)이 배치되어 있다. 여기서 제3 회로 배선 패턴(C3)은 ℓ'1의 길이를 가지고, 제1 회로 배선 패턴(C1)과 제3 회로 배선 패턴(C3)은 서로 상이한 패턴 길이로 형성된다. 22 (a) showing a general circuit wiring pattern, a first circuit wiring pattern C1 (C1) is formed so as to connect the first pad portion P1 and the first connection terminal portion S1 disposed in the first column, ) And the second circuit wiring pattern (C2) are disposed on the first via structure (V1). Here, the first circuit wiring pattern C1 has a length of? '2. In order to connect the third circuit wiring pattern C3 and the fourth circuit wiring pattern C4 connecting the second connection terminal portion S2 arranged in the second column different from the first column and the second pad portion P2, 2 via structure V2 is disposed. Here, the third circuit wiring pattern C3 has a length of l'1, and the first circuit wiring pattern C1 and the third circuit wiring pattern C3 are formed with different pattern lengths from each other.

이와 반면에, 본 발명의 변형 실시예에 따른 회로 배선 패턴을 나타내보인 도 22의 (b)를 참조하면, 제1 패드부(405a)와 제1 열에 배치된 제1 접속 단자부(420a)를 연결하는 제1 회로 배선 패턴(175a)은 비아 구조물(157a)을 통해 제3 회로 배선 패턴(180a)과 전기적으로 연결된다. 또한, 제1 열과 상이한 제2 열에 배치된 제2 접속 단자부(410a)와 제2 패드부(400a)를 연결하는 제2 회로 배선 패턴(185a) 또한 동일한 비아 구조물(157a)을 통해 제4 회로 배선 패턴(190a)으로 연결된다. 즉, 하나의 비아 구조물(157a)을 이용하여 두 가지 신호가 전달될 수 있어 제1 회로 배선 패턴(175a)은 ℓ'3의 길이를 가지고, 제2 회로 배선 패턴(185)은 ℓ'4의 길이로 배치되어 패턴의 길이의 차이가 나타나지 않는다. 여기서 본 발명의 변형 실시예에 따른 비아 구조물(157a)을 확대하여 나타내보인 도 23을 참조하면, 비아 구조물(157a)은 금속 포스트(115a), 분리 패턴(130a) 및 금속 접속 패턴(155a)을 포함하여 구성될 수 있다. 여기서 절연 패턴(130a)은 금속 포스트(115a)의 외주면을 둘러싸면서 비아 구조물(157a)의 중심선(C)을 기준으로 1/2을 넘지 않게 배치되어 금속 접속 패턴(155a)을 노출시키게 형성될 수 있다. 22 (b) showing a circuit wiring pattern according to a modified embodiment of the present invention, the first pad portion 405a and the first connection terminal portion 420a disposed in the first column are connected The first circuit wiring pattern 175a is electrically connected to the third circuit wiring pattern 180a via the via structure 157a. The second circuit wiring pattern 185a connecting the second connection terminal portion 410a and the second pad portion 400a disposed in the second column different from the first column is also connected to the fourth circuit wiring portion 185a via the same via structure 157a. Pattern 190a. That is, two signals can be transmitted using one via structure 157a, so that the first circuit wiring pattern 175a has a length of l'3 and the second circuit wiring pattern 185 has a length of l'4 So that the difference in the length of the pattern does not appear. 23, which is an enlarged view of the via structure 157a according to a modified embodiment of the present invention, the via structure 157a includes a metal post 115a, a separation pattern 130a, and a metal connection pattern 155a And the like. The insulation pattern 130a may be formed to expose the metal connection pattern 155a by being disposed not to exceed 1/2 of the center line C of the via structure 157a while surrounding the outer circumferential surface of the metal post 115a have.

본 발명의 실시예에서는 1개의 비아 구조물을 가지고 접속 단자부와 패드부를 전기적으로 연결하기 위하여 서로 방향이 다른 2개의 회로 배선 패턴들이 연결됨에 따라, 한정된 인쇄회로기판의 공간 내에 비아 구조물의 개수를 감소시켜 반도체 패키지를 제조하는데 드는 비용을 감소시킬 수 있다.
In the embodiment of the present invention, two circuit wiring patterns having different directions are connected to each other to electrically connect the connection terminal portion and the pad portion with one via structure, thereby reducing the number of via structures in the space of the limited printed circuit board The cost for manufacturing the semiconductor package can be reduced.

100: 금속 기판 105: 식각 마스크
115: 금속 포스트 135: 분리 패턴
140: 인쇄회로기판 143: 기판 몸체
145: 비아 홀 150: 제1 금속막
155: 금속 접속 패턴 170: 제2 금속막
175: 제1 회로 배선 패턴 185: 제2 회로 배선 패턴
180: 제3 회로 배선 패턴 190: 제4 회로 배선 패턴
200: 반도체 칩100: metal substrate 105: etch mask
115: metal post 135: separation pattern
140: printed circuit board 143: substrate body
145: via hole 150: first metal film
155: metal connection pattern 170: second metal film
175: first circuit wiring pattern 185: second circuit wiring pattern
180: third circuit wiring pattern 190: fourth circuit wiring pattern
200: semiconductor chip

Claims (17)

기판 몸체;
상기 기판 몸체를 관통하는 비아 홀(via hole);
상기 비아 홀의 중심부에 형성된 금속 포스트;
상기 비아 홀의 측벽에 형성된 금속 접속 패턴;
상기 금속 포스트와 금속 접속 패턴 사이에 삽입된 분리 패턴;
상기 기판 몸체 상에 배치되어 상기 금속 포스트와 연결되고 상기 분리 패턴 위로 연장하여 제1 방향으로 형성된 제1 회로 배선 패턴; 및
상기 기판 몸체 상에 배치되면서 상기 금속 접속 패턴과 연결되어 상기 제1 방향과 상이한 제2 방향으로 형성된 제2 회로 배선 패턴을 포함하는 것을 특징으로 하는 인쇄회로기판.A substrate body;
A via hole penetrating the substrate body;
A metal post formed at the center of the via hole;
A metal connection pattern formed on a side wall of the via hole;
A separation pattern inserted between the metal posts and the metal connection pattern;
A first circuit wiring pattern disposed on the substrate body and connected to the metal posts and extending over the isolation pattern in a first direction; And
And a second circuit wiring pattern formed on the substrate body and connected to the metal connection pattern and formed in a second direction different from the first direction. 제1항에 있어서,
상기 기판 몸체의 배면(backside)에 배치되어 상기 금속 포스트와 연결되고 상기 제1 회로 배선 패턴과 전기적으로 연결된 제3 회로 배선 패턴을 더 포함하는 인쇄회로기판.The method according to claim 1,
And a third circuit wiring pattern disposed on a backside of the substrate body and connected to the metal posts and electrically connected to the first circuit wiring pattern. 제1항에 있어서,
상기 기판 몸체의 배면에 배치되어 상기 금속 접속 패턴과 연결되고 상기 제2 회로 배선 패턴과 전기적으로 연결된 제4 회로 배선 패턴을 더 포함하는 인쇄회로기판.The method according to claim 1,
And a fourth circuit wiring pattern disposed on a back surface of the substrate body and connected to the metal connection pattern and electrically connected to the second circuit wiring pattern. 제1항에 있어서,
상기 금속 포스트 또는 상기 금속 접속 패턴은 구리를 포함하여 형성된 인쇄회로기판.The method according to claim 1,
Wherein the metal post or the metal connection pattern includes copper. 제1항에 있어서,
상기 분리 패턴은 상기 제1 회로 배선 패턴과 제2 회로 배선 패턴이 전기적으록 분리되도록 절연 물질을 포함하여 형성된 인쇄회로기판.The method according to claim 1,
Wherein the separation pattern includes an insulating material such that the first circuit wiring pattern and the second circuit wiring pattern are electrically separated from each other. 제5항에 있어서,
상기 절연 물질은 산화물 또는 질화물을 포함하는 인쇄회로기판.6. The method of claim 5,
Wherein the insulating material comprises an oxide or a nitride. X축 방향으로 배열된 제1 패드부 및 제1 패드부로부터 소정간격 이격하여 배치된 제2 패드부;
Y축 방향으로 배열된 제1 접속 단자부;
Y축 방향으로 배열되면서 상기 제1 접속 단자부와 다른 열(column)에 배치된 제2 접속 단자부;
상기 제1 접속 단자부와 상기 제2 접속 단자부 사이에 배치되고, 기판 몸체를 관통하는 비아 홀과, 상기 비아 홀의 중심부에 형성된 금속 포스트와, 상기 비아 홀의 측벽에 형성된 금속 접속 패턴과, 상기 금속 포스트와 금속 접속 패턴 사이에 삽입된 분리 패턴을 포함하는 비아 구조물;
상기 금속 포스트와 연결되고, 상기 분리 패턴 위로 연장하여 제1 접속 단자부와 상기 제1 패드부를 제1 방향으로 연결하는 제1 회로 배선 패턴; 및
상기 금속 접속 패턴과 연결되어 제2 접속 단자부와 상기 제2 패드부를 상기 제1 방향과 상이한 제2 방향으로 연결하는 제2 회로 배선 패턴을 포함하는 인쇄회로기판.A first pad portion arranged in the X-axis direction and a second pad portion spaced apart from the first pad portion by a predetermined distance;
A first connection terminal portion arranged in the Y axis direction;
A second connection terminal portion arranged in a column different from the first connection terminal portion while being arranged in the Y axis direction;
A via hole penetrating through the substrate body; a metal post formed at the center of the via hole; a metal connection pattern formed on a side wall of the via hole; A via structure including a separation pattern inserted between the metal connection patterns;
A first circuit wiring pattern connected to the metal post and extending over the separation pattern to connect the first connection terminal portion and the first pad portion in a first direction; And
And a second circuit wiring pattern connected to the metal connection pattern and connecting the second connection terminal portion and the second pad portion in a second direction different from the first direction. 제7항에 있어서,
상기 기판 몸체의 배면(backside)에 배치되어 상기 금속 포스트와 연결되고 상기 제1 회로 배선 패턴과 전기적으로 연결된 제3 회로 배선 패턴을 더 포함하는 인쇄회로기판.8. The method of claim 7,
And a third circuit wiring pattern disposed on a backside of the substrate body and connected to the metal posts and electrically connected to the first circuit wiring pattern. 제7항에 있어서,
상기 기판 몸체의 배면에 배치되어 상기 금속 접속 패턴과 연결되고 상기 제2 회로 배선 패턴과 전기적으로 연결된 제4 회로 배선 패턴을 더 포함하는 인쇄회로기판.8. The method of claim 7,
And a fourth circuit wiring pattern disposed on a back surface of the substrate body and connected to the metal connection pattern and electrically connected to the second circuit wiring pattern. 기판 몸체를 관통하는 비아 홀의 중심부에 배치된 금속 포스트를 형성하는 단계;
상기 비아 홀의 측벽에 형성된 금속 접속 패턴 및 상기 금속 포스트와 상기 금속 접속 패턴을 분리하는 분리 패턴을 형성하는 단계;
상기 기판 몸체의 제1면의 표면으로부터 상기 분리 패턴의 표면으로 연장되어 상기 금속 포스트와 연결되는 제1 회로 배선 패턴 및 상기 기판 몸체의 제1면의 표면으로부터 상기 금속 접속 패턴과 연결되는 제2 회로 배선 패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.Forming a metal post disposed at the center of the via hole passing through the substrate body;
Forming a metal connection pattern formed on a side wall of the via hole and a separation pattern separating the metal post and the metal connection pattern;
A first circuit wiring pattern extending from the surface of the first surface of the substrate body to the surface of the separation pattern and connected to the metal post and a second circuit wiring pattern extending from the surface of the first surface of the substrate body to the metal connection pattern, And forming a wiring pattern on the printed circuit board. 제10항에 있어서, 분리 패턴을 형성하는 단계 이후에,
상기 비아 홀이 형성된 기판 몸체를 상기 금속 기판과 접합하는 단계;
상기 분리 패턴 및 상기 기판 몸체 사이에 배치된 이격 공간을 도전성 물질로 매립하여 상기 분리 패턴으로 상기 금속 포스트와 분리된 금속 접속 패턴을 형성하는 단계; 및
상기 금속 기판을 제거하는 단계를 포함하는 인쇄회로기판 제조방법.11. The method of claim 10, wherein after forming the separation pattern,
Bonding the substrate body with the via hole to the metal substrate;
Filling the separation pattern and the spacing space disposed between the substrate body with a conductive material to form a metal connection pattern separated from the metal posts with the separation pattern; And
And removing the metal substrate. 제10항에 있어서,
상기 분리 패턴은 상기 금속 포스트의 외곽면을 둘러싸는 제1 부분 및 상기 제1 부분으로부터 일 방향으로 돌출된 제2 부분을 포함하는 형상인 인쇄회로기판 제조방법.11. The method of claim 10,
Wherein the separation pattern has a shape including a first portion surrounding an outer surface of the metal post and a second portion protruding in one direction from the first portion. 제10항에 있어서,
상기 분리 패턴은 상기 제1 회로 배선 패턴과 제2 회로 배선 패턴이 전기적으로 분리되도록 절연 물질을 포함하여 형성하는 인쇄회로기판 제조방법.11. The method of claim 10,
Wherein the separation pattern includes an insulating material so that the first circuit wiring pattern and the second circuit wiring pattern are electrically separated from each other. 제13항에 있어서,
상기 절연 물질은 산화물 또는 질화물을 포함하여 형성하는 인쇄회로기판 제조방법.14. The method of claim 13,
Wherein the insulating material comprises an oxide or a nitride. 제10항에 있어서,
상기 비아 홀의 폭은 상기 분리 패턴 및 금속 포스트를 포함하는 구조물의 폭보다 크게 형성하는 인쇄회로기판 제조방법.11. The method of claim 10,
Wherein the width of the via hole is larger than the width of the structure including the separation pattern and the metal post. 제10항에 있어서,
상기 금속 접속 패턴은 구리 도금 공정을 이용하여 형성하는 인쇄회로기판 제조방법. 11. The method of claim 10,
Wherein the metal connection pattern is formed using a copper plating process. 제10항에 있어서, 상기 제1 및 제2 회로 배선 패턴을 형성하는 단계는,
상기 기판 몸체의 제1면과 대향하는 제2면 상에 상기 금속 포스트와 연결되면서 상기 제1 회로 배선 패턴과 연결된 제3 회로 배선 패턴을 형성하는 단계; 및
상기 기판 몸체의 제2면 상에 상기 금속 접속 패턴과 연결되면서 상기 제2 회로 배선 패턴과 연결된 제4 회로 배선 패턴을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.The method according to claim 10, wherein forming the first and second circuit wiring patterns comprises:
Forming a third circuit wiring pattern connected to the first circuit wiring pattern while being connected to the metal post on a second surface opposite to the first surface of the substrate body; And
And forming a fourth circuit wiring pattern connected to the second circuit wiring pattern while being connected to the metal connection pattern on a second surface of the substrate body.
KR1020120151418A 2012-12-21 2012-12-21 Printed circuit board and the method for manufacturing of the same Withdrawn KR20140081541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120151418A KR20140081541A (en) 2012-12-21 2012-12-21 Printed circuit board and the method for manufacturing of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120151418A KR20140081541A (en) 2012-12-21 2012-12-21 Printed circuit board and the method for manufacturing of the same

Publications (1)

Publication Number Publication Date
KR20140081541A true KR20140081541A (en) 2014-07-01

Family

ID=51732812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151418A Withdrawn KR20140081541A (en) 2012-12-21 2012-12-21 Printed circuit board and the method for manufacturing of the same

Country Status (1)

Country Link
KR (1) KR20140081541A (en)

Similar Documents

Publication Publication Date Title
US9991228B2 (en) Semiconductor device with electromagnetic shield
JP5423874B2 (en) Semiconductor element-embedded substrate and manufacturing method thereof
KR102072846B1 (en) Embedded package and method for manufacturing the same
KR20100065635A (en) Integrated circuit package and method for fabricating the same
KR101538541B1 (en) Semiconductor Device
JP5314889B2 (en) Electronic device, manufacturing method thereof, wiring board, and manufacturing method thereof
KR101709468B1 (en) PCB for POP structure, method of manufacturing the same and device package using the PCB
US9324580B2 (en) Process for fabricating a circuit substrate
KR20070120449A (en) Wiring board, its manufacturing method, and semiconductor device
TWI624912B (en) Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
CN109922600B (en) Circuit board structure and manufacturing method thereof
KR20130139600A (en) Package of electronic device with strengthened bump interconnection and method for manufacturing the same
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
US20190006302A1 (en) Process for fabricating a circuit substrate
US9462704B1 (en) Extended landing pad substrate package structure and method
CN110896066B (en) Circuit carrier plate with embedded substrate, manufacturing method thereof and chip packaging structure
KR101614856B1 (en) Wiring substrate for a semiconductor chip, semiconductor package having the wiring substrate and method of manufacturing the semiconductor package
TWI451548B (en) Wiring substrate and manufacturing method thereof, and semiconductor device
KR101079429B1 (en) Device package substrate and manufacturing method of the same
US7667144B2 (en) Circuit board and method of fabricating the same
KR20140081541A (en) Printed circuit board and the method for manufacturing of the same
TWI615933B (en) Semiconductor device and method of manufacturing same
CN102931157B (en) Embedded packaging part and its manufacture method
CN113838829B (en) Packaging substrate and manufacturing method thereof
KR101538544B1 (en) Substrate for semiconductor device, fabricating method thereof and semiconductor device package comprising the substrate

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121221

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid