[go: up one dir, main page]

KR20130137295A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20130137295A
KR20130137295A KR1020120060751A KR20120060751A KR20130137295A KR 20130137295 A KR20130137295 A KR 20130137295A KR 1020120060751 A KR1020120060751 A KR 1020120060751A KR 20120060751 A KR20120060751 A KR 20120060751A KR 20130137295 A KR20130137295 A KR 20130137295A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
buffer layer
emitting device
refractive index
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020120060751A
Other languages
English (en)
Inventor
권오민
원종학
백광선
서헌진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120060751A priority Critical patent/KR20130137295A/ko
Priority to US13/829,479 priority patent/US9082929B2/en
Priority to JP2013096214A priority patent/JP6218426B2/ja
Priority to EP13170685.5A priority patent/EP2672530B1/en
Publication of KR20130137295A publication Critical patent/KR20130137295A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

발광 소자는, 기판; 상기 기판 상에 버퍼층; 및 상기 버퍼층 상에 발광 구조물을 포함하고, 상기 버퍼층의 굴절률은 상기 발광 구조물로부터 상기 기판으로 갈수록 굴절률이 감소한다.

Description

발광 소자 및 발광 소자 패키지{light emitting device and light emitting device package}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light-Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자(semiconductor light emitting device)이다.
발광 소자는 고 휘도를 갖는 광을 얻을 수 있어, 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 폭넓게 사용되고 있다.
발광 소자는 다양한 형광 물질과 다양한 색의 발광 다이오드를 조합함으로써, 광 효율과 색 재현성이 우수한 백색 광을 얻을 수 있다. 이러한 백색광의 발광 소자는 조명 분야, 디스플레이 분야 그리고 자동차 분야에 널리 사용될 수 있다.
발광 소자는 광 효율, 방열 성능 및 취급 최적화를 위해 패키지화된 발광 소자 패키지로 널리 활용되고 있다.
실시예는 지향각을 확장할 수 있는 발광 소자를 제공한다.
실시예는 광 출력을 증가시킬 수 있는 발광 소자 패키지를 제공한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판 상에 버퍼층; 및 상기 버퍼층 상에 발광 구조물을 포함하고, 상기 버퍼층의 굴절률은 상기 발광 구조물로부터 상기 기판으로 갈수록 굴절률이 감소한다.
실시예에 따르면, 발광 소자 패키지는, 몸체; 상기 몸체 상에 배치되는 제1 및 제2 리드 전극; 상기 제1 및 제2 리드 전극 중 하나의 리드 전극 상에 배치된 발광 소자; 및 상기 발광 소자를 둘러싸는 몰딩 부재를 포함한다.
실시예는 기판, 버퍼층 및 발광 구조물을 포함하는 발광 소자에서 발광 구조물로부터 기판으로 갈수록 버퍼층의 굴절률이 감소하도록 형성됨으로써, 발광 소자의 광 지향각이 확장될 수 있다. 이와 같이 광 지향각이 확장된 발광 소자를 발광 소자 패키지에 채택함으로써, 발광 소자 패키지의 광 출력이 증가될 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 2는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 3은 제1 및 제2 실시예의 버퍼층의 굴절률 분포를 도시한 제1 예시도이다.
도 4는 제1 및 제2 실시예에서 버퍼층의 굴절률 분포를 도시한 제2 예시도이다.
도 5는 제1 및 제2 실시예에서 버퍼층의 굴절률 분포를 도시한 제3 예시도이다.
도 6은 제1 및 제2 실시예에서 버퍼층의 굴절률 분포를 도시한 제4 예시도이다.
도 7은 제1 및 제2 실시예에서 버퍼층의 굴절률 분포를 도시한 제5 예시도이다.
도 8은 제1 및 제2 실시예에서 버퍼층의 굴절률 분포를 도시한 제6 예시도이다.
도 9는 제1 및 제2 실시예에서 버퍼층의 굴절률 분포를 도시한 제7 예시도이다.
도 10은 굴절률에 따른 광의 진행 경로를 도시한 도면이다.
도 11은 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.
도 12는 실시예에 따른 플립형 발광 소자를 도시한 단면도이다.
도 13은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.
도 14는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 발광 소자(100A)는 기판(1), 버퍼층(3) 및 발광 구조물(10)을 포함할 수 있다.
상기 기판(1)은 상기 발광 구조물(10)을 성장시키기 위한 기판(1)으로서 기능할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(10)을 안정적으로 성장시키기 위해서 상기 기판(1)은 상기 발광 구조물(10)과의 격자 상수가 가급적 작은 차이를 갖는 물질로 형성될 수 있다.
상기 기판(1)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 기판(1)과 상기 발광 구조물(10) 사이에 버퍼층(3)이 배치될 수 있다. 상기 버퍼층(3)은 상기 기판(1)과 상기 발광 구조물(10) 사이의 격자 상수 차이를 완화하여 주기 위해 형성될 수 있다. 예컨대, 상기 버퍼층(3)의 격자 상수는 상기 기판(1)과 상기 발광 구조물(10) 사이의 값을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
따라서, 상기 버퍼층(3) 상에 형성되는 발광 구조물(10)의 결정성이 우수해지고 응력의 생성이 억제되고 격자 결함과 같은 불량이 제거되므로, 발광 소자(100A)의 전기적 특성뿐만 아니라 광학적 특성이 향상될 수 있다.
상기 버퍼층(3)과 상기 발광 구조물(10) 각각은 2족 내지 6족 화합물 반도체 재료로 형성될 수 있다.
상기 발광 구조물(10)은 예컨대, 제1 도전형 반도체층(5), 활성층(7) 및 제2 도전형 반도체층(9)을 포함할 수 있다. 상기 제1 도전형 반도체층(5)은 상기 버퍼층(3) 상에 형성되고, 상기 활성층(7)은 상기 제1 도전형 반도체층(5) 상에 형성되며, 상기 제2 도전형 반도체층(9)은 상기 활성층(7) 상에 형성될 수 있다.
상기 제1 도전형 반도체층(5)은 예를 들어, n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 제1 도전형 반도체층(5)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 화합물 반도체 재료로 형성될 수 있다. 예컨대, 상기 제1 도전형 반도체층(5)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 n형 도펀트는 Si, Ge, Sn 등을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(5) 상에는 상기 활성층(7)이 형성될 수 있다.
상기 활성층(7)은 상기 제1 도전형 반도체층(5)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(9)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 결합되어, 상기 활성층(7)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 상응하는 파장을 갖는 빛을 방출할 수 있다.
상기 활성층(7)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(7)은 우물층과 장벽층의 주기로 2족 내지 6족 화합물 반도체들이 반복 형성될 수 있다.
상기 활성층(7)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있다. 상기 장벽층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 활성층(7) 상에 상기 제2 도전형 반도체층(9)이 형성될 수 있다. 상기 제2 도전형 반도체층(9)은 예를 들어, p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 제2 도전형 반도체층(9)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 화합물 반도체 재료로 형성될 수 있다. 상기 제2 도전형 반도체층(9)은 예를 들어, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함하지만, 이에 대해서는 한정하지 않는다.
앞서 설명한 바와 같이, 상기 버퍼층(3)은 상기 기판(1)과 상기 발광 구조물(10) 사이의 격자 상수를 완화시켜 주는 역할을 할 수 있다.
아울러, 상기 버퍼층(3)은 상기 활성층(7)에서 생성되어 버퍼층(3)으로 진행된 광이 보다 더 넓게 퍼져 출사되도록 하여 주는 역할을 할 수도 있다.
여기서, 광이 보다 넓게 출사된다는 것은 지향각이 확장된다는 것을 의미할 수 있다. 예컨대, 100°인 지향각이 120°인 지향각으로 된다면, 20°만큼 지향각이 더 확장된다는 것을 의미한다.
지향각이란 광의 퍼짐 정도를 나타내는 각도로서, 수직 법선을 기준으로 좌우로 퍼지는 전체 각도를 지칭할 수 있다.
발광 소자가 디스플레이의 광원으로 사용되기 위해서는 지향각이 최대(예컨대, 180°)에 근접할수록 바람직하다. 즉, 지향각이 좁은 경우, 광은 주로 법선 방향을 중심으로 집중적으로 출사될 수 있다. 디스플레이의 광원은 패널을 폭을 따라 다수의 발광 소자들이 일렬로 배치될 수 있다. 만일 발광 소자의 지향각이 좁은 경우, 각 발광 소자에 대응되는 패널에는 비교적 광 휘도가 크고 각 발광 소자 사이에 대응되는 패널에는 비교적 광 휘도가 작아지게 되어, 결국 패널로 입사되는 광이 패널의 폭을 따라 균일한 휘도를 가지 못하게 된다. 이는 곧 화질 불균일과 같은 치명적인 결함을 야기시킬 수 있다.
제1 실시예의 발광소자(100A)는 외부 패키지 단이 아닌, 발광소자(100A) 내부의 버퍼층(3)의 광 특성, 예컨대 굴절율을 조절함으로써 상기와 같은 외부 광 추출 조정, 예컨대 지향각 조절이 가능하다.
제1 실시예의 버퍼층(3)은 활성층(7)에서 생성되어 버퍼층(3)으로 진행된 광의 지향각을 확장시켜주어, 디스플레이 광원 등에 채택되는 경우 균일한 휘도를 얻도록 하여 줄 수 있다.
이를 위해, 상기 버퍼층(3)은 상기 발광 구조물(10)에 인접한 제1 영역부터 상기 기판(1)에 인접한 제2 영역으로 갈수록 굴절률이 작아지도록 형성될 수 있다.
도 10a에 도시한 바와 같이, 예컨대 제1 층의 굴절률이 n1이고, 제2 층의 굴절률이 n2이며, n1<n2의 관계식을 갖는 경우, 법선에 대해 입사각이 θ1인 입사광이 제1 층과 제2 층의 경계면에 도달한 경우, 상기 입사광은 상기 제1 층과 상기 제2 층의 경계면에서 법선에 대해 출사각 θ2인 출사광으로 출사될 수 있다. 이러한 경우, 상기 출사각(θ2)은 입사각(θ1)보다 더 작은 각도를 가질 수 있다.
다시 말해, 광이 입사되는 제1 층의 굴절률(n1)보다 광이 출사되는 제2 층의 굴절률(n2)이 더 큰 경우, 입사각(θ1)보다 더 작은 출사각(θ2)으로 광이 출사됨을 알 수 있다.
도 10b에 도시한 바와 같이, 예컨대 제1 층의 굴절률이 n1이고, 제2 층의 굴절률이 n2이며, n1>n2의 관계식을 갖는 경우, 법선에 대해 입사각이 θ1인 입사광이 제1 층과 제2 층의 경계면에 도달한 경우, 상기 입사광은 상기 제1 층과 상기 제2 층의 경계면에서 법선에 대해 출사각 θ2인 출사광으로 출사될 수 있다. 이러한 경우, 상기 출사각(θ2)은 입사각(θ1)보다 더 큰 각도를 가질 수 있다.
다시 말해, 광이 입사되는 제1 층의 굴절률(n1)이 광이 출사되는 제2 층의 굴절률(n2)보다 더 큰 경우, 입사각(θ1)보다 더 큰 출사각(θ2)으로 광이 출사됨을 알 수 있다.
따라서, 제1 실시예에서는 상기 발광 구조물(10)에 인접한 상기 버퍼층(3)의 제1 영역으로부터 상기 기판(1)에 인접한 상기 버퍼층(3)의 제2 영역으로 갈수록 굴절률이 작아지도록 함으로써, 상기 활성층(7)에서 생성되어 상기 버퍼층(3)으로 진행된 광이 보다 더 넓게 퍼져 상기 기판(1)으로 입사되도록 하여 줄 수 있다. 이와 같이, 버퍼층(3)에 의해 더 넓게 퍼진 광이 출사됨에 따라 광 지향각이 확장되어 궁극적으로는 광 출력이 증가될 수 있다.
도 3 내지 도 9에는 상기 버퍼층(3)에서 발광 구조물(10)에 인접한 제1 영역으로부터 상기 기판(1)에 인접한 제2 영역으로 갈수록 굴절률이 작아지도록 하기 위한 다양한 실시예들이 도시되고 있다.
도 3의 제1 예시도에 도시한 바와 같이, 상기 버퍼층(3)은 서로 상이한 굴절률을 갖고 서로 동일한 두께(S1 내지 S5)를 갖는 다수의 서브층들을 포함할 수 있다. 상기 버퍼층(3)의 두께는 T1으로 정의될 수 있다.
예컨대, 도면에는 5개의 서브층들로 이루어진 버퍼층(3)이 도시되고 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 버퍼층(3)은 2개의 서브층 내지 30개의 서브층을 포함할 수 있다.
도면에 도시된 바와 같이, 상기 기판(1)의 굴절률은 1.77이고, 상기 발광 구조물(10)의 굴절률은 2.43일 수 있다. 좀 더 구체적으로, 사파이어의 굴절률은 1.77이고, GaN의 굴절률은 2.43일 수 있다.
따라서, 상기 버퍼층(3)의 굴절률은 상기 기판(1)보다는 크고 상기 발광 구조물(10)보다는 작은 굴절률을 가질 수 있다.
굴절률 1.77과 굴절률 2.43 사이에 해당하는 굴절률을 갖는 2족 내지 6족 화합물 반도체 재질로는 AlN가 있을 수 있지만, 이에 대해서는 한정하지 않는다. AlN의 굴절률은 2.15일 수 있다.
따라서 상기 버퍼층(3)은 AlxGa(1-x)N (단, 0≤x≤1)의 2족 내지 6족 화합물 반도체 재질로 형성될 수 있다. 예컨대, x=0이면, GaN이고, x=1이면, AlN일 수 있다.
상기 버퍼층(3)은 상기 기판(1)으로부터 상기 제1 도전형 반도체층(5) 사이의 두께 방향을 따라 AlN, AlGaN 및 GaN을 포함할 수 있다.
예컨대, 상기 기판(1)에 인접하는 상기 버퍼층(3)은 AlN을 포함하고, 그 이후부터는 AlGaN을 포함하다가, 마지막에는 GaN을 포함할 수 있다.
한편, 상기 버퍼층(3)은 AlxGa(1-x)N (단, 0<x≤1)의 2족 내지 6족 화합물 반도체 재질로 형성될 수 있다. 이러한 경우, 상기 버퍼층(3)은 AlN 및 AlGaN만을 포함하고, GaN은 포함하지 않게 된다.
상기 버퍼층(3)은 Al 함량이 가변되도록 조절될 수 있다. 즉, 상기 버퍼층(3)에서 상기 기판(1)에 인접하는 제2 영역에서 Al 함량이 최대가 되도록 하고, 상기 제2 영역에서 상기 발광 구조물(10)에 인접하는 제1 영역으로 갈수록 Al 함량이 줄어들 수 있다.
예컨대, 상기 기판(1)에 인접하여 Al 함량이 최대(x=1)인 AlN을 포함하는 제1 서브층이 형성될 수 있다. ,
상기 제1 서브층에 인접하여 Al 함량이 x1으로 줄어든 Al(x1)Ga(1-x1)N을 포함하는 제2 서브층이 형성될 수 있다.
상기 제2 서브층에 인접하여 Al 함량이 x2로 줄어든 Al(x2)Ga(1-x2)N을 포함하는 제3 서브층이 형성될 수 있다.
상기 제3 서브층에 인접하여 Al 함량이 x3로 줄어든 Al(x3)Ga(1-x3)N을 포함하는 제4 서브층이 형성될 수 있다.
상기 제4 서브층에 인접하여 Al 함량이 x4로 줄어든 Al(x4)Ga(1-x4)N을 포함하는 제5 서브층이 형성될 수 있다.
도 3의 제1 예시도에 도시한 바와 같이, 제1 내지 제5 서브층들 사이의 굴절률 차이는 일정하게 되는데, 이는 Al 함량의 감소폭을 일정하게 함으로서 얻어질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 Al 함량이 감소폭에 의해 인접하는 서브층들 사이의 굴절률 차이가 결정될 수 있다. 따라서, 제1 내지 제5 서브층들 사이의 굴절률 차이가 일정하도록 하기 위해서는, 상기 Al 함량의 감소폭 또한 일정하게 할 수 있다.
상기 제1 서브층에서 상기 제5 서브층으로 갈수록 일정한 굴절률 차이를 갖고 굴절률이 증가될 수 있다.
예컨대, 도면에 도시한 바와 같이, GaN의 굴절률이 2.43이고, AlN의 굴절률은 2.15이므로, GaN의 굴절률과 AlN의 굴절률 차이는 0.28이다.
상기 상기 버퍼층(3)에 5개의 서브층들이 포함되는 경우, 각 서브층 사이에는 0.28/5= 0.056의 일정한 굴절률 차이가 존재할 수 있다.
즉, 상기 제2 서브층은 AlN의 상기 제1 서브층의 굴절률보다 0.056 더 높은 2.206의 굴절률을 가질 수 있다. 상기 제3 서브층은 상기 제2 서브층의 굴절률보다 0.056 더 높은 2.262의 굴절률을 가질 수 있다. 상기 제4 서브층은 상기 제3 서브층의 굴절률보다 0.056 더 높은 2.318의 굴절률을 가질 수 있다. 상기 제5 서브층은 상기 제4 서브층의 구절률보다 0.056 더 높은 2.374의 굴절률을 가질 수 있다. GaN의 제1 도전형 반도체층(5)은 상기 제5 서브층의 굴절률보다 0.056 더 높은 2.43의 굴절률을 가질 수 있다.
GaN의 굴절률은 상기 버퍼층(3)의 제5 서브층의 굴절률보다 크고, 상기 제5 서브층의 굴절률은 상기 제4 서브층의 굴절률보다 크고, 상기 제4 서브층의 굴절률은 상기 제3 서브층의 굴절률보다 크고, 상기 제3 서브층의 굴절률은 상기 제2 서브층의 굴절률보다 크며, 상기 제2 서브층의 굴절률은 상기 제1 서브층의 굴절률보다 클 수 있다.
한편, 상기 제1 서브층에서 상기 제5 서브층으로 갈수록 상기 각 서브층 사이의 굴절률 차이가 증가하거나 감소할 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 활성층(7)에서 생성된 광은 상기 제1 도전형 반도체층(5)으로 진행될 수 있다. 상기 제1 도전형 반도체층(5)의 굴절률이 상기 버퍼층(3)의 상기 제5 서브층의 굴절률보다 크므로, 상기 제1 도전형 반도체층(5)으로 진행된 광은 상기 제1 도전형 반도체층(5)과 상기 제5 서브층 사이의 제1 경계면에서 법선에 대해 입사각보다 더 큰 출사각을 갖는 광이 출사될 수 있다. 즉, 상기 제1 경계면으로부터 출사된 출사광은 상기 제1 경계면으로 입사된 입사광의 입사각보다 더 큰 출사각으로 더욱 더 넓게 퍼질 수 있다.
상기 제5 서브층의 굴절률이 상기 제4 서브층의 굴절률보다 크므로, 상기 제5 서브층으로 진행된 광은 상기 제5 서브층과 상기 제4 서브층 사이의 제2 경계면에서 법선에 대해 입사각보다 더 큰 출사각을 갖는 광이 출사될 수 있다. 즉, 상기 제2 경계면으로부터 출사된 출사광은 상기 제2 경계면으로 입사된 입사광의 입사각보다 더 큰 출사각으로 더욱 더 넓게 퍼질 수 있다.
상기 제4 서브층의 굴절률이 상기 제3 서브층의 굴절률보다 크므로, 상기 제4 서브층으로 진행된 광은 상기 제4 서브층과 상기 제3 서브층 사이의 제3 경계면에서 법선에 대해 입사각보다 더 큰 출사각을 갖는 광이 출사될 수 있다. 즉, 상기 제3 경계면으로부터 출사된 출사광은 상기 제3 경계면으로 입사된 입사광의 입사각보다 더 큰 출사각으로 더욱 더 넓게 퍼질 수 있다.
상기 제3 서브층의 굴절률이 상기 제2 서브층의 굴절률보다 크므로, 상기 제3 서브층으로 진행된 광은 상기 제3 서브층과 상기 제2 서브층 사이의 제4 경계면에서 법선에 대해 입사각보다 더 큰 출사각을 갖는 광이 출사될 수 있다. 즉, 상기 제4 경계면으로부터 출사된 출사광은 상기 제4 경계면으로 입사된 입사광의 입사각보다 더 큰 출사각으로 더욱 더 넓게 퍼질 수 있다.
상기 2 서브층의 굴절률은 상기 제1 서브층의 굴절률보다 크므로, 상기 제2 서브층으로 진행된 광은 상기 제2 서브층과 상기 제1 서브층 사이의 제5 경계면에서 법선에 대해 입사각보다 더 큰 출사각을 갖는 광이 출사될 수 있다. 즉, 상기 제5 경계면으로부터 출사된 출사광은 상기 제5 경계면으로 입사된 입사광의 입사각보다 더 큰 출사각으로 더욱 더 넓게 퍼질 수 있다.
상기 제1 서브층의 굴절률은 상기 기판(1)의 굴절률보다 크므로, 상기 제1 서브층으로 진행된 광은 상기 제1 서브층과 상기 기판(1) 사이의 제6 경계면에서 법선에 대해 입사각보다 더 큰 출사각을 갖는 광이 출사될 수 있다. 즉, 상기 제6 경계면으로부터 출사된 출사광은 상기 제6 경계면으로 입사된 입사광의 입사각보다 더 큰 출사각으로 더욱 더 넓게 퍼질 수 있다.
이와 같이, 상기 버퍼층(3)의 각 서브층 사이의 경계면에서 더욱 더 넓게 퍼진 출사광이 출사되므로, 상기 버퍼층(3)의 전 두께(T1)에 걸쳐서 광의 퍼짐은 더욱 더 증가될 수 있다. 이러한 광의 퍼짐의 증가로 인해 지향각이 더욱 더 확장될 수 있다.
도 4의 제2 예시도에 도시한 바와 같이, 상기 버퍼층(3)은 서로 상이한 굴절률을 갖는 다수의 서브층들을 포함할 수 있다.
아울러, 도 4의 제2 예시도에서는 도 3의 제1 예시도와 달리, 각 서브층의 두께(S1 내지 S5)가 가변될 수 있다.
즉, 상기 기판(1)으로부터 상기 제1 도전형 반도체층(5)으로 갈수록 상기 버퍼층(3)의 각 서브층의 두께(S1 내지 S5)가 점점 더 두꺼워지도록 형성될 수 있다.
예컨대, 상기 제2 서브층의 두께(S2)는 상기 제1 서브층의 두께(S1)보다 더 두껍고, 상기 제3 서브층의 두께(S3)는 상기 제2 서브층의 두께(S2)보다 더 두껍고, 상기 제4 서브층의 두께(S4)는 상기 제3 서브층의 두께(S3)보다 더 두꺼우며, 상기 제5 서브층의 두께(S5)는 상기 제4 서브층의 두께(S4)보다 더 두껍게 형성될 수 있다.
상기 각 서브층의 두께(S1 내지 S5)의 두꺼움의 비율은 일정하거나 상이할 수 있다.
예컨대, 상기 각 서브층의 두께(S1 내지 S5)가 5%씩 일정하게 두꺼워질 수 있지만, 이에 대해서는 한정하지 않는다.
한편, 상기 각 서브층의 두께(S1 내지 S5)가 선형적 또는 비선형적으로 두꺼워질 수 있다. 예컨대, 제2 서브층의 두께(S2)는 제1 서브층의 두께(S1)보다 1% 두꺼워지고, 상기 제3 서브층의 두께(S3)는 상기 제2 서브층의 두께(S2)보다 2% 두꺼워지고, 상기 제4 서브층의 두께(S4)는 상기 제3 서브층의 두께(S3)보다 4% 두꺼워지며, 상기 제5 서브층의 두께(S5)는 상기 제4 서브층의 두께(S4)보다 8% 두꺼워질 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 제2 서브층의 두께(S2)는 제1 서브층의 두께(S1)보다 1% 두꺼워지고, 상기 제3 서브층의 두께(S3)는 상기 제2 서브층의 두께(S2)보다 3% 두꺼워지고, 상기 제4 서브층의 두께(S4)는 상기 제3 서브층의 두께(S3)보다 8% 두꺼워지며, 상기 제5 서브층의 두께(S5)는 상기 제4 서브층의 두께(S4)보다 18% 두꺼워질 수 있지만, 이에 대해서는 한정하지 않는다.
이와 같이, 각 서브층의 두께(S1 내지 S5)가 서로 다르더라도, 상기 각 서브층의 굴절률이 서로 다르므로, 상기 활성층(7)에서 생성되어 버퍼층(3)으로 진행된 광은 예컨대 제1 내지 제5 서브층 사이의 경계면에 의해 더욱 더 넓게 퍼져서 출사되므로, 출사광의 지향각이 더욱 더 확장될 수 있다.
도 5의 제3 예시도에 도시한 바와 같이, 상기 버퍼층(3)은 서로 상이한 굴절률을 갖는 다수의 서브층들을 포함할 수 있다.
아울러, 도 5의 제3 예시도는 도 3의 제1 예시도와 달리, 각 서브층의 두께(S1 내지 S5)가 가변될 수 있다.
도 5의 제3 예시도는 도 4의 제2 예시도와 유사하다.
하지만, 도 5의 제3 예시도는 도 4의 제2 예시도와 달리, 상기 기판(1)으로부터 상기 제1 도전형 반도체층(5)으로 갈수록 상기 버퍼층(3)의 각 서브층의 두께(S1 내지 S5)가 점점 더 얇아지도록 형성될 수 있다.
예컨대, 상기 제2 서브층의 두께(S2)는 상기 제1 서브층의 두께(S1)보다 더 얇고, 상기 제3 서브층의 두께(S3)는 상기 제2 서브층의 두께(S2)보다 더 얇고, 상기 제4 서브층의 두께(S4)는 상기 제3 서브층의 두께(S3)보다 더 얇으며, 상기 제5 서브층의 두께(S5)는 상기 제4 서브층의 두께(S4)보다 더 얇게 형성될 수 있다.
상기 각 서브층의 두께(S1 내지 S5)의 얇아짐의 비율은 일정하거나 상이할 수 있다.
또한, 상기 각 서브층의 두께(S1 내지 S5)가 선형적 또는 비선형적으로 얇아질 수 있다.
도 6의 제4 예시도에 도시한 바와 같이, 상기 버퍼층(3)은 서로 상이한 굴절률을 갖는 다수의 서브층들을 포함할 수 있다.
아울러, 도 6의 제4 예시도는 도 3의 제1 예시도와 달리, 각 서브층의 두께(S1 내지 S5)가 가변될 수 있다.
도 6의 제4 예시도는 도 4의 제2 예시도 또는 도 5의 제3 예시도와 유사하다.
하지만, 도 6의 제4 예시도는 도 4의 제2 예시도와 달리, 상기 버퍼층(3)의 중심층, 예컨대 제3 서브층으로부터 상기 기판(1) 또는 상기 제1 도전형 반도체층(5)으로 갈수록 상기 버퍼층(3)의 각 서브층의 두께(S1 내지 S5)가 점점 더 두꺼워지도록 형성될 수 있다.
예컨대, 상기 버퍼층(3)에서 포함된 제1 내지 제5 서브층들 중에서 상기 제3 서브층의 두께(S3)가 가장 얇게 형성될 수 있다.
상기 제2 서브층의 두께(S2)는 상기 제3 서브층의 두께(S3)보다 더 두껍고, 상기 제1 서브층의 두께(S1)는 상기 제2 서브층의 두께(S2)보다 더 두꺼워질 수 있다. 마찬가지로, 상기 제4 서브층의 두께(S4)는 상기 제3 서브층의 두께(S3)보다 더 두껍고, 상기 제5 서브층의 두께(S5)는 상기 제4 서브층의 두께(S4)보다 더 두꺼워질 수 있다.
상기 제3 서브층에서 상기 제1 서브층 또는 상기 제5 서브층으로 갈수록 두꺼워지는 상기 각 서브층의 두께(S1 내지 S5)의 두꺼움의 비율은 일정하거나 상이할 수 있다.
상기 제3 서브층을 기준으로 상기 제3 서브층과 상기 기판(1) 사이 그리고 상기 제3 서브층과 상기 제1 도전형 반도체층(5) 사이의 각 서브층의 두께(S1, S2, S4, S5)는 서로 대칭적일 수 있지만, 이에 대해서는 한정하지 않는다.
예를 들어, 상기 제2 서브층과 상기 제4 서브층은 동일한 두께(S2, S4)를 가질 수 있다. 또한, 상기 제1 서브층과 상기 제5 서브층은 동일한 두께(S1, S5)를 가질 수 있다.
또한, 상기 각 서브층의 두께(S1 내지 S5)가 선형적 또는 비선형적으로 두꺼워질 수 있다.
한편, 도면에 도시되지 않았지만, 도 6의 제4 예시도와 달리, 상기 버퍼층(3)의 중심층, 예컨대 제3 서브층으로부터 상기 기판(1) 또는 상기 제1 도전형 반도체층(5)으로 갈수록 상기 버퍼층(3)의 각 서브층의 두께(S1 내지 S5)가 점점 더 얇아지도록 형성될 수 있다.
도7의 제5 예시도에 도시한 바와 같이, 상기 버퍼층(3)은 선형의 굴절률을 가질 수 있다.
즉, 상기 버퍼층(3)은 상기 기판(1)으로부터 상기 제1 도전형 반도체층(5)으로부터 갈수록 선형적으로 굴절률이 증가될 수 있다.
상기 기판(1)과 접하는 상기 버퍼층(3)은 AlN을 포함하고, 나머지의 버퍼층(3)은 AlxGa(1-x)N을 포함할 수 있다.
AlN은 AlxGa(1-x)N에서 x=1일 때를 의미한다. 따라서, 상기 버퍼층(3)의 모든 영역은 AlxGa(1-x)N을 포함한다고 할 수 있다.
도 8의 제6 예시도에 도시한 바와 같이, 상기 버퍼층(3)은 비선형의 굴절률을 가질 수 있다. 구체적으로, 상기 버퍼층(3)의 굴절률은 상기 기판(1)으로부터 상기 버퍼층(3)의 두께(T1)의 중간(T1/2)까지는 서서히 증가하다가 상기 버퍼층(3)의 두께(T1)의 중간(T1/2)부터 상기 제1 도전형 반도체층(5)까지는 급격히 증가할 수 있다. 상기 버퍼층(3)의 굴절률은 오목한 곡선 형상을 가질 수 있다.
도 9의 제7 예시도에 도시한 바와 같이, 상기 버퍼층(3)은 비선형의 굴절률을 가질 수 있다. 구체적으로, 상기 버퍼층(3)의 굴절률은 상기 기판(1)으로부터 상기 버퍼층(3)의 두께(T1)의 중간(T1/2)까지는 급격히 증가하다가 상기 버퍼층(3)의 두께(T1)의 중간(T1/2)부터 상기 제1 도전형 반도체층(5)까지는 서서히 증가할 수 있다. 상기 버퍼층(3)의 굴절률은 볼록한 곡선 형상을 가질 수 있다.
이상에서 살펴본 바와 같이, 도 3의 제1 예시도 내지 도 9의 제7 예시도에 도시된 바와 같이, 상기 기판(1)으로부터 상기 제1 도전형 반도체층(5)으로 갈수록, 상기 버퍼층(3)의 굴절률이 계단형, 선형, 비선형, 오목한 곡선 및 볼록한 곡선으로 증가하도록 형성될 수 있다. 이러한 경우, 상기 활성층(7)에서 생성되어 상기 버퍼층(3)으로 진행된 광은 보다 확장된 지향각을 가지고 출사됨으로써, 이러한 버퍼층(3)을 갖는 발광 소자(100A)가 발광 소자 패키지에 차용되는 경우 광출력을 향상시킬 수 있다.
도 2는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
제2 실시예(도 2)에 따른 발광 소자(100B)는 제1 실시예(도 1)와 달리 기판(1) 상에 다수의 돌출부(2)가 형성될 수 있다.
상기 돌출부(2)는 상부 방향으로 돌출된 볼록한 반구 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 상기 돌출부(2)는 상부 방향으로 돌출된 사각 형상, 원 형상, 타원 형상, 삼각 형상 등을 가질 수 있다.
상기 다수의 돌출부(2)는 서로 이격된 도트 형상을 가질 수 있다. 상기 다수의 돌출부(2)는 라인 스트라이프 형상을 가질 수 있다. 이외에도 상기 다수의 돌출부(2)는 다양한 실시 형태를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 돌출부(2)는 상기 기판(1)으로부터 연장되어 형성될 수 있다. 이러한 경우 상기 돌출부(2)는 상기 기판(1)과 동일한 물질을 포함할 수 있다. 상기 돌출부(2)는 기판(1)의 상면을 부분적으로 식각하여 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
또는 상기 기판(1)과는 별개로 형성될 수 있다. 즉, 다수의 돌출부(2)가 미리 가공되어 상기 기판(1) 상에 부착될 수 있다.
상기 돌출부(2)는 상기 활성층(7)에서 생성되어 기판(1)으로 진행되는 광을 난반사시켜 광을 보다 많이 추출시킬 수 있다.
상기 다수의 돌출부(2)는 상기 기판(1) 상에서 서로 이격되도록 배치될 수 있다.
상기 인접하는 돌출부(2) 사이의 상기 기판(1) 상에는 버퍼층(3)이 형성될 수 있다.
상기 버퍼층(3)의 두께를 T1이라 하고, 상기 돌출부(2)의 두께를 T2라 하면, 상기 버퍼층(3)의 두께 (T1)은 상기 돌출부(2)의 두께(T2)보다 얇게 형성될 수 있다.
상기 버퍼층(3)으로 진행된 광은 도 1의 제1 실시예에서 설명한 바와 같이, 보다 더 퍼지게 될 수 있다.
상기 활성층(7)에서 생성되어 기판(1)으로 진행하는 광의 일부는 상기 기판(1) 상에 형성된 다수의 돌출부(2)에 의해 난반사되어 광 추출 효율이 향상될 수 있다.
상기 활성층(7)에서 생성되어 기판(1)으로 진행하는 광의 다른 일부는 상기 돌출부(2)들 사이의 상기 기판(1) 상에 배치된 버퍼층(3)에 의해 보다 더 퍼져 출사되므로, 결국 광 지향각이 확장될 수 있다.
도 1의 제1 실시예 및 도 2의 실시예는 수평형 발광 소자(200A), 플립형 발광 소자(200B) 및 수직형 발광 소자(200C)에 채용될 수 있다.
도 11은 실시예에 따른 수평형 발광 소자를 도시한 단면도이다.
도 11을 참조하면, 실시예에 따른 수평형 발광 소자(200A)는 기판(1), 버퍼층(3), 발광 구조물(10), 투명 전극층(11) 및 제1 및 제2 전극(13, 15)을 포함할 수 있다.
상기 기판(1), 상기 버퍼층(3) 및 상기 발광 구조물(10)은 앞서 도 1의 제1 실시예와 도 2의 제2 실시예에서 자세히 설명되었으므로, 더 이상의 설명은 생략한다.
상기 발광 구조물(10)은 제1 도전형 반도체층(5), 활성층(7) 및 제2 도전형 반도체층(9)을 포함할 수 있다.
상기 제1 도전형 반도체층(5)은 도 1의 제1 실시예와 같이 상기 기판(1) 상에 형성되거나 도 2의 제2 실시예와 같이 상기 기판(1) 상에 형성된 다수의 돌출부(2)와 상기 다수의 돌출부(2) 사이에 형성된 버퍼층(3) 상에 형성될 수 있다.
상기 활성층(7)은 상기 제1 도전형 반도체층(5) 상에 형성될 수 있다.
상기 제2 도전형 반도체층(9)은 상기 활성층(7) 상에 형성될 수 있다.
상기 제1 도전형 반도체층(5)에서 생성된 제1 캐리어, 즉 전자들은 상기 활성층(7)으로 공급되고, 상기 제2 도전형 반도체층(9)에서 생성된 제2 캐리어, 즉 정공들은 상기 활성층(7)으로 공급될 수 있다.
상기 활성층(7)은 상기 전자와 상기 정공의 재결합에 의해 상기 활성층(7)의 밴드갭에 상응하는 파장을 갖는 광이 생성될 수 있다.
상기 발광 구조물(10)의 일부는 식각 공정에 의해 제거될 수 있다. 즉, 식각 공정에 의해 상기 제2 도전형 반도체층(9)과 상기 활성층(7)가 제거되어 상기 제1 도전형 반도체층(5)이 노출될 수 있다.
상기 제1 도전형 반도체층(5)의 상면 일부는 식각에 의해 제거될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 노출된 제1 도전형 반도체층(5) 상에 제1 전극(13)이 형성되고, 상기 제2 도전형 반도체층(9) 상에 제2 전극(15)이 형성될 수 있다.
상기 제1 및 제2 전극(13, 15)은 전도성이 우수한 금속 물질로 형성될 수 있다. 상기 금속 물질로는, 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(15)으로 사용된 금속 물질은 불투명하므로 광을 차단시킬 수 있다. 따라서, 상기 제2 전극(15)에 의해 광이 차단되므로, 광 효율이 저하될 수 있다.
따라서, 상기 제2 전극(15)은 가급적 작은 면적을 가지는 것이 바람직하지만, 상기 제2 전극(15)의 면적을 줄이는 데에는 한계가 있다.
한편, 상기 제2 전극(15)의 면적이 작은 경우, 상기 제2 전극(15)으로 인가된 전류는 상기 제2 전극(15)에 대응하는 제2 도전형 반도체층(9)을 통해 활성층(7)으로 인가될 수 있다. 다시 말해, 상기 제2 전극(15)으로 인가된 전극은 상기 제2 전극(15)에 대응하는 제2 도전형 반도체층(9)을 제외한 대부분의 제2 도전형 반도체층(9)으로는 전류가 흐르지 않기 때문에, 전공의 생성이 충분하지 않게 되어 광 효율이 저하되고 광이 균일하게 생성될 수 없다.
이러한 단점을 해결하기 위해, 상기 제2 도전형 반도체층(9) 상에 투명 전극층(11)이 형성될 수 있다.
상기 투명 전극층(11)은 상기 제2 도전형 반도체층(9)과 오믹 콘택을 형성하여 주어, 상기 제2 전극(15)으로 인가된 전류가 원활하게 제2 도전형 반도체층(9)으로 흐르게 하여 줄 수 있다.
아울러, 상기 투명 전극층(11)은 상기 제2 전극(15)으로 인가된 전류를 투명 전극층(11)의 전 영역으로 신속하게 흐르게 될 수 있다. 이와 같이 상기 투명 전극층(11)의 전 영역으로 흐른 전류는 상기 투명 전극층(11)의 전 영역에 접하는 제2 도전형 반도체층(9)으로 그대로 흐르게 되므로, 상기 제2 도전형 반도체층(9)의 전 영역에서 전류가 균일하게 활성층(7)으로 인가될 수 있다. 따라서, 상기 활성층(7)의 전영역에서 균일한 광을 얻을 수 있고 광 효율이 향상될 수 있다.
상기 투명 전극층(11)은 광이 투과되는 투명한 도전 물질로 형성될 수 있다. 상기 투명한 도전 물질로는, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
도 12는 실시예에 따른 플립형 발광 소자를 도시한 단면도이다.
도 12를 참조하면, 실시예에 따른 플립형 발광 소자(200B)는 기판(1), 버퍼층(3), 발광 구조물(10), 반사 전극층(21) 및 제1 및 제2 전극(23, 25)을 포함할 수 있다.
실시예에 따른 플립형 발광 소자(200B)는 실시예에 따른 수평형 발광 소자(200A)와 거의 유사하다. 즉, 실시예에 따른 수평형 발광 소자(200A)의 제2 도전형 반도체층(9)과 제2 전극(25) 사이에 배치된 투명 전극층(11)이 반사 전극층(21)으로 대체되고, 상기 수평형 발광 소자(200A)가 180도 뒤집힘으로써, 실시예에 따른 플립형 발광 소자(200B)가 제조될 수 있다.
상기 기판(1), 상기 버퍼층(3), 상기 발광 구조물(10) 및 상기 제1 및 제2 전극(23, 25)은 실시예에 따른 수평형 발광 소자(200A)에서 자세하게 설명되었으므로, 더 이상의 설명은 생략한다.
상기 반사 전극층(21)은 상기 제2 도전형 반도체층(9) 상에 형성될 수 있다. 상기 반사 전극층(21)은 광을 반사시키기 위한 반사 기능과, 상기 제2 도전형 반도체층(9)에 전류를 원활하게 공급하도록 하는 오믹 콘택 기능과, 전류를 상기 제2 도전형 반도체층(9)으로 공급하여 주기 위한 전극 기능을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 전극층(21)은 반사 특성과 오믹 특성이 우수한 도전 물질로 형성될 수 있다. 예컨대, 상기 반사 전극층(21)은 Ag, Ni, Rh, Pd, Ru, Pt 및 Au로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 13은 실시예에 따른 수직형 발광 소자를 도시한 단면도이다.
도 13을 참조하면, 실시예에 따른 수직형 발광 소자(200C)는 버퍼층(3), 발광 구조물(10), 전류 차단층(31), 전극층(35), 제1 보호층(33), 접합층(37), 전도성 지지 부재(39), 제2 보호층(41) 및 전극(43)을 포함할 수 있다.
실시예에 따른 수직형 발광 소자(200C)는 도 1의 제1 실시예의 발광 소자(100A)나 도 2의 제2 실시예의 발광 소자(100B)를 기반으로 제조될 수 있다.
따라서, 상기 버퍼층(3)과 상기 발광 구조물(10)은 도 1의 제1 실시예나 도 2의 제2 실시예에서 이미 자세하게 설명되었으므로, 자세한 설명은 생략한다.
상기 전류 차단층(31)은 전류가 수직 방향으로 집중되는 것을 방지하기 위해 상기 전극(43)과 적어도 일부가 중첩되도록 형성될 수 있다.
상기 전류 차단층(31)은 상기 발광 구조물(10)과 쇼트키 콘택(Schottky contact)될 수 있다. 이에 따라, 상기 전류 차단층(31)과 쇼트키 콘택되는 상기 발광 구조물(10)로
전류는 상기 전류 차단층(31)을 통해서 완전히 흐르지 않거나 상기 전류 차단층(31)을 통해서 상대적으로 작게 흐를 수 있다. 이에 반해, 전류는 상기 제2 도전형 반도체층(9)와 접하는 상기 전극층(35)을 통해서는 완전하게 흐르므로, 전류가 상기 발광 구조물(10)의 전 영역으로 균일하게 흐르게 되어 발광 효율이 향상될 수 있다.
상기 전류 차단층(31)은 상기 전극층(35)보다 작은 전기 전도성을 갖거나, 상기 전극층(35)보다 큰 전기 절연성을 갖거나, 상기 발광 구조물(10)과 쇼트키 접촉을 형성하는 재질을 이용하여 형성될 수 있다. 상기 전류 차단층(31)은 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, Ti, Al 및 Cr로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 여기서, 상기 SiO2, SiOx, SiOxNy, Si3N4, Al2O3은 절연 물질일 수 있다.
상기 발광 구조물(10)의 제2 도전형 반도체층(9) 아래에 전극층(35)이 형성될 수 있다.
상기 전극층(35)은 상기 발광 구조물(10)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 전극층(35)은 상기 발광 구조물(10)과 오믹 콘택되어, 전류가 발광 구조물(10)로 흐르도록 할 수 있다.
상기 전극층(35)은 상기 접합층(37)의 상면에 접촉하여 형성된 반사층과 상기 반사층의 상면과 상기 발광 구조물(10)의 하면 사이에 형성된 오믹 콘택층을 포함할 수 있다.
상기 전극층(35)은 상기 반사 물질과 오믹 콘택 물질이 혼합된 단일 층으로 형성될 수 있다.
상기 반사 물질로는 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 둘 이상의 합금이 사용되지만, 이에 대해서는 한정하지 않는다. 상기 오믹 콘택 물질로는 전도성 물질과 금속 물질을 선택적으로 사용할 수 있다. 즉, 상기 오믹 콘택 물질로는 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au,및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 사용될 수 있다.
상기 전극층(35)은 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni 및 AZO/Ag/Ni 중 어느 하나를 포함하는 다층으로 구성될 수 있다.
상기 전극층(35)은 적어도 상기 발광 구조물(10)과 오믹 콘택될 수 있다. 따라서, 상기 전극층(35)과 오믹 콘택되는 상기 발광 구조물(10)로 원활하게 전류가 공급되어 발광 효율이 향상될 수 있다.
상기 전극층(35) 아래에 접합층(37)이 형성될 수 있다. 상기 접합층(37)은 본딩층으로서, 상기 전극층(35)과 상기 도전성 지지 부재 사이에 형성될 수 있다. 상기 접합층(37)은 전극층(35)과 상기 도전성 지지 부재 사이의 접착력을 강화시켜 주는 매개체 역할을 할 수 있다.
상기 접합층(37)은 배리어 금속 또는 본딩 금속 등을 포함할 수 있다. 상기 접합층(37)은 접합성과 열 전도성이 높은 금속 물질로 형성될 수 있다. 상기 접합층(37)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 전도성 지지 부재(39)는 금속 물질 또는 반도체 물질로 형성될 수 있다. 상기 전도성 지지 부재(39)는 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 상기 전도성 지지 부재(39)는 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 구리합금(Cu Alloy), 몰리브덴(Mo) 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함할 수 있다.
상기 전도성 지지 부재(39)는 상기 발광 구조물(10) 아래에 도금 또는/및 증착되거나, 시트(sheet) 형태로 부착될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극층(35) 상에 제1 보호층(33)이 형성될 수 있다. 예를 들어, 상기 전극층(35)의 에지 영역의 둘레를 따라 상기 제1 보호층(33)이 형성될 수 있다. 즉, 상기 제1 보호층(33)은 상기 발광 구조물(10)과 상기 전극층(35) 사이의 둘레 영역에 형성될 수 있다. 구체적으로, 상기 제1 보호층(33)은 상기 전극층(35) 및 상기 발광 구조물(10)에 적어도 일부가 둘러싸이도록 형성될 수 있다. 예를 들어, 상기 제1 보호층(33)의 상면의 일부 영역은 제1 도전형 반도체층(5)와 접촉되고, 상기 제1 보호층(33)의 내측면 및 하면은 상기 전극층(35)과 접촉될 수 있지만, 이에 대해 한정하지 않는다.
상기 제1 보호층(33)에 의해 외부의 이물질에 의한 상기 전극층(35)의 측면과 상기 발광 구조물(10)의 측면 사이의 전기적인 쇼트를 방지하여 줄 수 있다.
상기 제1 보호층(33)이 상기 발광 구조물(10)과 접촉하는 면적을 확보하여 복수개의 칩을 개별 칩 단위로 분리하는 레이저 스크라이빙(Laser Scribing) 공정과 기판(1)을 제거하는 레이저 리프트 오프(LLO) 공정시 상기 발광 구조물(10)이 상기 전극층(35)으로부터 박리되는 것을 효과적으로 방지할 수 있다.
상기 제1 보호층(33)은 절연 물질 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다. 또한 상기 제1 보호층(33)은 금속 물질로 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 보호층(33)은 상기 전류 차단층(31)과 동일 물질로 형성될 수도 있고, 다른 물질로 형성될 수도 있다. 즉, 제1 보호층(33)과 상기 전류 차단층(31)은 상기 절연 물질로 형성될 수 있다.
상기 발광 구조물(10) 상에 제2 보호층(41)이 형성될 수 있다. 예를 들어, 상기 발광 구조물(10)의 적어도 측면상에는 제2 보호층(41)이 형성될 수 있다. 구체적으로는, 상기 제2 보호층(41)은 일단이 상기 제2 도전형 반도체층(9)의 상면의 둘레 영역에 형성되고, 상기 제2 도전형 반도체층(9)의 측면, 상기 활성층(7)의 측면 및 제1 도전형 반도체층(5)의 측면을 경유하거나 가로질러 타단이 상기 제1 보호층(33)의 상면의 일부 영역에 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 제2 보호층(41)은 상기 발광 구조물(10)과 지지 기판(1) 사이의 전기적 쇼트를 방지하는 역할을 할 수 있다. 상기 제2 보호층(41)은 투명성과 절연성이 우수한 재질로 형성될 수 있다. 상기 제1 보호층(33)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, TiO2 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함할 수 있지만, 이에 대해 한정하지는 않는다.
상기 제2 보호층(41)은 상기 제1 보호층(33)과 상기 전류 차단층(31)과 동일한 물질을 포함할 수 있지만, 이에 대해 한정하지 않는다.
상기 발광 구조물(10) 상에는 전극(43)이 형성될 수 있다. 상기 전극(43)은 상기 발광 구조물(10)의 전체 면적을 커버하지 않고, 국부적으로 형성된 패턴 형상을 가질 수 있다.
도시되지 않았지만, 상기 전극(43)은 와이어가 본딩되는 적어도 하나 이상의 전극 패드(미도시)와, 상기 전극 패드로부터 적어도 일측 이상으로 분기되어 상기 발광 구조물(10)의 전 영역으로 균등하게 전류를 공급하기 위한 다수의 전극 라인(미도시)을 포함할 수 있다.
상기 전극 패드는 위에서 볼 때, 사각형, 원형, 타원형, 다각형을 가질 수 있지만, 이에 대해 한정하지는 않는다.
상기 전극(43)은 V, W, Au, Ti, Ni, Pd, Ru, Cu, Al, Cr, Ag 및 Pt로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있다.
한편, 상기 전극 라인은 투광성 및 전기 전도성을 갖는 재질인 예를 들어, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO 중 적어도 하나로 형성될 수도 있다.
도 14는 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 14를 참조하면, 실시예에 따른 발광 소자 패키지(300)는 패키지 몸체(301)와, 상기 패키지 몸체(301)에 설치된 제1 리드 전극(303) 및 제2 리드 전극(305)과, 상기 패키지 몸체(301)에 설치되어 상기 제1 리드 전극(303) 및 제2 리드 전극(305)으로부터 전원을 공급받는 수평형 발광 소자(200A), 플립형 발광 소자(200B) 및 수직형 발광 소자(200C) 중 어느 하나의 발광 소자와, 상기 발광 소자(200A, 200B, 200C)를 포위하는 몰딩부재(307)를 포함한다.
도면에서는 설명의 편의상 수평형 발광 소자(200A)만을 도시하고 있지만, 실시예에 따른 발광 소자 패키지(300)에는 플립형((200B) 또는 수직형 발광 소자(200C)도 채택될 수 있다.
상기 패키지 몸체(301)는 실리콘 재질, 합성수지 재질 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(200A, 200B, 200C)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드 전극(303) 및 제2 리드 전극(305)은 서로 전기적으로 분리되며, 상기 발광 소자(200A, 200B, 200C)에 전원을 제공한다.
또한, 상기 제1 및 제2 리드 전극(303, 305)은 상기 발광 소자(200A, 200B, 200C)에서 생성된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(200A, 200B, 200C)에서 생성된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(200A, 200B, 200C)는 상기 제1 리드 전극(303), 제2 리드 전극(305) 및 상기 패키지 몸체(301) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1 및 제2 리드 전극(303, 305)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.
실시예에서는 수평형 발광 소자(200A)가 예시되어 있으며, 두개의 와이어(311, 315)를 통해 상기 제1 및 제2 리드 전극(33, 3050)과 전기적으로 연결된 것이 예시되고 있다.
만일 플립형 발광 소자(200B)가 채택되는 경우, 상기 와이어(311, 315)는 필요없고, 상기 플립형 발광 소자(200B)의 제1 및 제2 전극(23, 25)이 상기 제1 및 2 리드 전극(303, 305)과 직접 접촉하도록 형성될 수 있으며, 수직형 발광 소자(200C)가 채택되는 경우, 상기 수직형 발광 소자(200C)의 도전형 지지 부재(39)는 예컨대 제2 리드 전극(305) 상에 설치되고, 상기 수직형 발광 소자(200C)의 전극(43)은 와이어(311)을 이용하여 상기 제1 리드 전극(303)과 전기적으로 연결될 수 있다.
상기 몰딩부재(307)는 상기 발광 소자(200A, 200B, 200C)를 포위하여 상기 발광 소자(200A, 200B, 200C)를 보호할 수 있다.
한편, 상기 몰딩부재(307)는 상기 발광 소자(200A, 200B, 200C)에서 생성된 광의 파장을 변화시킬 수 있는 형광체(309)를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 발광 소자 패키지(300)는 COB(Chip On Board) 타입을 포함하며, 상기 패키지 몸체(301)의 상면은 평평하고, 상기 패키지 몸체(301)에는 복수의 발광 소자, 예컨대 적색 발광 소자, 녹색 발광 소자 및 청색 발광 소자가 설치될 수도 있지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 발광 소자 패키지(300)는 지향각이 확장된 수평형 발광 소자(200A), 플립형 발광 소자(200B) 또는 수직형 발광 소자(200C)의 채용에 의해 광출력이 향상될 수 있다.
한편, 도 14에 도시한 바와 같이, 실시예에 따른 발광 소자 패키지에서는 광의 퍼짐을 증가시킬 수 있는 버퍼층을 포함하는 발광 소자(200A, 200B, 200C)가 채용됨에 따라, 광의 퍼짐에 의해 광 추출이 향상되고, 이에 따라 지향각이 종래에 비해 현저하게 확장될 수 있다.
1: 기판
2: 돌출부
3: 버퍼층
5: 제1 도전형 반도체층
7: 활성층
9: 제2 도전형 반도체층
10: 발광 구조물
11: 투명 전극층
13, 23: 제1 전극
15, 25: 제2 전극
21: 반사 전극층
31: 전류 차단층
33: 제1 보호층
35: 전극층
37: 접합층
39: 전도성 지지 부재
41: 제2 보호층
43: 전극
100A, 100B: 발광 소자
200A: 수평형 발광 소자
200B: 플립형 발광 소자
200C: 수직형 발광 소자.
300: 발광 소자 패키지
301: 패키지 몸체
303, 305: 리드 전극
307: 몰딩 부재
309: 형광체
311, 315: 와이어

Claims (21)

  1. 기판;
    상기 기판 상에 버퍼층; 및
    상기 버퍼층 상에 발광 구조물을 포함하고,
    상기 버퍼층의 굴절률은 상기 발광 구조물로부터 상기 기판으로 갈수록 굴절률이 감소하는 발광 소자.
  2. 제1항에 있어서,
    상기 기판 상에 배치된 다수의 돌출부를 더 포함하는 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 버퍼층은 상기 돌출부 사이의 상기 기판 상에 배치되는 발광 소자.
  4. 제3항에 있어서,
    상기 버퍼층은 상기 돌출부의 두께보다 더 두꺼운 두께를 갖는 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 버퍼층은 상기 발광 구조물보다는 낮고 상기 기판보다는 큰 굴절률을 갖는 2족 내지 6족 화합물 반도체 재질을 포함하는 발광 소자.
  6. 제5항에 있어서,
    상기 2족 내지 제6족 화합물 반도체 재질은 AlxGa(1-x)N (단, 0≤x≤1)인 발광 소자.
  7. 제6항에 있어서,
    상기 기판에 접하는 상기 버퍼층은 AlN인 발광 소자.
  8. 제5항에 있어서,
    상기 2족 내지 제6족 화합물 반도체 재질은 AlxGa(1-x)N (단, 0<x≤1)인 발광 소자.
  9. 제1항에 있어서,
    상기 버퍼층은,
    상기 발광 구조물로부터 상기 기판으로 갈수록 굴절률이 감소하는 다수의 서브층들을 포함하는 발광 소자.
  10. 제9항에 있어서,
    상기 발광 구조물로부터 상기 기판으로 갈수록 상기 각 서브층의 Al 함량은 증가되는 발광 소자.
  11. 제9항에 있어서, 상기 각 서브층 사이의 굴절률 차이는 일정한 발광 소자.
  12. 제9항에 있어서, 상기 각 서브층 사이의 굴절률 차이는 상이한 발광 소자.
  13. 제11항 또는 제12항에 있어서, 상기 각 서브층의 두께는 일정한 발광 소자.
  14. 제11항 또는 제12항에 있어서, 상기 각 서브층의 두께는 상이한 발광 소자.
  15. 제14항에 있어서, 상기 서브층의 두께는 선형적으로 가변되는 발광 소자.
  16. 제14항에 있어서, 상기 서브층의 두께는 비선형적으로 가변되는 발광 소자.
  17. 제1항 또는 제2항에 있어서,
    상기 버퍼층은,
    상기 발광 구조물로부터 상기 기판으로 갈수록 굴절률이 선형적으로 감소하는 발광 소자.
  18. 제1항 또는 제2항에 있어서,
    상기 버퍼층은,
    상기 발광 구조물로부터 상기 기판으로 갈수록 굴절률이 비선형적으로 감소하는 발광 소자.
  19. 제18항에 있어서,
    상기 버퍼층의 굴절률은 상기 발광 구조물로부터 상기 버퍼층의 두께의 중간까지는 급격히 감소하고, 상기 버퍼층의 두께의 중간부터 상기 기판까지는 서서히 감소하는 발광 소자.
  20. 제18항에 있어서,
    상기 버퍼층의 굴절률은 상기 발광 구조물로부터 상기 버퍼층의 두께의 중간까지는 서서히 감소하고, 상기 버퍼층의 두께의 중간부터 상기 기판까지는 급격히 감소하는 발광 소자.
  21. 몸체;
    상기 몸체 상에 배치되는 제1 및 제2 리드 전극;
    상기 제1 및 제2 리드 전극 중 하나의 리드 전극 상에 배치되고, 제1항, 제2항 및 제9항 중 어느 하나의 항에 의한 발광 소자; 및
    상기 발광 소자를 둘러싸는 몰딩 부재를 포함하는 발광 소자 패키지.
KR1020120060751A 2012-06-07 2012-06-07 발광 소자 및 발광 소자 패키지 Ceased KR20130137295A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120060751A KR20130137295A (ko) 2012-06-07 2012-06-07 발광 소자 및 발광 소자 패키지
US13/829,479 US9082929B2 (en) 2012-06-07 2013-03-14 Light emitting device and light emitting device package
JP2013096214A JP6218426B2 (ja) 2012-06-07 2013-05-01 発光素子及び発光素子パッケージ
EP13170685.5A EP2672530B1 (en) 2012-06-07 2013-06-05 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120060751A KR20130137295A (ko) 2012-06-07 2012-06-07 발광 소자 및 발광 소자 패키지

Publications (1)

Publication Number Publication Date
KR20130137295A true KR20130137295A (ko) 2013-12-17

Family

ID=48537897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120060751A Ceased KR20130137295A (ko) 2012-06-07 2012-06-07 발광 소자 및 발광 소자 패키지

Country Status (4)

Country Link
US (1) US9082929B2 (ko)
EP (1) EP2672530B1 (ko)
JP (1) JP6218426B2 (ko)
KR (1) KR20130137295A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015907B1 (ko) * 2013-01-24 2019-08-29 삼성전자주식회사 반도체 발광소자
JP2015119108A (ja) * 2013-12-19 2015-06-25 パナソニックＩｐマネジメント株式会社 紫外線発光素子
CN103700739B (zh) * 2014-01-03 2016-11-16 合肥彩虹蓝光科技有限公司 一种避免大尺寸外延片裂片的外延生长方法
CN108916688B (zh) * 2017-04-24 2020-08-18 京东方科技集团股份有限公司 光源和照明装置
US11271141B2 (en) * 2018-11-26 2022-03-08 Osram Opto Semiconductors Gmbh Light-emitting device with wavelenght conversion layer having quantum dots
WO2023087314A1 (zh) * 2021-11-22 2023-05-25 厦门市三安光电科技有限公司 发光二极管及制备方法和显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751752A (en) * 1994-09-14 1998-05-12 Rohm Co., Ltd. Semiconductor light emitting device and manufacturing method therefor
JPH08288544A (ja) * 1995-04-14 1996-11-01 Toshiba Corp 半導体発光素子
JP3505357B2 (ja) * 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
KR100589621B1 (ko) * 1998-03-12 2006-06-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP2000228535A (ja) * 1999-02-08 2000-08-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子およびその製造方法
JP3626423B2 (ja) * 2000-05-22 2005-03-09 日本碍子株式会社 フォトニックデバイスの製造方法
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
KR100639026B1 (ko) * 2005-11-25 2006-10-25 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
JP2008288397A (ja) * 2007-05-17 2008-11-27 Eudyna Devices Inc 半導体発光装置
JP2009038377A (ja) * 2007-07-31 2009-02-19 Epivalley Co Ltd Ｉｉｉ族窒化物半導体発光素子
WO2009039402A1 (en) * 2007-09-19 2009-03-26 The Regents Of The University Of California (al,in,ga,b)n device structures on a patterned substrate
JP2010161354A (ja) * 2008-12-08 2010-07-22 Showa Denko Kk 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子
TWI399871B (zh) * 2009-02-03 2013-06-21 Huga Optotech Inc 光電元件及其形成方法
WO2011027418A1 (ja) * 2009-09-01 2011-03-10 株式会社 東芝 半導体発光素子及び半導体発光装置
EP2544250B1 (en) * 2010-03-01 2020-01-08 Sharp Kabushiki Kaisha Process for production of nitride semiconductor element, nitride semiconductor light-emitting element, and light-emitting device
CN102244168A (zh) * 2010-05-14 2011-11-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
EP2672530B1 (en) 2020-04-01
EP2672530A2 (en) 2013-12-11
EP2672530A3 (en) 2015-12-23
JP2013254939A (ja) 2013-12-19
US20130328056A1 (en) 2013-12-12
JP6218426B2 (ja) 2017-10-25
US9082929B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
CN110085715B (zh) 半导体发光器件
US6914268B2 (en) LED device, flip-chip LED package and light reflecting structure
KR102695297B1 (ko) 발광 다이오드 칩들을 위한 상호접속부들
KR100969100B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
US11545595B2 (en) Contact structures for light emitting diode chips
JP5816243B2 (ja) 発光素子及び発光素子パッケージ
US12413884B2 (en) Contact structures of LED chips for current injection
KR20110103608A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN107851688B (zh) 发光二极管及发光二极管封装
US20130146920A1 (en) Ultraviolet light emitting device
US20170114979A1 (en) Lens and light-emitting device module comprising the same
JP6218426B2 (ja) 発光素子及び発光素子パッケージ
US9349914B2 (en) Light emitting device and light emitting device package
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR102378952B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101064064B1 (ko) 발광 소자
EP2722898B1 (en) Electrode for Light Emitting Diode
KR102404655B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR102175346B1 (ko) 발광소자 및 발광 소자 패키지
US12284845B2 (en) Semiconductor light emitting device having reflective electrode on multilayer insulating structure
KR101189429B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR102249637B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120607

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170607

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120607

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180430

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20181127

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180430

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I