[go: up one dir, main page]

KR20130135384A - Cmp 연마액 및 반도체 기판의 연마 방법 - Google Patents

Cmp 연마액 및 반도체 기판의 연마 방법 Download PDF

Info

Publication number
KR20130135384A
KR20130135384A KR1020137029047A KR20137029047A KR20130135384A KR 20130135384 A KR20130135384 A KR 20130135384A KR 1020137029047 A KR1020137029047 A KR 1020137029047A KR 20137029047 A KR20137029047 A KR 20137029047A KR 20130135384 A KR20130135384 A KR 20130135384A
Authority
KR
South Korea
Prior art keywords
polishing
polishing liquid
semiconductor substrate
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020137029047A
Other languages
English (en)
Inventor
유타카 노무라
히로시 나카가와
히사노리 다쿠사리
마사히로 사카시타
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20130135384A publication Critical patent/KR20130135384A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명의 일 실시형태에 관련된 CMP 연마액은, 세리아 입자 및 실리카 입자를 함유하는 지립과, 제 1 산해리 정수가 7 이하인 화합물 (단, 아졸류를 제외한다) 과, 염기성 화합물과, 과황산염을 함유하고, 당해 CMP 연마액의 pH 가 9.0 ∼ 12.0 이다. 본 발명의 일 실시형태에 관련된 반도체 기판의 연마 방법은, 표면 (1a) 에만 개구된 중공부 (3a, 3b) 가 형성된 기판 본체 (1) 와, 중공부 (3a, 3b) 내에 배치된, TSV (7a, 7b) 가 될 만한 도전 부재 (7) 와, 중공부 (3a, 3b) 내에 있어서 기판 본체 (1) 및 도전 부재 (7) 사이에 배치된 절연층 (5a, 5b) 을 구비하는 반도체 기판 (300) 을, 상기 CMP 연마액을 사용하여 이면 (1b) 측으로부터 연마하여 도전 부재 (7) 를 이면 (1b) 측에 노출시켜, TSV (7a, 7b) 를 갖는 관통 전극 구조를 형성하는 연마 공정을 구비한다.

Description

CMP 연마액 및 반도체 기판의 연마 방법{CMP POLISHING LIQUID AND METHOD OF POLISHING SEMICONDUCTOR SUBSTRATE}
본 발명은, CMP 연마액 및 반도체 기판의 연마 방법에 관한 것이고, 특히, 반도체 기판의 주면의 가공에 바람직한 CMP 연마액 및 반도체 기판의 연마 방법에 관한 것이다.
지금까지 오랜 세월에 걸쳐, 반도체 디바이스의 고성능화는 스케일링칙 (則) 에 기초하는 미세화, 고집적화에 의해 이루어져 왔다 (예를 들어, 하기 비특허문헌 1 참조). 그러나, 최근 이와 같은 어프로치는 한계를 맞이하고 있어, 설계나 실장도 포함한 시스템 전체에서의 고성능화로 방향성이 바뀌고 있다.
이와 같은 시스템 전체에서의 고성능화의 수법이 여러 가지 검토되고 있고, 예를 들어, LSI (Large-scale Integrated Circuit : 대규모 집적 회로) 칩을 세로 방향 (높이 방향) 으로 고밀도로 적층하는 3 차원 실장 기술도 그 하나이다 (예를 들어, 하기 비특허문헌 2 참조). 3 차원 실장 기술 중에서도 특히, TSV (Through-silicon Via : 실리콘 관통 비아) 로 불리는, LSI 칩을 관통한 배선 (관통 전극) 을 개재하여, 상하에 배치된 LSI 칩을 접속시키는 기술이 주목받고 있다.
TSV 를 형성하는 수법은 다수 제안되어 있고, 배선 공정에 있어서 TSV 를 형성하는 수법, 또는 전공정 완료 후에 기판 표면으로부터 TSV 를 형성하는 수법이 검토되고 있다. 예를 들어, TSV 구조를 갖는 반도체 기판은, 이하와 같이 하여 제조된다. 먼저, 표면 (일방의 주면) 에만 개구된 중공부가 형성된 반도체 기판 (예를 들어 실리콘 기판) 의 당해 표면 상에, TSV 를 절연하기 위한 절연층 (예를 들어 실리콘 산화막 (이산화규소막)) 을 중공부의 형상을 따라 형성한다. 다음으로, TSV 재료인 도전 부재 (예를 들어 구리층 등의 도전체층) 를 중공부 내에 배치한다. 계속해서, 반도체 기판을 이면 (타방의 주면) 측으로부터 그라인더를 사용하여 연삭하여, 절연층이 노출되기 직전까지 반도체 기판을 박층화한 후, 그라인더에 의해 반도체 기판의 이면에 발생한 연삭 흠집 (연삭흔) 을 연마에 의해 해소한다. 이 경우, 반도체 기판을 이면측으로부터 연마하여 반도체 기판의 이면측의 표층부를 제거함으로써, 반도체 기판의 이면측에 절연층이 나타난다. 그리고, 반도체 기판을 이면측으로부터 더욱 연마하여 절연층을 제거함으로써, 반도체 기판의 이면측에 도전 부재가 노출되어 TSV 가 형성된다. 이와 같이 TSV 를 얻기 위해서는, 연삭 흠집을 해소하기 위한 연마에 있어서, 피연마면에 노출된 반도체 기판의 이면측의 표층부나 절연층을 연마 제거할 필요가 있다.
미국 특허 제4169337호 명세서 일본 특허공보 소57-58775호
IEEE J. Solid-State Circuits, vol.SC-9, pp.256-268 (1974). Technical Digest of International Electron Devices Meeting (IEEE, Piscataway, NJ, 2001), p.23.1.1.
그런데, 연삭 흠집을 해소하기 위한 연마에는, 실리콘 등의 반도체 기판의 구성 재료를 연마 대상으로 한 반도체 기판 제조용의 연마액이 사용되는 경우가 있다. 반도체 기판 제조용의 연마액으로는, 예를 들어, 1 차 입자의 입경이 4 ∼ 200 ㎚ (바람직하게는 4 ∼ 100 ㎚) 의 범위 내인 콜로이드 형태의 실리카 및 실리카 겔 중 어느 것과, 수용성 아민을 함유하는 연마액을 들 수 있다 (예를 들어, 상기 특허문헌 1 참조).
그러나, 이와 같은 반도체 기판 제조용의 연마액은, 실리콘 등의 반도체 기판의 구성 재료를 주된 연마 대상으로 하고 있기 때문에, 당해 연마액을 사용한 경우에 있어서의 절연층의 연마 속도는 매우 낮다. 그 때문에, 이와 같은 반도체 기판 제조용의 연마액을 사용하여, 도전 부재를 피복하고 있는 절연층을 연마하였다고 해도, 절연층이 잔존해 버려 도전 부재가 잘 노출되지 않는다. 이 경우, 도전 부재를 노출시키기 위해서는, 절연층 연마용의 연마액을 사용하여 절연층을 연마하는 공정이나, 웨트 에칭, 드라이 에칭 등의 수법에 의해 절연층을 제거하는 공정이 별도 필요하여, 관통 전극을 얻기 위한 공정이 번잡화되어 버린다.
본 발명은, 상기 과제를 해결하고자 하는 것이며, 반도체 기판, 절연층 및 도전 부재를 우수한 연마 속도로 연마할 수 있는 CMP 연마액 및 당해 CMP 연마액을 사용한 반도체 기판의 연마 방법을 제공하는 것을 목적으로 한다.
반도체 기판의 내부에 복수의 도전 부재가 형성되어 있는 경우에 있어서, 기판의 피연마면으로부터의 도전 부재의 깊이는, 반도체 기판 내에 있어서의 도전 부재의 위치나 배치에 따라 서로 상이한 경우가 있다. 이 경우, 반도체 기판 내의 모든 도전 부재를 피연마면에 노출시키려면, 피연마면으로부터 가장 깊은 위치에 형성된 도전 부재가 노출될 때까지 연마를 계속하고, 이미 노출된 도전 부재를 절연층이나 반도체 기판과 함께 연마해야 한다. 그 때문에, 본 발명자들은, CMP 연마액에 대해서는, 반도체 기판, 절연층 및 도전 부재를 우수한 연마 속도로 연마하는 것이 필요하다는 생각에 이르렀다.
본 발명에 관련된 CMP 연마액은, 세리아 입자 및 실리카 입자를 함유하는 지립과, 제 1 산해리 정수 (定數) 가 7 이하인 화합물 (단, 아졸류를 제외한다) 과, 염기성 화합물과, 과황산염을 함유하고, 당해 CMP 연마액의 pH 가 9.0 ∼ 12.0 이다.
또한, 산해리 정수 (pKa) 는, 산으로부터 수소 이온이 방출되는 해리 반응에 있어서의 평형 정수 Ka 의 부 (負) 의 상용 대수 (역수의 대수) 이고, 복수의 pKa 를 갖는 화합물을 사용하는 경우에는, 1 단째의 산해리 정수를 「제 1 산해리 정수 (pKa1)」라고 한다. 또한, 본 발명에 있어서, 제 1 산해리 정수가 7 이하인 화합물은, 단일의 pKa 를 갖는 화합물이어도 되고, 이 경우에는, 당해 단일의 pKa 를 「pKa1」이라고 한다. 상기 pKa1 의 값으로는, 예를 들어, 화학 편람, 기초편 Ⅱ (개정 5 판, 마루젠 (주)) 를 참조할 수 있다.
본 발명에 관련된 CMP 연마액에 의하면, 반도체 기판, 절연층 및 도전 부재를 우수한 연마 속도로 할 수 있다. 이와 같은 본 발명에 의하면, 도전 부재를 노출시키기 위한 공정을 별도 형성하여 공정을 번잡화시키지 않고, 관통 전극 구조를 용이하게 형성할 수 있다.
또한, 본 발명에 의하면, 관통 전극이 될 만한 도전 부재가 반도체 기판의 내부에 복수 형성되어 있는 경우에 있어서, 기판의 피연마면으로부터의 도전 부재의 깊이가 서로 상이한 경우라 하더라도, 복수의 관통 전극을 갖는 관통 전극 구조를 용이하게 형성할 수 있다. 예를 들어, 본 발명에 의하면, 피연마면으로부터 얕은 위치에 형성된 제 1 도전 부재와, 피연마면으로부터 깊은 위치에 형성된 제 2 도전 부재를 갖는 반도체 기판을 사용하여, 복수의 관통 전극을 갖는 관통 전극 구조를 용이하게 형성할 수 있다. 즉, 먼저, 본 발명에 관련된 CMP 연마액을 사용하여, 제 1 도전 부재를 피복하고 있는 절연층이나 반도체 기판의 표층부를 동시에 연마함으로써, 제 1 도전 부재를 피연마면에 노출시켜 제 1 관통 전극을 얻는다. 또한, 본 발명에 관련된 CMP 연마액을 사용하여, 피연마면에 노출되어 있는 반도체 기판의 표층부, 절연층 및 제 1 도전 부재를 동시에 연마함으로써, 제 2 도전 부재를 피연마면에 노출시켜 제 2 관통 전극을 얻는다. 이로써, 복수의 관통 전극을 갖는 관통 전극 구조를 용이하게 형성할 수 있다.
제 1 산해리 정수가 7 이하인 화합물은, 아미노산을 함유하는 것이 바람직하다. 아미노산은, α-아미노산인 것이 바람직하다. 이들의 경우, 반도체 기판, 절연층 및 도전 부재를 더욱 우수한 연마 속도로 연마할 수 있다.
제 1 산해리 정수가 7 이하인 화합물은, 카르복실기를 갖는 유기산을 함유하고 있어도 된다. 이 경우에 있어서도, 반도체 기판, 절연층 및 도전 부재를 더욱 우수한 연마 속도로 연마할 수 있다.
염기성 화합물은, 함질소 염기성 화합물 및 무기 염기성 화합물에서 선택되는 적어도 1 종을 함유하는 것이 바람직하고, 수산화칼륨, 수산화나트륨, 수산화테트라메틸암모늄 및 수산화암모늄에서 선택되는 적어도 1 종을 함유하는 것이 보다 바람직하다. 이들의 경우, 반도체 기판, 절연층 및 도전 부재를 더욱 우수한 연마 속도로 연마할 수 있다.
염기성 화합물의 함유량은, 0.10 질량％ 이상인 것이 바람직하다. 이 경우, 반도체 기판, 절연층 및 도전 부재를 더욱 우수한 연마 속도로 연마할 수 있다.
과황산염은, 과황산칼륨 및 과황산암모늄에서 선택되는 적어도 1 종을 함유하는 것이 바람직하다. 이 경우, 반도체 기판, 절연층 및 도전 부재를 더욱 우수한 연마 속도로 연마할 수 있다.
본 발명에 관련된 CMP 연마액은, 일방의 주면에만 개구된 중공부가 형성된 기판 본체와, 중공부 내에 배치된, 관통 전극이 될 만한 도전 부재를 구비하는 반도체 기판의 기판 본체를 타방의 주면측으로부터 연마하여, 도전 부재를 상기 타방의 주면측에 노출시켜 관통 전극 구조를 형성하기 위하여 사용되어도 된다. 또한, 본 발명에 관련된 CMP 연마액은, 일방의 주면으로부터 타방의 주면에 걸쳐 관통되는 관통공이 형성된 기판 본체와, 관통공 내에 배치된 관통 전극을 구비하는 반도체 기판의 기판 본체를 상기 일방의 주면측 또는 상기 타방의 주면측으로부터 연마하기 위하여 사용되어도 된다.
본 발명에 관련된 반도체 기판의 연마 방법은, 일방의 주면에만 개구된 중공부가 형성된 기판 본체와, 중공부 내에 배치된, 관통 전극이 될 만한 도전 부재를 구비하는 반도체 기판의 기판 본체를, 상기 CMP 연마액을 사용하여 타방의 주면측으로부터 연마하여, 도전 부재를 상기 타방의 주면측에 노출시켜 관통 전극 구조를 형성하는 연마 공정을 구비하고 있어도 된다. 이와 같은 연마 방법에 의하면, 복수의 관통 전극을 갖는 관통 전극 구조를 용이하게 형성할 수 있다.
또한, 본 발명에 관련된 반도체 기판의 연마 방법은, 일방의 주면으로부터 타방의 주면에 걸쳐 관통되는 관통공이 형성된 기판 본체와, 관통공 내에 배치된 관통 전극을 구비하는 반도체 기판의 기판 본체를, 상기 CMP 연마액을 사용하여 상기 일방의 주면측 또는 상기 타방의 주면측으로부터 연마하는 연마 공정을 구비하고 있어도 된다. 이와 같은 연마 방법에서는, 반도체 기판, 절연층 및 도전 부재를 우수한 연마 속도로 연마할 수 있는 CMP 연마액을 사용함으로써, 반도체 기판, 절연층 및 관통 전극이 피연마면에 노출된 상태를 양호하게 유지하면서, 관통 전극의 길이를 조정할 수 있다. 이로써, 제 1 관통 전극과, 제 2 관통 전극이 될 만한 도전 부재가 반도체 기판 내에 형성되어 있는 경우에 있어서, 제 1 관통 전극의 길이를 조정하면서 제 2 관통 전극을 형성할 수도 있다.
본 발명에 관련된 반도체 기판의 연마 방법은, 연마 공정 전에, 연마 공정에서 연마되는 주면측으로부터 기판 본체를 연삭하는 공정을 추가로 구비하고 있어도 된다.
본 발명에 관련된 반도체 기판의 연마 방법에서는, 연마 공정에 있어서, 쇼어 D 경도가 30 ∼ 90 인 연마포 (연마 패드) 를 사용하여 기판 본체를 연마하는 것이 바람직하다. 이 경우, 피연마면에 노출된 관통 전극이 과도하게 연마되는 것을 억제할 수 있고, 당해 피연마면에 있어서의 반도체 기판과 관통 전극의 단차 (고저차) 를 용이하게 저감시킬 수 있다.
본 발명에 의하면, 반도체 기판, 절연층 및 도전 부재를 우수한 연마 속도로 연마할 수 있는 CMP 연마액 및 당해 CMP 연마액을 사용한 반도체 기판의 연마 방법이 제공된다. 이와 같은 본 발명에 의하면, 도전 부재를 노출시키기 위한 공정을 별도 형성하여 공정을 번잡화시키지 않고, 관통 전극 구조를 용이하게 형성할 수 있다. 또한, 본 발명에 의하면, 관통 전극이 될 만한 도전 부재가 반도체 기판에 복수 형성되어 있는 경우에 있어서, 기판의 피연마면으로부터의 도전 부재의 깊이가 서로 상이한 경우라 하더라도, 복수의 관통 전극을 갖는 관통 전극 구조를 용이하게 형성할 수 있다.
도 1 은, 본 발명의 일 실시형태에 관련된 연마 방법의 공정을 나타내는 모식 단면도이다.
도 2 는, 본 발명의 일 실시형태에 관련된 연마 방법의 공정을 나타내는 모식 단면도이다.
도 3 은, 본 발명의 일 실시형태에 관련된 연마 방법의 공정을 나타내는 모식 단면도이다.
도 4 는, 본 발명의 다른 일 실시형태에 관련된 연마 방법의 공정을 나타내는 모식 단면도이다.
도 5 는, 연마 후의 피연마면의 SEM 사진을 나타내는 도면이다.
도 6 은, 연마 후의 피연마면에 있어서의 TSV 의 형상의 측정 결과를 나타내는 도면이다.
이하, 본 발명의 일 실시형태에 관련된 CMP 연마액 및 당해 CMP 연마액을 사용한 반도체 기판의 연마 방법에 대하여 상세하게 설명한다.
＜CMP 연마액＞
본 실시형태에 관련된 CMP 연마액은, 지립 (연마 입자) 과, 제 1 산해리 정수 (pKa1) 가 7 이하인 화합물 (단, 아졸류를 제외한다) 과, 염기성 화합물과, 산화제를 함유한다.
(지립)
본 실시형태에 관련된 CMP 연마액은, 지립으로서 세리아 입자 (산화세륨 입자) 및 실리카 입자 (이산화규소 입자) 를 적어도 함유한다. 반도체 기판 (예를 들어 실리콘 기판) 및 절연층 (예를 들어 실리콘 산화막) 이 노출된 피연마면을 이와 같은 연마액을 사용하여 연마하는 경우에는, 실리카 입자에 의해 주로 반도체 기판이 연마되고, 세리아 입자에 의해 주로 절연층이 연마된다고 생각되지만, 전체적으로는 양자의 상승 효과에 의해 양호한 연마 속도가 얻어진다. 실리카 입자로는, 콜로이달 실리카 입자가 바람직하다.
또한, 필요에 따라 다른 지립을 병용해도 된다. 병용할 수 있는 다른 지립으로는, 구체적으로는 예를 들어, 알루미나, 티타니아 또는 지르코니아 등의 무기 재료로 이루어지는 지립 ; 유기 폴리머 등의 유기 재료로 이루어지는 지립 ; 유기 재료와 무기 재료로 이루어지는 복합 지립 등을 들 수 있다.
세리아 입자의 평균 입경 (2 차 입경) 은, 연마액 중에서의 분산 안정성이 양호하고, CMP 에 의해 발생하는 연마 흠집 (스크래치) 의 발생수가 적은 점에서, 500 ㎚ 이하가 바람직하고, 400 ㎚ 이하가 보다 바람직하다. 세리아 입자의 평균 입경은, 실용적인 연마 속도를 얻기 쉬워지는 점에서, 10 ㎚ 이상이 바람직하고, 30 ㎚ 이상이 보다 바람직하며, 50 ㎚ 이상이 더욱 바람직하다.
세리아 입자의 함유량은, 절연층 (예를 들어 실리콘 산화막) 의 연마 속도를 충분히 향상시키기 쉬워지는 점에서, 연마액 전체 질량 기준으로 0.01 질량％ 이상이 바람직하고, 0.05 질량％ 이상이 보다 바람직하며, 0.10 질량％ 이상이 더욱 바람직하고, 0.20 질량％ 이상이 특히 바람직하다. 세리아 입자의 함유량은, 연마액 중에서 입자가 응집되는 것을 용이하게 억제 가능한 점에서, 연마액 전체 질량 기준으로 2.00 질량％ 이하가 바람직하고, 1.00 질량％ 이하가 보다 바람직하며, 0.80 질량％ 이하가 더욱 바람직하다.
실리카 입자의 평균 입경 (2 차 입경) 은, 연마액 중에서의 분산 안정성이 양호하고, CMP 에 의해 발생하는 연마 흠집 (스크래치) 의 발생수가 적은 점에서, 200 ㎚ 이하가 바람직하고, 100 ㎚ 이하가 보다 바람직하다. 특히, 실리카 입자로는, 평균 입경이 200 ㎚ 이하인 콜로이달 실리카가 바람직하고, 평균 입경이 100 ㎚ 이하인 콜로이달 실리카가 보다 바람직하다. 실리카 입자의 평균 입경은, 실용적인 연마 속도를 얻기 쉬워지는 점에서, 5 ㎚ 이상이 바람직하고, 7 ㎚ 이상이 보다 바람직하며, 9 ㎚ 이상이 더욱 바람직하다.
실리카 입자의 함유량은, 반도체 기판 (예를 들어 실리콘 기판) 의 연마 속도를 충분히 향상시키기 쉬워지는 점에서, 연마액 전체 질량 기준으로 0.01 질량％ 이상이 바람직하고, 0.05 질량％ 이상이 보다 바람직하며, 0.10 질량％ 이상이 더욱 바람직하다. 실리카 입자의 함유량은, 연마 흠집 등의 결함의 발생을 억제하면서 함유량에 알맞은 연마 속도의 향상 효과가 얻기 쉬워지는 점에서, 연마액 전체 질량 기준으로 5.00 질량％ 이하가 바람직하고, 1.00 질량％ 이하가 보다 바람직하며, 0.50 질량％ 이하가 더욱 바람직하다.
또한, 상기 세리아 입자의 평균 입경은, 레이저 회절식 입도 분포계 (예를 들어, 호리바 제작소 제조의 LA-920) 로 측정할 수 있다. 구체적으로는, 호리바 제작소 제조의 LA-920 (광원 : He-Ne 레이저 및 W 레이저) 을 사용하여 이하와 같이 하여 측정할 수 있다. 먼저, He-Ne 레이저에 대한 측정시 투과율 (H) 이 65 ∼ 75 ％ 가 되는 것과 같은 세리아 입자 분산액을 얻어 측정 샘플로 한다. 그리고, 이 측정 샘플을 LA-920 에 투입하고, 상대 굴절률을 1.60 (산화세륨의 이론 굴절률 2.128/물의 굴절률 1.33) 으로 하여 측정함으로써, 산술 평균 직경 (mean 사이즈) 으로서 세리아 입자의 평균 입경 (2 차 입경) 이 얻어진다.
또한, 상기 실리카 입자의 평균 입경은, 동적 광 산란 방식 입도 분포계 (예를 들어, COULTER Electronics 사 제조의 상품명 COULTER N4 SD) 로 측정할 수 있다. 구체적으로는, 실리카 입자의 분산액을 계측하여, 동적 광 산란 방식 입도 분포계가 필요로 하는 산란광 강도의 범위에 들어가도록 필요에 따라 물로 분산액을 희석하여 측정 샘플을 조제한다. 다음으로, 이 측정 샘플을, 동적 광 산란 방식 입도 분포계에 투입하여, 산란광 기준 모드에서 측정함으로써, D50 으로서 실리카 입자의 평균 입경 (2 차 입자경) 이 얻어진다.
(제 1 산해리 정수가 7 이하인 화합물)
본 실시형태에 관련된 CMP 연마액은, 제 1 산해리 정수가 7 이하인 화합물 (단, 아졸류를 제외한다) 을 함유한다. 당해 화합물에 해당하지 않는 아졸류란, 고리 내에 질소 원자를 1 개 이상 함유하는 복소 5 원자 고리를 갖는 화합물을 의미하고, 예를 들어 1H-1,2,4-트리아졸, 3-아미노-1H-1,2,4-트리아졸 등의 트리아졸 및 그 유도체를 들 수 있다.
제 1 산해리 정수가 7 이하인 화합물을 연마액이 함유함으로써, CMP 연마액의 pH 가 과잉으로 높아지는 것을 억제하면서 원하는 pH (예를 들어 9.0 ∼ 12.0) 로, 반도체 기판의 구성 재료 (실리콘 등) 의 용해제로서 기능하는 염기성 화합물의 함유량을 증가시킬 수 있다. 그 결과, 제 1 산해리 정수가 7 이하인 화합물을 함유하고 있지 않은 연마액에 비해 반도체 기판의 구성 재료 (실리콘 등) 의 연마 속도를 대폭 높일 수 있게 된다. 당해 화합물의 제 1 산해리 정수는, 5 이하가 바람직하고, 4 이하가 보다 바람직하다.
제 1 산해리 정수가 7 이하인 화합물로는, 염기성 화합물의 함유량을 더욱 증가시킬 수 있는 점에서, 아미노산, 및, 카르복실기를 갖는 유기산 (단, 아미노산을 제외한다) 에서 선택되는 적어도 1 종이 바람직하다. 여기서 「아미노산」이란, 아미노기와 카르복실기 양방의 관능기를 갖는 유기 화합물로서 정의된다. 아미노산 중에서도, α-아미노산이 보다 바람직하다.
제 1 산해리 정수가 7 이하인 아미노산으로는, 예를 들어 글리신, 히스티딘 (예를 들어 L-히스티딘), 아스파르트산, 글루타민산, 류신, 세린, 프롤린, 발린 등 를 들 수 있고, 글리신 및 히스티딘에서 선택되는 적어도 1 종이 바람직하다. 카르복실기를 갖고 제 1 산해리 정수가 7 이하인 유기산으로는, 예를 들어 말산, 피콜린산, 말레산, 말론산, 시트르산, 글루콘산, 글리콜산, 숙신산, 락트산, 아디프산, 글루타르산, 벤조산, 프탈산, 푸마르산, 옥살산, 타르타르산, 니코틴산, 만델산, 아세트산, 퀴날딘산, 부티르산, 발레르산, 살리실산, 글리세린산, 피멜린산 등을 들 수 있고, 그 중에서도 말산, 피콜린산, 말레산이 바람직하고, 말산이 보다 바람직하다. 제 1 산해리 정수가 7 이하인 화합물은, 1 종을 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다. 제 1 산해리 정수가 7 이하인 화합물의 조합으로는, 예를 들어 글리신과 말산의 조합을 사용할 수 있다.
제 1 산해리 정수가 7 이하인 화합물의 함유량은, 연마 속도의 향상 효과가 충분히 얻어지기 쉬워지는 점에서, 연마액 전체 질량 기준으로 0.10 질량％ 이상이 바람직하고, 0.20 질량％ 이상이 보다 바람직하며, 0.30 질량％ 이상이 더욱 바람직하다. 제 1 산해리 정수가 7 이하인 화합물의 함유량은, 사용시에 물 등의 액상 매체로 희석되어 사용되는 연마액용 저장액에 있어서, 지립이 응집되거나 하는 문제가 발생하는 것을 억제하기 쉬워지는 점에서, 연마액 전체 질량 기준으로 3.00 질량％ 이하가 바람직하고, 1.00 질량％ 이하가 보다 바람직하며, 0.70 질량％ 이하가 더욱 바람직하다. 제 1 산해리 정수가 7 이하인 화합물로서 복수의 화합물을 사용하는 경우에는, 각 화합물의 함유량의 합계가 상기 범위를 만족시키는 것이 바람직하다.
(염기성 화합물)
본 실시형태에 관련된 CMP 연마액은, 반도체 기판의 구성 재료 (실리콘 등) 의 용해제로서 기능하는 염기성 화합물을 함유한다. 염기성 화합물은, 함질소 염기성 화합물 및 무기 염기성 화합물에서 선택되는 적어도 1 종을 함유하는 것이 바람직하다. 함질소 염기성 화합물로는, 특별히 제한은 없지만, 수산화테트라메틸암모늄 및 수산화암모늄에서 선택되는 적어도 1 종이 바람직하다. 무기 염기성 화합물로는, 예를 들어 수산화칼륨, 수산화나트륨 등을 들 수 있고, 수산화칼륨이 바람직하다.
염기성 화합물로는, 도전 부재의 연마 속도를 더욱 향상시키는 관점에서, 수산화암모늄이 바람직하다. 수산화암모늄이 도전 부재의 금속 성분 (예를 들어 구리) 과 암민 착물을 형성하여, 금속 성분의 용해가 촉진되기 때문에, 도전 부재의 연마 속도가 더욱 향상되는 것으로 추측된다.
염기성 화합물은, 1 종을 단독으로, 또는 2 종 이상을 조합하여 사용할 수 있다. 염기성 화합물의 조합으로는, 반도체 기판, 절연층 및 도전 부재를 더욱 우수한 연마 속도로 연마할 수 있는 점에서, 수산화칼륨과 수산화암모늄의 조합이 바람직하다.
염기성 화합물의 함유량은, 실용적인 반도체 기판의 연마 속도를 얻기 쉬워지는 점에서, 연마액 전체 질량 기준으로 0.10 질량％ 이상이 바람직하고, 0.20 질량％ 이상이 보다 바람직하며, 0.30 질량％ 이상이 더욱 바람직하다. 염기성 화합물의 함유량은, 지립인 실리카 입자의 해중합이나 이온 강도의 상승으로 인한 응집 등의 문제가 발생하는 것을 용이하게 억제할 수 있는 점에서, 연마액 전체 질량 기준으로 5.00 질량％ 이하가 바람직하고, 3.00 질량％ 이하가 보다 바람직하며, 1.00 질량％ 이하가 더욱 바람직하다. 염기성 화합물로서 복수의 화합물을 사용하는 경우에는, 각 화합물의 함유량의 합계가 상기 범위를 만족시키는 것이 바람직하다.
금속 성분 (예를 들어 구리) 과 착물 형성하는 염기성 화합물 (수산화암모늄 등) 의 함유량은, 도전 부재가 과도하게 용해되는 것을 억제하는 관점에서, 0.50 질량％ 이하가 바람직하다. 단, 금속 성분과 착물 형성하는 염기성 화합물과, 금속 성분과 착물 형성하기 어려운 염기성 화합물을 병용함으로써, 금속 성분과 착물 형성하는 염기성 화합물의 함유량이 0.50 질량％ 를 초과하는 경우라 하더라도, 도전 부재가 과도하게 용해되는 것을 억제하면서 반도체 기판이나 절연층을 양호하게 연마할 수 있다.
(산화제)
본 실시형태에 관련된 CMP 연마액은, 반도체 기판 및 절연층의 연마 속도를 높게 유지하면서, 도전 부재의 연마 속도를 향상시키는 관점에서, 산화제로서 과황산염을 함유한다. 과황산염으로는, 예를 들어 과황산칼륨, 과황산암모늄, 옥손 (등록 상표) 을 들 수 있고, 과황산칼륨 및 과황산암모늄에서 선택되는 적어도 1 종이 바람직하다. 산화제가 과황산염 이외 (예를 들어 과산화수소수) 인 경우, 현 시점에서 원리는 분명하지는 않지만, 세리아 입자가 황변되는 것이나 응집 침강되는 것 등의 문제가 발생한다.
산화제의 함유량은, 도전 부재의 연마 속도를 충분히 향상시키기 쉬워지는 점에서, 연마액 전체 질량 기준으로 0.05 질량％ 이상이 바람직하고, 0.07 질량％ 이상이 보다 바람직하며, 0.10 질량％ 이상이 더욱 바람직하고, 0.20 질량％ 이상이 특히 바람직하고, 0.25 질량％ 이상이 매우 바람직하고, 0.30 질량％ 이상이 보다 한층 바람직하고, 0.50 질량％ 이상이 더욱 바람직하다. 산화제의 함유량은, 지립의 응집이나 도전 부재의 부식과 같은 문제가 발생하는 것을 용이하게 억제할 수 있는 점에서, 연마액 전체 질량 기준으로 5.00 질량％ 이하가 바람직하고, 3.00 질량％ 이하가 보다 바람직하며, 1.00 질량％ 이하가 더욱 바람직하다.
(그 밖의 성분)
본 실시형태에 관련된 CMP 연마액은, 상기 서술한 성분 외에, 물, 물 이외의 용매, 수용성 고분자나 방식제 등과 같이 일반적으로 연마액에 첨가되는 성분을, 상기 서술한 연마액의 작용 효과를 저해하지 않는 범위에서 추가로 함유할 수 있다.
(pH)
본 실시형태에 관련된 CMP 연마액의 pH 는, 반도체 기판의 구성 재료 (실리콘 등) 의 연마 속도를 충분히 향상시키는 관점에서, 9.0 이상이고, 9.5 이상이 바람직하며, 10.0 이상이 보다 바람직하다. CMP 연마액의 pH 는, 반도체 기판의 구성 재료 (실리콘 등) 의 연마 속도를 충분히 향상시킴과 함께, 지립이 해중합을 발생시켜 CMP 연마액의 액상 안정성이 저하되는 (예를 들어 상기 특허문헌 2 참조) 것을 억제하는 관점에서, 12.0 이하이고, 11.5 이하가 바람직하며, 11.0 이하가 보다 바람직하다. CMP 연마액의 pH 는, 예를 들어, pKa1 이 7 이하인 화합물 및 염기성 화합물의 CMP 연마액에 있어서의 함유량에 의해 조정할 수 있다.
CMP 연마액의 pH 는, pH 미터 (예를 들어, 요코가와 전기 주식회사 제조, Model pH81) 로 측정할 수 있다. 본 실시형태에서는, 중성 인산염 pH 완충액 (pH 6.86 (25 ℃)) 과, 붕산염 pH 표준액 (pH 9.18 (25 ℃)) 을 사용하여 2 점 교정한 후, 전극을 CMP 연마액에 넣고, 2 분 이상 경과하여 안정된 후의 값을 CMP 연마액 (25 ℃) 의 pH 로서 채용할 수 있다.
(보존 형태)
본 실시형태에 관련된 CMP 연마액은, 함유 성분의 함유량을 미리 높인 연마액용 저장액으로서 보존할 수 있다. 이 경우, CMP 연마액의 사용시에는, 물 등으로 본래의 함유 성분의 함유량까지 연마액용 저장액의 CMP 연마액을 희석하여 사용하면 된다. 또한, 본 실시형태에 관련된 CMP 연마액은, 함유 성분을 몇 가지의 액체로 나눈 분액 형태로서 보존하고, 그것들을 사용시에 혼합하여 사용할 수도 있다.
＜반도체 기판의 연마 방법＞
본 실시형태에 관련된 CMP 연마액은, 반도체 기판의 피연마면에 노출된 기판 본체 및 절연층의 동시 연마에 의해, 관통 전극이 될 만한 도전 부재를 피연마면에 노출시켜 관통 전극 구조를 형성하는 것이나, 기판 본체, 절연층 및 제 1 관통 전극이 노출된 반도체 기판의 피연마면을 연마함으로써, 관통 전극이 될 만한 도전 부재를 피연마면에 노출시켜 제 2 관통 전극을 형성하여, 복수의 관통 전극을 갖는 관통 전극 구조를 형성하는 것에 사용할 수 있는 연마액이다. 또한, 본 실시형태에 관련된 CMP 연마액은, 연삭 공정에 있어서, 관통 전극이 될 만한 도전 부재를 갖는 반도체 기판의 주면을 연삭 (그라인딩) 한 후에, 당해 주면을 연마하는 용도에 특히 적합하다.
본 실시형태에 관련된 반도체 기판의 연마 방법의 제 1 양태는,
(1) 일방의 주면에만 개구된 중공부가 형성된 기판 본체와, 중공부 내에 배치된, 관통 전극이 될 만한 도전 부재와, 기판 본체의 타방의 주면 및 중공부 사이에 적어도 배치된 절연층을 구비하는 반도체 기판을 준비하는 준비 공정과,
(2) 준비 공정 후, 도전 부재가 노출되지 않도록, 상기 타방의 주면측으로부터 기판 본체를 연삭하여 기판 본체를 박화하는 연삭 공정 (박층화 공정) 과,
(3) 연삭 공정 후, 상기 CMP 연마액을 사용하여 기판 본체 및 절연층을 상기 타방의 주면측으로부터 연마하여, 도전 부재를 상기 타방의 주면측에 노출시켜 관통 전극 구조를 형성하는 연마 공정을 구비한다. 연마 방법의 제 1 양태에서는, 연마 공정에 있어서, 상기 타방의 주면측에 있어서 도전 부재를 피복하는 절연층이나 기판 본체의 표층부를 연마 제거하여, 도전 부재를 상기 타방의 주면측에 노출시켜, 관통 전극을 형성한다.
준비 공정에서는, 예를 들어, 먼저, 서로 대향하는 표면 (일방의 주면, 제 1 주면) (1a) 및 이면 (타방의 주면, 제 2 주면) (1b) 을 갖는 실리콘 기판 등의 기판 본체 (1) 를 준비한 후, 표면 (1a) 상에 소자 (2) 를 형성한다 (도 1(a) 참조). 다음으로, TSV (관통 전극) 가 배치되기 위한 복수의 중공부 (3a, 3b) 를 플라스마 에칭 등의 방법에 의해 기판 본체 (1) 의 표면 (1a) 에 형성한다 (도 1(b) 참조). 예를 들어, 중공부 (3a, 3b) 의 깊이는 서로 상이하고, 중공부 (3a, 3b) 의 바닥면은, 중공부 (3b) 쪽이 중공부 (3a) 보다 이면 (1b) 으로부터 깊게 위치하고 있다. 계속해서, TSV 를 절연하기 위한 절연층 (예를 들어 실리콘 산화막이나, 실리콘 질화막) (5) 을 중공부 (3a, 3b) 의 형상에 추종하도록 표면 (1a) 상에 형성하여 반도체 기판 (100) 을 얻는다 (도 1(c) 참조).
다음으로, 중공부 (3a, 3b) 를 매립함과 함께 절연층 (5) 의 전체 면을 덮도록, 스퍼터링이나 전해 도금 등의 방법에 의해 도전 부재 (예를 들어 구리층) (7) 를 절연층 (5) 상에 적층한다 (도 2(a) 참조). 계속해서, 소자 (2) 가 노출될 때까지 표면 (1a) 측으로부터 도전 부재 (7) 및 절연층 (5) 을 연마하여, 반도체 기판 (200) 을 얻는다 (도 2(b) 참조).
연삭 공정에서는, 중공부 (3a) 의 바닥면에 배치된 절연층 (5a) 이 노출되기 직전까지 그라인더에 의해 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭하여 기판 본체 (1) 를 박층화하여, 반도체 기판 (300) 을 얻는다 (도 3(a) 참조).
연마 공정에서는, 상기 CMP 연마액을 사용하여 기판 본체 (1) 를 이면 (1b) 측으로부터 연마하여, 연삭 공정에 있어서 그라인더에 의해 이면 (1b) 에 발생한 연삭 흠집을 해소하면서 복수의 TSV 를 형성한다. 예를 들어, 연마 공정은, 중공부 (3a) 내의 도전 부재 (7) 를 기판 본체 (1) 의 이면 (1b) 에 노출시켜 TSV (7a) 를 형성하는 제 1 연마 공정과, 중공부 (3b) 내의 도전 부재 (7) 를 기판 본체 (1) 의 이면 (1b) 에 노출시켜 TSV (7b) 를 형성하는 제 2 연마 공정을 갖고 있다. 또한, 제 1 연마 공정 및 제 2 연마 공정은, 단일 공정으로서 연속해서 실시되어도 되고, 별도 공정으로서 실시되어도 된다.
제 1 연마 공정에 있어서의 연마 대상인 반도체 기판 (300) 은, TSV 구조 (관통 전극 구조) 를 형성하기 위한 반도체 기판이며, 표면 (1a) 에만 개구된 중공부 (3a, 3b) 가 형성된 기판 본체 (1) 와, 중공부 (3a, 3b) 내에 배치된, TSV (7a, 7b) 가 될 만한 도전 부재 (7) 와, 중공부 (3a, 3b) 의 내벽을 따라 기판 본체 (1) 및 도전 부재 (7) 사이에 배치된 절연층 (5a, 5b) 을 구비하고 있다. 도전 부재 (7) 의 이면 (1b) 측의 단부는, 절연층 (5a, 5b) 과 기판 본체 (1) 의 이면 (1b) 측의 표층부에 피복되어 있고, 도전 부재 (7) 의 표면 (1a) 측의 단부는, 표면 (1a) 에 노출되어 있다. 도전 부재 (7) 는, 기판 본체 (1) 가 이면 (1b) 측으로부터 연마되어 도전 부재 (7) 가 이면 (1b) 에 노출됨으로써 TSV 가 된다.
제 1 연마 공정에서는, 연마가 진행됨에 따라, 기판 본체 (1) 의 이면 (1b) 측의 표층부가 제거되어 절연층 (5a) 이 이면 (1b) 에 노출된다. 그리고, 연마가 더욱 진행됨에 따라, 이면 (1b) 에 노출된 절연층 (5a) 이 제거되어 도전 부재 (7) 가 이면 (1b) 에 노출되어, 기판 본체 (1) 에 관통공 (13a) 이 형성된다 (도 3(b) 참조). 이로써, 표면 (1a) 으로부터 이면 (1b) 에 걸쳐 기판 본체 (1) 를 두께 방향으로 관통하는 TSV (7a) 를 갖는 반도체 기판 (400) 이 얻어진다.
제 2 연마 공정에 있어서의 연마 대상인 반도체 기판 (400) 은, TSV (7b) 를 추가로 형성하기 위한 반도체 기판이며, 표면 (1a) 에만 개구된 중공부 (3b) 가 형성된 기판 본체 (1) 와, 중공부 (3b) 내에 배치된, TSV 가 될 만한 도전 부재 (7) 와, 중공부 (3b) 의 내벽을 따라 기판 본체 (1) 및 도전 부재 (7) 사이에 배치된 절연층 (5b) 을 구비하고 있다.
제 2 연마 공정에서는, 연마가 진행됨에 따라, 기판 본체 (1) 의 이면 (1b) 측의 표층부가 제거되어, 절연층 (5b) 이 이면 (1b) 에 노출된다. 이 제 2 연마 공정에서는, 기판 본체 (1) 의 이면 (1b) 측의 표층부와 함께, 이면 (1b) 에 노출된, 관통공 (13a) 내의 절연층 (5a) 및 TSV (7a) 도 제거되어 있다. 그리고, 연마가 더욱 진행됨에 따라, 이면 (1b) 에 노출된 절연층 (5b) 이 제거되어 도전 부재 (7) 가 이면 (1b) 에 노출되어, 기판 본체 (1) 에 관통공 (13b) 이 형성된다 (도 3(c) 참조). 이로써, 표면 (1a) 으로부터 이면 (1b) 에 걸쳐 기판 본체 (1) 를 두께 방향으로 관통하여 표면 (1a) 및 이면 (1b) 을 전기적으로 접속시키는 복수의 TSV (7a, 7b) 를 갖는 반도체 기판 (500) 이 얻어진다.
본 실시형태에 관련된 반도체 기판의 연마 방법의 제 2 양태는,
(1) 상기 연마 방법의 제 1 양태의 준비 공정과 동일하게 반도체 기판을 준비하는 준비 공정과,
(2) 준비 공정 후, 도전 부재가 노출되도록 상기 타방의 주면측으로부터 기판 본체를 연삭함으로써, 상기 일방의 주면으로부터 상기 타방의 주면에 걸쳐 관통되는 관통공이 형성된 기판 본체와, 관통공 내에 배치된 관통 전극을 구비하는 반도체 기판을 얻는 연삭 공정과,
(3) 연삭 공정 후, 상기 CMP 연마액을 사용하여 기판 본체, 절연층 및 관통 전극을 상기 일방의 주면측 또는 상기 타방의 주면측으로부터 연마하는 연마 공정을 구비한다. 연마 방법의 제 2 양태에서는, 연삭 공정에 있어서, 도전 부재를 상기 타방의 주면측에 노출시켜 관통 전극을 형성하고, 연마 공정에 있어서, 상기 타방의 주면에 노출된 반도체 기판, 절연층 및 관통 전극을 연마함으로써, 연삭 공정에 있어서 상기 타방의 주면에 발생한 연삭 흠집을 해소한다.
반도체 기판의 연마 방법의 제 2 양태에서는, 준비 공정에 있어서, 제 1 양태와 동일하게 반도체 기판 (100) 을 준비한다. 다음으로, 연삭 공정에 있어서, 중공부 (3a) 및 중공부 (3b) 내의 도전 부재 (7) 가 노출될 때까지 그라인더에 의해 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭하여 기판 본체 (1) 를 박층화하여, 반도체 기판 (500) (도 3(c) 참조) 과 마찬가지로 TSV (7a, 7b) 를 갖는 반도체 기판을 얻는다. 얻어진 반도체 기판은, 제 2 양태에 있어서의 연마 공정의 연마 대상이며, 표면 (1a) 으로부터 이면 (1b) 에 걸쳐 관통되는 관통공 (13a, 13b) 이 형성된 기판 본체 (1) 와, 관통공 (13a, 13b) 내에 배치된 TSV (7a, 7b) 를 구비하고 있다.
연마 공정에서는, 제 1 양태의 연마 공정과 동일하게, 상기 CMP 연마액을 사용하여 기판 본체 (1) 를 이면 (1b) 측으로부터 연마한다. 이로써, 연삭 공정에 있어서 이면 (1b) 에 발생한 연삭 흠집을 해소할 수 있다.
본 실시형태에 관련된 반도체 기판의 연마 방법에 있어서의 연마 공정에서는, 연마 정반의 연마포 상에 CMP 연마액을 공급하면서, 기판 본체 (1) 의 이면 (1b) 을 연마포에 가압한 상태에서, 연마 정반과 기판 본체 (1) 를 상대적으로 움직여 기판 본체 (1) 를 이면 (1b) 측으로부터 연마하는 것이 바람직하다. 이와 같은 연마 방법을 사용한 경우에, 상기 CMP 연마액의 연마 특성을 현저하게 향상시킬 수 있다.
연마 공정에 있어서 사용되는 연마 장치로는, 회전수를 변경할 수 있는 모터 등에 접속되어 있음과 함께 연마포를 첩부할 수 있는 연마 정반과, 연마되는 기판을 유지할 수 있는 홀더를 갖는 일반적인 연마 장치를 사용할 수 있다. 연마포로는, 특별히 제한은 없고, 일반적인 부직포, 발포 폴리 우레탄, 다공질 불소 수지등을 사용할 수 있다.
연마 정반의 회전 속도는, 기판이 튀어나오지 않도록 200 rpm (200 min-1) 이하의 저회전이 바람직하다. 기판의 연마포에 대한 압착 압력 (연마 압력) 은, 70 ∼ 350 hPa (7 ∼ 35 ㎪) 가 바람직하다. 연마하고 있는 동안, 연마포에는 연마액을 펌프 등으로 연속적으로 공급하는 것이 바람직하다. 이 공급량에 제한은 없지만, 연마포의 표면이 항상 연마액으로 덮여 있는 것이 바람직하다.
연마 공정은, 이면 (1b) 에 연삭 흠집을 갖는 조 (粗) 웨이퍼인 기판 본체 (1) 를 이면 (1b) 측으로부터 조연마 (粗硏磨) 하는 조연마 공정과, 조연마 공정 후에, 기판 본체 (1) 를 이면 (1b) 측으로부터 정밀 연마하는 정밀 연마 공정을 갖고 있어도 된다. 예를 들어, 상기 연마 방법의 제 1 양태에서는, 조연마 공정으로서 상기 제 1 연마 공정을 실시한 후, 정밀 연마 공정으로서 상기 제 2 연마 공정을 실시할 수 있다.
상기 정밀 연마 공정에서는, 소정의 쇼어 D 경도를 갖는 연마포를 사용하여 기판 본체 (1) 를 이면 (1b) 측으로부터 연마하는 것이 바람직하다. 연마포의 쇼어 D 경도의 하한은, 30 이상이 바람직하고, 40 이상이 보다 바람직하다. 쇼어 D 경도가 30 이상이면, 연마시에 TSV 부분에 연마포가 과잉으로 비집고 들어가 버려 TSV 가 피연마면으로부터 크게 패인 상태 (이른바 디싱이 큰 상태) 가 되는 것을 충분히 억제할 수 있다. 이로써, 상하에 적층된 LSI 칩을 더욱 양호하게 접속시킬 수 있다. 또한, 연마포의 쇼어 D 경도의 상한은, 90 이하가 바람직하고, 80 이하가 보다 바람직하다. 쇼어 D 경도가 90 이하이면, 연마에서 기인하는 흠집 등의 결함을 억제할 수 있다.
쇼어 D 경도는, 경질 고무 등의 경도를 측정할 때에 자주 사용되는 것이고, JIS K 6253 에 대응하는 기준이다. 쇼어 D 경도는, 쇼어 D 경도계로 측정한 값이고, 쇼어 D 경도의 측정에는, 예를 들어, 고분자 계기 주식회사 제조의 「아스커 고무 경도계 D 형」을 사용할 수 있다. 쇼어 D 경도의 측정치에는, 일반적으로±1 정도의 측정 오차가 발생하기 때문에, 동일한 측정을 5 회 실시한 평균치로 한다. 또한, 쇼어 D 경도의 상한은, 그 정의로부터 100 이 된다.
본 발명에 관련된 반도체 기판의 연마 방법은, 상기 서술한 실시형태에 한정되지 않고, 여러 가지 변형 양태가 가능하다. 예를 들어, 상기 서술한 실시형태에서는, 반도체 기판 (100) 을 사용하여 연삭 공정이나 연마 공정을 실시하고 있지만, 반도체 기판 (100) 대신에, 도 4(a) 에 나타내는 반도체 기판 (100a) 을 사용해도 된다. 반도체 기판 (100a) 에서는, 반도체 기판 (100) 과 마찬가지로 소자 (2) 및 중공부 (3a, 3b) 가 형성되어 있고, TSV 를 절연하기 위한 절연층 (예를 들어 실리콘 산화막이나, 실리콘 질화막) (15) 이 중공부 (3a, 3b) 의 형상에 추종하도록 표면 (1a) 상에 형성되어 있고, 절연층 (15) 의 형상에 추종하도록 절연층 (15) 상에 배리어 메탈층 (예를 들어 탄탈층, 질화탄탈층, 티탄층, 질화티탄층, 텅스텐층, 질화텅스텐층) (25) 이 형성되어 있다.
이와 같은 반도체 기판 (100a) 을 사용한 경우에 있어서도, 반도체 기판 (100a) 에 있어서의 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭 및 연마하여, 기판 본체 (1) 의 이면 (1b) 측의 표층부, 절연층 (15) 및 배리어 메탈층 (25) 을 제거함으로써, 이면 (1b) 측에 TSV (7a, 7b) 가 노출된 반도체 기판 (500a) (도 4(b) 참조) 이 얻어진다. 반도체 기판 (500a) 에서는, TSV (7a, 7b) 및 절연층 (15) 사이에 배리어 메탈층 (25) 이 배치되어 있기 때문에, TSV (7a, 7b) 의 구성 성분인 Cu 등이 기판 본체 (1) 에 확산되는 것을 억제함과 함께, TSV (7a, 7b) 및 절연층 (15) 의 밀착성을 향상시킬 수 있다.
또한, 상기 서술한 연마 방법의 제 1 양태에서는, 연삭 공정에 있어서 절연층 (5) 이 노출되기 직전까지 그라인더에 의해 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭하고 있지만, 도전 부재 (7) 가 노출되기 직전까지 그라인더에 의해 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭하여 기판 본체 (1) 를 박층화해도 된다. 이 경우, 연삭 공정에 이어지는 연마 공정에 있어서 기판 본체 (1) 를 이면 (1b) 측으로부터 연마하여 절연층 (5a) 을 제거하여, 도전 부재 (7) 를 이면 (1b) 에 노출시킴으로써, TSV (7a) 를 얻을 수 있다.
또한, 상기 서술한 연마 방법의 제 2 양태에서는, 연삭 공정에 있어서, 중공부 (3a) 및 중공부 (3b) 내의 도전 부재 (7) 가 노출될 때까지 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭하고 있지만, 중공부 (3a) 내의 도전 부재 (7) 가 노출된 후에 중공부 (3b) 내의 도전 부재 (7) 가 노출되기 직전까지 기판 본체 (1) 를 이면 (1b) 측으로부터 연삭해도 된다.
또한, 상기 서술한 실시형태에서는, 복수의 중공부의 깊이가 서로 상이하지만, 복수의 중공부의 깊이는 서로 동일해도 된다. 또한, 상기 서술한 실시형태에서는, 복수의 TSV 를 갖는 TSV 구조를 형성하고 있지만, 단일의 TSV 를 갖는 TSV 구조를 형성해도 된다.
실시예
이하, 본 발명을 실시예에 의해 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
[CMP 연마액의 조제]
실시예 1 ∼ 10 및 비교예 1 ∼ 7 의 각 CMP 연마액은, 각 성분의 함유량이 표 1 ∼ 표 3 에 나타내는 양이 되도록 조정하고, 이하의 순서에 따라 조제하였다. 또한, 염기성 화합물인 수산화칼륨 및 수산화암모니아는 수용액을 사용하고, 연마액 중에서 소정량이 되도록 수용액의 농도를 감안하여 첨가하였다. 또한, 지립인 실리카 입자 (콜로이달 실리카 입자) 및 세리아 입자는 수분산체를 사용하고, 연마액 중에서 소정량이 되도록 수분산체의 지립 함유량을 감안하여 첨가하였다. 또한, 산화제인 과황산염은, 10 질량％ 의 수용액을 제작하고, 연마액 중에서 소정량이 되도록 수용액의 농도를 감안하여 첨가하였다.
(실시예 1 ∼ 10)
연마액 전체의 50 질량％ 에 상당하는 순수에, 표 1 또는 표 2 중의 화합물 A (제 1 산해리 정수가 7 이하인 화합물) 를 용해시킨 후, 염기성 화합물을 소정량 첨가하였다.
다음으로, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 1 또는 표 2 에 나타내는 값이 되도록 첨가하였다. 또한, 세리아 입자 (세리아 지립 분산액, 2 차 입경 : 350 ㎚, 히타치 화성 공업 주식회사 제조, GPX 시리즈 (상품명), pH 8 ∼ 9) 를, 지립 함유량이 표 1 또는 표 2 에 나타내는 값이 되도록 첨가하였다. 혼합물을 충분히 교반한 후, 표 1 또는 표 2 중의 산화제 (과황산암모늄 또는 과황산칼륨) 의 10 질량％ 수용액을 첨가하고, 혼합물을 충분히 교반하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
(비교예 1)
연마액 전체의 50 질량％ 에 상당하는 순수에, 표 3 중의 화합물 A (글리신 및 말산) 를 용해시킨 후, 수산화칼륨을 첨가하였다.
혼합물을 충분히 교반한 후, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 또한, 세리아 입자 (세리아 지립 분산액, 2 차 입경 : 350 ㎚, 히타치 화성 공업 주식회사 제조, GPX 시리즈 (상품명), pH 8 ∼ 9) 를 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
(비교예 2)
연마액 전체의 50 질량％ 에 상당하는 순수에, 표 3 중의 화합물 A (글리신 및 말산) 를 용해시킨 후, 수산화칼륨을 첨가하였다.
또한, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 혼합물을 충분히 교반한 후, 표 3 중의 산화제 (과황산암모늄) 의 10 질량％ 수용액을 첨가하고, 혼합물을 충분히 교반하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
(비교예 3)
연마액 전체의 50 질량％ 에 상당하는 순수에, 말산을 용해시킨 후, 수산화칼륨을 첨가하였다.
혼합물을 충분히 교반한 후, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 또한, 세리아 입자 (세리아 지립 분산액, 2 차 입경 : 350 ㎚, 히타치 화성 공업 주식회사 제조, GPX 시리즈 (제품명), pH 8 ∼ 9) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
(비교예 4)
연마액 전체의 50 질량％ 에 상당하는 순수에, 수산화칼륨을 첨가하였다.
혼합물을 충분히 교반한 후, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 또한, 세리아 입자 (세리아 지립 분산액, 2 차 입경 : 350 ㎚, 히타치 화성 공업 주식회사 제조, GPX 시리즈 (상품명), pH 8 ∼ 9) 를 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
(비교예 5)
연마액 전체의 50 질량％ 에 상당하는 순수에, 표 3 중의 화합물 A (1,2,4-트리아졸) 를 용해시킨 후, 수산화칼륨을 첨가하였다.
이어서, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 또한, 세리아 입자 (세리아 지립 분산액, 2 차 입경 : 350 ㎚, 히타치 화성 공업 주식회사 제조, GPX 시리즈 (제품명), pH 8 ∼ 9) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 혼합물을 충분히 교반한 후, 표 3 중의 산화제 (과황산암모늄) 의 10 질량％ 수용액을 첨가하고, 혼합물을 충분히 교반하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
(비교예 6)
연마액 전체의 50 질량％ 에 상당하는 순수에, 표 3 중의 화합물 A (글리신) 를 용해시킨 후, 수산화칼륨을 첨가하였다.
이어서, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 이어서, 표 3 중의 산화제 (과황산암모늄) 의 10 질량％ 수용액을 첨가하고, 혼합물을 충분히 교반하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
(비교예 7)
연마액 전체의 50 질량％ 에 상당하는 순수에, 말산을 용해시킨 후, 수산화칼륨을 첨가하였다.
혼합물을 충분히 교반한 후, 실리카 입자 (2 차 입경이 약 25 ㎚ 인 콜로이달 실리카 입자) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 또한, 세리아 입자 (세리아 지립 분산액, 2 차 입경 : 350 ㎚, 히타치 화성 공업 주식회사 제조, GPX 시리즈 (제품명), pH 8 ∼ 9) 를, 지립 함유량이 표 3 에 나타내는 값이 되도록 첨가하였다. 혼합물을 충분히 교반한 후, 표 3 중의 산화제 (과황산암모늄) 의 10 질량％ 수용액을 첨가하고, 혼합물을 충분히 교반하였다. 잔부로서 순수를 첨가하여, 합계 100 질량％ 로 조정하였다.
[지립의 입경 측정]
세리아 입자의 평균 입경은, 레이저 회절식 입도 분포계 (호리바 제작소 제조의 LA-920) 로 측정하였다. 또한, 실리카 입자의 평균 입경은, 동적 광 산란 방식 입도 분포계 (COULTER Electronics 사 제조의 상품명 COULTER N4 SD) 로 측정하였다.
[pH 의 측정]
상기에서 조제한 각 CMP 연마액 (25 ℃) 의 pH 를 요코가와 전기 주식회사 제조의 「Model pH81」을 사용하여 측정하였다. CMP 연마액의 pH 의 측정 결과를 표 1 ∼ 표 3 에 나타낸다.
[반도체 기판의 연마 1]
배합 직후 (배합 후 30 분 이내를 말한다. 이하 동일) 의 실시예 1 ∼ 10 및 비교예 1 ∼ 7 의 CMP 연마액을 연마 정반의 연마포 상에 공급하면서, 반도체 기판 (연마 웨이퍼) 의 피연마면을 연마포에 가압한 상태에서, 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써, 반도체 기판의 피연마면을 연마하였다. 연마 조건의 상세한 것은 이하와 같다.
(연마 조건 1)
연마 웨이퍼 : 300 ㎜ 실리콘 웨이퍼, 300 ㎜ 실리콘 웨이퍼 상에 실리콘 산화막 (막두께 1 ㎛) 이 성막된 웨이퍼, 300 ㎜ 실리콘 웨이퍼 상에 구리막 (막두께 1.4 ㎛) 이 성막된 웨이퍼, 300 ㎜ 실리콘 웨이퍼 상에 질화탄탈막 (막두께 0.25 ㎛) 이 성막된 웨이퍼
연마기 : F-REX (에바라 제작소 제조, 제품명)
연마 정반 회전수 : 123 min-1
홀더 회전수 : 117 min-1
연마 압력 : 21 ㎪
연마액 공급량 : 250 ㎖/분
연마포 : IC1000 (닛타·하스 제조)
연마 시간 : 5 분 (300 ㎜ 실리콘 웨이퍼), 30 초 (실리콘 산화막이 성막된 웨이퍼, 구리막이 성막된 웨이퍼, 질화탄탈이 성막된 웨이퍼)
실리콘 웨이퍼의 두께, 및 실리콘 웨이퍼 상에 성막된 각 피막의 두께를, C8125-11 (하마마츠 포토닉스사 제조, 제품명) 을 사용하여 측정하여, 연마 전 및 연마 후의 두께차 및 연마 시간으로부터 연마 속도를 구하였다. 각 기판에 대한 연마 속도를 표 1 ∼ 표 3 에 각각 나타낸다. 또한, 표 중, 연마 속도란의 각 기호는 하기를 나타낸다.
Si : 300 ㎜ 실리콘 웨이퍼의 연마 속도
SiO2 : 300 ㎜ 실리콘 웨이퍼 상에 성막된 실리콘 산화막의 연마 속도
Cu : 300 ㎜ 실리콘 웨이퍼 상에 성막된 구리막의 연마 속도
TaN : 300 ㎜ 실리콘 웨이퍼 상에 성막된 질화탄탈막의 연마 속도
Figure pct00001
Figure pct00002
Figure pct00003
실시예 1 ∼ 10 의 CMP 연마액에서는, 실리콘 웨이퍼의 연마 속도가 모두 800 ㎚/분 이상으로, 예를 들어, 연삭 후의 연삭흔의 해소에 제공하기에 충분한 연마 속도가 얻어짐을 알 수 있다. 또한, 실리콘 산화막의 연마 속도가 모두 250 ㎚/분 이상으로, 예를 들어, 실리콘 산화막으로 피복된 전극을 노출시키기에 충분한 연마 속도가 얻어짐을 알 수 있다.
또한, 실시예 1 ∼ 3 의 평가 결과로부터, 세리아 입자의 함유량의 증감에 의해, 실리콘 산화막의 연마 속도를 제어할 수 있음을 알 수 있다. 이로써, 예를 들어, TSV 의 사이즈나 패턴 밀도, 실리콘 산화막의 두께 등이 상이한, 다양한 종류의 TSV 구조를 갖는 반도체 기판의 이면 연마에 의해, 실리콘 산화막으로 피복된 전극을 노출시킬 수 있다.
실시예 1 ∼ 10 의 CMP 연마액에서는, 구리막의 연마 속도가 모두 120 ㎚/분 이상인 점에서, 충분한 연마 속도로의 연마가 가능함을 알 수 있다. 또한, 실시예 2, 4 및 5 의 평가 결과로부터, 산화제의 함유량의 증감에 의해, 구리막의 연마 속도를 제어할 수 있음을 알 수 있다. 이로써, 예를 들어, 반도체 기판의 이면에 있어서의 관통 전극과 기판 본체의 단차를 원하는 크기로 제어할 수 있다.
실시예 7 의 평가 결과로부터, 제 1 산해리 정수가 7 이하인 화합물로서 히스티딘을 사용한 경우, 질화탄탈막의 연마 속도가 350 ㎚/분인 점에서, 질화탄탈막을 고속으로 연마할 수 있음을 알 수 있다. 이로써, 예를 들어, 구리의 확산 억제나, 구리와 실리콘 산화막의 밀착성 향상을 목적으로 하여, 질화탄탈막과 같은 배리어 메탈층이 사용된 경우에도, 질화탄탈막을 제거하여 구리를 노출시킬 수 있다.
실시예 8 의 평가 결과로부터, 제 1 산해리 정수가 7 이하인 화합물로서 말산을 사용한 경우에도, 아미노산과 마찬가지로 실리콘 웨이퍼 및 실리콘 산화막을 연마할 수 있음을 알 수 있다. 또한, 질화탄탈막의 연마 속도가 400 ㎚/분인 점에서, 질화탄탈막을 고속으로 연마할 수 있음을 알 수 있다. 이로써, 예를 들어, 구리의 확산 억제나, 구리와 실리콘 산화막의 밀착성 향상을 목적으로 하여, 질화탄탈막과 같은 배리어 메탈층이 사용된 경우에도, 질화탄탈막을 제거하여 구리를 노출시킬 수 있다.
실시예 9 의 평가 결과로부터, 염기성 화합물로서 수산화암모늄을 함유하는 CMP 연마액은, 염기성 화합물로서 수산화칼륨 (KOH) 만을 함유하는 CMP 연마액과 비교하여, 구리막의 연마 속도를 현저하게 향상시킬 수 있음을 알 수 있다.
실시예 10 의 평가 결과로부터, 카르복실기를 갖는 유기산으로서 말산을 함유하는 CMP 연마액은, 당해 유기산을 함유하지 않는 실시예 1 ∼ 6 및 9 의 CMP 연마액과 비교하여, 질화탄탈막을 고속으로 연마할 수 있음을 알 수 있다. 이로써, 예를 들어, 질화탄탈막과 같은 배리어 메탈층이 사용된 경우에도, 질화탄탈막을 제거하여 구리를 노출시킬 수 있다.
비교예 1 에서는, 실리콘 웨이퍼의 연마 속도가 고속인 한편, 구리막의 연마 속도가 느리다. 이것은 CMP 연마액에 산화제가 함유되어 있지 않기 때문에 구리막의 연마가 잘 진행되지 않는 것이라고 생각된다.
비교예 2 에서는, 실리콘 웨이퍼의 연마 속도가 고속인 한편, 실리콘 산화막의 연마 속도가 18 ㎚/분으로 느리다. 이것은 CMP 연마액에 세리아 입자가 함유되어 있지 않기 때문에 실리콘 산화막의 연마가 잘 진행되지 않는 것이라고 생각된다.
비교예 3 에서는, 실리콘 산화막의 연마 속도는 양호하지만, 비교예 1 과 마찬가지로, CMP 연마액에 산화제가 함유되어 있지 않기 때문에 구리막의 연마 속도가 느리다.
비교예 4 에서는, CMP 연마액이 수산화칼륨을 0.37 질량％ 함유하기 때문에, 실리콘 웨이퍼의 연마 속도는 양호하지만, CMP 연마액의 pH 가 13.2 로 매우 높다. 이와 같은 강알칼리 영역에서는 실리카의 해중합이 발생하여, CMP 연마액의 pH 나 연마 속도가 변동되기 쉬워 바람직하지 않다. 또한, 비교예 4 에서는, CMP 연마액에 산화제가 함유되어 있지 않기 때문에 구리막의 연마 속도가 느리다.
비교예 5 에서는, 실리콘 웨이퍼의 연마 속도 및 실리콘 산화막의 연마 속도가 고속이지만, 구리막의 연마 속도는, CMP 연마액이 산화제를 함유하고 있음에도 불구하고 실시예 1 ∼ 10 과 비교하여 느리다. 구리막의 양호한 방식제로서 알려져 있는 아졸류인 1,2,4-트리아졸에 의해 구리막이 과도하게 방식되어 연마가 잘 진행되지 않는 것이 요인이라고 생각된다.
비교예 6 에서는, 실리콘 웨이퍼의 연마 속도가 970 ㎚/분으로 고속이지만, 실리콘 산화막의 연마 속도가 11 ㎚/분으로 느리고, 질화탄탈막의 연마 속도가 18 ㎚/분으로 느리다.
비교예 7 에서는, CMP 연마액이 수산화칼륨을 0.37 질량％ 함유하지만, CMP 연마액의 pH 가 5.2 로 낮고, 실리콘의 용해 영역으로부터 벗어나 있기 때문에, 실리콘 웨이퍼의 연마 속도는 340 ㎚/분으로 낮다.
[반도체 기판의 연마 2]
배합 직후의 실시예 2 의 CMP 연마액을 연마 정반의 연마포 상에 공급하면서, 반도체 기판 (연마 웨이퍼) 의 피연마면을 연마포에 가압한 상태에서, 반도체 기판에 대하여 연마 정반을 상대적으로 회전시킴으로써, 반도체 기판의 피연마면을 연마하였다. 연마 조건의 상세한 것은 이하와 같다.
(연마 조건 2)
연마 웨이퍼 : TSV 형성이 완료된 실리콘 웨이퍼 PT-007 (필테크사 제조) 을 서포트판에 고정시키고, 이면 연삭으로 대략 60 ㎛ 까지 박층화한 후에, 가로 세로 2 ㎝ 로 다이싱한 실리콘 웨이퍼
연마 장치 : 나노팩터 제조 FACT-200 형
연마포 : IC1000 (닛타·하스 제조) (쇼어 D 경도 : 59)
연마 정반 회전수 : 80 rpm
홀더 회전수 : 구동 장치 없음 (자유 회전)
연마 압력 : 33.83 ㎪
연마액 공급량 : 16 ㎖/분
연마 시간 : 50 분
도 5 는, 연마 후의 피연마면을 FE-SEM 으로 관찰한 것이다. 절연층인 실리콘 산화막이 연마에 의해 제거되어, 전극이 되는 구리가 노출되어 있음을 알 수 있다. 전극 표면에 구리가 노출되어 있는 점에서, 상하에 적층되는 LSI 칩의 접속에 사용할 수 있을 것으로 생각된다.
도 6 은, 연마 후의 피연마면에 존재하는 TSV 의 형상을 접촉식 단차계로 측정한 결과이다. 직경 40 ㎛ 의 TSV 는, 대략 0.08 ㎛ 정도 반도체 기판의 주면으로부터 돌출된 형상이며, 반도체 기판과 TSV 의 고저차가 작음이 확인되었다.
CMP 연마액을 사용한 연마에 의해 상기의 형상이 얻어진 것은, 소정의 성분을 함유하는 CMP 연마액과, 쇼어 D 경도가 30 ∼ 90 인 비교적 경질인 연마포의 조합에 의한 효과가 크다고 생각된다.
1 : 기판 본체
1a : 표면 (일방의 주면)
1b : 이면 (타방의 주면)
3a, 3b : 중공부
13a, 13b : 관통공
7 : 도전 부재
7a, 7b : TSV (관통 전극)
300, 400 : 반도체 기판

Claims (14)

  1. 세리아 입자 및 실리카 입자를 함유하는 지립과, 제 1 산해리 정수 (定數) 가 7 이하인 화합물 (단, 아졸류를 제외한다) 과, 염기성 화합물과, 과황산염을 함유하고,
    pH 가 9.0 ∼ 12.0 인, CMP 연마액.
  2. 제 1 항에 있어서,
    상기 제 1 산해리 정수가 7 이하인 화합물이 아미노산을 포함하는, CMP 연마액.
  3. 제 2 항에 있어서,
    상기 아미노산이 α-아미노산인, CMP 연마액.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 산해리 정수가 7 이하인 화합물이, 카르복실기를 갖는 유기산을 포함하는, CMP 연마액.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 염기성 화합물이, 함질소 염기성 화합물 및 무기 염기성 화합물에서 선택되는 적어도 1 종을 포함하는, CMP 연마액.
  6. 제 5 항에 있어서,
    상기 염기성 화합물이, 수산화칼륨, 수산화나트륨, 수산화테트라메틸암모늄 및 수산화암모늄에서 선택되는 적어도 1 종을 포함하는, CMP 연마액.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 염기성 화합물의 함유량이 0.10 질량％ 이상인, CMP 연마액.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 과황산염이, 과황산칼륨 및 과황산암모늄에서 선택되는 적어도 1 종을 포함하는, CMP 연마액.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    일방의 주면에만 개구된 중공부가 형성된 기판 본체와, 상기 중공부 내에 배치된, 관통 전극이 될 도전 부재를 구비하는 반도체 기판의 상기 기판 본체를 타방의 주면측으로부터 연마하여, 상기 도전 부재를 상기 타방의 주면측에 노출시켜 관통 전극 구조를 형성하기 위하여 사용되는, CMP 연마액.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    일방의 주면으로부터 타방의 주면에 걸쳐 관통되는 관통공이 형성된 기판 본체와, 상기 관통공 내에 배치된 관통 전극을 구비하는 반도체 기판의 상기 기판 본체를 상기 일방의 주면측 또는 상기 타방의 주면측으로부터 연마하기 위하여 사용되는, CMP 연마액.
  11. 일방의 주면에만 개구된 중공부가 형성된 기판 본체와, 상기 중공부 내에 배치된, 관통 전극이 될 도전 부재를 구비하는 반도체 기판의 상기 기판 본체를, 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 CMP 연마액을 사용하여 타방의 주면측으로부터 연마하여, 상기 도전 부재를 상기 타방의 주면측에 노출시켜 관통 전극 구조를 형성하는 연마 공정을 구비하는, 반도체 기판의 연마 방법.
  12. 일방의 주면으로부터 타방의 주면에 걸쳐 관통되는 관통공이 형성된 기판 본체와, 상기 관통공 내에 배치된 관통 전극을 구비하는 반도체 기판의 상기 기판 본체를, 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 CMP 연마액을 사용하여 상기 일방의 주면측 또는 상기 타방의 주면측으로부터 연마하는 연마 공정을 구비하는, 반도체 기판의 연마 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 연마 공정 전에, 상기 연마 공정에서 연마되는 주면측으로부터 상기 기판 본체를 연삭하는 공정을 추가로 구비하는, 반도체 기판의 연마 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 연마 공정에 있어서, 쇼어 D 경도가 30 ∼ 90 인 연마포를 사용하여 상기 기판 본체를 연마하는, 반도체 기판의 연마 방법.
KR1020137029047A 2011-06-01 2012-03-28 Cmp 연마액 및 반도체 기판의 연마 방법 Ceased KR20130135384A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-123567 2011-06-01
JP2011123567 2011-06-01
PCT/JP2012/058187 WO2012165016A1 (ja) 2011-06-01 2012-03-28 Ｃｍｐ研磨液及び半導体基板の研磨方法

Publications (1)

Publication Number Publication Date
KR20130135384A true KR20130135384A (ko) 2013-12-10

Family

ID=47258882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029047A Ceased KR20130135384A (ko) 2011-06-01 2012-03-28 Cmp 연마액 및 반도체 기판의 연마 방법

Country Status (4)

Country Link
JP (1) JPWO2012165016A1 (ko)
KR (1) KR20130135384A (ko)
TW (1) TW201249975A (ko)
WO (1) WO2012165016A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11754610B2 (en) 2017-09-20 2023-09-12 Sony Semiconductor Solutions Corporation Charge detection sensor and potential measurement system

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366308B2 (ja) 2014-03-12 2018-08-01 株式会社ディスコ 加工方法
WO2016143323A1 (ja) * 2015-03-11 2016-09-15 株式会社フジミインコーポレーテッド 研磨用組成物及びシリコン基板の研磨方法
US11289387B2 (en) * 2020-07-31 2022-03-29 Applied Materials, Inc. Methods and apparatus for backside via reveal processing
KR102410845B1 (ko) * 2021-01-08 2022-06-22 에스케이씨솔믹스 주식회사 반도체 공정용 조성물 및 이를 이용한 반도체 소자 제조방법
JP7750295B2 (ja) * 2021-08-31 2025-10-07 株式会社レゾナック 研磨液、研磨方法、部品の製造方法、及び、半導体部品の製造方法
WO2023032028A1 (ja) * 2021-08-31 2023-03-09 株式会社レゾナック 研磨液、研磨方法、半導体部品の製造方法、及び、接合体の製造方法
JP2023104444A (ja) * 2022-01-18 2023-07-28 株式会社ディスコ 被加工物の加工方法
WO2025088991A1 (ja) * 2023-10-24 2025-05-01 株式会社Sumco シリコンウェーハの研磨方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153086A (ja) * 2002-10-31 2004-05-27 Showa Denko Kk 金属研磨組成物、金属膜の研磨方法および基板の製造方法
JP2005007520A (ja) * 2003-06-19 2005-01-13 Nihon Micro Coating Co Ltd 研磨パッド及びその製造方法並びに研磨方法
EP2161737A4 (en) * 2007-06-20 2010-06-23 Asahi Glass Co Ltd POLISHING COMPOSITION AND METHOD FOR MANUFACTURING INTEGRATED SEMICONDUCTOR ELEMENT COMPONENTS
JP5254728B2 (ja) * 2008-09-29 2013-08-07 富士紡ホールディングス株式会社 研磨パッド
JP5254727B2 (ja) * 2008-09-29 2013-08-07 富士紡ホールディングス株式会社 研磨パッド
JP2010245091A (ja) * 2009-04-01 2010-10-28 Fujifilm Corp 化学的機械的研磨液及び研磨方法
JP5413456B2 (ja) * 2009-04-20 2014-02-12 日立化成株式会社 半導体基板用研磨液及び半導体基板の研磨方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11754610B2 (en) 2017-09-20 2023-09-12 Sony Semiconductor Solutions Corporation Charge detection sensor and potential measurement system
US12163992B2 (en) 2017-09-20 2024-12-10 Sony Semiconductor Solutions Corporation Charge detection sensor and potential measurement system

Also Published As

Publication number Publication date
JPWO2012165016A1 (ja) 2015-02-23
TW201249975A (en) 2012-12-16
WO2012165016A1 (ja) 2012-12-06

Similar Documents

Publication Publication Date Title
KR20130135384A (ko) Cmp 연마액 및 반도체 기판의 연마 방법
KR101209990B1 (ko) Ｃｍｐ용 연마액 및 연마방법
KR100586299B1 (ko) 연마액 및 연마방법
KR101330956B1 (ko) Ｃｍｐ 연마액 및 연마 방법
JP3692067B2 (ja) 銅のｃｍｐ用研磨スラリーおよびそれを用いた半導体装置の製造方法
TWI837097B (zh) 鎢之化學機械拋光方法
KR102501836B1 (ko) 화학 기계적 연마 (cmp) 조성물
CN107532067B (zh) 研磨用组合物
US20100216309A1 (en) Cmp polishing liquid and method for polishing substrate using the same
CN106929858A (zh) 金属化学机械抛光浆料
CN105637986B (zh) 抛光组合物及印刷线路板的制造方法
TWI629324B (zh) 研磨基板之方法
JP2012182299A (ja) 半導体基板用研磨液及び半導体基板の研磨方法
TW201631110A (zh) 化學機械拋光（ｃｍｐ）組成物於拋光包含鈷及／或鈷合金之基材的用途
KR101273705B1 (ko) Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법
JP2019520697A (ja) コバルト及び／又はコバルト合金を含む基板の研磨のための化学機械研磨（ｃｍｐ）組成物の使用方法
JP7718493B2 (ja) 研磨液、研磨方法、部品の製造方法、及び、半導体部品の製造方法
CN109972145A (zh) 一种化学机械抛光液
US10947415B2 (en) Chemical mechanical polishing of tungsten using a method and composition containing quaternary phosphonium compounds
CN114750051A (zh) 半导体工艺用组合物和半导体器件的制造方法
KR102649775B1 (ko) 4차 포스포늄 화합물을 포함하는 조성물 및 방법을 사용하는 텅스텐의 화학 기계적 연마
JP2018157164A (ja) 研磨用組成物、研磨用組成物の製造方法、研磨方法および半導体基板の製造方法
CN115179186B (zh) 半导体器件的制作方法
JP2013004670A (ja) 金属用研磨液及び金属用研磨液を用いた研磨方法
KR20250044647A (ko) 연마액, 연마액 세트 및 연마 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20131101

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140929

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20141209

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20140929

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I