KR20130125871A - Flip-chip type light emitting device comprising magnetic layer and method for fabricating the same - Google Patents
Flip-chip type light emitting device comprising magnetic layer and method for fabricating the same Download PDFInfo
- Publication number
- KR20130125871A KR20130125871A KR1020120049443A KR20120049443A KR20130125871A KR 20130125871 A KR20130125871 A KR 20130125871A KR 1020120049443 A KR1020120049443 A KR 1020120049443A KR 20120049443 A KR20120049443 A KR 20120049443A KR 20130125871 A KR20130125871 A KR 20130125871A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- semiconductor layer
- magnetic
- conductive semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
Landscapes
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
자성층을 구비한 플립칩형 발광소자 및 그 제조방법을 제공한다. 플립칩형 발광소자는 투광성 기판 상에 순차 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층; 제1 도전형 반도체층 및 제2 도전형 반도체층 상에 각각 배치된 제1 전극 및 제2 전극; 및 제2 전극 상에 배치된 자성층을 포함하고, 제1 전극 및 제2 전극으로 직접 주입되는 전류에 의해 활성층에서 방출되는 광이 투광성 기판을 통해 출사되는 구조를 갖는다. 이에 따르면, 활성층에서 전자와 정공의 재결합 효율을 향상시킬 수 있으며, 외부에서 인가되는 전류는 자성층을 경유하지 않고 직접 전극으로 주입되므로 자기저항에 의한 오믹 특성 저하를 방지하고, 소자의 직렬저항을 감소시킬 수 있다.Provided is a flip chip type light emitting device having a magnetic layer and a method of manufacturing the same. A flip chip type light emitting device includes: a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially disposed on a light transmissive substrate; First and second electrodes disposed on the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; And a magnetic layer disposed on the second electrode, and has a structure in which light emitted from the active layer is emitted through the light transmissive substrate by a current injected directly into the first electrode and the second electrode. According to this, the recombination efficiency of electrons and holes in the active layer can be improved, and the current applied from the outside is injected directly into the electrode without passing through the magnetic layer, thereby preventing deterioration of ohmic characteristics due to magnetic resistance and reducing the series resistance of the device. You can.
Description
본 발명은 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 활성층 내부로 자기장을 인가하는 자성층을 구비한 플립칩형 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a flip chip type light emitting device having a magnetic layer for applying a magnetic field into the active layer and a method of manufacturing the same.
발광소자는 p-n 접합 반도체의 특성을 이용하여 외부에서 인가된 전류에 의해 빛을 방출하는 소자로서, 낮은 소비전력, 긴 수명, 소형 경량화 및 친환경성 등의 장점을 바탕으로 각종 표시장치, 백라이트 광원 및 조명 등에 이상적인 발광원으로 주목받고 있다.A light emitting device emits light by an externally applied current using characteristics of a pn junction semiconductor, and is based on advantages such as low power consumption, long life, small size, light weight, and eco-friendliness. It is attracting attention as an ideal light emitting source for lighting.
이러한 발광소자는 일반적으로 유기금속화학증착법 등과 같은 증착 공정을 이용하여 기판에 수직한 방향으로 다층의 박막물질층(도핑된 반도체층 및 활성층을 포함)을 형성함으로써 제조된다. 또한 소자 내에 인가되는 전류의 방향은 상기 박막물질의 결정축 (001)방향과 같이 기판에 수직한 방향을 갖는다. 그러나 이러한 경우 전자에 비해 정공의 이동도(mobility)가 상대적으로 낮으므로 활성층에서 전자와 정공의 효과적인 재결합이 이루어지지 못하며, 결과적으로 발광소자가 나타내는 광 효율은 제한적일 수밖에 없다.Such a light emitting device is generally manufactured by forming a multilayer thin film material layer (including a doped semiconductor layer and an active layer) in a direction perpendicular to the substrate using a deposition process such as organometallic chemical vapor deposition. In addition, the direction of the current applied in the device has a direction perpendicular to the substrate, such as the crystal axis (001) direction of the thin film material. However, in this case, since the mobility of holes is relatively lower than that of electrons, effective recombination of electrons and holes is not performed in the active layer, and as a result, light efficiency of the light emitting device is limited.
이러한 문제를 개선하기 위한 노력의 일환으로 발광소자 내부에 전자차단층(electron blocking layer, EBL)을 삽입하거나 표면플라즈몬 공명현상을 이용하여 내부 양자효율을 개선하려는 등의 노력을 하고 있다. 그러나 이러한 방법들에 비하여 보다 간단하고 저렴한 비용으로 발광소자의 내부 양자효율을 효과적으로 증가시킬 필요가 있다.In an effort to solve such a problem, efforts have been made to insert an electron blocking layer (EBL) into the light emitting device or to improve internal quantum efficiency using surface plasmon resonance. However, there is a need to effectively increase the internal quantum efficiency of the light emitting device at a simpler and lower cost than these methods.
본 발명이 해결하고자 하는 기술적 과제는 소자 내에 자성층을 구비하는 발광효율이 향상된 플립칩형 발광소자 및 그 제조방법을 제공함에 있다.The technical problem to be solved by the present invention is to provide a flip-chip type light emitting device having improved luminous efficiency having a magnetic layer in the device and a method of manufacturing the same.
상기 기술적 과제를 해결하기 위하여 본 발명의 일 측면은 자성층을 구비한 플립칩형 발광소자를 제공한다.In order to solve the above technical problem, an aspect of the present invention provides a flip chip type light emitting device having a magnetic layer.
상기 발광소자는 투광성 기판; 상기 투광성 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 상기 제1 도전형 반도체층의 일부가 노출되도록 순차 배치된 활성층 및 제2 도전형 반도체층; 상기 제1 도전형 반도체층의 노출된 부분 및 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극 및 제2 전극; 및 상기 제2 전극 상에 상기 제2 전극의 일부가 노출되도록 배치된 자성층을 포함하고, 상기 제1 전극 및 상기 제2 전극으로 직접 주입되는 전류에 의해 상기 활성층에서 방출되는 광이 상기 투광성 기판을 통해 출사되는 구조를 가진다.The light emitting device is a light transmissive substrate; A first conductivity type semiconductor layer disposed on the light transmissive substrate; An active layer and a second conductive semiconductor layer sequentially disposed to expose a portion of the first conductive semiconductor layer on the first conductive semiconductor layer; First and second electrodes disposed on the exposed portion of the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; And a magnetic layer disposed to expose a portion of the second electrode on the second electrode, wherein light emitted from the active layer by the current injected directly into the first electrode and the second electrode receives the light-transmitting substrate. It has a structure that is emitted through.
상기 제2 전극은 상기 자성층에 형성된 콘택홀을 통해 노출될 수 있다. 상기 제2 전극은 반사형 오믹 전극일 수 있으며, Ag, Al, Rh 및 이들의 2 이상의 합금 중 적어도 하나의 금속을 포함할 수 있다.The second electrode may be exposed through a contact hole formed in the magnetic layer. The second electrode may be a reflective ohmic electrode, and may include at least one metal of Ag, Al, Rh, and two or more alloys thereof.
상기 자성층은 상기 투광성 기판에 수직 또는 수평한 자화 방향을 가질 수 있으며, Co, Fe, Ni, Nd 및 이들의 2 이상의 합금 중에서 중 적어도 어느 하나의 강자성 물질을 포함할 수 있다.The magnetic layer may have a magnetization direction perpendicular to or horizontal to the light transmissive substrate, and may include at least one ferromagnetic material among Co, Fe, Ni, Nd, and two or more alloys thereof.
상기 제1 및 제2 전극은 각각 제1 및 제2 도전성 범프에 의해 서브마운트 기판에 전기적으로 접속될 수 있다.The first and second electrodes may be electrically connected to the submount substrate by first and second conductive bumps, respectively.
한편, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 중 적어도 하나는 자성 물질을 포함할 수 있으며, 상기 자성 물질은 상기 기판에 수직 또는 수평한 자화 방향을 가질 수 있다.Meanwhile, at least one of the first conductive semiconductor layer and the second conductive semiconductor layer may include a magnetic material, and the magnetic material may have a magnetization direction perpendicular or horizontal to the substrate.
상기 기술적 과제를 해결하기 위하여 본 발명의 다른 측면은 자성층을 구비한 플립칩형 발광소자의 제조방법을 제공한다.In order to solve the above technical problem, another aspect of the present invention provides a method of manufacturing a flip chip type light emitting device having a magnetic layer.
상기 방법은 투광성 기판 상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 상기 제1 도전형 반도체층의 일부가 노출되도록 활성층 및 제2 도전형 반도체층을 순차 형성하는 단계; 상기 제1 도전형 반도체층의 노출된 부분 및 상기 제2 도전형 반도체층 상에 각각 제1 전극 및 제2 전극을 형성하는 단계; 및 상기 제2 전극 상에 상기 제2 전극의 일부가 노출되도록 자성층을 형성하는 단계를 포함한다.The method includes forming a first conductivity type semiconductor layer on a light transmissive substrate; Sequentially forming an active layer and a second conductive semiconductor layer on the first conductive semiconductor layer to expose a portion of the first conductive semiconductor layer; Forming a first electrode and a second electrode on the exposed portion of the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; And forming a magnetic layer on the second electrode such that a portion of the second electrode is exposed.
상기 자성층을 형성하는 단계는 상기 제2 전극 상에 제2 전극의 상면을 덮도록 자성박막을 증착한 후, 상기 자성박막에 콘택홀을 형성하는 단계를 포함할 수 있으며, 상기 콘택홀을 형성하는 단계는 습식 식각에 의해 수행할 수 있다.The forming of the magnetic layer may include depositing a magnetic thin film on the second electrode to cover the top surface of the second electrode, and then forming a contact hole in the magnetic thin film. The step can be performed by wet etching.
또한, 상기 자성층을 형성하는 단계는 상기 투광성 기판에 수직 또는 수평한 방향으로 외부 자기장을 인가하여 상기 자성층을 자화 열처리하는 단계를 포함할 수 있다.In addition, the forming of the magnetic layer may include magnetizing heat treatment of the magnetic layer by applying an external magnetic field in a vertical or horizontal direction to the translucent substrate.
한편, 상기 방법은 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 중 적어도 한 층을 형성하는 단계에서 자성 물질을 첨가하는 단계를 더 포함할 수 있다.Meanwhile, the method may further include adding a magnetic material in the step of forming at least one of the first conductive semiconductor layer and the second conductive semiconductor layer.
상술한 바와 같이 본 발명에 따르면, 발광소자의 전극 상에 자성층을 형성함으로써 활성층에서 전자와 정공의 재결합 효율을 향상시킬 수 있다. 또한, 외부에서 인가되는 전류는 자성층을 경유하지 않고 직접 전극으로 주입되므로 자기저항에 의한 오믹 특성 저하를 방지하고, 소자의 직렬저항을 감소시킬 수 있다. 또한, 자성층에 형성된 콘택홀을 이용하여 플립칩 본딩에 사용되는 도전성 범프을 용이하게 형성할 수 있는 장점이 있다.According to the present invention as described above, by forming a magnetic layer on the electrode of the light emitting device it is possible to improve the recombination efficiency of electrons and holes in the active layer. In addition, since the current applied from the outside is directly injected into the electrode without passing through the magnetic layer, it is possible to prevent deterioration of the ohmic characteristics due to the magnetic resistance and to reduce the series resistance of the device. In addition, there is an advantage in that the conductive bumps used for flip chip bonding can be easily formed using the contact holes formed in the magnetic layer.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1a 내지 1d는 본 발명의 일 실시예에 따른 플립칩형 발광소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a 및 2b는 자성층에 콘택홀을 형성하는 과정을 설명하기 위한 단면도들이다.
도 3은 발광 구조체에 자기장(B)이 인가된 경우 전자(e)와 정공(h)의 이동 경로를 개략적으로 나타낸 것이다.
도 4는 본 발명에 따른 플립칩형 발광소자가 도전성 패드가 형성된 서브마운트 기판에 실장된 모습을 개략적으로 나타낸 단면도이다.
도 5는 실험예 1, 비교예 1 및 비교예 2에 따라 제조된 발광소자의 광 출력 특성을 나타낸 그래프이다.1A through 1D are cross-sectional views illustrating a method of manufacturing a flip chip light emitting device according to an exemplary embodiment of the present invention.
2A and 2B are cross-sectional views illustrating a process of forming a contact hole in a magnetic layer.
FIG. 3 schematically illustrates a movement path of electrons e and holes h when a magnetic field B is applied to the light emitting structure.
4 is a cross-sectional view schematically illustrating a flip chip type light emitting device according to the present invention mounted on a submount substrate on which a conductive pad is formed.
5 is a graph showing light output characteristics of light emitting devices manufactured according to Experimental Example 1, Comparative Example 1 and Comparative Example 2. FIG.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It is to be understood, however, that the present invention is not limited to the embodiments described herein but may be embodied in other forms and includes all equivalents and alternatives falling within the spirit and scope of the present invention.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안된다. 또한, "제1", "제2" 또는 "제3" 등의 용어는 구성요소들에 어떠한 한정을 가하려는 것이 아니라, 구성요소들을 구별하기 위해 사용되는 것으로 이해되어야 할 것이다.When a layer is referred to herein as being "on" another layer or substrate, it may be formed directly on another layer or substrate, or a third layer may be interposed therebetween. In the present specification, directional expressions of the upper side, upper side, upper side, and the like can be understood as meaning lower, lower, lower, and the like according to the standard. That is, the expression of the spatial direction should be understood as a relative direction and should not be construed as limiting the absolute direction. Also, it is to be understood that the terms “first”, “second” or “third” are used to distinguish between elements, rather than to impose any limitation on the elements.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 축소된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.In the drawings, the thicknesses of the layers and regions may be exaggerated or reduced for clarity. Like numbers refer to like elements throughout.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
도 1a 내지 1d는 본 발명의 일 실시예에 따른 플립칩형 발광소자의 제조방법을 설명하기 위한 단면도들이다.1A through 1D are cross-sectional views illustrating a method of manufacturing a flip chip light emitting device according to an exemplary embodiment of the present invention.
도 1a를 참조하면, 투광성 기판(100) 상에 순차 배치된 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도층(130)을 형성한다.Referring to FIG. 1A, the first
상기 투광성 기판(100)은 발광소자를 제조하거나 제조된 발광소자를 지지하는 기초가 되는 구조체로서, 적어도 가시광 영역에서 광 투과가 가능한 물질로 이루어질 수 있다. 상기 투광성 기판(100)은 사파이어 기판, ZnO 기판, GaN 기판, SiC 기판, LiAl2O3 기판 등일 수 있으며, 바람직하게는 사파이어 기판일 수 있다.The light
상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130)은 각각 p형 및 n형으로(또는 그 반대로) 도핑된 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 상기 Ⅲ-Ⅴ족 화합물 반도체는 GaN, AlxGa1 - xN (0≤x≤1) 또는 AlxInyGazN (x+y+z=1, 0≤x, y, z≤1)일 수 있으며, 상기 Ⅱ-Ⅵ족 화합물 반도체는 ZnO 또는 MgxZnyCdZO (x+y+z=1, 0≤x, y, z≤1)일 수 있다. 다만, 이에 제한되는 것은 아니다.The first conductivity
한편, 투광성 기판(100) 상에 제1 도전형 반도체층(110)을 에피 성장(epitaxial growth)시키는 경우, 투광성 기판(100)과 제1 도전형 반도체층(110)의 격자 상수의 차이에 따른 격자 부정합을 최소화하기 위하여, 제1 도전형 반도체층(110)을 성장시키기 전에 버퍼층(미도시)을 먼저 성장시킬 수 있다. 예를 들어, 투광성 기판(100)인 사파이어 기판 상에 제1 도전형 반도체층(110)으로 p형 GaN층을 형성하는 경우, 사파이어 기판과 p형 GaN층 사이에 비도핑(undoped) GaN층을 소정의 두께로 형성하여 결함 밀도를 감소시킬 수 있다.On the other hand, when epitaxial growth of the first conductivity-
상기 활성층(120)은 제1 및 제2 도전형 반도체층들(110, 130)로부터 주입된 전자와 정공이 결합되어 빛이 생성되는 영역으로서, 양자점(quantum dot) 구조 또는 다중양자우물(multiple quantum well, MQW) 구조를 가질 수 있다. 상기 활성층(120)이 다중양자우물 구조를 갖는 경우, 우물층 및 장벽층은 각각 InGaN 및 GaN을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 요구되는 발광파장에 따라 다양한 물질들을 사용할 수 있다.The
상기 도전형 반도체층들(110, 130) 및 상기 활성층(120)은 유기금속화학증착법(MOCVD), 분자선에피택시법(MBE), 수소화물 기상 성장법(HVPE) 등 공지된 다양한 증착 및 성장 방법을 이용하여 형성할 수 있다.The
본 실시예에서 상기 활성층(120) 및 상기 제2 도전형 반도체층(130)은 상기 제1 도전형 반도체층(110) 상에서 제1 도전형 반도체층(110)의 일부가 노출되도록 형성된다. 예를 들어, 제1 도전형 반도체층(110) 상에 활성층(120) 및 제2 도전형 반도체층(130)을 순차로 성장시킨 후, 제2 도전형 반도체층(130) 및 활성층(120)을 메사 식각(mesa etching)하여 제1 도전형 반도체층(110)의 일부가 드러나도록 할 수 있다. 이때, 제1 도전형 반도체층(110)의 확실한 노출을 위해 제1 도전형 반도체층(110)의 상부까지 더 식각할 수도 있다.In the present exemplary embodiment, the
도 1b를 참조하면, 상기 제2 도전형 반도체층(130) 상에 제2 전극(150)을 형성한다. 상기 제2 전극(150)은 제2 도전형 반도체층(130)과 오믹 접촉을 형성하는 동시에 높은 반사율을 갖는 물질로 이루어지는 것이 바람직하다. 상기 제2 전극(150)을 반사형 오믹 전극으로 형성함으로써 전류의 주입을 용이하게 할 수 있으며, 활성층(120)에서 생성되는 광을 투광성 기판(100) 방향으로 반사시킬 수 있으므로 광 추출 효율을 향상시킬 수 있다.Referring to FIG. 1B, a
상기 제2 전극(150)은 예를 들어, Ni, Ag, Au, Al, Rh 및 이들의 2 이상의 합금 중 적어도 하나의 금속을 포함할 수 있다. 또한, 제2 전극(150)은 각 층이 서로 다른 물질 또는 조성을 포함하는 다층 구조로 이루어질 수 있다. 일 예로, 제2 전극(150)은 Ni/Ag가 순차적으로 적층된 구조를 포함하는 반사형 오믹 전극일 수 있다.The
상기 제2 전극(150) 상에는 제2 전극(150)의 일부가 노출되도록 자성층(200)을 형성한다. 상기 자성층(200)은 제2 전극(150)보다 작은 너비(투광성 기판(100)에 평행한 방향으로 측정된 길이)를 갖는 박막형태로 형성되어 제2 전극(150)의 일부를 노출시키거나, 도 1c에 도시된 바와 같이 자성층(200)에 형성된 콘택홀(H)을 통해 제2 전극(150)의 일부를 노출시킬 수 있다. 본 실시예에서는 자성층(200)에 콘택홀(H)을 형성한 경우를 기준으로 설명한다.The
상기 콘택홀(H)은 도 2a 및 2b에 도시된 바와 같이, 포토레지스트 및 포토리소그래피를 이용하여 자성박막(200') 상에 콘택홀 마스크(M)를 형성한 후(도 2a 참조), 상기 마스크(M)를 통해 자성박막(200')을 식각함으로써 형성할 수 있다(도 2b 참조). 상기 자성박막(200')을 식각하는 과정은 습식 또는 건식 식각법을 이용할 수 있으며, 바람직하게는 습식 식각을 이용할 수 있다.As shown in FIGS. 2A and 2B, the contact hole H is formed by forming a contact hole mask M on the magnetic
상기 제2 전극(150)은 상기 콘택홀(H)을 통해 외부 단자와 전기적으로 접속된다. 구체적으로는, 후술하는 바와 같이 콘택홀(H)에 형성된 도전성 범프를 통해 제2 전극(150)이 서브마운트 기판에 전기적으로 연결된다. 따라서, 자성층(200)에 구비된 콘택홀(H)은 도전성 범프가 형성되는 영역을 제공할 수 있으며, 범프 재료의 확산을 방지할 수 있으므로 공정상 용이성 및 안정성을 향상시킬 수 있다.The
다만, 상기 자성층(200)은 상술한 구조에 한정되지 아니하며, 그 하부에 위치하는 제2 전극(150)의 일부를 노출시킬 수 있다면 다른 형태의 구조로 형성되는 것을 배제하는 것이 아니다.However, the
상기 자성층(200)이 형성된 소자에 자기장이 인가되는 경우 자기저항(magnetoresistence)으로 인해 소자를 구성하는 물질층들의 전기저항이 변할 수 있다. 이에 따라 오믹 특성이 저하될 수 있으므로, 만일 외부에서 인가되는 전류가 자성층(200)을 경유하여 소자 내부로 주입되는 경우에는 캐리어(전자 또는 정공)의 주입 효율이 감소하는 문제가 발생한다.When a magnetic field is applied to the device on which the
그러나 본 실시예에 따르면, 소정 크기로 노출된 제2 전극(150)의 부분을 외부 회로에 전기적으로 접속하고, 외부에서 인가되는 전류가 자성층(200)을 경유하지 않고 직접 소자 내부로 주입되도록 함으로써 자기저항에 의한 특성 저하를 방지할 수 있다. 이는 자성층(200) 및 제2 전극(150) 간의 직렬저항을 감소시킬 수 있으므로 발광소자의 전기적 특성을 보다 향상시킬 수 있다.However, according to the present exemplary embodiment, the portion of the
상기 자성층(200)은 Co, Fe, Ni, Nd 및 이들의 2 이상의 합금 중 적어도 어느 하나의 강자성 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다. 또한, 자성층(200)은 적어도 하나의 강자성 물질을 포함하는 다층 구조로 이루어질 수 있으며, 예를 들어, Ni/Co가 순차적으로 적층된 구조일 수 있다.The
또한, 상기 제2 전극(150)과 상기 자성층(200) 사이에는 다른 기능층(미도시)이 단층 또는 다층 구조로 더 포함될 수 있다. 상기 기능층은 제2 전극(150)과 자성층(200)의 용이한 접착을 위한 접착층일 수 있다. 또한, 상기 기능층은 자성층(200)을 습식 식각하는 과정에서 그 하부에 위치하는 제2 전극(150)의 손상을 방지하기 위한 식각 정지층일 수 있다. 상기 접착층은 Ni, Ti 또는 Ta을 포함할 수 있으며, 상기 식각 정지층은 Au을 포함할 수 있다. 다만 이에 제한되는 것은 아니다.In addition, another functional layer (not shown) may be further included as a single layer or a multilayer structure between the
한편, 상기 자성층(200)은 그 자화 방향이 균일한 방향성을 갖도록 정렬될 수 있다. 상기 자화 방향은 상기 투광성 기판(100)에 수직 방향이거나 수평 방향이거나 또는 소정의 각도를 갖는 방향일 수 있으며, 바람직하게는 투광성 기판(100)에 수직 또는 수평한 방향일 수 있다. 자성층(200)의 자화 방향은 소정의 조건에서 자성층(200)을 자화 열처리함으로써 형성할 수 있다. 예를 들어, 상기 제2 전극(150) 상에 자성층(200)을 형성한 후, 투광성 기판(100)에 수직(또는 수평)한 방향으로 외부 자기장을 인가한 상태에서 상기 자성층(200)을 자화 열처리함으로써, 자성층(200)의 자화 방향을 투광성 기판(100)에 수직(또는 수평)하게 정렬시킬 수 있다. 상기 열처리 온도는 상온 내지 430℃, 바람직하게는 100℃ 내지 360℃일 수 있다.On the other hand, the
한편, 상기 자화 열처리는 자성층(200)을 형성한 후뿐만 아니라 자성층(200)을 형성하는 과정 중에서 일체로 수행될 수 있다. 즉, 제2 전극(150) 상에 자성 물질을 증착하는 과정에서 외부 자기장을 인가하는 경우, 자성층(200)의 형성과 동시에 자성층(200)의 자화 방향을 외부 자기장이 인가된 방향으로 정렬시킬 수 있다.Meanwhile, the magnetization heat treatment may be performed integrally in the process of forming the
상기 투광성 기판(100) 상에, 예를 들어, 수직한 방향([001] 방향)으로 자기장이 인가된 경우, 소자 내로 주입된 전자 및 정공이 로렌츠 힘(Lorentz force)을 받게 되므로 캐리어(전자 또는 정공)의 이동 경로는 투광성 기판(100)에 평행한 방향으로의 국소화(localization)가 일어나게 된다. 도 3은 n형 반도체층(310), 활성층(320) 및 p형 반도체층(330)으로 이루어진 발광 구조체에 자기장(B)이 인가된 경우 전자(e)와 정공(h)의 이동 경로를 개략적으로 나타낸 것이다. 도 3에 도시된 바와 같이, 발광 구조체에 수직한 방향으로 자기장(B)이 인가되는 경우, 로렌츠 힘에 의해 활성층(320) 내 캐리어(전자 및 정공)의 진행경로가 길어지는 것을 알 수 있으며, 이는 활성층(3200) 내에 캐리어가 존재할 확률을 증가시키므로 더 많은 전자(e)와 정공(h)이 활성층(320)에서 결합될 수 있다. 따라서, 전자(e)와 정공(h)이 효율적으로 재결합 발광(L)에 참여할 수 있으므로 광 효율이 향상될 수 있다.When a magnetic field is applied to the light-transmitting
도 1d를 참조하면, 제1 전극(140)은 제1 도전형 반도체층(110)의 노출된 부분에 형성된다. 상기 제1 전극(140)은 제1 도전형 반도체층(110)과 오믹 접촉을 형성하는 금속으로 이루어지는 것이 바람직하며, 예를 들어, Cr/Au가 순차적으로 적층된 구조를 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.Referring to FIG. 1D, the
한편, 본 실시예에서는 제2 전극(150) 및 자성층(140)을 형성한 후에 제1 전극(140)을 형성하는 순서로 설명하였으나, 이러한 순서는 공정상의 편의를 위해 다양하게 변경될 수 있다. 예를 들어, 제1 전극(140)을 제2 전극(150)보다 먼저 형성하거나, 제2 전극(150)을 형성한 후 자성층(200)을 형성하기 전에 제1 전극(140)을 형성할 수도 있다. 따라서, 본 발명에 있어서 어느 한 층이 다른 층과 구조적으로 연관된 것이 아니라면, 각 층들을 제조하는 순서는 임의로 변경될 수 있으며 특정 제조 순서에 제한되는 것이 아니다.In the present embodiment, the
상술한 전극들(140, 150) 및 자성층(200)은 전자빔 증착법(e-beam evaporation), 스퍼터링법(sputtering), 열 증착법(thermal evaporation), 펄스 레이저 증착법(pulsed laser deposition), 레이저 분자빔 증착법(laser molecular beam epitaxy) 등 공지된 다양한 증착 방법을 통해 형성할 수 있다.The
또한, 도 1d에 도시된 발광소자에서 상기 제1 도전형 반도체층(110) 및 상기 제2 도전형 반도체층(130) 중 적어도 하나는 자성 물질을 포함하는 자성 반도체층일 수 있다. 즉, 상기 자성층(200) 뿐만 아니라 제1 및 제2 도전형 반도체층(110, 130) 중 어느 하나 또는 둘 모두에 자성 물질이 포함될 수 있다. 이때, 도전형 반도체층(110, 130)에 포함된 자성 물질은 자성층(200)에 포함된 자성 물질과 같거나 다를 수 있다.In addition, in the light emitting device illustrated in FIG. 1D, at least one of the first
상기 자성 물질은 도전형 반도체층(110, 130)을 형성하는 단계에서 첨가될 수 있다. 예를 들어, n형 반도체층을 자성 반도체층으로 구성하는 경우, n형 반도체층을 형성하는 과정에서 n형 도펀트와 함께 자성 물질을 첨가하여 n형 반도체층을 자기적 성질을 갖는 묽은 자성 반도체(dilute magnetic semiconduntor, DMS)층으로 형성할 수 있다.The magnetic material may be added in forming the conductive semiconductor layers 110 and 130. For example, when the n-type semiconductor layer is formed of a magnetic semiconductor layer, a thin magnetic semiconductor having magnetic properties may be formed by adding a magnetic material together with an n-type dopant in the process of forming the n-type semiconductor layer ( dilute magnetic semiconduntor (DMS) layer.
또한, 상기 자성 반도체층은 자성층(200)의 경우와 마찬가지로 자화 열처리를 통해 투광성 기판(100)에 소정의 자화 방향을 갖도록 정렬시킬 수 있다. 상기 자성 반도체층의 자화 방향은 자성층(200)의 자화 방향과 같거나 다를 수 있다. 다만, 바람직하게는 자성 반도체층은 자성층(200)과 동일한 자화 방향을 가질 수 있으며, 보다 바람직하게는 자성 반도체층 및 자성층(200)은 모두 투광성 기판(100)에 수직 또는 수평한 자화 방향을 가질 수 있다.
In addition, as in the case of the
도 4는 본 발명에 따른 발광소자가 도전성 패드가 형성된 서브마운트 기판에 실장된 모습을 개략적으로 나타낸 단면도이다.4 is a schematic cross-sectional view of a light emitting device mounted on a submount substrate on which conductive pads are formed.
도 4를 참조하면, 본 발명의 발광소자는 투광성 기판(100) 상에 순차 배치된 제1 도전형 반도체층(110), 활성층(120), 제2 도전형 반도체층(130), 제2 전극(150) 및 자성층(200)을 포함하고, 메사 구조에 의해 노출된 상기 제1 도전형 반도체층(110)의 부분에 제1 전극(140)이 배치된다.Referring to FIG. 4, in the light emitting device of the present invention, the first
상기 발광소자는 서브마운트 기판(400) 상에 플립칩 본딩에 의해 결합되며, 구체적으로는 상기 제1 및 제2 전극(140, 150)이 제1 및 제2 도전성 범프(160, 170)에 의해 서브마운트 기판(400)의 도전성 패드(420, 430)에 각각 전기적으로 접속된다.The light emitting device is coupled to the
상기 도전성 범프(160, 170)는 Pb, Sn, Cu, Zn, Au, Ag, Ni, Ti 및 이들의 2 이상의 합금을 포함할 수 있다. 상기 서브마운트 기판(400)은 Si 및 SiC와 같은 반도체 기판, AlN과 같은 부도체 기판 또는 금속 기판을 사용할 수 있으며, 특히 방열 특성이 우수한 물질로 이루어지는 것이 바람직하다. 상기 도전성 패드(420, 430)는 Cu, Al, Ag, W, Pt, Ti, Zn, Ni 및 이들의 2 이상의 합금을 포함할 수 있으며, 서로 다른 물질로 이루어진 다층 구조를 가질 수 있다.The
도 4에 도시된 바와 같이, 상기 제2 도전성 범프(170)는 자성층(200)에 구비된 콘택홀을 통해 제2 전극(150)과 접촉된다. 이 경우, 상기 자성층(200)은 제2 도전성 범프(170)가 형성되는 구조적 공간을 제공할 수 있으며, 범프 재료의 확산을 방지할 수 있다.As shown in FIG. 4, the second
상기 도전성 패드(420, 430)에서 인가된 전류는 제1 및 제2 도전성 범프(160, 170)를 통해 각각 제1 및 제2 도전형 반도체층(110, 150)으로 주입되고, 활성층(130)에서는 전자와 정공의 재결합에 의해 발광이 일어난다. 이 과정에서 적어도 자성층(200)에 의해 형성된 자기장은 로렌츠의 힘에 의해 소자 내부의 전자 및 정공의 이동 경로가 길어지도록 변화시키며, 이에 따라 실질적으로 활성층(130) 내에 전자 및 정공이 존재할 확률을 증가시켜 발광 재결합 효율을 향상시킨다. 생성된 빛은 투광성 기판(100)을 통해 출사되며, 소자에서 발생하는 열은 도전성 범프(160, 170)를 통해 전달되어 서브마운트 기판(400)에서 방출될 수 있다.
Currents applied from the
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
Hereinafter, preferred examples for the understanding of the present invention will be described. It should be understood, however, that the following examples are intended to aid in the understanding of the present invention and are not intended to limit the scope of the present invention.
<실험예 1><Experimental Example 1>
1. 유기금속화학증착법(MOCVD)을 이용하여 양면 연마된 사파이어 기판에 비도핑 GaN층, n-GaN층, 다중양자우물층 및 p-GaN층을 순차적으로 성장시킨 후, p-GaN층 위에 포토레지스트를 이용하여 메사 패턴을 형성하고, p-GaN층에서부터 n-GaN층의 일부가 드러날 때까지 이온결합플라즈마(ICP)(식각 가스: Cl2/H2/CH4/Ar)를 이용하여 메사 식각 공정을 수행하였다.1. An undoped GaN layer, an n-GaN layer, a multi-quantum well layer, and a p-GaN layer are sequentially grown on a double-side polished sapphire substrate by organometallic chemical vapor deposition (MOCVD), and then the photo on the p-GaN layer. A mesa pattern is formed using a resist, and a mesa is formed using an ion-bonded plasma (ICP) (etch gas: Cl 2 / H 2 / CH 4 / Ar) until a part of the n-GaN layer is exposed from the p-GaN layer. An etching process was performed.
2. p-GaN층 위에 전자빔 증착법을 이용하여 Ni/Ag/Ni(5nm/120nm/2nm)을 순차적으로 증착한 후, O2 가스 유량 50 sccm 분위기에서 500℃로 1분간 급속 열처리하여 반사형 p-오믹 전극을 형성하였다.2. After sequentially depositing Ni / Ag / Ni (5 nm / 120 nm / 2 nm) on the p-GaN layer by using an electron beam deposition method, it was rapidly heat-treated at 500 ° C. for 1 minute in an O 2 gas flow rate of 50 sccm to reflect a reflective p. -An ohmic electrode was formed.
3. p-오믹 전극 위에 전자빔 증착법을 이용하여 Au/Ni/Co(20nm/10nm/300nm)를 순차적으로 증착하여 자성층을 형성하였다. Co층의 일부만 드러나도록 포토레지스트를 이용하여 콘택홀 마스크를 형성하고, CR-7 식각 용액에 4초간 넣었다 빼낸 후, 탈이온수로 세정하여 자성층에 전류 콘택홀을 형성하였다. 콘택홀은 Ni/Co 층을 관통하여 형성되었으며, Au층은 CR-7 식각 용액의 식각을 멈추게 하는 식각 정지층 역할을 하였다.3. Au / Ni / Co (20 nm / 10 nm / 300 nm) was sequentially deposited on the p-omic electrode to form a magnetic layer. A contact hole mask was formed using a photoresist to expose only a portion of the Co layer, and then placed in a CR-7 etching solution for 4 seconds and then taken out, and then washed with deionized water to form a current contact hole in the magnetic layer. The contact holes were formed through the Ni / Co layer, and the Au layer served as an etch stop layer to stop etching of the CR-7 etching solution.
4. n-GaN층 위에 전자빔 증착법을 이용하여 Cr/Au를 순차적으로 증착하여 n-오믹 전극을 형성하였다.4. An n-omic electrode was formed by sequentially depositing Cr / Au on the n-GaN layer by using an electron beam deposition method.
5. 자화 열처리로에 Co층이 형성된 발광소자를 위치시키고, 1시간 동안 상온에서 180℃로 승온시킨 후, 이 온도에서 1시간 동안 유지하고, 상온으로 천천히 냉각시켜 어닐링(annealing)을 수행하였다. 이때, 열처리로 외부에 전자석을 위치시키고, 질화갈륨(GaN) 성장 방향과 수직한 방향(즉, 사파이어 기판에 수평한 방향)으로 자기장을 인가하여 자화시켰다.
5. A light emitting device having a Co layer formed on the magnetization heat treatment furnace was placed, and heated to 180 ° C. at room temperature for 1 hour, then maintained at this temperature for 1 hour, and slowly cooled to room temperature to perform annealing. At this time, the electromagnet was placed outside the heat treatment furnace and magnetized by applying a magnetic field in a direction perpendicular to the gallium nitride (GaN) growth direction (that is, a direction horizontal to the sapphire substrate).
<비교예 1>≪ Comparative Example 1 &
자화 열처리 공정을 수행하지 않은 것을 제외하고는, 상기 실험예 1과 동일한 공정을 수행하여 발광소자를 제조하였다.
Except not performing the magnetization heat treatment process, the light emitting device was manufactured by the same process as Experimental Example 1.
<비교예 2>Comparative Example 2
자화 열처리 공정 중 외부 자기장을 인가하지 않은 상태에서 어닐링을 수행한 것을 제외하고는, 상기 실험예 1과 동일한 공정을 수행하여 발광소자를 제조하였다.
A light emitting device was manufactured by the same process as Experimental Example 1, except that annealing was performed while no external magnetic field was applied during the magnetization heat treatment process.
도 5는 실험예 1, 비교예 1 및 비교예 2에 따라 제조된 발광소자의 광 출력 특성을 나타낸 그래프이다. 도 5의 위아래에 삽입된 이미지는 각각 실험예 1과 비교예 1의 발광 이미지이다.5 is a graph showing light output characteristics of light emitting devices manufactured according to Experimental Example 1, Comparative Example 1 and Comparative Example 2. FIG. Images inserted above and below FIG. 5 are light emission images of Experimental Example 1 and Comparative Example 1, respectively.
도 5를 참조하면, 자화 열처리를 수행한 경우가 자화 열처리를 수행하지 않은 경우 및 열처리(어닐링)만 수행한 경우보다 20mA에서 약 13% 정도 향상된 광 출력을 나타내며, 또한 인가 전류가 높을수록 광 출력의 차이는 더욱 커지는 것을 확인할 수 있다.
Referring to FIG. 5, the case where the magnetization heat treatment is performed does not perform the magnetization heat treatment and when the heat treatment (annealing) is performed alone, the light output is improved by about 13% at 20 mA, and the higher the applied current, the higher the light output. It can be seen that the difference is greater.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Change is possible.
100: 투광성 기판 110, 310: 제1 도전형 반도체층
120: 활성층 130, 330: 제2 도전형 반도체층
140: 제1 전극 150: 제2 전극
160: 제1 도전성 범프 170: 제2 도전성 범프
200: 자성층 400: 서브마운트 기판
410: 제1 도전성 패드 420: 제2 도전성 패드100:
120:
140: first electrode 150: second electrode
160: first conductive bump 170: second conductive bump
200: magnetic layer 400: submount substrate
410: first conductive pad 420: second conductive pad
Claims (14)
상기 투광성 기판 상에 배치된 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 상기 제1 도전형 반도체층의 일부가 노출되도록 순차 배치된 활성층 및 제2 도전형 반도체층;
상기 제1 도전형 반도체층의 노출된 부분 및 상기 제2 도전형 반도체층 상에 각각 배치된 제1 전극 및 제2 전극; 및
상기 제2 전극 상에 상기 제2 전극의 일부가 노출되도록 배치된 자성층을 포함하고,
상기 제1 전극 및 상기 제2 전극으로 직접 주입되는 전류에 의해 상기 활성층에서 방출되는 광이 상기 투광성 기판을 통해 출사되는 플립칩형 발광소자.A translucent substrate;
A first conductivity type semiconductor layer disposed on the light transmissive substrate;
An active layer and a second conductive semiconductor layer sequentially disposed to expose a portion of the first conductive semiconductor layer on the first conductive semiconductor layer;
First and second electrodes disposed on the exposed portion of the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; And
A magnetic layer disposed on the second electrode such that a portion of the second electrode is exposed;
And a light emitted from the active layer by the current injected directly into the first electrode and the second electrode is emitted through the light-transmissive substrate.
상기 제2 전극은 상기 자성층에 형성된 콘택홀을 통해 노출되는 플립칩형 발광소자.The method of claim 1,
And the second electrode is exposed through a contact hole formed in the magnetic layer.
상기 자성층은 상기 투광성 기판에 수직 또는 수평한 자화 방향을 갖는 플립칩형 발광소자.The method of claim 1,
And the magnetic layer has a magnetization direction perpendicular to or horizontal to the light transmissive substrate.
상기 자성층은 Co, Fe, Ni, Nd 및 이들의 2 이상의 합금 중에서 중 적어도 어느 하나의 강자성 물질을 포함하는 것인 플립칩형 발광소자.The method of claim 1,
The magnetic layer is a flip chip type light emitting device comprising at least one of a ferromagnetic material of Co, Fe, Ni, Nd and two or more alloys thereof.
상기 제2 전극은 반사형 오믹 전극인 플립칩형 발광소자.The method of claim 1,
And the second electrode is a reflective ohmic electrode.
상기 반사형 오믹 전극은 Ag, Al, Rh 및 이들의 2 이상의 합금 중 적어도 하나의 금속을 포함하는 플립칩형 발광소자.The method of claim 5,
The reflective ohmic electrode includes at least one metal of Ag, Al, Rh, and two or more alloys thereof.
상기 제1 및 제2 전극은 각각 제1 및 제2 도전성 범프에 의해 서브마운트 기판에 전기적으로 접속되는 플립칩형 발광소자.The method of claim 1,
And the first and second electrodes are electrically connected to the submount substrate by first and second conductive bumps, respectively.
상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 중 적어도 하나는 자성 물질을 포함하는 플립칩형 발광소자.The method of claim 1,
And at least one of the first conductive semiconductor layer and the second conductive semiconductor layer includes a magnetic material.
상기 자성 물질은 상기 기판에 수직 또는 수평한 자화 방향을 갖는 플립칩형 발광소자.9. The method of claim 8,
And the magnetic material has a magnetization direction perpendicular or horizontal to the substrate.
상기 제1 도전형 반도체층 상에 상기 제1 도전형 반도체층의 일부가 노출되도록 활성층 및 제2 도전형 반도체층을 순차 형성하는 단계;
상기 제1 도전형 반도체층의 노출된 부분 및 상기 제2 도전형 반도체층 상에 각각 제1 전극 및 제2 전극을 형성하는 단계; 및
상기 제2 전극 상에 상기 제2 전극의 일부가 노출되도록 자성층을 형성하는 단계를 포함하는 플립칩형 발광소자 제조방법.Forming a first conductivity type semiconductor layer on the light transmissive substrate;
Sequentially forming an active layer and a second conductive semiconductor layer on the first conductive semiconductor layer to expose a portion of the first conductive semiconductor layer;
Forming a first electrode and a second electrode on the exposed portion of the first conductive semiconductor layer and the second conductive semiconductor layer, respectively; And
And forming a magnetic layer to expose a portion of the second electrode on the second electrode.
상기 제2 전극 상에 제2 전극의 상면을 덮도록 자성박막을 증착한 후, 상기 자성박막에 콘택홀을 형성하는 단계를 포함하는 플립칩형 발광소자 제조방법.The method of claim 10, wherein the forming of the magnetic layer comprises:
And depositing a magnetic thin film on the second electrode to cover the top surface of the second electrode, and forming a contact hole in the magnetic thin film.
상기 콘택홀을 형성하는 단계는 습식 식각에 의해 수행하는 플립칩형 발광소자 제조방법.12. The method of claim 11,
The forming of the contact hole is a flip chip type light emitting device manufacturing method performed by wet etching.
상기 투광성 기판에 수직 또는 수평한 방향으로 외부 자기장을 인가하여 상기 자성층을 자화 열처리하는 단계를 포함하는 플립칩형 발광소자 제조방법.The method of claim 10, wherein the forming of the magnetic layer comprises:
And magnetizing heat treatment of the magnetic layer by applying an external magnetic field in a vertical or horizontal direction to the light transmissive substrate.
상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 중 적어도 한 층을 형성하는 단계에서 자성 물질을 첨가하는 단계를 더 포함하는 플립칩형 발광소자 제조방법.The method of claim 10,
And adding a magnetic material in the step of forming at least one of the first conductivity type semiconductor layer and the second conductivity type semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120049443A KR101618771B1 (en) | 2012-05-10 | 2012-05-10 | Flip-chip type light emitting device comprising magnetic layer and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120049443A KR101618771B1 (en) | 2012-05-10 | 2012-05-10 | Flip-chip type light emitting device comprising magnetic layer and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130125871A true KR20130125871A (en) | 2013-11-20 |
| KR101618771B1 KR101618771B1 (en) | 2016-05-09 |
Family
ID=49854079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120049443A Expired - Fee Related KR101618771B1 (en) | 2012-05-10 | 2012-05-10 | Flip-chip type light emitting device comprising magnetic layer and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101618771B1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170108623A (en) * | 2016-03-18 | 2017-09-27 | 엘지이노텍 주식회사 | Light emitting device and display device having thereof |
| CN109417082A (en) * | 2016-03-18 | 2019-03-01 | Lg伊诺特有限公司 | Semiconductor devices and display device including semiconductor devices |
| KR20200023319A (en) * | 2020-01-22 | 2020-03-04 | 엘지전자 주식회사 | Display device using semiconductor light emitting diodes and method thereof |
| WO2020159046A1 (en) * | 2019-01-31 | 2020-08-06 | Lg Electronics Inc. | Semiconductor light emitting element, manufacturing method thereof, and display device including the same |
| KR102371152B1 (en) * | 2020-10-06 | 2022-03-07 | 광주과학기술원 | Quantum dot light emitting diode and manufacturing method thereof |
| KR20220047664A (en) * | 2019-10-29 | 2022-04-18 | 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. | Light Emitting Diode Chip and Light Emitting Diode Chip Transfer Device |
| WO2023106766A1 (en) * | 2021-12-06 | 2023-06-15 | 엘지전자 주식회사 | Semiconductor light-emitting element and display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002050794A (en) * | 2000-08-03 | 2002-02-15 | Hitachi Cable Ltd | Semiconductor multilayer mirror and semiconductor light emitting device |
| KR100654079B1 (en) * | 2006-01-13 | 2006-12-06 | 서울옵토디바이스주식회사 | Light Emitting Diode with P-type Electrode Pad Improved Electrical Characteristics and Adhesion |
| KR100755649B1 (en) * | 2006-04-05 | 2007-09-04 | 삼성전기주식회사 | BANN-based semiconductor light emitting device and method for manufacturing same |
| KR20090032207A (en) * | 2007-09-27 | 2009-04-01 | 삼성전기주식회사 | Gallium nitride based light emitting diode device |
-
2012
- 2012-05-10 KR KR1020120049443A patent/KR101618771B1/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170108623A (en) * | 2016-03-18 | 2017-09-27 | 엘지이노텍 주식회사 | Light emitting device and display device having thereof |
| CN109417082A (en) * | 2016-03-18 | 2019-03-01 | Lg伊诺特有限公司 | Semiconductor devices and display device including semiconductor devices |
| WO2020159046A1 (en) * | 2019-01-31 | 2020-08-06 | Lg Electronics Inc. | Semiconductor light emitting element, manufacturing method thereof, and display device including the same |
| US11233169B2 (en) | 2019-01-31 | 2022-01-25 | Lg Electronics Inc. | Semiconductor light emitting element with magnetic layer, manufacturing method thereof, and display device including the same |
| US11978821B2 (en) | 2019-01-31 | 2024-05-07 | Lg Electronics Inc. | Semiconductor light emitting element with magnetic layer, manufacturing method thereof, and display device including the same |
| KR20220047664A (en) * | 2019-10-29 | 2022-04-18 | 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. | Light Emitting Diode Chip and Light Emitting Diode Chip Transfer Device |
| KR20200023319A (en) * | 2020-01-22 | 2020-03-04 | 엘지전자 주식회사 | Display device using semiconductor light emitting diodes and method thereof |
| KR102371152B1 (en) * | 2020-10-06 | 2022-03-07 | 광주과학기술원 | Quantum dot light emitting diode and manufacturing method thereof |
| WO2023106766A1 (en) * | 2021-12-06 | 2023-06-15 | 엘지전자 주식회사 | Semiconductor light-emitting element and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101618771B1 (en) | 2016-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8410490B2 (en) | LED with current confinement structure and surface roughening | |
| KR101662202B1 (en) | Light emitting device | |
| CN101656287B (en) | Light emitting diode device and method of forming the same | |
| KR101618771B1 (en) | Flip-chip type light emitting device comprising magnetic layer and method for fabricating the same | |
| JP2009514197A (en) | Semiconductor light emitting device with electrode for N-polar InGaAlN surface | |
| KR20130066870A (en) | Semiconductor light emitting device | |
| US20140183590A1 (en) | Nitride semiconductor light emitting device and method of manufacturing the same | |
| US10177274B2 (en) | Red light emitting diode and lighting device | |
| CN103797591A (en) | Method for manufacturing a nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby | |
| KR20130058406A (en) | Semiconductor light emitting device | |
| KR101731056B1 (en) | Semiconductor light emitting device having ohmic electrode structure and method of fabricating the same | |
| CN115485862B (en) | Ultraviolet LED and manufacturing method thereof | |
| JP2003524901A (en) | Semiconductor structural element for emitting electromagnetic radiation and method of manufacturing the same | |
| KR20090115322A (en) | Group III-nitride semiconductor devices | |
| KR101219290B1 (en) | Method for fabricating light emitting diodes | |
| WO2005060013A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| KR20110139909A (en) | Method of manufacturing nitride semiconductor light emitting device and nitride semiconductor light emitting device manufactured thereby | |
| JP5379703B2 (en) | Ultraviolet semiconductor light emitting device | |
| US10971648B2 (en) | Ultraviolet light-emitting element and light-emitting element package | |
| KR101459770B1 (en) | group 3 nitride-based semiconductor devices | |
| KR101600783B1 (en) | Method of fabricating light emitting diode with high efficiency | |
| KR101124470B1 (en) | Semiconductor light emitting device | |
| KR20090112854A (en) | Group 3 nitride-based semiconductor light emitting diodes and methods to fabricate them | |
| KR100751632B1 (en) | Light emitting element | |
| JPWO2008117788A1 (en) | Light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20230430 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20230430 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |