KR20130113267A - Light emitting diode array with excellent light emtting efficiency - Google Patents
Light emitting diode array with excellent light emtting efficiency Download PDFInfo
- Publication number
- KR20130113267A KR20130113267A KR1020120035711A KR20120035711A KR20130113267A KR 20130113267 A KR20130113267 A KR 20130113267A KR 1020120035711 A KR1020120035711 A KR 1020120035711A KR 20120035711 A KR20120035711 A KR 20120035711A KR 20130113267 A KR20130113267 A KR 20130113267A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- electrode
- contact
- insulating layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
- H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
- H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/85—Packages
- H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
Landscapes
- Led Devices (AREA)
Abstract
전류 분산 효과 및 발광효율이 우수한 반도체 발광소자 어레이에 대하여 개시한다.
본 발명에 따른 반도체 발광소자 어레이는 기판; 상기 기판 상에 형성된 절연층; 상기 절연층 상에 서로 이격 형성되며, 위로부터 제1반도체층, 활성층 및 제2반도체층을 포함하는 복수의 발광셀; 상기 절연층의 일부 영역 상에 형성되되, 일면이 상기 복수의 발광셀 각각의 제2반도체층에 접촉하도록 형성되는 제1전극; 및 상기 절연층에 의해 상기 제1전극, 상기 활성층 및 상기 제2반도체층과 전기적으로 분리되도록 형성되되, 일단이 상기 복수의 발광셀 중 하나의 발광셀의 제1반도체층에 접촉하고, 타단이 상기 복수의 발광셀 중 다른 하나의 발광셀에 접촉된 제1전극에 접촉하는 제2전극;을 포함하는 것을 특징으로 한다.Disclosed is a semiconductor light emitting device array having excellent current spreading effect and high luminous efficiency.
The semiconductor light emitting device array according to the present invention includes a substrate; An insulating layer formed on the substrate; A plurality of light emitting cells spaced apart from each other on the insulating layer and including a first semiconductor layer, an active layer, and a second semiconductor layer from above; A first electrode formed on a portion of the insulating layer, the first electrode of which one surface is in contact with a second semiconductor layer of each of the plurality of light emitting cells; And an insulating layer electrically separated from the first electrode, the active layer and the second semiconductor layer, one end of which is in contact with the first semiconductor layer of one of the light emitting cells. And a second electrode in contact with the first electrode in contact with the other one of the plurality of light emitting cells.
Description
본 발명은 발광소자 어레이에 관한 것으로, 더욱 상세하게는 발광효율이 우수한 발광소자 어레이에 관한 것이다.The present invention relates to a light emitting device array, and more particularly to a light emitting device array having excellent luminous efficiency.
반도체 발광소자는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 조명장치 또는 표시장치의 백라이트를 대체할 수 있는 고출력, 고효율 광원으로서 적극적으로 연구 개발되고 있다.Since the semiconductor light emitting device has a beneficial advantage as a light source in terms of output, efficiency and reliability, it has been actively researched and developed as a high power, high efficiency light source that can replace the backlight of the lighting device or the display device.
반도체 발광소자는 통상 p형 반도체 및 n형 반도체와 함께 그 사이에 전자/정공 재결합에 의해 발광할 수 있는 활성층을 구비한다. 이러한 반도체 발광소자는 반도체층을 위한 전극의 위치에 따라 수평형 구조(lateral structure) 및 수직형 구조(vertical structure)로 구분될 수 있다.A semiconductor light emitting device usually includes a p-type semiconductor and an n-type semiconductor together with an active layer capable of emitting light by electron / hole recombination therebetween. The semiconductor light emitting device may be classified into a horizontal structure and a vertical structure according to the position of the electrode for the semiconductor layer.
통상적으로, 수평형 구조 및 수직형 구조는 반도체 발광소자에 사용되는 기판의 전기적 전도성 여부에 의해 결정된다.Typically, the horizontal structure and the vertical structure are determined by the electrical conductivity of the substrate used in the semiconductor light emitting device.
예를 들어, 전기적 절연성을 갖는 기판이 사용되는 반도체 발광장치는 주로 수평형 구조로 구현된다. 이 경우에 n형 반도체층에 접속되는 n형 전극을 형성하기 위한 메사 에칭(mesa etching)이 요구된다. 즉, n형 반도체층의 일부 영역이 노출되도록 p형 반도체층 및 활성층을 부분적으로 제거하고, p측 및 n측 전극은 p형 반도체층 상면과 n형 반도체층의 노출된 상면에 각각 형성된다.For example, a semiconductor light emitting device using a substrate having electrical insulation is mainly implemented in a horizontal structure. In this case, mesa etching for forming an n-type electrode connected to the n-type semiconductor layer is required. That is, the p-type semiconductor layer and the active layer are partially removed to expose a portion of the n-type semiconductor layer, and the p-side and n-side electrodes are formed on the upper surface of the p-type semiconductor layer and the exposed upper surface of the n-type semiconductor layer, respectively.
이러한 전극구조에서는, 메사 에칭에 의해 발광면적이 소실되고 전류흐름이 측방향으로 형성되므로, 전체 면적에서 균일한 전류분산을 도모하기 어려우며, 그에 따라 발광효율도 감소하게 된다.In such an electrode structure, since the light emitting area is lost by mesa etching and the current flow is formed laterally, it is difficult to achieve uniform current distribution over the entire area, thereby reducing the luminous efficiency.
이에 반하여, 전도성 기판을 사용하는 경우에는, 전도성 기판을 일측의 전극부분으로 사용함으로써 수직구조 반도체 발광장치를 제공할 수 있다. 상기 수직구조 반도체 발광장치는, 수평구조에 비해 소실되는 발광면적이 적으며, 비교적 균일한 전류흐름을 가져, 발광효율의 개선효과를 기대할 수 있다.In contrast, in the case of using a conductive substrate, the vertical semiconductor light emitting device can be provided by using the conductive substrate as an electrode part on one side. The vertical semiconductor light emitting device has a smaller light emission area than a horizontal structure and has a relatively uniform current flow, thereby improving the luminous efficiency.
하지만, 고출력을 위해서 발광장치를 대면적으로 구현하는 경우에는, 핑거(finger)와 같은 전극구조를 제공하여 전체 발광면적에 걸쳐 균일한 전류 분산을 도모하는데, 이 경우에 핑거 등에 의하여 광추출이 제한되거나 그 전극에 의한 광흡수가 야기되어, 발광효율이 감소될 수 있다.However, in the case of realizing a large light emitting device for high power, The same electrode structure is provided to achieve uniform current distribution over the entire light emitting area. In this case, light extraction is limited by the finger or the like, or light absorption is caused by the electrode, thereby reducing the light emitting efficiency.
본 발명에 관련된 선행문헌으로는 대한민국 공개특허공보 제10-0665302호(2007.01.04. 공고)가 있으며, 상기 문헌에는 다수의 발광셀이 어레이된 플립칩형 발광소자가 개시되어 있다.Prior art related to the present invention is Korean Patent Application Publication No. 10-0665302 (January 4, 2007.), which discloses a flip chip type light emitting device in which a plurality of light emitting cells are arranged.
본 발명의 목적은 복수개의 발광셀이 어레이된 구조에 있어서, 우수한 전류 분산 효과를 나타내면서도 최대 발광면적을 확보하여 발광효율을 향상시킬 수 있는 발광소자 어레이를 제공하는 것이다.
SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting device array in which a plurality of light emitting cells are arranged, which exhibits excellent current dispersing effect and can secure a maximum light emitting area to improve luminous efficiency.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 발광소자 어레이는 기판; 상기 기판 상에 형성된 절연층; 상기 절연층 상에 서로 이격 형성되며, 위로부터 제1반도체층, 활성층 및 제2반도체층을 포함하는 복수의 발광셀; 상기 절연층의 일부 영역 상에 형성되되, 일면이 상기 복수의 발광셀 각각의 제2반도체층에 접촉하도록 형성되는 제1전극; 및 상기 절연층에 의해 상기 제1전극, 상기 활성층 및 상기 제2반도체층과 전기적으로 분리되도록 형성되되, 일단이 상기 복수의 발광셀 중 하나의 발광셀의 제1반도체층에 접촉하고, 타단이 상기 복수의 발광셀 중 다른 하나의 발광셀에 접촉된 제1전극에 접촉하는 제2전극;을 포함하는 것을 특징으로 한다.
Light emitting device array according to an embodiment of the present invention for achieving the above object is a substrate; An insulating layer formed on the substrate; A plurality of light emitting cells spaced apart from each other on the insulating layer and including a first semiconductor layer, an active layer, and a second semiconductor layer from above; A first electrode formed on a portion of the insulating layer, the first electrode of which one surface is in contact with a second semiconductor layer of each of the plurality of light emitting cells; And an insulating layer electrically separated from the first electrode, the active layer and the second semiconductor layer, one end of which is in contact with the first semiconductor layer of one of the light emitting cells. And a second electrode in contact with the first electrode in contact with the other one of the plurality of light emitting cells.
본 발명에 따른 발광소자 어레이는 복수의 발광셀이 직렬로 연결된 어레이 형태로 이루어져, 대면적 발광장치 전체적으로 우수한 전류 분산이 가능하다.The light emitting device array according to the present invention is configured in the form of an array in which a plurality of light emitting cells are connected in series, so that a large current of the large light emitting device is possible.
특히, 본 발명에 따른 발광소자 어레이는 발광셀과 발광셀을 연결하면서 각 발광셀에 전자와 전원을 공급하는 전극이 각 발광셀의 하부에 형성됨으로써, 유효 발광 면적을 최대한 넓힐 수 있으며, 이에 따라 발광 효율을 향상시킬 수 있다.Particularly, in the light emitting device array according to the present invention, an electrode for supplying electrons and power to each light emitting cell while connecting the light emitting cell and the light emitting cell is formed under each light emitting cell, thereby increasing the effective light emitting area as much as possible. The luminous efficiency can be improved.
도 1은 본 발명의 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다.
1 is a cross-sectional view schematically showing a light emitting device array according to an embodiment of the present invention.
2 is a cross-sectional view schematically showing a light emitting device array according to another embodiment of the present invention.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.
이하 첨부된 도면을 참조하여 본 발명의 실시예들에 따른 발광효율이 우수한 발광소자 어레이에 관하여 설명하기로 한다.
Hereinafter, a light emitting device array having excellent luminous efficiency according to embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다. 1 is a cross-sectional view schematically showing a light emitting device array according to an embodiment of the present invention.
도 1을 참조하면, 도시된 발광소자 어레이는 기판(110), 절연층(120), 복수의 발광셀(130), 제1전극(140) 및 제2전극(150)을 포함한다. 이에 더하여, 도시된 발광소자 어레이는 터미널(terminal) 전극(150') 및 오믹 콘택층(ohmic contact layer; 180)을 더 포함한다.Referring to FIG. 1, the illustrated light emitting device array includes a
우선, 전체적인 어레이 형상을 보면, 기판(110) 상에 절연층(120)이 형성되고, 절연층(120) 상에 복수의 발광셀(130)이 서로 일정 간격 이격되어 형성된다. 그리고, 복수의 발광셀(130)이 제1전극(140)과 제2전극(150)에 의해 서로 직렬로 연결된다.
First, when looking at the overall array shape, the
각각의 발광셀(130)은 제1반도체층(131), 제2 반도체층(135) 및 제1반도체층(131)과 제2반도체층(135) 사이에 개재된 활성층(133)을 포함한다.Each
제1 및 제2 반도체층(131, 135)은 각각 n형 및 p형, 또는 p형 및 n형일 수 있다. 제1 및 제2 반도체층(131, 135) 각각은, 예를 들어, GaN계반도체, ZnO계반도체, GaAs계반도체, GaP계반도체 및 GaAsP계반도체 등의 무기반도체로 형성될 수 있다. 이외에도, 제1 및 제2 반도체층(131, 135) 각각은 Ⅲ-V족 반도체, II-VI족 반도체 및 Si로 구성된 군으로부터 적절히 선택되어 형성될 수 있다.The first and
제1 및 제2 반도체층(131, 135) 각각은 단일층으로 형성되거나 다층으로 형성될 수 있으며, 분자선 에피택시(Molecular beam epitaxy; MBE) 방법을 이용하여 형성될 수 있다.
Each of the first and
활성층(133)은 발광을 활성화시키는 층으로서, 제1 및 제2 반도체층(131, 135)의 에너지 밴드 갭(energy band gap)보다 적은 에너지 밴드 갭을 갖는 물질로 형성될 수 있다. 예를 들어, 제1 및 제2반도체층(131, 135)이 GaN계 화합물 반도체인 경우, 활성층(133)은 GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체, 즉, InxAlyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 이용하여 형성될 수 있다.The
활성층(133)은 제1반도체층(131)과 제2반도체층(135) 사이에서 단일양자우물(Single-Quantum-Well; SQW)구조 또는 복수의 양자우물층과 양자장벽층이 교대로 적층된 다중양자우물(Multi-Quantum-Well; MQW)구조로 형성될 수 있다.The
이때, 활성층(133)의 특성상, 불순물은 도핑되지 않는 것이 바람직하며, 구성물질의 조성비를 조절하여 발광하는 빛의 파장을 조절할 수도 있다. 따라서, 발광소자는 활성층(133)의 특성에 따라 적외선, 가시광선, 및 자외선 중 어느 하나의 빛을 발광할 수 있다. At this time, it is preferable that the impurities are not doped due to the characteristics of the
이러한 발광셀(130)은 반도체의 p-n 접합구조를 이용하여 주입된 소수캐리어(전자 또는 양공)를 만들어내고, 이들의 재결합(re-combination)에 의하여 발광되는 현상을 이용한다.
The
본 발명에서 발광셀(130)은 일부 영역에서 제2반도체층(135) 및 활성층(133)을 관통하여 제1반도체층(131)의 일부 영역을 노출시키는 콘택홀(137)을 포함한다. 즉, 발광셀(130)은 제2반도체층(135) 및 활성층(133)의 일부 영역이 식각되어 제1반도체층(131)이 하부 방향으로 노출된다.In the present invention, the
콘택홀(137)의 단면은 원으로 도시하였으나, 이에 한정되는 것은 아니며 삼각형, 사각형 등의 다각형 형태 등으로 다양하게 변형될 수 있다.Although the cross section of the
이러한 발광셀(130)과 콘택홀(137)은, 사파이어(sapphire) 등의 반도체 성장용 기판(미도시) 상에 제1반도체층(131), 활성층(133) 및 제2반도체층(135)의 적층막을 형성한 후 통상의 포토리소그래피(photo-lithography) 공정으로 적층막이 패터닝되어 형성될 수 있으며, 이는 통상의 공지된 방법을 이용할 수 있으므로 자세한 설명은 생략하기로 한다. 콘택홀(137)을 포함한 발광셀(130)이 기판(110)과 접합된 후에는 반도체 성장용 기판은 제거된다.
The
상기에서, 기판(110)은 금속 기판이거나 반도체 기판일 수 있다. 기판(110)이 금속 기판인 경우, 금(Au), 니켈(Ni), 구리(Cu) 및 텅스텐(W) 등의 금속 재질을 하나 이상 포함하여 형성될 수 있다. 또한, 기판(110)이 반도체 기판인 경우, 규소(Si), 게르마늄(Ge) 및 갈륨비소(GaAs) 중 어느 하나를 포함하여 형성될 수 있다. 기판(110)은 도금(plating)법으로 형성되거나 별도로 마련된 후 도전성 접착제를 이용하여 절연층(120)에 접합되어 형성될 수 있다.
In the above, the
절연층(120)은 기판(110) 상에 형성된 제1절연층(121)과 제1절연층(121) 상에 형성되어 콘택홀(137)을 채우는 제2절연층(123)을 포함한다. 절연층(120)은 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화질화물 등으로 형성될 수 있으며, PECVD(Plasma Enhanced Chemical Vapor Deposition) 방법, 스퍼터링(Sputtering) 방법, MOCVD(Organic Metal Chemical Vapor Deposition) 방법 또는 전자빔 증착(e-beam evaporation) 방법 등으로 형성될 수 있다. The
제2절연층(123)은 콘택홀(137)에 대응되는 영역이 돌출되어 콘택홀(137)의 저면과 맞닿고, 제2콘택패드(170)가 형성될 영역이 노출될 수 있도록 패터닝되어 형성될 수 있다.
The second
제1절연층(121) 및 제2 절연층(123)은 이종 또는 동종의 물질로 형성될 수 있으며, 제2 절연층(123)에 대하여는 제2전극(150) 및 터미널 전극(150')을 설명한 후 추가 설명하기로 한다.
The first insulating layer 121 and the second
절연층(120) 상에는, 일면이 복수의 발광셀(130) 각각의 제2반도체층(135)과 접촉하는 제1전극(140)이 형성된다. 즉, 제1전극(140)의 일면은 절연층(120)과 접촉하고, 타면은 제2반도체층(135)과 접촉한다.On the
제1전극(140)은 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니켈(Ni), 규소(Si), 알루미늄(Al), 몰리브덴(Mo) 등의 금속, 이들 금속 중 하나 이상을 포함하는 합금 또는 금속 산화물 등 전기적 연결이 가능한 도전성 재질을 포함하여 형성될 수 있으며, 도전성을 갖는 재질이면 특별히 이에 한정되지는 않는다. 제1전극(140)은 활성층(133)으로부터 발생한 빛을 반사시키는 재질로 형성되는 것이 바람직하며, 일례로, 은(Ag), 알루미늄(Al) 및 백금(Pt) 등의 재질을 하나 이상 포함할 수 있다. 이 경우, 제1전극(140)으로부터 반사된 빛은 제1반도체층(131)의 일면인 발광면으로 향하게 되고, 그 결과 발광소자의 발광효율이 증가될 수 있다.The
제1전극(140)은 절연층(120) 상에 도전성 물질이 PVD 방법 또는 MOCVD 방법 등을 사용하여 증착되어 도전성막이 형성된 후, 이 도전성막이 포토리소그래피 공정으로 발광셀(130)에 대응되는 영역을 제공할 수 있도록 패터닝되어 형성될 수 있다.
The
절연층(120) 내부에는, 일단이 복수의 발광셀(130) 중 하나의 발광셀(130)의 제1반도체층(131)에 접촉하고, 타단이 복수의 발광셀(130) 중 다른 하나의 발광셀(130)에 접촉된 제1전극(140)에 접촉하는 제2전극(150)이 형성된다. 이때, 제1전극(140) 및 제2전극(150)은 n측 및 p측, 또는 p측 및 n측 전극으로 형성된다.Inside the insulating
구체적으로, 제2전극(150)은 제1절연층(121)의 상면에 형성된 수평부 및 수평부의 양단으로부터 수직한 방향으로 연장된 수직부를 포함한다. 이때, 제2전극(150)의 수직부 중 일단은 콘택홀(137)을 통해 복수의 발광셀(130) 중 하나의 발광셀(130)의 제1반도체층(131)과 전기적으로 접촉하고, 타단은 복수의 발광셀(130) 중 다른 하나의 발광셀(130)에 접촉된 제1전극(140)에 전기적으로 접촉한다.Specifically, the
이러한 제2전극(150)은 제1전극(140) 형성 물질과 동일한 물질로 형성될 수 있으며, 은(Ag), 알루미늄(Al) 및 백금(Pt) 등의 재질을 하나 이상 포함하여 제2전극(150)으로부터 반사된 빛의 양을 증가시켜 발광소자의 발광효율을 증가시킬 수 있다.The
또한, 절연층(120) 내부에는, 일단이 복수의 발광셀(130) 중 하나의 발광셀(130)의 제1반도체층(131)에 접촉하고, 타단이 외부와 연결되는 터미널 전극(150')이 형성된다. 터미널 전극(150')은 제1절연층(121)의 상면에 형성된 수평부 및 수평부의 일단으로부터 수직한 방향으로 연장된 수직부를 포함할 수 있다. 이때, 터미널 전극(150') 수직부의 일단은 콘택홀(137)을 통해 복수의 발광셀(130) 중 하나의 발광셀(130)의 제1반도체층(131)과 전기적으로 접촉할 수 있다.In addition, inside the insulating
이러한 터미널 전극(150')은 제2전극(150) 형성 물질과 동일한 물질로 형성될 수 있으며, 은(Ag), 알루미늄(Al) 및 백금(Pt) 등의 재질을 하나 이상 포함하여 터미널 전극(150')으로부터 반사된 빛의 양을 증가시켜 발광소자의 발광효율을 증가시킬 수 있다.The
이로써, 기판(110) 상에 형성된 복수의 발광셀(130) 중 서로 인접한 발광셀(130)들이 제2전극(150)을 통해 전기적으로 직렬로 연결되어 배열된다. 즉, 제2전극(150)은 복수의 발광셀(130) 중 하나의 발광셀(130)의 제1반도체층(131)과 이에 인접한 다른 하나의 발광셀(130)의 제1전극(140)을 전기적으로 직렬로 연결하여 복수의 발광셀(130)의 어레이를 형성한다. 복수의 발광셀(130)의 제1반도체층(131)이 연결된 제2전극(150)은 터미널 전극(150')에 의해 외부전원(미도시)과 전기적으로 연결된다. 이러한 발광소자 어레이에 있어서, 복수의 발광셀(130)은 전체적으로 서로 직렬로 연결된 구조를 갖는다.
Thus, the
이러한 제2전극(150) 및 터미널 전극(150')은 수평부와 수직부의 분리 공정을 통해 형성될 수 있다. 우선, 제1절연층(121) 상면에 PVD 방법 또는 MOCVD 방법 등으로 도전성 물질이 증착되어 도전성막(미도시)이 형성된 후, 이 도전성막이 패터닝되어 제2전극용 수평부 및 터미널 전극용 수평부가 형성될 수 있다. 이후, 제2전극용 또는 터미널 전극용 수평부 상에 CVD 방법 등으로 절연막이 형성된 후 패터닝되어, 제2전극용 또는 터미널 전극용 수평부를 덮되, 발광셀(130)의 콘택홀(137)에 대응될 영역에 돌출부를 갖고, 제2콘택패드(170)가 형성될 영역의 터미널 전극용 수평부를 노출시키는 제2절연층(123)이 형성될 수 있다.The
이어서, 제2전극용 수평부 양측단의 외측 또는 내측, 터미널 전극용 수평부의 적어도 일측단의 외측 또는 내측의 일 영역에 대응되는 제2절연층(123)을 관통하는 콘택홀(미도시)이 형성된 후, 이 콘택홀을 채우는 제2전극용 수직부 또는 터미널 전극용 수직부가 형성될 수 있다. 여기서, 제2전극용 또는 터미널 전극용 수평부, 제2절연층(123), 및 제2전극용 또는 터미널 전극용 수직부 형성용 콘택홀 형성을 위한 패터닝은 통상의 공지된 포토리소그래피 공정으로 실시될 수 있다.Subsequently, a contact hole (not shown) penetrating the second insulating
또한, 제2전극용 또는 터미널 전극용 수직부는 콘택홀을 채우도록 PVD 방법 또는 MOCVD 방법 등으로 도전성 물질이 증착되어 도전성막(미도시)이 형성된 후 이 도전성막이 CMP(chemical mechanical polishing) 및 에치백(etchback)되어 형성될 수 있다. 제2전극(150) 및 터미널 전극(150') 형성 방법은 이에 한정되지 않으며, 통상의 반도체 공정(식각, 증착, 포토리소그래피) 등을 이용하여 다양하게 변형될 수 있다.
In addition, the vertical portion for the second electrode or the terminal electrode is deposited by a conductive material (e.g., PVD method or MOCVD method) to fill the contact hole, and then a conductive film (not shown) is formed. It may be formed by etching back. The method of forming the
상기한 바와 같이, 제2전극(150) 및 터미널 전극(150')이 발광셀(130)의 하부에 형성되는 구조에서는, 기존의 전극 형성을 위한 메사 에칭 공정이 콘택홀(137) 형성 공정으로 대체된다. 이에 따라, 활성층(133)의 손실을 최소화하여 유효 발광 면적을 넓힘으로써, 발광효율 향상을 통해 발광소자의 휘도 향상을 기대할 수 있다. As described above, in the structure in which the
또한, 제2전극(150) 및 터미널 전극(150')을 이용하여 제1 및 제2반도체층(131, 135)을 통하여 흐르는 전류를 고르게 분산시킬 수 있어 발광효율을 더욱 향상시킬 수 있다.
In addition, the current flowing through the first and second semiconductor layers 131 and 135 may be evenly distributed using the
한편, 절연층(120)의 내부에 형성된 제2전극(150) 및 터미널 전극(150')에 의해, 제2절연층(123)은 제1절연층(121), 제2전극(150) 및 터미널 전극(150')의 상부와 함께 콘택홀(137)의 측벽과 제2전극(150)의 수직부 사이 또는 콘택홀(137)의 측벽과 터미널 전극(150')의 수직부 사이에서 콘택홀(137)을 채우도록 형성될 수 있다. 그리고, 절연층(120)에 의해 제2전극(150) 및 터미널 전극(150')은 제1전극(140), 활성층(133) 및 제2반도체층(135)과 전기적으로 분리된다.
Meanwhile, the second insulating
또한, 발광소자 어레이는, 제1전극(140) 및 터미널 전극(150') 상부 각각의 일 영역에, 제1전극(140)과 접촉하는 제1전극패드(160) 및 터미널 전극(150')과 접촉하는 제2전극패드(170)를 더 포함할 수 있다.In addition, the light emitting device array may include a
제1 및 제2전극패드(160, 170)는 외부전원을 제1 및 제2전극(140, 150)에 인가하기 위하여 통상적으로 제공될 수 있다. 제1 및 제2전극패드(160, 170)는 금속 재질, 일례로, 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 티타늄(Ti), 텅스텐(W), 니켈(Ni), 규소(Si) 등으로 형성될 수 있으며, 도전성 재질이면 특별히 한정되지 않는다. 제1 및 제2전극패드(160, 170)는 PVD 방법 또는 MOCVD 방법 등으로 제1전극(140) 및 노출된 터미널 전극(150') 상에 도전성 물질이 증착되어 도전성막(미도시)이 형성된 후, 이 도전성막이 포토리소그래피 공정으로 패터닝되어 형성될 수 있다.
The first and
또한, 발광소자 어레이는, 제1반도체층(131)의 노출부와 제2전극(150) 사이 및 제1반도체층(131)의 노출부와 터미널 전극(150') 사이에 오믹 콘택층(180)이 더 형성될 수 있다. 오믹 콘택층(180)은 제1반도체층(131)에 오믹 컨택(ohmic contact)되어 접촉 저항을 낮춘다. 오믹 콘택층(180)은 투명 전도성 산화물로 형성될 수 있으며, 그 재질은 In, Sn, Al, Zn, Ga 등의 원소를 포함하며, 예컨대 ITO, CIO, ZnO, NiO, In2O3 등에서 선택된 1종 이상으로 형성될 수 있다.In addition, the light emitting device array includes an
오믹 콘택층(180)은 콘택홀(137)을 포함한 발광셀(130) 상에 투명 전도성 산화물이 CVD 방법 등으로 증착되어 투명 전도성 산화물막이 형성된 후 이 투명 도전성 산화물막이 콘택홀(137) 저부에만 잔류되도록 식각되어 형성될 수 있다.
The
본 발명에 따른 발광소자 어레이는 통상의 반도체 공정(식각, 증착, 포토리소그래피)를 적용하여 형성된 제1 전극(140), 제2전극(150) 및 터미널 전극(150') 등을 포함하는 기판(110) 상에, 도전성 접착제 또는 유태틱 본딩(eutectic bonding) 등을 이용하여 성장용 기판(미도시) 상에 형성된 발광셀(130)을 접합한 후, 성장용 기판을 제거하는 방법으로 형성될 수 있으며, 이 외에도 다양한 방법이 적용될 수 있음은 물론이다.The light emitting device array according to the present invention is a substrate including a
이로써, 기판(110) 상에 형성된 복수의 발광셀(130) 중 서로 인접한 발광셀(130)들이 제2전극(150)을 통해 전기적으로 직렬로 연결되어 배열된 직렬연결의 반도체 적층 어레이가 형성된다.
As a result, a series semiconductor stack array in which light emitting
이렇듯, 본 발명에 따르면 복수의 발광셀(130)이 직렬로 연결된 어레이를 구성할 수 있어 고전압 구동이 가능하므로, 높은 광 출력을 필요로 하는 조명이나 헤드램프 등 고광량을 요구하는 응용분야에서 이러한 어레이를 사용할 수 있게 된다.
As described above, according to the present invention, since a plurality of light emitting
도 2는 본 발명의 다른 실시예에 따른 발광소자 어레이를 개략적으로 도시한 단면도이다.2 is a cross-sectional view schematically showing a light emitting device array according to another embodiment of the present invention.
도 2를 참조하면, 도시된 발광소자 어레이는, 제2전극패드(170)와 접촉하는 터미널 전극(150')이, 제2전극패드(170) 및 제2전극패드(170)에 인접한 발광셀(130)의 일부 영역 아래에서 기판(110)과 접촉되어 형성될 수 있다.Referring to FIG. 2, in the illustrated light emitting device array, a light emitting cell in which a
이 경우, 터미널 전극용 수평부 형성 전, 제2전극패드(170)와 접촉될 터미널 전극(150') 형성 예정 영역에 대응되는 제1절연층(121)이 포토리소그래프 공정으로 식각되어 제거될 수 있다. In this case, before forming the horizontal portion for the terminal electrode, the first insulating layer 121 corresponding to the region where the
터미널 전극(150')이 기판(110)과 접촉하는 것을 제외하고는 본 발명의 다른 실시예에 따른 발광소자 어레이는 본 발명의 도 1에 도시된 예와 동일하며, 그 효과 역시 마찬가지이다. 따라서, 이에 대한 중복된 설명은 생략하기로 한다.
Except that the terminal electrode 150 'is in contact with the
이상에서는 본 발명의 실시예들을 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
Although the preferred embodiments of the present invention have been disclosed for illustrative purposes, those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. These changes and modifications may be made without departing from the scope of the present invention. Accordingly, the scope of the present invention should be determined by the following claims.
110 : 기판 120 : 절연층
121 : 제1절연층 123 : 제2절연층
130 : 발광셀 131 : 제1반도체층
133 : 활성층 135 : 제2반도체층
137 : 콘택홀 140 : 제1전극
150 : 제2전극 150': 터미널 전극
160 : 제1전극패드 170 : 제2전극패드
180 : 오믹 콘택층 110: substrate 120: insulating layer
121: first insulating layer 123: second insulating layer
130: light emitting cell 131: first semiconductor layer
133: active layer 135: second semiconductor layer
137
150: second electrode 150 ': terminal electrode
160: first electrode pad 170: second electrode pad
180: ohmic contact layer
Claims (11)
상기 기판 상에 형성된 절연층;
상기 절연층 상에 서로 이격 형성되며, 위로부터 제1반도체층, 활성층 및 제2반도체층을 포함하는 복수의 발광셀;
상기 절연층의 일부 영역 상에 형성되되, 일면이 상기 복수의 발광셀 각각의 제2반도체층에 접촉하도록 형성되는 제1전극; 및
상기 절연층에 의해 상기 제1전극, 상기 활성층 및 상기 제2반도체층과 전기적으로 분리되도록 형성되되, 일단이 상기 복수의 발광셀 중 하나의 발광셀의 제1반도체층에 접촉하고, 타단이 상기 복수의 발광셀 중 다른 하나의 발광셀에 접촉된 제1전극에 접촉하는 제2전극;을 포함하는 것을 특징으로 하는 발광소자 어레이.
Board;
An insulating layer formed on the substrate;
A plurality of light emitting cells spaced apart from each other on the insulating layer and including a first semiconductor layer, an active layer, and a second semiconductor layer from above;
A first electrode formed on a portion of the insulating layer, the first electrode of which one surface is in contact with a second semiconductor layer of each of the plurality of light emitting cells; And
The insulating layer is formed to be electrically separated from the first electrode, the active layer, and the second semiconductor layer, one end of which is in contact with the first semiconductor layer of the one of the plurality of light emitting cells, and the other end thereof. And a second electrode in contact with the first electrode in contact with the other one of the plurality of light emitting cells.
상기 발광소자 어레이는
상기 절연층에 의해 상기 제1전극, 상기 활성층 및 상기 제2반도체층과 전기적으로 분리되도록 형성되되, 일단이 상기 복수의 발광셀 중 하나의 발광셀의 제1반도체층에 접촉하고, 타단이 외부와 연결되는 터미널 전극을 더 포함하는 것을 특징으로 하는 발광소자 어레이.
The method of claim 1,
The light emitting device array
The insulating layer is formed to be electrically separated from the first electrode, the active layer, and the second semiconductor layer, one end of which is in contact with the first semiconductor layer of one of the light emitting cells, and the other end of which is external. The light emitting device array further comprises a terminal electrode connected with.
상기 발광소자 어레이는
상기 제1전극 및 터미널 전극 상부 각각의 일 영역에, 상기 제1전극과 접촉하는 제1전극패드 및 상기 터미널 전극과 접촉하는 제2전극패드를 더 포함하는 것을 특징으로 하는 발광소자 어레이.
3. The method of claim 2,
The light emitting device array
And a first electrode pad in contact with the first electrode and a second electrode pad in contact with the terminal electrode in one region of each of the first electrode and the terminal electrode.
상기 터미널 전극은
상기 절연층에 형성되는 것을 특징으로 하는 발광소자 어레이.
3. The method of claim 2,
The terminal electrode
The light emitting device array, characterized in that formed on the insulating layer.
상기 터미널 전극은
상기 기판과 접촉하는 것을 특징으로 하는 발광소자 어레이.
3. The method of claim 2,
The terminal electrode
And a light emitting element array in contact with the substrate.
상기 발광셀은
상기 제2반도체층 및 활성층의 일부 영역이 식각되어 상기 제1반도체층을 하부 방향으로 노출시키는 콘택홀을 더 포함하는 것을 특징으로 하는 발광소자 어레이.
The method of claim 1,
The light emitting cell
And a contact hole for etching a portion of the second semiconductor layer and the active layer to expose the first semiconductor layer in a downward direction.
상기 절연층은
제1절연층 및 제2절연층을 포함하되,
상기 제1절연층은 상기 기판 상에 형성되고,
상기 제2절연층은 상기 제1절연층, 제2전극 및 터미널 전극 상에 형성되고, 상기 콘택홀을 채우는 것을 특징으로 하는 발광소자 어레이.
The method according to claim 6,
The insulating layer
Including a first insulating layer and a second insulating layer,
The first insulating layer is formed on the substrate,
And the second insulating layer is formed on the first insulating layer, the second electrode, and the terminal electrode, and fills the contact hole.
상기 제2전극은
상기 제1절연층의 상면에 형성된 수평부 및 상기 수평부의 양단으로부터 수직한 방향으로 연장된 수직부를 포함하되,
상기 수직부 중 일단이 상기 콘택홀을 통해 상기 복수의 발광셀 중 하나의 발광셀의 제1반도체층에 접촉하고, 타단이 상기 복수의 발광셀 중 다른 하나의 발광셀에 접촉된 제1전극에 접촉하는 것을 특징으로 하는 발광소자 어레이.
The method of claim 7, wherein
The second electrode
A horizontal portion formed on an upper surface of the first insulating layer and a vertical portion extending in a direction perpendicular to both ends of the horizontal portion,
One end of the vertical part contacts the first semiconductor layer of one of the light emitting cells of the plurality of light emitting cells through the contact hole, and the other end of the first electrode is in contact with the other light emitting cell of the plurality of light emitting cells. Light emitting element array characterized in that the contact.
상기 발광소자 어레이는
상기 제1반도체층의 노출부와 상기 제2전극 사이 및 상기 제1반도체층의 노출부와 상기 터미널 전극 사이에 개재된 오믹 콘택층을 더 포함하는 것을 특징으로 하는 발광소자 어레이.
3. The method of claim 2,
The light emitting device array
And an ohmic contact layer interposed between the exposed portion of the first semiconductor layer and the second electrode and between the exposed portion of the first semiconductor layer and the terminal electrode.
상기 오믹 콘택층은
ITO, CIO, ZnO, NiO 및 In2O3 중에서 선택된 1종 이상으로 형성되는 것을 특징으로 하는 발광소자 어레이.
10. The method of claim 9,
The ohmic contact layer
ITO, CIO, ZnO, NiO, and In 2 O 3 Light emitting device array, characterized in that formed in at least one selected from.
상기 기판은 금속 기판 또는 반도체 기판으로 형성되는 것을 특징으로 하는 발광소자 어레이.The method of claim 1,
The substrate is a light emitting device array, characterized in that formed of a metal substrate or a semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120035711A KR20130113267A (en) | 2012-04-05 | 2012-04-05 | Light emitting diode array with excellent light emtting efficiency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120035711A KR20130113267A (en) | 2012-04-05 | 2012-04-05 | Light emitting diode array with excellent light emtting efficiency |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130113267A true KR20130113267A (en) | 2013-10-15 |
Family
ID=49633935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120035711A Withdrawn KR20130113267A (en) | 2012-04-05 | 2012-04-05 | Light emitting diode array with excellent light emtting efficiency |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130113267A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160120085A (en) * | 2015-04-07 | 2016-10-17 | 엘지이노텍 주식회사 | Uv light emitting device and lighting system |
| CN109148665A (en) * | 2018-09-30 | 2019-01-04 | 刘向宁 | A kind of visible light high-frequency communication LED |
-
2012
- 2012-04-05 KR KR1020120035711A patent/KR20130113267A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160120085A (en) * | 2015-04-07 | 2016-10-17 | 엘지이노텍 주식회사 | Uv light emitting device and lighting system |
| CN109148665A (en) * | 2018-09-30 | 2019-01-04 | 刘向宁 | A kind of visible light high-frequency communication LED |
| CN109148665B (en) * | 2018-09-30 | 2024-01-26 | 刘向宁 | A visible light high-frequency communication LED |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101493321B1 (en) | Light emitting diode with excellent current spreading effect and method of manufacturing the same | |
| KR101081135B1 (en) | Light emitting device, method for fabricating the light emitting device and light emitting device package | |
| KR102135624B1 (en) | Light emitting diode and led module having the same | |
| CN105280772B (en) | Light emitting diode and its manufacture method | |
| KR100999726B1 (en) | Light emitting device and manufacturing method | |
| US20130015465A1 (en) | Nitride semiconductor light-emitting device | |
| KR101300781B1 (en) | Light emitting diode having current spreading layer with an opening and light emitting diode package | |
| KR102588170B1 (en) | Semiconductor light emitting device having a reflector layer of multilayer structure | |
| US20180212123A1 (en) | Light-emitting diode device | |
| CN116053381B (en) | Flip-chip light-emitting diode and preparation method thereof | |
| US8710486B2 (en) | Optoelectronic semiconductor chip and method for manufacturing a contact structure for such a chip | |
| US10707376B2 (en) | Optoelectronic device | |
| KR101103963B1 (en) | Light emitting device and manufacturing method | |
| US10109771B2 (en) | Light emitting device | |
| JP2012204373A (en) | Semiconductor light-emitting element | |
| US12051768B2 (en) | Optoelectronic semiconductor component with a current spreading structure containing silver, and optoelectronic device | |
| KR20130087788A (en) | Light emitting device with excellent heat radiating efficiency using heat sink | |
| KR101087970B1 (en) | Semiconductor light emitting device | |
| KR20130113267A (en) | Light emitting diode array with excellent light emtting efficiency | |
| KR20130113268A (en) | Light emitting diode array with excellent light emtting efficiency | |
| JP5772213B2 (en) | Light emitting element | |
| US12188974B2 (en) | Method for testing light-emitting devices | |
| KR101420790B1 (en) | Semiconductor light emitting device | |
| KR101087971B1 (en) | Semiconductor light emitting device | |
| CN120076508A (en) | Light-emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20120405 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20121210 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |