[go: up one dir, main page]

KR20130077065A - Led package type of exposure chip and the manufacturing method thereof - Google Patents

Led package type of exposure chip and the manufacturing method thereof Download PDF

Info

Publication number
KR20130077065A
KR20130077065A KR1020110145575A KR20110145575A KR20130077065A KR 20130077065 A KR20130077065 A KR 20130077065A KR 1020110145575 A KR1020110145575 A KR 1020110145575A KR 20110145575 A KR20110145575 A KR 20110145575A KR 20130077065 A KR20130077065 A KR 20130077065A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
wire
chip
led chip
led package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020110145575A
Other languages
Korean (ko)
Inventor
지현아
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020110145575A priority Critical patent/KR20130077065A/en
Publication of KR20130077065A publication Critical patent/KR20130077065A/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴 및 와이어 캐비티가 형성된 세라믹 기판과; 상기 세라믹 기판상의 와이어 캐비티가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티를 통해 상기 세라믹 기판의 전극 패턴과 각각 도전성 와이어로 본딩되어 전기적으로 연결된 LED 칩과; 상기 LED 칩이 실장된 세라믹 기판상에 형성된 실리콘 형광체를 포함하는 점에 그 특징이 있다.
본 발명에 따르면, 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어 본딩에 따른 접촉 불량을 감소시킬 수 있다.A chip exposed LED package according to the present invention includes a ceramic substrate having an electrode pattern and a wire cavity formed therein; An LED chip mounted to correspond to a position where a wire cavity on the ceramic substrate is formed, and a lower electrode connected to the electrode pattern of the ceramic substrate by a conductive wire and electrically connected to each other through the wire cavity; The LED chip is characterized in that it comprises a silicon phosphor formed on a ceramic substrate mounted.
According to the present invention, by forming a wire cavity on a ceramic substrate to bond the electrode of the LED chip to the inside of the wire cavity with a conductive wire, and then molding, it is possible to reduce the poor contact due to the conductive wire bonding.

Description

칩 노출형 ＬＥＤ 패키지 및 그 제조방법{LED Package type of exposure chip and the manufacturing method thereof} LED package type of exposure chip and the manufacturing method

본 발명은 칩 노출형 LED 패키지 및 그 제조방법에 관한 것으로, 특히 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어의 본딩으로 인한 접촉 불량을 감소시킬 수 있는 칩 노출형 LED 패키지 및 그 제조방법에 관한 것이다.
The present invention relates to a chip-exposed LED package and a method of manufacturing the same. In particular, a wire cavity is formed on a ceramic substrate to bond an electrode of the LED chip to the inside of the wire cavity with a conductive wire, and then molded by contact with the bonding of the conductive wire. The present invention relates to a chip-exposed LED package and a method of manufacturing the same that can reduce defects.

일반적으로 발광다이오드(LED: Light Emitting Diode)는 전류가 흐를 때 빛을 내는 반도체 소자이며, GaAs, GaN 광반도체로 이루어진 PN 접합 다이오드(junction diode)로 전기에너지를 빛에너지로 바꾸어 주는 것이다.In general, a light emitting diode (LED) is a semiconductor device that emits light when a current flows, and converts electrical energy into light energy using a PN junction diode made of GaAs and GaN optical semiconductors.

이러한 LED 특성을 결정하는 요소로는 색, 휘도 및 광변환 효율 등이 있는데, 이러한 제품의 특성은 LED 칩에 사용되고 있는 화합물 반도체 재료와 그 구조에 의해 결정되지만, LED 칩을 실장하기 위한 구조에 의해서도 큰 영향을 받는다.Factors determining such LED characteristics include color, brightness, and light conversion efficiency. The characteristics of these products are determined by the compound semiconductor material and its structure used in the LED chip, but also by the structure for mounting the LED chip. It is greatly affected.

따라서, 사용자 요구에 따른 발광 효과를 얻기 위해서는 LED 칩의 재료 또는 구조 이외에도, LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다. 특히, 최근에 LED 패키지의 사용 범위가 모바일 단말기와 같은 소형 조명에서 실내외의 일반조명, 자동차 조명, 대형 LCD(Liquid Crystal Display)용 백라이트(Backlight)로 그 적용범위가 점차 확대됨에 따라, 고효율 및 휘도를 향상시키고자 하는 노력이 진행되고 있다.Therefore, in order to obtain a luminous effect according to the user's demand, it is necessary to improve the structure of the LED package and the material used therein, in addition to the material or structure of the LED chip. In particular, as the application range of LED packages is gradually expanded from small lights, such as mobile terminals, to indoor and outdoor general lighting, automotive lighting, and large liquid crystal display (LCD) backlights, high efficiency and brightness Efforts are underway to improve this.

도 1은 종래에 따른 세라믹 LED 패키지의 구조를 개략적으로 도시한 도면이다. 도 1에 도시된 바와 같이, 종래의 세라믹 LED 패키지는 기판(101)의 중앙부에 형성된 방열 비어홀(102)상에 LED 칩(104)이 실장되고, 도전성 와이어(105)를 통하여 기판(101)과 LED 칩(104)이 전기적으로 연결된다.1 is a view schematically showing the structure of a conventional ceramic LED package. As shown in FIG. 1, in the conventional ceramic LED package, the LED chip 104 is mounted on the heat dissipation via hole 102 formed at the center of the substrate 101, and the substrate 101 is connected to the substrate 101 through the conductive wire 105. The LED chip 104 is electrically connected.

다음으로, LED 칩(104)이 형성된 기판상에 형광체를 포함하는 투명수지의 렌즈부(108)에 의해 몰딩층(107)을 형성함으로써, LED 패키지가 완성된다. Next, the LED package is completed by forming the molding layer 107 by the lens portion 108 of the transparent resin including the phosphor on the substrate on which the LED chip 104 is formed.

그러나, 이와 같은 종래의 LED 패키지(100)는 LED 칩(104)과 도전성 와이어가 상부에 형성됨으로써 쉽게 와이어의 본딩의 불량이 발생되는 문제점이 있다.
However, such a conventional LED package 100 has a problem that the bonding of the wire is easily generated by the LED chip 104 and the conductive wire is formed on top.

본 발명이 해결하고자 하는 기술적 과제는 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어 본딩에 따른 접촉 불량을 감소시킬 수 있는 칩 노출형 LED 패키지 및 그 제조방법을 제공하는 것이다.The technical problem to be solved by the present invention is to form a wire cavity on a ceramic substrate to bond the electrode of the LED chip to the inside of the wire cavity with a conductive wire, and then molded by exposing the chip to reduce the contact failure due to the conductive wire bonding An LED package and a method of manufacturing the same are provided.

본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
Technical problems to be achieved in the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.

상기 기술적 과제를 해결하기 위한 본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴 및 와이어 캐비티가 형성된 세라믹 기판과; 상기 세라믹 기판상의 와이어 캐비티가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티를 통해 상기 세라믹 기판의 전극 패턴과 각각 도전성 와이어로 본딩되어 전기적으로 연결된 LED 칩과; 상기 LED 칩이 실장된 세라믹 기판상에 형성된 실리콘 형광체를 포함하는 점에 그 특징이 있다. According to an aspect of the present invention, there is provided a chip-exposed LED package comprising: a ceramic substrate on which an electrode pattern and a wire cavity are formed; An LED chip mounted to correspond to a position where a wire cavity on the ceramic substrate is formed, and a lower electrode connected to the electrode pattern of the ceramic substrate by a conductive wire and electrically connected to each other through the wire cavity; The LED chip is characterized in that it comprises a silicon phosphor formed on a ceramic substrate mounted.

여기서, 특히 상기 도전성 와이어가 형성된 상기 와이어 캐비티에 비전도성 물질로 충진하는 점에 그 특징이 있다. In particular, the feature is that the wire cavity in which the conductive wire is formed is filled with a non-conductive material.

여기서, 특히 상기 세라믹 기판은 다수의 그린시트층으로 구성되어 있으며, 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있는 점에 그 특징이 있다. In particular, the ceramic substrate is composed of a plurality of green sheet layers, each of the green sheet layer is characterized in that a predetermined electrode pattern is formed and connected to each other.

여기서, 특히 상기 와이어 캐비티는 상기 세라믹 기판에 선택적으로 하나 또는 두 개가 형성되는 점에 그 특징이 있다. Here, in particular, the wire cavity is characterized in that one or two selectively formed on the ceramic substrate.

여기서, 특히 상기 와이어 캐비티가 하나 형성된 경우 상기 LED 칩의 하부 중앙 부분과 대응하도록 형성되는 점에 그 특징이 있다. Here, in particular, when one wire cavity is formed, it is characterized in that it is formed to correspond to the lower center portion of the LED chip.

여기서, 특히 상기 와이어 캐비티가 두 개 형성된 경우 상기 LED 칩의 하부 양단 부분과 각각 대응하도록 형성되는 점에 그 특징이 있다. Here, in particular, when the two wire cavities are formed, it is characterized in that they are formed to correspond to the lower both ends of the LED chip, respectively.

또한, 상기 기술적 과제를 해결하기 위한 본 발명에 따른 칩 노출형 LED 패키지의 제조방법은, 세라믹 기판에 전극 패턴 및 와이어 캐비티를 형성하는 단계와; 상기 세라믹 기판상에 와이어 캐비티가 형성된 위치에 대응하여 LED 칩을 실장하는 단계와; 상기 와이어 캐비티 내부의 상기 LED 칩의 하부의 전극과 상기 세라믹 기판의 전극 패턴이 전기적으로 연결되도록 도전성 와이어를 본딩하는 단계와; 상기 도전성 와어어 본딩 후의 상기 와이어 캐비티 내부를 비도전성 물질로 충진하는 단계와; 상기 LED 칩이 실장된 결과물상에 형광체를 형성하는 단계를 포함하는 점에 그 특징이 있다. In addition, a method of manufacturing a chip-exposed LED package according to the present invention for solving the above technical problem, forming an electrode pattern and a wire cavity on a ceramic substrate; Mounting an LED chip corresponding to a position where a wire cavity is formed on the ceramic substrate; Bonding a conductive wire such that an electrode under the LED chip in the wire cavity and an electrode pattern of the ceramic substrate are electrically connected to each other; Filling the inside of the wire cavity after the conductive wire bonding with a non-conductive material; It is characterized in that it comprises the step of forming a phosphor on the resulting product on which the LED chip is mounted.

여기서, 특히 상기 세라믹 기판의 전극 패턴은 다수의 그린시트층에 각각 소정의 전극 패턴이 형성되어 서로 연결되도록 하는 점에 그 특징이 있다. Here, in particular, the electrode pattern of the ceramic substrate is characterized in that a predetermined electrode pattern is formed in each of the plurality of green sheet layers to be connected to each other.

여기서, 특히 상기 세라믹 기판의 와이어 캐비티는 다수의 그린시트층을 소정의 패턴으로 펀칭하여 형성하는 점에 그 특징이 있다. Here, in particular, the wire cavity of the ceramic substrate is characterized in that it is formed by punching a plurality of green sheet layers in a predetermined pattern.

여기서, 특히 상기 와이어 캐비티는 상기 세라믹 기판에 선택적으로 하나 또는 두 개가 형성되는 점에 그 특징이 있다. Here, in particular, the wire cavity is characterized in that one or two selectively formed on the ceramic substrate.

여기서, 특히 상기 와이어 캐비티가 하나 형성된 경우 상기 LED 칩의 하부 중앙 부분과 대응하도록 형성되는 점에 그 특징이 있다. Here, in particular, when one wire cavity is formed, it is characterized in that it is formed to correspond to the lower center portion of the LED chip.

여기서, 특히 상기 와이어 캐비티가 두 개 형성된 경우 상기 LED 칩의 하부 양단 부분과 각각 대응하도록 형성되는 점에 그 특징이 있다.
Here, in particular, when the two wire cavities are formed, it is characterized in that they are formed to correspond to the lower both ends of the LED chip, respectively.

본 발명에 따르면, 세라믹 기판에 와이어 캐비티를 형성하여 와이어 캐비티 내부에 LED 칩의 전극을 도전성 와이어로 본딩한 후, 몰딩함으로써 도전성 와이어 본딩에 따른 접촉 불량을 감소시킬 수 있다.
According to the present invention, by forming a wire cavity on a ceramic substrate to bond the electrode of the LED chip to the inside of the wire cavity with a conductive wire, and then molding, it is possible to reduce the poor contact due to the conductive wire bonding.

도 1은 종래에 따른 세라믹 LED 패키지의 구조를 개략적으로 도시한 도면.
도 2는 본 발명에 따른 일 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면.
도 3a 내지 도 3e는 본 발명에 따른 일 실시 예의 칩 노출형 LED 패키지의 제조방법을 도시한 도면.
도 4는 본 발명에 따른 또 다른 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면.1 is a view schematically showing the structure of a conventional ceramic LED package.
2 is a view schematically showing the structure of a chip-exposed LED package according to an embodiment of the present invention.
3A to 3E illustrate a method of manufacturing a chip exposed LED package according to an embodiment of the present invention.
Figure 4 is a schematic view showing the structure of a chip-exposed LED package of another embodiment according to the present invention.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the detailed description of known functions and configurations incorporated herein will be omitted when it may unnecessarily obscure the subject matter of the present invention.

또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.The same reference numerals are used for portions having similar functions and functions throughout the drawings.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . Also, to include an element does not exclude other elements unless specifically stated otherwise, but may also include other elements.

이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 일 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면이다. 도 2에 도시된 바와 같이, 본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴(211a,211b,212a,212b,213a,213b) 및 두 개의 와이어 캐비티(240a,240b)가 형성된 세라믹 기판(210)과, 상기 세라믹 기판(210)상의 와이어 캐비티(240a,240b)가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티(240a,240b)를 통해 상기 세라믹 기판(210)의 전극 패턴(211a,211b,212a,212b,213a,213b)과 각각 도전성 와이어(230a,230b)로 본딩되어 전기적으로 연결된 LED 칩(220)과, 상기 LED 칩(220)이 실장된 세라믹 기판(210)상에 형성된 실리콘 형광체(250)를 포함하여 구성된다. 그리고, 상기 도전성 와이어(230a,230b)가 형성된 상기 와이어 캐비티(240a,240b)에 비전도성 물질로 충진되어 있다. 2 is a view schematically showing the structure of a chip-exposed LED package according to an embodiment of the present invention. As shown in FIG. 2, the chip-exposed LED package according to the present invention includes a ceramic substrate 210 having electrode patterns 211a, 211b, 212a, 212b, 213a and 213b and two wire cavities 240a and 240b. ) And a wire cavity 240a and 240b formed on the ceramic substrate 210 to correspond to a position where the wire cavities 240a and 240b are formed, and an electrode pattern of the ceramic substrate 210 through the wire cavities 240a and 240b. LED chips 220 bonded and electrically connected to (211a, 211b, 212a, 212b, 213a, and 213b) and conductive wires 230a and 230b, respectively, and on the ceramic substrate 210 on which the LED chips 220 are mounted. It is configured to include a silicon phosphor 250 formed in. The wire cavities 240a and 240b in which the conductive wires 230a and 230b are formed are filled with a non-conductive material.

상기 세라믹 기판(210)은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(green sheet) 층이 하나의 기판을 형성한다. 그리고, 상기 세라믹 기판(210)의 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있으며, 외부와 접속할 수 있는 외부 전극들이 기판의 외부에 형성되며 이러한 외부 전극 단자가 내부의 회로패턴과 전기적으로 연결된다. In the ceramic substrate 210, a plurality of green sheet layers formed mainly of glass-ceramic materials form one substrate. In addition, a predetermined electrode pattern is formed on each green sheet layer of the ceramic substrate 210 to be connected to each other, and external electrodes that can be connected to the outside are formed on the outside of the substrate. Electrically connected.

이러한 세라믹 기판(210)은 두께 방향으로 관통하도록 두 개의 와이어 캐비티(240a,240b)를 형성하게 된다. 이때, 상기 두 개의 와이어 캐비티(240a,240b) 내에 다수의 그린시트층에서 어느 하나의 그린시트층에는 LED 칩(220)의 양 전극과 연결되도록 전극 패턴(213a,213b)이 소정 부분 노출되어 형성되어 있다. The ceramic substrate 210 forms two wire cavities 240a and 240b to penetrate in the thickness direction. In this case, the electrode patterns 213a and 213b are partially exposed to one green sheet layer in one of the plurality of green sheet layers in the two wire cavities 240a and 240b so as to be connected to both electrodes of the LED chip 220. It is.

보다 상세하게는, 상기 와이어 캐비티(240a,240b)는 여러장 적층된 기판에 펀칭 등에 의한 방법으로 수직으로 형성된다. 여기서, 상기 세라믹 기판(210)을 이루는 상기 다수의 그린시트층은 각각 다른 소정 패턴으로 펀칭하여 단차가 생기도록 한다. In more detail, the wire cavities 240a and 240b are vertically formed by punching or the like on a plurality of stacked substrates. Here, the plurality of green sheet layers constituting the ceramic substrate 210 are punched in different predetermined patterns so as to generate a step.

또한, 상기 세라믹 기판(210)의 다수의 그린시트층의 전극 패턴은 상기 와이어 캐비티(240a,240b)를 형성할 때 동시에 펀칭하여 소정의 패턴을 형성한 후 도전성 금속 물질을 각 층별로 도포하여 형성할 수 있다. 여기서, 도전성 금속 물질 중에 Ag를 이용하는 것이 바람직하다. In addition, the electrode patterns of the plurality of green sheet layers of the ceramic substrate 210 are formed by punching at the same time to form a predetermined pattern when forming the wire cavities 240a and 240b, and then applying a conductive metal material to each layer. can do. Here, Ag is preferably used in the conductive metal material.

상기 LED 칩(204)은 접착제에 의해 상기 세라믹 기판(210)의 상기 와이어 캐비티(240a,240b)상에 실장되며, 상기 LED 칩(220)의 하부에 마련된 전극은 도전성 와이어(230a,230b)에 의해 상기 세라믹 기판(210)의 와이어 캐비티(240a,240b)내의 전극 패턴(213a,213b)과 서로 전기적으로 연결된다. 이러한 LED 칩(120)은 GaAs 계열 또는 GaN 계열의 LED 칩으로 구성될 수 있다.The LED chip 204 is mounted on the wire cavities 240a and 240b of the ceramic substrate 210 by an adhesive, and an electrode provided below the LED chip 220 is attached to the conductive wires 230a and 230b. As a result, the electrode patterns 213a and 213b in the wire cavities 240a and 240b of the ceramic substrate 210 are electrically connected to each other. The LED chip 120 may be composed of a GaAs-based or GaN-based LED chip.

즉, 상기 LED 칩(220)이 실장되면 양 전극이 각각 하부로 상기 세라믹 기판(210)내의 와이어 캐비티(240a,240b)를 통해 도전성 와이어(230a,230b)가 연결되도록 본딩한다. 이때, 상기 도전성 와이어(230a,230b)와 본딩되는 전극은 상기 와이어 캐비티(240a,240b) 내에 전극 패턴(213a,213b)이 일부 노출되도록 형성되어 있으며, 전극 패턴(213a,213b)은 외부 전극과 전기적으로 연결되어 있다. That is, when the LED chip 220 is mounted, both electrodes are bonded to each other such that the conductive wires 230a and 230b are connected to each other through the wire cavities 240a and 240b in the ceramic substrate 210. In this case, the electrodes bonded to the conductive wires 230a and 230b are formed so that the electrode patterns 213a and 213b are partially exposed in the wire cavities 240a and 240b, and the electrode patterns 213a and 213b are formed with an external electrode. It is electrically connected.

상기 도전성 와이어(230a,230b)가 형성된 상기 와이어 캐비티(240a,240b)는 비전도성 물질로 충진하여 경화된다. The wire cavities 240a and 240b in which the conductive wires 230a and 230b are formed are filled with a non-conductive material and cured.

상기 실리콘 형광체(250)는 상기 LED 칩(220)이 실장된 결과물상에 상기 세라믹 기판(210)상에 도포된다. 여기서, 상기 실리콘 형광체(250)는 투명수지에 형광체가 혼합된 것으로 이루어지는 것이 바람직하며, 실리콘 형광체(250)는 실리콘과 형광체가 혼합된 것으로 1:0.9 내지 1:1의 혼합비로 혼합되는 것이 바람직하다. 이러한 상기 실리콘 형광체(250)는 경화되도록 한다. The silicon phosphor 250 is coated on the ceramic substrate 210 on the resultant product on which the LED chip 220 is mounted. Here, the silicon phosphor 250 is preferably made of a mixture of the phosphor and the transparent resin, the silicon phosphor 250 is a mixture of silicon and the phosphor is preferably mixed in a mixing ratio of 1: 0.9 to 1: 1. . The silicon phosphor 250 is to be cured.

또한, 상기 실리콘 형광체(250)가 경화된 후 형광체가 포함되는 투명수지의 렌즈부(미도시)가 상기 LED 칩(220)을 봉지하도록 형성하게 된다.
In addition, after the silicon phosphor 250 is cured, the lens unit (not shown) of the transparent resin including the phosphor is formed to encapsulate the LED chip 220.

도 3a 내지 도 3e는 본 발명에 따른 일 실시 예의 단차를 갖는 세라믹 LED 패키지 형성방법을 도시한 도면이다. 먼저 도 3a에 도시된 바와 같이, 먼저 세라믹 기판(210)에 전극 패턴(211a,211b,212a,212b,213a,213b) 및 와이어 캐비티(240a,240b)를 형성하는 단계가 수행된다. 3A to 3E illustrate a method of forming a ceramic LED package having a step according to an embodiment of the present invention. First, as shown in FIG. 3A, first, the electrode patterns 211a, 211b, 212a, 212b, 213a and 213b and the wire cavities 240a and 240b are formed on the ceramic substrate 210.

보다 구체적으로, 상기 세라믹 기판(210)은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(green sheet) 층이 하나의 기판을 형성한다. 그리고, 상기 세라믹 기판(210)의 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있으며, 외부와 접속할 수 있는 외부 전극들이 기판의 외부에 형성되며 이러한 외부 전극 단자가 내부의 회로패턴과 전기적으로 연결된다. More specifically, the ceramic substrate 210 has a plurality of green sheet layers mainly made of glass-ceramic materials to form one substrate. In addition, a predetermined electrode pattern is formed on each green sheet layer of the ceramic substrate 210 to be connected to each other, and external electrodes that can be connected to the outside are formed on the outside of the substrate. Electrically connected.

이러한 세라믹 기판(210)은 두께 방향으로 관통하도록 두 개의 와이어 캐비티(240a,240b)를 형성하게 된다. 이때, 상기 두 개의 와이어 캐비티(240a,240b) 내에 다수의 그린시트층에서 어느 하나의 그린시트층에는 LED 칩(220)의 양 전극과 연결되도록 전극 패턴(213a,213b)이 소정 부분 노출되어 형성되어 있다. The ceramic substrate 210 forms two wire cavities 240a and 240b to penetrate in the thickness direction. In this case, the electrode patterns 213a and 213b are partially exposed on one of the green sheet layers in the two wire cavities 240a and 240b so as to be connected to both electrodes of the LED chip 220. It is.

보다 상세하게는, 상기 와이어 캐비티(240a,240b)는 여러장 적층된 기판에 펀칭 등에 의한 방법으로 수직으로 형성된다. 여기서, 상기 세라믹 기판(210)을 이루는 상기 다수의 그린시트층은 각각 다른 소정 패턴(211a,211b,212a,212b,213a,213b)으로 펀칭하여 단차가 생기도록 한다. In more detail, the wire cavities 240a and 240b are vertically formed by punching or the like on a plurality of stacked substrates. Here, the plurality of green sheet layers constituting the ceramic substrate 210 are punched with different predetermined patterns 211a, 211b, 212a, 212b, 213a, and 213b so as to generate a step.

또한, 상기 세라믹 기판(210)의 다수의 그린시트층의 전극 패턴(211a,211b,212a,212b,213a,213b)은 상기 와이어 캐비티(240a,240b)를 형성할 때 동시에 펀칭하여 소정의 패턴을 형성한 후 도전성 금속 물질을 각 층별로 도포하여 형성할 수 있다. 여기서, 도전성 금속 물질 중에 Ag를 이용하는 것이 바람직하다. In addition, the electrode patterns 211a, 211b, 212a, 212b, 213a, and 213b of the plurality of green sheet layers of the ceramic substrate 210 simultaneously punch a predetermined pattern when forming the wire cavities 240a and 240b. After forming, the conductive metal material may be applied to each layer to form the same. Here, Ag is preferably used in the conductive metal material.

그리고, 도 3b에 도시된 바와 같이, 상기 세라믹 기판(210)상에 와이어 캐비티(240a,240b)가 형성된 위치에 대응하여 LED 칩(220)을 실장하는 단계가 형성된다. 상기 LED 칩(220)은 접착제에 의해 상기 세라믹 기판(210)의 상기 와이어 캐비티(240a,240b) 상에 실장되고, 이러한 LED 칩(220)은 GaAs 계열 또는 GaN 계열의 LED 칩으로 구성될 수 있다.As shown in FIG. 3B, a step of mounting the LED chip 220 corresponding to the position where the wire cavities 240a and 240b are formed on the ceramic substrate 210 is formed. The LED chip 220 is mounted on the wire cavities 240a and 240b of the ceramic substrate 210 by an adhesive, and the LED chip 220 may be configured as a GaAs-based or GaN-based LED chip. .

이어서, 도 3c에 도시된 바와 같이, 상기 와이어 캐비티(240a,240b) 내부의 상기 LED 칩(220)의 하부의 전극과 상기 세라믹 기판(210)의 전극 패턴이 서로 전기적으로 연결되도록 도전성 와이어(230a,230b)를 본딩하는 단계가 수행된다. 즉, 상기 LED 칩(204)이 실장되면 양 전극이 각각 하부로 상기 세라믹 기판(210)내의 와이어 캐비티(240a,240b)를 통해 도전성 와이어(230a,230b)가 연결되도록 본딩한다. 이때, 상기 도전성 와이어(230a,230b)와 본딩되는 전극은 상기 와이어 캐비티(240a,240b) 내에 전극 패턴(213a,213b)이 일부 노출되도록 형성되어 있으며, 전극 패턴(213a,213b)은 외부 전극과 전기적으로 연결되어 있다. Subsequently, as illustrated in FIG. 3C, the conductive wires 230a may be electrically connected to the electrodes of the lower portion of the LED chip 220 and the electrode patterns of the ceramic substrate 210 in the wire cavities 240a and 240b. Bonding 230b is performed. That is, when the LED chip 204 is mounted, both electrodes are bonded to each other such that the conductive wires 230a and 230b are connected through the wire cavities 240a and 240b in the ceramic substrate 210. In this case, the electrodes bonded to the conductive wires 230a and 230b are formed so that the electrode patterns 213a and 213b are partially exposed in the wire cavities 240a and 240b, and the electrode patterns 213a and 213b are formed with an external electrode. It is electrically connected.

다음으로, 도 3d에 도시된 바와 같이, 상기 도전성 와어어(230a,230b) 본딩 후의 상기 와이어 캐비티(240a,240b) 내부를 비도전성 물질로 충진하는 단계가 수행된다. Next, as shown in FIG. 3D, the inside of the wire cavities 240a and 240b after bonding the conductive wires 230a and 230b is filled with a non-conductive material.

도 3e에 도시된 바와 같이, 상기 LED 칩(220)이 실장된 결과물상에 형광체를 형성하는 단계가 수행된다. As shown in FIG. 3E, a step of forming a phosphor on the resultant product on which the LED chip 220 is mounted is performed.

보다 상세하게는, 상기 LED 칩(220)을 실장한 상기 세라믹 기판(210)상에 상기 실리콘 형광체(250)를 도포하여 경화시키는 단계가 수행된다. 상기 실리콘 형광체(250)는 상기 LED 칩(210)이 실장된 결과물상에 상기 LED 칩(210)을 덮도록 형성되며, LED 칩(210)에서 발광된 빛이 투과될 수 있도록 투명수지에 형광체가 혼합된 것으로 이루어지는 것이 바람직하며, 실리콘 형광체(250)는 실리콘과 형광체가 혼합된 것이 바람직하다. 여기서, 상기 실리콘 형광체(250)을 도포하는 방법은 롤링, 스프레이 및 스퀴징 방식중 어느 하나 방식으로 이루어질 수 있다. In more detail, the step of applying and curing the silicon phosphor 250 on the ceramic substrate 210 on which the LED chip 220 is mounted. The silicon phosphor 250 is formed to cover the LED chip 210 on the resultant product on which the LED chip 210 is mounted, and the phosphor is formed on the transparent resin so that the light emitted from the LED chip 210 can be transmitted. It is preferable that the mixture is made of silicon, and the silicon phosphor 250 is preferably a mixture of silicon and phosphor. Here, the method of applying the silicon phosphor 250 may be made by any one of a rolling, spraying and squeezing method.

그리고, 상기 실리콘 형광체(250)가 형성된 후, 투명수지의 렌즈부(미도시)를 봉지하는 단계를 더 포함할 수 있다. In addition, after the silicon phosphor 250 is formed, the method may further include encapsulating the lens unit (not shown) of the transparent resin.

따라서, 상기 LED 칩의 도전성 와이어를 세라믹 기판의 하부로 형성함으로써 도전성 와이어의 접촉 불량을 해결할 수 있다.
Therefore, poor contact of the conductive wires can be solved by forming the conductive wires of the LED chip under the ceramic substrate.

또한, 도 4는 본 발명에 따른 또 다른 실시 예의 칩 노출형 LED 패키지의 구조를 개략적으로 도시한 도면이다. 도 4에 도시된 바와 같이, 본 발명에 따른 칩 노출형 LED 패키지는, 전극 패턴(411a,411b,412a,412b,413a,413b) 및 하나의 와이어 캐비티(440)가 형성된 세라믹 기판(410)과, 상기 세라믹 기판(410)상의 와이어 캐비티(440)가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티(440)를 통해 상기 세라믹 기판(410)의 전극 패턴(411a,411b,412a,412b,413a,413b)과 각각 도전성 와이어(430a,430b)로 본딩되어 전기적으로 연결된 LED 칩(420)과, 상기 LED 칩(420)이 실장된 세라믹 기판상에 형성된 실리콘 형광체(450)를 포함하여 구성된다. 그리고, 상기 도전성 와이어(430a,430b)가 형성된 상기 와이어 캐비티(440)에 비전도성 물질로 충진되어 있다. 4 is a view schematically showing the structure of a chip exposed LED package according to another embodiment of the present invention. As shown in FIG. 4, the chip-exposed LED package according to the present invention includes a ceramic substrate 410 having electrode patterns 411a, 411b, 412a, 412b, 413a, and 413b and one wire cavity 440. In order to correspond to the position where the wire cavity 440 is formed on the ceramic substrate 410, the lower electrode is connected to the electrode patterns 411a, 411b, and 412a of the ceramic substrate 410 through the wire cavity 440. And an LED chip 420 bonded to and electrically connected to the 412b, 413a, and 413b and the conductive wires 430a and 430b, respectively, and a silicon phosphor 450 formed on a ceramic substrate on which the LED chip 420 is mounted. It is configured by. The wire cavity 440 in which the conductive wires 430a and 430b are formed is filled with a non-conductive material.

여기서, 상기 한 개의 와이어 캐비티(440)는 상기 세라믹 기판의 중앙부를 관통하도록 형성되어 있으며, 상기 LED 칩(420)은 상기 중앙부에 형성된 와이어 캐비티(440)상에 실장되어 있다. 그리고, 상기 LED 칩(420)의 하부에 형성된 양 전극은 상기 한 개의 와이어 캐비티(440)내에 노출된 각각의 전극 패턴(413a,413b)과 서로 전기적으로 연결되어 있다. Here, the one wire cavity 440 is formed to penetrate the center portion of the ceramic substrate, and the LED chip 420 is mounted on the wire cavity 440 formed in the center portion. Both electrodes formed under the LED chip 420 are electrically connected to each of the electrode patterns 413a and 413b exposed in the one wire cavity 440.

본 실시 예는 세라믹 기판(410)에 와이어 캐비티(440)를 하나만 형성하는 것을 제외한 구성이 도 2의 실시 예와 동일하므로 여기서 상세한 설명을 생략한다. Since the present embodiment has the same configuration as that of the embodiment of FIG. 2 except that only one wire cavity 440 is formed on the ceramic substrate 410, a detailed description thereof will be omitted.

또한, 본 실시예에 따른 제조방법도 상기 도 3a 내지 도 3e의 와이어 캐비티를 하나만 형성하는 것을 제외한 방법이 동일하므로 상기 실시 예를 참조하기로 한다.
In addition, the manufacturing method according to the present embodiment is the same method except forming only one of the wire cavity of Figs. 3a to 3e will be referred to the embodiment.

이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of course, this is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the equivalents as well as the claims that follow.

<도면의 주요부분에 대한 부호의 설명>
210, 410 --- 세라믹 기판
211a, 211b, 212a, 212b, 213a, 213b, 411a, 411b, 412a, 412b, 413a, 413b --- 전극 패턴
220, 420 --- LED 칩
230a, 230b, 430a, 430b --- 도전성 와이어
240a, 240b, 440 --- 와이어 캐비티
250, 450 --- 실리콘 형광체Description of the Related Art
210, 410 --- ceramic substrate
211a, 211b, 212a, 212b, 213a, 213b, 411a, 411b, 412a, 412b, 413a, 413b --- electrode pattern
220, 420 --- LED Chip
230a, 230b, 430a, 430b --- conductive wire
240a, 240b, 440 --- wire cavity
250, 450 --- silicon phosphor

Claims (12)

전극 패턴 및 와이어 캐비티가 형성된 세라믹 기판과;
상기 세라믹 기판상의 와이어 캐비티가 형성된 위치에 대응하도록 실장되며, 하부의 양 전극이 상기 와이어 캐비티를 통해 상기 세라믹 기판의 전극 패턴과 각각 도전성 와이어로 본딩되어 전기적으로 연결된 LED 칩과;
상기 LED 칩이 실장된 세라믹 기판상에 형성된 실리콘 형광체를 포함하는 칩 노출형 LED 패키지.
A ceramic substrate on which electrode patterns and wire cavities are formed;
An LED chip mounted to correspond to a position where a wire cavity on the ceramic substrate is formed, and a lower electrode connected to the electrode pattern of the ceramic substrate by a conductive wire and electrically connected to each other through the wire cavity;
Chip exposure type LED package including a silicon phosphor formed on a ceramic substrate on which the LED chip is mounted.
제 1항에 있어서,
상기 도전성 와이어가 형성된 상기 와이어 캐비티를 비전도성 물질로 충진하는 것을 특징으로 하는 칩 노출형 LED 패키지.
The method of claim 1,
The chip exposed LED package, characterized in that for filling the wire cavity in which the conductive wire is formed with a non-conductive material.
제 1항에 있어서,
상기 세라믹 기판은 다수의 그린시트층으로 구성되어 있으며, 각 그린시트층에는 소정의 전극 패턴이 형성되어 서로 연결되어 있는 것을 특징으로 하는 칩 노출형 LED 패키지.
The method of claim 1,
The ceramic substrate is composed of a plurality of green sheet layer, each green sheet layer is a chip exposure type LED package, characterized in that a predetermined electrode pattern is formed and connected to each other.
제 1항에 있어서,
상기 와이어 캐비티는 상기 세라믹 기판에 선택적으로 하나 또는 두 개가 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지.
The method of claim 1,
The wire cavity is a chip exposed LED package, characterized in that one or two selectively formed on the ceramic substrate.
제 4항에 있어서,
상기 와이어 캐비티가 하나 형성된 경우 상기 LED 칩의 하부 중앙 부분과 대응하도록 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지.
5. The method of claim 4,
The chip exposed LED package, characterized in that formed when the one wire cavity is formed to correspond to the lower center portion of the LED chip.
제 4항에 있어서,
상기 와이어 캐비티가 두 개 형성된 경우 상기 LED 칩의 하부 양단 부분과 각각 대응하도록 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지.
5. The method of claim 4,
When the two wire cavities are formed, the chip exposed LED package, characterized in that formed to correspond to each of the lower both ends of the LED chip.
세라믹 기판에 전극 패턴 및 와이어 캐비티를 형성하는 단계와;
상기 세라믹 기판상에 와이어 캐비티가 형성된 위치에 대응하여 LED 칩을 실장하는 단계와;
상기 와이어 캐비티 내부의 상기 LED 칩의 하부의 전극과 상기 세라믹 기판의 전극 패턴이 전기적으로 연결되도록 도전성 와이어를 본딩하는 단계와;
상기 도전성 와어어 본딩 후의 상기 와이어 캐비티 내부를 비도전성 물질로 충진하는 단계와;
상기 LED 칩이 실장된 결과물상에 형광체를 형성하는 단계를 포함하는 칩 노출형 LED 패키지 제조방법.
Forming an electrode pattern and a wire cavity in the ceramic substrate;
Mounting an LED chip corresponding to a position where a wire cavity is formed on the ceramic substrate;
Bonding a conductive wire such that an electrode under the LED chip in the wire cavity and an electrode pattern of the ceramic substrate are electrically connected to each other;
Filling the inside of the wire cavity after the conductive wire bonding with a non-conductive material;
A method of manufacturing a chip exposed LED package comprising the step of forming a phosphor on the resultant product on which the LED chip is mounted.
제 7항에 있어서,
상기 세라믹 기판의 전극 패턴은 다수의 그린시트층에 각각 소정의 전극 패턴이 형성되어 서로 연결되도록 하는 것을 특징으로 하는 칩 노출형 LED 패키지 제조방법.
8. The method of claim 7,
The electrode pattern of the ceramic substrate is a chip exposure type LED package manufacturing method, characterized in that the predetermined electrode pattern is formed on each of the plurality of green sheet layer is connected to each other.
제 7항에 있어서,
상기 세라믹 기판의 와이어 캐비티는 다수의 그린시트층을 소정의 패턴으로 펀칭하여 형성하는 것을 특징으로 하는 칩 노출형 LED 패키지 제조방법.
8. The method of claim 7,
The wire cavity of the ceramic substrate is a chip exposed LED package manufacturing method, characterized in that formed by punching a plurality of green sheet layers in a predetermined pattern.
제 7항에 있어서,
상기 와이어 캐비티는 상기 세라믹 기판에 선택적으로 하나 또는 두 개가 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지 제조방법.
8. The method of claim 7,
The wire cavity is a chip exposed LED package manufacturing method, characterized in that one or two selectively formed on the ceramic substrate.
제 10항에 있어서,
상기 와이어 캐비티가 하나 형성된 경우 상기 LED 칩의 하부 중앙 부분과 대응하도록 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지 제조방법.
The method of claim 10,
The method of claim 1, wherein the wire cavity is formed to correspond to the lower center portion of the LED chip.
제 10항에 있어서,
상기 와이어 캐비티가 두 개 형성된 경우 상기 LED 칩의 하부 양단 부분과 각각 대응하도록 형성되는 것을 특징으로 하는 칩 노출형 LED 패키지 제조방법.
The method of claim 10,
When the two wire cavities are formed, the chip exposed LED package manufacturing method, characterized in that formed to correspond to the lower both ends of the LED chip, respectively.
KR1020110145575A 2011-12-29 2011-12-29 Led package type of exposure chip and the manufacturing method thereof Abandoned KR20130077065A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110145575A KR20130077065A (en) 2011-12-29 2011-12-29 Led package type of exposure chip and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110145575A KR20130077065A (en) 2011-12-29 2011-12-29 Led package type of exposure chip and the manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20130077065A true KR20130077065A (en) 2013-07-09

Family

ID=48990387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110145575A Abandoned KR20130077065A (en) 2011-12-29 2011-12-29 Led package type of exposure chip and the manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20130077065A (en)

Similar Documents

Publication Publication Date Title
KR101521260B1 (en) Light emitting diode package and manufacturing method thereof
US7985980B2 (en) Chip-type LED and method for manufacturing the same
US9512968B2 (en) LED module
TWI528508B (en) High-power light-emitting diode ceramic package manufacturing method
EP2312657B1 (en) Method of manufacturing light emitting diode device
KR101766299B1 (en) Light emitting device package and method of manufacturing the light emitting device package
TWI505519B (en) Light-emitting diode light bar and manufacturing method thereof
TWI423485B (en) Method for manufacturing light emitting diode package structure
US20110176301A1 (en) Method to produce homogeneous light output by shaping the light conversion material in multichip module
US20130242524A1 (en) Led packages and related methods
US20130037830A1 (en) Light emitting diode package and method for manufacturing the same
JP6100778B2 (en) LED mixing chamber with a reflective wall formed in the slot
KR20120094279A (en) Light emitting device package and method of fabricating the same
KR101181224B1 (en) Led package and fabricating method of the same
US20110194273A1 (en) Light emitting device, method for manufacturing the same, and backlight unit
KR101775428B1 (en) Light emitting device package and method of manufacturing the same
KR20130077069A (en) Manufacturing method of led package
KR20180003956A (en) LED Package type of exposure
KR20130077059A (en) Led package and manufacturing method for the same
KR20120018605A (en) Led package and method for manufacturing the same
KR20130077058A (en) Led package and method for manufacturing the same
JP2013183124A (en) Semiconductor light emitting device
JP2004241729A (en) Light emitting light source, lighting device, display device, and method of manufacturing light emitting light source
US9761766B2 (en) Chip on board type LED module
KR20130077065A (en) Led package type of exposure chip and the manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111229

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121130

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130516

PG1501 Laying open of application
PC1904 Unpaid initial registration fee