[go: up one dir, main page]

KR20130064010A - Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics - Google Patents

Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics Download PDF

Info

Publication number
KR20130064010A
KR20130064010A KR1020120129611A KR20120129611A KR20130064010A KR 20130064010 A KR20130064010 A KR 20130064010A KR 1020120129611 A KR1020120129611 A KR 1020120129611A KR 20120129611 A KR20120129611 A KR 20120129611A KR 20130064010 A KR20130064010 A KR 20130064010A
Authority
KR
South Korea
Prior art keywords
led
product wafer
curvature
emission wavelength
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020120129611A
Other languages
Korean (ko)
Inventor
앤드류 엠. 하우리루크
데이비드 오웬
Original Assignee
울트라테크 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울트라테크 인크. filed Critical 울트라테크 인크.
Publication of KR20130064010A publication Critical patent/KR20130064010A/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2632Circuits therefor for testing diodes
    • G01R31/2635Testing light-emitting diodes, laser diodes or photodiodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Led Device Packages (AREA)

Abstract

제품 웨이퍼 특성에 기초하여 반도체 발광 디바이스(LED)를 특성분석하는 방법이 개시된다. 이 방법은 곡률 또는 디바이스 레이어 스트레스와 같은 적어도 하나의 제품 웨이퍼 특성을 측정하는 단계를 포함한다. 이 방법은 또한 상기 적어도 하나의 특성과 제품 웨이퍼로부터 형성된 LED 다이들의 방출 파장들 사이에 관계를 확립하는 단계를 포함한다. 상기 관계는 유사하게 형성된 제품 웨이퍼들의 디바이스 레이어에 형성된 LED 구조체들의 방출 파장을 예측하는 것을 가능하게 한다. 이것은 차례로 제품 웨이퍼들 및 특히 그 위에 형성된 LED 구조체들을 특성분석하고, 대량의 LED 제조에서 처리 제어를 수행하기 위해 사용될 수 있다.A method of characterizing a semiconductor light emitting device (LED) based on product wafer characteristics is disclosed. The method includes measuring at least one product wafer characteristic such as curvature or device layer stress. The method also includes establishing a relationship between the at least one characteristic and the emission wavelengths of the LED dies formed from the product wafer. The relationship makes it possible to predict the emission wavelength of the LED structures formed in the device layer of similarly formed product wafers. This in turn can be used to characterize product wafers and especially LED structures formed thereon, and to perform process control in high volume LED manufacturing.

Description

제품 웨이퍼 특성을 기초로 반도체 발광 디바이스를 특성분석하는 방법{METHODS OF CHARACTERIZING SEMICONDUCTOR LIGHT-EMITTING DEVICES BASED ON PRODUCT WAFER CHARACTERISTICS}METHODS OF CHARACTERIZING SEMICONDUCTOR LIGHT-EMITTING DEVICES BASED ON PRODUCT WAFER CHARACTERISTICS}

본 발명은 일반적으로 발광 다이오드(light-emitting diode) 및 레이저 다이오드와 같은 반도체 발광 디바이스(LED: light-emitting devices)를 제조하는 것에 관한 것이고, 더욱 구체적으로는 제품 웨이퍼 특성을 기초로 반도체 LED를 특성분석하는 방법에 관한 것이다.FIELD OF THE INVENTION The present invention generally relates to the manufacture of semiconductor light-emitting devices (LEDs), such as light-emitting diodes and laser diodes, and more particularly to characterizing semiconductor LEDs based on product wafer characteristics. It is about how to analyze.

발광 다이오드 및 레이저 다이오드와 같은 반도체 LED는 거의 전 범위의 광 및 조명 응용에서 종래의 광원들을 빠르게 대체하고 있다. 그 결과, 그것들은 아주 넓은 범위의 방출 파장에 대해 점점 더 많이 제조되고 있다.Semiconductor LEDs, such as light emitting diodes and laser diodes, are rapidly replacing conventional light sources in almost a full range of light and lighting applications. As a result, they are increasingly being manufactured for a very wide range of emission wavelengths.

일반 조명을 위한 반도체 LED의 예는 발광 다이오드("LED"라고도 칭함) 및 다이오드 레이저이다. 백색 광 스펙트럼을 생성하기 위해 형광체 코팅이 사용될 수 있다. 형광체는 디바이스의 특정 방출 파장(예컨대, 청색 파장)과 반응하고 스토크스(Stokes)는 방출 광의 일부를 단파장으로부터 장파장으로 천이(shift)하여 백색 스펙트럼의 출력 광을 제공한다. 백색 스펙트럼은 대응하는 흑체 복사선의 방출 광 스펙트럼과 관련된 색 온도가 균등한 특징을 갖는다. "온(warm)" 백색광 스펙트럼은 약 2800°K의 색 온도를 갖지만, "냉(cold)" 백색 광 스펙트럼은 약 5000 °K의 색 온도를 갖는다. 다수의 응용에서, 온 백색 광 스펙트럼이 선호된다.Examples of semiconductor LEDs for general illumination are light emitting diodes (also called "LEDs") and diode lasers. Phosphor coatings can be used to produce a white light spectrum. The phosphor reacts with a specific emission wavelength (eg, blue wavelength) of the device and Stokes shifts some of the emitted light from short to long wavelengths to provide output light in the white spectrum. The white spectrum is characterized by equal color temperatures associated with the emission light spectrum of the corresponding blackbody radiation. A "warm" white light spectrum has a color temperature of about 2800 ° K, while a "cold" white light spectrum has a color temperature of about 5000 ° K. In many applications, the warm white light spectrum is preferred.

적당한 색 온도를 얻기 위해, 반도체 발광 디바이스의 방출 파장(λE)은 형광체의 흡수 및 방출 스펙트럼(△λ)에 매칭될 필요가 있다. 통상, 실제 방출 파장(λE)은 형광체의 흡수 및 방출 특성과 적당히 매칭시키기 위해 원하는(선택된) 방출 파장(λED)의 +/-2 nm의 범위 내에 있을 필요가 있다. 적당히 매칭되면, LED 조명 장치는 약 2800°K의 색 온도를 갖는 "백색광"을 제공한다. 특정 파장 규격을 벗어나는 디바이스들은 좋지 않은 색("오프-컬러(off-color)")의 광을 생성하기 때문에 상당히 낮은 가치를 갖고 따라서 소비자에게 덜 선호된다. LED 제조사는 종종 손전등 또는 외부 주차장 시설과 같은 색상에 덜 민감한 응용에 이들 "오프-컬러" LED를 판매한다. 그러나, 이들 LED의 가치는 색 온도가 민감한 일반 가정 조명 시장에 판매되는 것들보다 아주 낮다. 이러한 이유로, LED 제조사는 더욱 가치있는 스펙트럼 범위 내에 있는 웨이퍼당 더 많은 LED를 제조하려고 노력한다.In order to obtain a suitable color temperature, the emission wavelength λ E of the semiconductor light emitting device needs to match the absorption and emission spectrum Δλ of the phosphor. In general, the actual emission wavelength [lambda] E needs to be in the range of +/- 2 nm of the desired (selected) emission wavelength [lambda] ED in order to properly match the absorption and emission characteristics of the phosphor. When properly matched, the LED lighting device provides "white light" with a color temperature of about 2800 K. Devices that fall outside certain wavelength specifications have significantly lower value because they produce light of poor color (“off-color”) and are therefore less preferred to consumers. LED manufacturers often sell these "off-color" LEDs for less color-sensitive applications such as flashlights or exterior parking lot facilities. However, the value of these LEDs is much lower than those sold in the general home lighting market where color temperature is sensitive. For this reason, LED manufacturers try to manufacture more LEDs per wafer that fall within the more valuable spectral range.

최적의 제품과 이로 인한 최적의 가치 및 이익을 위해, 특정 공차(tolerance) 내의 정확한 방출 파장을 갖도록 반도체 발광 디바이스를 제조하는 것이 요구된다. 또한 제조 과정에서 최종 반도체 발광 디바이스가 되는 발광 칩(다이)의 방출 파장을 미리 알아야 할 필요가 있다.For optimal products and thereby optimal value and benefit, it is necessary to manufacture semiconductor light emitting devices to have the correct emission wavelength within a certain tolerance. In addition, it is necessary to know in advance the emission wavelength of the light emitting chip (die) to be the final semiconductor light emitting device.

제품 웨이퍼 특성을 기초로 반도체 발광 디바이스(light-emitting devices)를 특성분석하는 방법이 개시된다. 상기 방법은 곡률 또는 디바이스 레이어 스트레스와 같은 하나 이상의 제품 웨이퍼 특성을 측정하는 것을 포함한다. 상기 방법은 또한 제품 웨이퍼로부터 형성된 LED 다이들의 방출 파장과 상기 하나 이상의 특성 사이에 관계를 확립하는 것을 포함한다. 상기 관계는 유사하게 형성된 제품 웨이퍼의 디바이스 레이어에 형성된 LED 구조체들의 방출 파장을 예측하는 것을 가능하게 한다. 이것은 차례로 제품 웨이퍼를 특성분석하는 것과 대량의 LED 제조에서 처리 제어를 수행하는 것을 가능하게 한다. A method of characterizing semiconductor light-emitting devices is disclosed based on product wafer characteristics. The method includes measuring one or more product wafer characteristics such as curvature or device layer stress. The method also includes establishing a relationship between the emission wavelength of the LED dies formed from the product wafer and the one or more characteristics. This relationship makes it possible to predict the emission wavelength of the LED structures formed in the device layer of the similarly formed product wafer. This in turn makes it possible to characterize product wafers and to perform process control in high volume LED manufacturing.

본 발명의 일 측면에 의한 방법은, 시제품 웨이퍼의 디바이스-레이어 스트레스(S(x,y))를 측정하고, 다이를 형성하기 위해 시제품 웨이퍼를 다이싱하고, 그리고 이들의 디바이스-레이어 스트레스 및 대응하는 디바이스 구조체 위치(x,y)들의 함수로서 다이들의 방출 파장을 측정함으로써, 제품 웨이퍼 위에 형성된 디바이스 구조체들에 대해 디바이스-레이어 스트레스(S(x,y))와 방출 파장(λE(x,y)) 사이의 관계를 확립하는 것을 포함한다. 상기 방법은, 디바이스 구조체들을 형성하기 위한 기판 처리 전 및 후에 수행된 기판의 곡률 측정에 기초하여 시제품 웨이퍼의 곡률 변화(△C(x,y))를 측정하는 것을 추가로 포함한다. 상기 방법은 또한, 측정된 곡률 변화(△C)를 기초로 시제품 웨이퍼의 디바이스-레이어 스트레스(S(x,y))를 계산하는 것을 포함한다. 그리고 상기 방법은 또한, 방출 파장(λE)에 대응하는 디바이스 구조체들에 대해 예측된 방출 파장을 확립하기 위해 시제품 웨이퍼 위의 (x,y) 위치들과 디바이스-레이어 스트레스(S(x,y)) 사이의 관계를 기초로 실제 방출 파장(λE)과 디바이스 구조체들을 연관시키는 것을 포함한다.The method according to one aspect of the present invention measures the device-layer stress (S (x, y)) of a prototype wafer, dicing the prototype wafer to form a die, and their device-layer stress and corresponding By measuring the emission wavelength of the dies as a function of the device structure positions (x, y), the device-layer stress (S (x, y)) and emission wavelength λ E (x, y)). The method further includes measuring a curvature change ΔC (x, y) of the prototype wafer based on the curvature measurement of the substrate performed before and after substrate processing to form the device structures. The method also includes calculating the device-layer stress (S (x, y)) of the prototype wafer based on the measured change in curvature ΔC. And the method also provides device-layer stress (S (x, y) and (x, y) locations on the prototype wafer to establish the expected emission wavelength for the device structures corresponding to the emission wavelength λ E. Associating the device structures with the actual emission wavelength λ E based on the relationship between)).

상기 방법은 바람직하게는 측정된 곡률 변화(△C)를 기초로 시제품 웨이퍼의 스트레스(S(x,y))를 아래의 식에 의해 계산하는 단계를 추가로 포함한다.The method preferably further comprises the step of calculating the stress S (x, y) of the prototype wafer based on the measured change in curvature ΔC by the following equation.

S(x,y) = {MShS 2/6hF}△C(x,y)S (x, y) = {M S h S 2 / 6h F } △ C (x, y)

여기서, MS는 기판의 2축 모듈러스(biaxial modulus), hS는 기판의 높이, hF는 디바이스 구조체의 두께이다.Where M S is the biaxial modulus of the substrate, h S is the height of the substrate, and h F is the thickness of the device structure.

상기 방법에서, 디바이스 구조체들은 발광 다이오드(LED) 또는 레이저 다이오드 구조(configuration) 중 어느 하나를 구비할 수 있다.In the above method, the device structures may comprise either a light emitting diode (LED) or a laser diode configuration.

상기 방법은 바람직하게는 원하는 방출 파장을 확립하는 단계; 디바이스 구조체로부터 다이를 형성하기 위해 제품 웨이퍼를 다이싱하는 단계; 및 예측된 방출 파장을 기초로 다이를 선별하는 단계를 추가로 포함한다.The method preferably comprises establishing a desired emission wavelength; Dicing the product wafer to form a die from the device structure; And selecting the die based on the predicted emission wavelength.

상기 방법은 바람직하게는 방출 파장의 변화량에 공차(tolerance)를 정의하는 단계; 및 예측된 방출 파장을 공차와 비교하고, 제품 웨이퍼의 폐기, 제품 웨이퍼의 재작업, 또는 제품 웨이퍼의 선택된 부분의 사용 중 어느 하나를 포함하는 작업 과정을 상기 비교로부터 결정하는 단계를 추가로 포함한다.The method preferably comprises defining a tolerance in the amount of change in emission wavelength; And comparing the predicted emission wavelength with a tolerance and determining from the comparison a workflow comprising any one of discarding the product wafer, reworking the product wafer, or using a selected portion of the product wafer. .

상기 방법에서, 상기 기판 처리는 유기금속화학기상증착(MOCVD) 처리를 수행하는 단계를 포함할 수 있다.In the method, the substrate treatment may include performing an organometallic chemical vapor deposition (MOCVD) process.

본 발명의 또 다른 측면은, 기판 및 디바이스 레이어를 구비하는 제품 웨이퍼의 반도체 발광 디바이스(LED) 구조체의 방출 파장을 특성분석하는 방법이다. 상기 방법은 상기 제품 웨이퍼와 실질적으로 동일한 방식으로 형성된 시제품 웨이퍼의 하나 이상의 특성을 측정하는 단계를 포함하고, 상기 하나 이상의 특성은 디바이스 레이어 스트레스 및 제품 웨이퍼 곡률을 포함하는 특성 그룹에서 선택된다. 상기 방법은 또한, 상기 시제품 웨이퍼 위의 위치와 관련된 LED 다이들을 형성하기 위해 상기 하나 이상의 시제품 웨이퍼를 다이싱하는 단계를 포함한다. 상기 방법은 또한, 상기 제품 웨이퍼 위의 위치에 따라 변하는 LED 방출 파장들의 세트를 확립하기 위해 각각의 상기 LED 다이에 대해 LED 방출 파장을 측정하는 단계를 포함한다. 상기 방법은 추가로, 상기 하나 이상의 시제품 웨이퍼 특성, 상기 LED 방출 파장 세트, 및 상기 LED 다이들의 위치 사이의 관계를 결정하는 단계; 및 상기 제품 웨이퍼 위에 형성된 LED 구조체들의 LED 방출 파장을 예측하기 위해 "관계를 결정하는" 단계에서 결정된 관계를 사용하는 단계를 포함한다.Another aspect of the invention is a method of characterizing the emission wavelength of a semiconductor light emitting device (LED) structure of a product wafer having a substrate and a device layer. The method includes measuring one or more characteristics of a prototype wafer formed in substantially the same manner as the product wafer, wherein the one or more characteristics are selected from a group of characteristics including device layer stress and product wafer curvature. The method also includes dicing the one or more prototype wafers to form LED dies associated with locations on the prototype wafer. The method also includes measuring the LED emission wavelength for each of the LED dies to establish a set of LED emission wavelengths that vary with location on the product wafer. The method further includes determining a relationship between the one or more prototype wafer characteristics, the LED emission wavelength set, and the location of the LED dies; And using the relationship determined in the " determining relationship " step to predict the LED emission wavelength of the LED structures formed on the product wafer.

상기 방법은 바람직하게는 "관계를 결정하는" 단계에서 결정된 관계를 기초로 상기 제품 웨이퍼의 LED 구조체들을 저장(bin)하는 단계를 추가로 포함한다.The method preferably further comprises binning the LED structures of the product wafer based on the relationship determined in the " determining relationship " step.

상기 방법에서, 상기 제품 웨이퍼는 기판을 포함한다. 그리고 상기 방법은 바람직하게는 상기 제품 웨이퍼를 형성하기에 앞서 상기 기판의 곡률을 측정하는 단계를 추가로 포함한다.In the method, the product wafer comprises a substrate. And the method preferably further comprises measuring the curvature of the substrate prior to forming the product wafer.

상기 방법은 바람직하게는 코히런트 그래디언트 센싱(CGS: coherent gradient sensing)을 사용하여 상기 기판 곡률 및 제품 웨이퍼 곡률 중 적어도 하나를 측정하는 단계를 추가로 포함한다.The method preferably further comprises measuring at least one of the substrate curvature and the product wafer curvature using coherent gradient sensing (CGS).

상기 방법에서, 상기 디바이스 구조체는 치수(dimension)를 갖는다. 그리고 상기 방법은 상기 디바이스 구조체 치수보다 실질적으로 같거나 작은 치수까지 상기 하나 이상의 시제품 웨이퍼 특성을 결정하는 단계를 포함한다.In the method, the device structure has a dimension. And the method includes determining the one or more prototype wafer characteristics to a dimension substantially equal to or less than the device structure dimension.

본 발명의 또 다른 측면은 반도체 발광 디바이스(LED)를 형성하는 방법이다. 상기 방법은 하나 이상의 처리 변수들을 갖는 처리에 의해 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계를 포함하고, 상기 기판은 기판 위에 상기 LED 구조체를 형성하기 전에 공지된 초기 곡률 C0(x,y)을 갖는다. 상기 방법은 또한 상기 기판 위에 상기 발광 디바이스 구조체들을 형성한 후 상기 제품 웨이퍼의 곡률(C(x,y))을 측정하고, 곡률 변화 △C(x,y) = C(x,y) - C0(x,y)를 결정하는 단계를 포함한다. 상기 방법은 또한 측정된 상기 곡률 변화 △C(x,y)를 기초로 상기 제품 웨이퍼의 스트레스 S(x,y)를 계산하는 단계를 포함한다. 상기 방법은 또한 계산된 상기 스트레스(S(x,y))와 상기 제품 웨이퍼 위의 발광 디바이스 구조체들의 (x,y) 위치들 사이의 관계를 기초로 상기 LED 구조체들의 방출 파장(λE)과 계산된 상기 스트레스 S(x,y)를 연관시키는 단계를 포함한다. 그리고 상기 방법은 또한 상기 방출 파장(λE)을 방출 파장 변화 공차와 비교하고 상기 공차를 기초로 상기 LED 구조체들을 하나 이상의 저장소(bin)에 저장하는 단계를 포함한다.Another aspect of the invention is a method of forming a semiconductor light emitting device (LED). The method includes forming a product wafer comprising LED structures formed on a substrate by a process having one or more processing variables, the substrate having a known initial curvature C 0 (x) prior to forming the LED structure on the substrate. , y) The method also measures the curvature C (x, y) of the product wafer after forming the light emitting device structures on the substrate, and the curvature change ΔC (x, y) = C (x, y) -C Determining 0 (x, y). The method also includes calculating the stress S (x, y) of the product wafer based on the measured curvature change ΔC (x, y). The method also determines the emission wavelength λ E of the LED structures based on the relationship between the calculated stress (S (x, y)) and the (x, y) positions of the light emitting device structures on the product wafer. Associating the calculated stress S (x, y). And the method also includes comparing the emission wavelength λ E with an emission wavelength change tolerance and storing the LED structures in one or more bins based on the tolerance.

상기 방법은 바람직하기로는 LED 디바이스를 형성하기 위해 하나 이상의 선택된 저장소 내의 LED 구조체만을 사용하는 단계를 추가로 포함하는 것이다.The method preferably further comprises using only LED structures in one or more selected reservoirs to form an LED device.

상기 방법은 바람직하기로는 상기 제품 웨이퍼 위의 상기 LED 구조체의 (x,y) 위치의 함수로서 상기 LED 구조체의 방출 파장 변화량을 감소시키기 위해 상기 하나 이상의 처리 변수들 중 적어도 하나를 조정하는 단계를 추가로 포함하는 것이다.The method preferably further comprises adjusting at least one of the one or more processing variables to reduce the emission wavelength variation of the LED structure as a function of the (x, y) position of the LED structure on the product wafer. To include.

상기 방법에서, 상기 처리 변수들은 시간, 온도, 온도 균일도, 가스 부분압력, 가스 부분압력 균일도, 가스 유동 속도 및 가스 유동 균일도를 포함하는 처리 변수들의 세트로부터 선택된다.In the method, the processing variables are selected from a set of processing variables including time, temperature, temperature uniformity, gas partial pressure, gas partial pressure uniformity, gas flow rate and gas flow uniformity.

상기 방법은 바람직하기로는 상기 제품 웨이퍼와 동일한 방식으로 형성된 하나 이상의 시제품 웨이퍼의 곡률 측정을 수행하는 단계, LED 다이를 형성하기 위해 상기 하나 이상의 시제품 웨이퍼를 다이싱하는 단계, 방출 파장에 대한 측정된 상기 시제품 웨이퍼 곡률에 대해 상기 하나 이상의 시제품 웨이퍼 위의 이들 (x,y) 위치의 함수로서 상기 LED 다이들의 방출 파장을 측정하는 단계를 추가로 포함하는 것이다.The method preferably comprises performing curvature measurements of one or more prototype wafers formed in the same manner as the product wafer, dicing the one or more prototype wafers to form an LED die, the measured for emission wavelength Measuring the emission wavelength of the LED dies as a function of their (x, y) position on the one or more prototype wafers with respect to prototype wafer curvature. will be.

상기 방법은 바람직하기로는 새로운 제품 웨이퍼를 형성하는 단계, 상기 새로운 제품 웨이퍼의 곡률을 측정하는 단계, 및 상기 새로운 제품 웨이퍼의 측정된 곡률을 기초로 상기 새로운 제품 웨이퍼 위의 LED 구조체들의 LED 방출 파장을 결정하는 단계를 추가로 포함하는 것이다.The method preferably determines the LED emission wavelengths of the LED structures on the new product wafer based on forming a new product wafer, measuring the curvature of the new product wafer, and based on the measured curvature of the new product wafer. Further comprising the step of determining.

본 발명의 또 다른 측면은 반도체 발광 디바이스(LED)를 형성하는 방법이다. 상기 방법은 하나 이상의 처리 변수를 갖는 처리에 의해 반도체 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계, 상기 기판 위에 LED 구조체를 형성한 후에 상기 제품 웨이퍼의 곡률 균일도를 측정하는 단계, 및 곡률 균일도 요건 및 스트레스 균일도 요건 중 적어도 하나를 충족시키기 위해 상기 하나 이상의 처리 변수들 중 적어도 하나를 조정하는 단계를 포함한다.Another aspect of the invention is a method of forming a semiconductor light emitting device (LED). The method includes forming a product wafer comprising LED structures formed on a semiconductor substrate by a process having one or more processing variables, measuring the curvature uniformity of the product wafer after forming the LED structure on the substrate, and curvature. Adjusting at least one of the one or more processing parameters to meet at least one of a uniformity requirement and a stress uniformity requirement.

본 발명의 또 다른 측면은 반도체 발광 디바이스(LED)를 형성하는 방법이다. 상기 방법은 하나 이상의 처리 변수를 갖는 처리에 의해 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계를 포함하고, 상기 기판은 기판 위에 상기 LED 구조체를 형성하기 전에 공지된 초기 곡률 C0(x,y)을 갖는다. 상기 방법은 또한 상기 기판 위에 상기 LED 구조체를 형성한 후에 상기 제품 웨이퍼의 곡률(C(x,y))을 측정하는 단계와, C(x,y) 및 C0(x,y)을 기초로 곡률 균일도를 결정하는 단계를 포함한다. 상기 방법은 또한 제1 곡률 균일도의 범위 내에 속하는 제1 다이의 수를 판정하는 단계를 포함한다. 상기 방법은 또한 제2 곡률 균일도의 범위 내에 속하는 제1 다이의 수를 판정하는 단계를 포함한다. 그리고 상기 방법은 또한 상기 제1 및 제2 수를 기초로 상기 제품 웨이퍼에 대해 품질 값을 부여하는 단계를 포함한다.Another aspect of the invention is a method of forming a semiconductor light emitting device (LED). The method includes forming a product wafer comprising LED structures formed on a substrate by a process having one or more processing variables, the substrate having a known initial curvature C 0 (x) prior to forming the LED structure on the substrate. , y) The method also includes measuring the curvature C (x, y) of the product wafer after forming the LED structure on the substrate, and based on C (x, y) and C 0 (x, y). Determining curvature uniformity. The method also includes determining a number of first dies that fall within a range of first curvature uniformity. The method also includes determining a number of first dies that fall within a range of second curvature uniformity. And the method also includes assigning a quality value to the product wafer based on the first and second numbers.

상기 방법은 바람직하기로는 부여된 상기 품질 값을 기초로 상기 제품 웨이퍼를 처분(disposition)하는 단계를 추가로 포함한다.The method preferably further comprises disposing the product wafer based on the quality value imparted.

상기 방법은 바람직하기로는 상기 제1 및 제2 수와 관련된 LED 다이를 형성하기 위해 상기 제품 웨이퍼를 다이싱하는 단계를 추가로 포함하는 것이다. 상기 방법은 바람직하기로는 상기 제1 수와 관련된 LED 다이를 제1 용도를 위해 사용하고 상기 제2 수와 관련된 LED 다이를 제2 용도를 위해 사용하는 단계를 추가로 포함하는 것이다.The method preferably further comprises dicing the product wafer to form an LED die associated with the first and second numbers. The method preferably further comprises using the LED die associated with the first number for a first use and using the LED die associated with the second number for a second use.

본 발명의 또 다른 측면은 반도체 발광 디바이스(LED)를 형성하는 방법이다. 상기 방법은 하나 이상의 처리 변수를 갖는 처리에 의해 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계를 포함하고, 상기 기판은 기판 위에 상기 LED 구조체를 형성하기 전에 공지된 초기 곡률 C0(x,y)을 갖는다. 상기 방법은 또한 상기 기판 위에 상기 LED 구조체를 형성한 후에 상기 제품 웨이퍼의 곡률(C(x,y))을 측정하는 단계, 및 곡률 변화 △C(x,y) = C(x,y) - C0(x,y)를 결정하는 단계를 포함한다. 상기 방법은 또한 상기 제품 웨이퍼 위의 LED 구조체의 (x,y) 위치와 계산된 상기 곡률 C(x,y) 사이의 관계를 기초로 계산된 상기 곡률(C(x,y))과 상기 LED 구조체의 방출 파장(λE)을 연관시키는 단계를 포함한다. 그리고 상기 방법은 또한 LED를 형성하기 위해 어느 LED 구조체가 사용될 수 있는 지를 결정하기 위해 상기 방출 파장(λE)을 방출 파장 변화 공차와 비교하는 단계를 포함한다.Another aspect of the invention is a method of forming a semiconductor light emitting device (LED). The method includes forming a product wafer comprising LED structures formed on a substrate by a process having one or more processing variables, the substrate having a known initial curvature C 0 (x) prior to forming the LED structure on the substrate. , y) The method also measures the curvature C (x, y) of the product wafer after forming the LED structure on the substrate, and the curvature change ΔC (x, y) = C (x, y) − Determining C 0 (x, y). The method also calculates the curvature C (x, y) and the LED based on the relationship between the (x, y) position of the LED structure on the product wafer and the calculated curvature C (x, y). Associating the emission wavelength λ E of the structure. And the method also includes comparing the emission wavelength λ E with the emission wavelength change tolerance to determine which LED structure can be used to form the LED.

본 발명의 추가적인 특징 및 이점은 다음 상세한 설명에서 제시될 것이며, 부분적으로는 다음의 상세한 설명, 청구범위, 첨부된 도면을 포함하여 본 명세서에 설명된 바와 같은 발명을 실행하는 것에 의해 인식되거나 또는 설명으로부터 당업자에게 용이하게 인식될 것이다.Additional features and advantages of the invention will be set forth in the description which follows, and in part will be obvious from the description, or may be learned by practice of the invention as set forth herein, including the following detailed description, As will be appreciated by those skilled in the art.

전술한 일반적인 설명과 다음의 상세한 설명은 본 발명의 실시예를 제시하고 청구되는 바와 같은 본 발명의 성질과 특성을 이해하기 위한 개관 또는 골격을 제공하기 위한 것이다. 첨부 도면은 본 발명의 이해를 돕기 위한 것으로서 본 명세서의 일부를 구성한다. 도면은 본 발명의 여러 실시예를 도시하고 상세한 설명과 함께 본 발명의 동작과 원리를 설명한다. The foregoing general description and the following detailed description are intended to provide an overview or framework for presenting embodiments of the invention and for understanding the nature and properties of the invention as claimed. The accompanying drawings are part of this specification as an aid to understanding the present invention. The drawings illustrate several embodiments of the invention and together with the description serve to explain the operation and principles of the invention.

본 발명에 의하면, 최적의 제품과 이로 인한 최적의 가치 및 이익을 위해, 특정 공차 내의 정확한 방출 파장을 갖고 더욱 가치있는 방출 파장 스펙트럼 범위 내에 있는 LED를 웨이퍼당 더 많이 제조하는 것이 가능하다. According to the present invention, it is possible to manufacture more LEDs per wafer with an accurate emission wavelength within a certain tolerance and within a more valuable emission wavelength spectral range for optimum product and thus optimal value and benefit.

도 1은 반도체 발광 디바이스의 형성에서 사용되는 실시예 제품 웨이퍼의 평면도이고,
도 2는 반도체 발광 디바이스의 형성에서 사용되는 실시예 제품 웨이퍼의 횡단면도이고,
도 3은 제품 웨이퍼로부터의 다이(die)가 어떻게 발광 디바이스 구조체에 포함되는지를 보여주는 LED 디바이스의 사시도이고,
도 4는 서셉터(susceptor) 내에 지지된 사파이어 기판들의 모음이고,
도 5는 기판이 서셉터(susceptor) 내부에서 어떻게 지지되는 지를 보여주는 서셉터의 일부의 확대 횡단면도이고,
도 6은 도 2의 제품 웨이퍼를 형성하기 위해 기판 위에 디바이스 레이어를 형성하는데 사용되는 MOCVD 리액터 시스템을 도시하고,
도 7a 내지 도 7d는 각각 제품 웨이퍼 온도(T), 디바이스 치수(D), 디바이스 레이어 스트레스(S) 및 방출 파장(λE)의 변화를 보여주는 등가선(contours)을 도시하는 제품 웨이퍼의 평면도이고,
도 8a 내지 도 8c는 각각 제품 웨이퍼 곡률(C), 디바이스 레이어 스트레스(S) 및 방출 파장(λE)에서의 변화를 보여주는 등가선을 도시하는 제품 웨이퍼의 평면도이고,
도 8d는 도 8c와 유사한 제품 웨이퍼의 평면도로서, 예측된 방출 파장이 나타나는 예를 도시하며, 457 nm와 455 nm의 등가선들은 456 nm +/- 1nm의 원하는 파장을 갖는 디바이스 구조체들이 있는 경계들을 나타내기 때문에 굵은 선이며,
도 9는 기판 및 제품 웨이퍼 곡률을 측정하는 예에서 사용되는 코히런트 그래디언트 센싱(CGS: coherent gradient sensing) 시스템의 예를 도시하고,
도 10은 제품 웨이퍼의 곡률 측정치를 기초로 제품 웨이퍼로부터의 다이들의 방출 파장을 예측하는 방법의 예를 제시하는 흐름도이다.
기준을 제공하기 위해 어떤 도면에서는 직교 좌표계가 도시되어 있지만 방위나 구성에 대해 한정하려는 의도는 아니다.
1 is a plan view of an example product wafer used in the formation of a semiconductor light emitting device,
2 is a cross-sectional view of an example product wafer used in the formation of a semiconductor light emitting device,
3 is a perspective view of an LED device showing how a die from a product wafer is included in a light emitting device structure;
4 is a collection of sapphire substrates supported in a susceptor,
5 is an enlarged cross sectional view of a portion of the susceptor showing how the substrate is supported inside the susceptor, FIG.
6 illustrates a MOCVD reactor system used to form a device layer over a substrate to form the product wafer of FIG. 2, and FIG.
7A-7D are plan views of product wafers showing contours showing changes in product wafer temperature (T), device dimensions (D), device layer stress (S), and emission wavelength (λ E ), respectively. ,
8A-8C are plan views of product wafers showing equivalent lines showing changes in product wafer curvature C, device layer stress S, and emission wavelength λ E , respectively;
FIG. 8D is a plan view of a product wafer similar to FIG. 8C, showing an example where a predicted emission wavelength is shown, with equivalent lines at 457 nm and 455 nm showing boundaries with device structures having a desired wavelength of 456 nm +/− 1 nm. It's a thick line, so
9 shows an example of a coherent gradient sensing (CGS) system used in examples of measuring substrate and product wafer curvature,
10 is a flowchart illustrating an example of a method of predicting the emission wavelength of dies from a product wafer based on the curvature measurements of the product wafer.
In some drawings a rectangular coordinate system is shown to provide a reference but is not intended to be limiting on orientation or configuration.

이제 본 발명의 바람직한 실시예를 구체적으로 참조할 것이며, 실시예들은 첨부된 도면에 도시되어 있다. 가능한 한, 전체 도면에 걸쳐 유사하거나 동일한 부분들에 대해서는 동일한 도면번호 및 부호들이 사용된다. 청구항들은 이하의 상세한 설명에 포함되어 그 일부를 구성한다.Reference will now be made in detail to preferred embodiments of the invention, which are illustrated in the accompanying drawings. Wherever possible, the same reference numbers and symbols are used for similar or identical parts throughout the figures. The claims are included in and constitute a part of the following detailed description.

이하의 설명에서, 디바이스 레이어 스트레스(device-layer stress)는 내부에 형성된 디바이스(50)들을 한정하는 디바이스 레이어(30) 내의 스트레스이고, S(x,y;σi,j)의 단축 표기인 S(x,y) 또는 단지 S로 표현되며, 여기서 σi,j는 스트레스 텐서(stress tensor)이다. 스트레스 텐서(σi,j)는 기판의 디바이스 레이어 내 임의의 포인트에서 스트레스를 정의한다. 좌표 (x,y)는 스트레스가 정의되는 디바이스 레이어(30) 내의 포인트의 웨이퍼 직교좌표를 나타낸다. 스트레스 텐서(σi,j)는 3개의 직교 수직(orthogonal normal) 스트레스 성분(σ112233)과 6개의 직교 전단(orthogonal shear) 스트레스(σ121321, σ233132)을 정의한다. 스트레스를 측정하기 위해 사용된 좌표 시스템이 기본 방향으로 지향될 때, 스트레스 텐서는 단지 3개의 직교 수직 스트레스 성분만을 갖는다. 일 실시예에서, S(x,y)는 스트레스를 나타내는 단일의 값을 갖고, 이 단일 값은 예를 들면 최대 스트레스 성분, 스트레스 성분들의 합, 스트레스 성분들의 평균, 또는 스트레스 성분들의 임의의 조합일 수 있다. 주어진 (x,y) 위치에서 스트레스의 변화 속도가 채용되는 또 다른 예에서, 표기 S'(x,y)가 사용된다.In the following description, device-layer stress is the stress in the device layer 30 that defines the devices 50 formed therein, and S is the shorthand notation of S (x, y; σ i, j ). Expressed as (x, y) or just S, where σ i, j is a stress tensor. The stress tensor σ i, j defines stress at any point in the device layer of the substrate. Coordinates (x, y) represent the wafer rectangular coordinates of the point in device layer 30 where stress is defined. The stress tensor (σ i, j ) is composed of three orthogonal normal stress components (σ 11 , σ 22 , σ 33 ) and six orthogonal shear stresses (σ 12 , σ 13 , σ 21, σ 23 , σ 31 , σ 32 ). When the coordinate system used to measure stress is directed in the basic direction, the stress tensor has only three orthogonal vertical stress components. In one embodiment, S (x, y) has a single value representing stress, which single value is for example the maximum stress component, the sum of the stress components, the mean of the stress components, or any combination of stress components. Can be. In another example where the rate of change of stress at a given (x, y) position is employed, the notation S '(x, y) is used.

또한 아래의 논의에서, 표면의 곡률 C(x,y)는 C(x,y;n)의 단축형이며, 여기서 n은 x-y 평면에서 주어진 방향의 수직 벡터이고 x-y 평면에 직각으로 상기 표면과 교차하는 평면을 정의하며, C(x,y)는 표면이 평면과 교차할 때 만드는 곡선의 곡률이다. 곡률은 일반적으로 1/R로서 정의되며, 여기서 R은 수직 벡터 n에 의해 정의된 평면 내 포인트(x,y)에서 표면의 곡률의 국소 반경(local radius)이다. 일 실시예에서, n은 단일 방향을 따라 취해지고, 이 경우에 C(x,y)는 스칼라(scalar) 함수이다. 일반적으로, C(x,y)는, 그것과 관련된 다수의 곡률(즉, 단위 벡터 n에 대한 각 방향에 하나 씩)을 가질 수 있기 때문에, 텐서이다. 일 실시예에서 곡률 C(x,y)는 어떤 기준 평면(예컨대, 완전 평면 웨이퍼)에 대해 측정된 각 (x,y) 표면 포인트의 높이를 정의하는 함수 H(x,y)로부터 결정될 수 있다. 구체적으로, C(x,y)는 최적 반경(R)을 얻기 위해 주어진 평면 내 포인트(x,y)을 둘러싸는 포인트들에 원형 곡선을 맞추고, 그 다음 곡률을 1/R로서 결정함으로써 H(x,y)로부터 얻는 것이 가능하다. C(x,y)는 또한 표준 수학적 기법을 사용하여 H(x,y)의 2차 도함수로부터 얻을 수도 있다. 표기 C0는 제품 웨이퍼를 형성하기 위해 사용된 기판의 곡률 표기하기 위해 사용된다.Also in the discussion below, the curvature of the surface C (x, y) is a short axis of C (x, y; n), where n is a vertical vector in a given direction in the xy plane and intersects the surface at right angles to the xy plane Define the plane, where C (x, y) is the curvature of the curve created when the surface intersects the plane. The curvature is generally defined as 1 / R, where R is the local radius of curvature of the surface at the point (x, y) in the plane defined by the vertical vector n. In one embodiment, n is taken along a single direction, in which case C (x, y) is a scalar function. In general, C (x, y) is a tensor because it can have multiple curvatures associated with it (ie, one in each direction relative to the unit vector n). In one embodiment the curvature C (x, y) can be determined from a function H (x, y) that defines the height of each (x, y) surface point measured for a certain reference plane (eg, a fully planar wafer). . Specifically, C (x, y) fits a circular curve to the points surrounding a given plane ‚‚ ´ point (x, y) to obtain the optimum radius R, and then determines the curvature as 1 / R, where H ( x, y) can be obtained. C (x, y) can also be obtained from the second derivative of H (x, y) using standard mathematical techniques. The notation C 0 is used to indicate the curvature of the substrate used to form the product wafer.

본 명세서에서, 약어 "LED"는 일반적으로 "발광 디바이스"를 의미하는 것으로 이해되지만, 발광다이오드를 의미할 수도 있으며, 당업자는 이 약어가 사용되는 문맥에 기초하여 그 차이를 이해할 수 있을 것이다.In the present specification, the abbreviation “LED” is generally understood to mean “light emitting device”, but may also mean a light emitting diode, and those skilled in the art will understand the difference based on the context in which the abbreviation is used.

도 1은 발광 다이오드 및 레이저 다이오드와 같은 반도체 발광 디바이스의 형성에서 사용되는 실시예 제품 웨이퍼의 평면도이고, 도 2는 반도체 발광 디바이스의 형성에서 사용되는 제품 웨이퍼의 단면도이다. 여기서, 용어 "제품 웨이퍼(product wafer)"는 일반적으로 디바이스 구조체들이 위에 형성되는 웨이퍼 또는 기판을 의미하며, 그 후 디바이스 구조체들은, 일 실시예에서, LED 제품 또는 디바이스를 형성하기 위해 사용될 수 있는 발광 다비이스들을 만들기 위해 사용된다.1 is a plan view of an embodiment product wafer used in the formation of semiconductor light emitting devices such as light emitting diodes and laser diodes, and FIG. 2 is a cross sectional view of the product wafer used in the formation of semiconductor light emitting devices. Here, the term "product wafer" generally refers to a wafer or substrate on which device structures are formed, and then the device structures, in one embodiment, emit light that can be used to form an LED product or device. Used to make devices.

제품 웨이퍼(10)는 에지(21), 상부면(22) 및 하부면(24)을 갖는 반도체 기판(20)을 포함하고, 상부면(22) 위에는 디바이스 레이어(30)가 형성되어 있다. 반도체 기판(20)은 예를 들면 사파이어 또는 실리콘으로 만들어진다. 디바이스 레이어(30)는 반도체 발광 디바이스(LED) 구조체("디바이스 구조체")(40)들의 어레이(32)를 포함한다. 일 실시예에서, 제품 웨이퍼(10)는 수 천개의 디바이스 구조체(40)를 포함하고, 이것들은 약 1mm의 크기를 가질 수 있다. 제품 웨이퍼(10)는 사파이어 기판(20)의 경우 2 내지 6 인치의 직경을 갖고, 실리콘 기판의 경우 6 내지 12 인치의 직경을 갖는다. 디바이스 구조체(40)는 그것과 관련된 실제 방출 파장(λE)과, 전술한 색 온도와 관련된 출력 스펙트럼(△λ)을 갖는다. 디바이스 구조체(40)에 대해서 원하는 또는 선택된 방출 파장은 λED로서 표기된다.The product wafer 10 includes a semiconductor substrate 20 having an edge 21, an upper surface 22, and a lower surface 24, on which a device layer 30 is formed. The semiconductor substrate 20 is made of sapphire or silicon, for example. Device layer 30 includes an array 32 of semiconductor light emitting device (LED) structures (“device structures”) 40. In one embodiment, product wafer 10 includes thousands of device structures 40, which may have a size of about 1 mm. The product wafer 10 has a diameter of 2 to 6 inches for the sapphire substrate 20 and a diameter of 6 to 12 inches for the silicon substrate. The device structure 40 has an actual emission wavelength λ E associated therewith and an output spectrum Δλ associated with the aforementioned color temperature. The desired or selected emission wavelength for device structure 40 is denoted as λ ED .

일단 디바이스 구조체(40)가 기능을 갖도록 제품 웨이퍼(10)가 완전히 처리되면, 제품 웨이퍼(10)는 어레이(32) 내의 개별 디바이스 구조체들이 분리되어 개별 다이(42)들을 형성하도록 절단된다(다이싱 된다(diced)). 다이(42)들은 그 다음에 반도체 발광 디바이스 구조체에 포함되어, LED 디바이스의 사시도로서 도 3에 도시된 것과 같은, 발광 디바이스(50)를 형성한다. 도 3의 LED 디바이스(50)는 에폭시 렌즈 외피(56)의 내부(54)로 연장하는 애노드(52A) 및 캐소드(52C)를 포함한다. 캐소드(52C)는 다이(42)가 위치하는 반사 캐비티(58)를 포함한다. 와이어 본드(60)는 애노드(52A) 및 캐소드(52C)를 전기적으로 LED에 접속한다. 전원(도시되지 않음)은 애노드(52A) 및 캐소드(52C)에 연결되어 LED를 동작시키기 위해 필요한 전기를 공급하여 LED가 실제 파장(λE)에서 광(62)을 방출하게 한다. 도 3의 LED 디바이스(50)는 다이(42)가 종래기술 다이일 때 종래기술 디바이스이지만, 다이(42)가 본 명세서에서 개시된 방법을 사용하여 형성될 때는 종래기술 디바이스가 아니다.Once the product wafer 10 is fully processed so that the device structure 40 has a function, the product wafer 10 is cut so that the individual device structures in the array 32 are separated to form individual dies 42 (dicing). (Diced). Dies 42 are then included in the semiconductor light emitting device structure to form a light emitting device 50, such as shown in FIG. 3 as a perspective view of the LED device. The LED device 50 of FIG. 3 includes an anode 52A and a cathode 52C extending into the interior 54 of the epoxy lens sheath 56. Cathode 52C includes reflective cavity 58 where die 42 is located. Wire bond 60 electrically connects anode 52A and cathode 52C to the LED. A power source (not shown) is connected to anode 52A and cathode 52C to supply the electricity needed to operate the LED so that the LED emits light 62 at the actual wavelength λ E. The LED device 50 of FIG. 3 is a prior art device when the die 42 is a prior art die, but is not a prior art device when the die 42 is formed using the methods disclosed herein.

디바이스 구조체(40)의 예는 사파이어 기판(20) 위에 GaN을 성장시켜 제조되는 LED의 형태이다. GaN은 유기금속화학증착(MOCVD: metalorganic chemical vapor deposition) 처리를 사용하여 성장된다. MOCVD 처리는 MOCVD 리액터(reactor) 내에서 실행되고 복수양자웰(MQW: multi-quantum-well) 구조체(도시되지 않음)가 형성되는 방식으로 수행된다.An example of the device structure 40 is in the form of an LED made by growing GaN on a sapphire substrate 20. GaN is grown using metalorganic chemical vapor deposition (MOCVD). The MOCVD process is performed in a MOCVD reactor and in such a way that a multi-quantum-well (MQW) structure (not shown) is formed.

도 4는 기판 홀더 또는 상부면(72)을 갖는 서셉터(70) 내에 지지된 사파이어 기판(20)의 모음을 도시한다. 도 5는 기판이 내부에서 어떻게 지지되는 지를 보여주는 서셉터(70)의 확대 횡단면도이다. 서셉터(70)는 상부면(72)에 형성된 개구(76)를 포함하고, 개구는 에지(edge)(21) 근처의 하부면(21)에서 기판(20)을 지지하는 립(lip)(78)을 한정한다.4 shows a collection of sapphire substrates 20 supported in a susceptor 70 having a substrate holder or top surface 72. 5 is an enlarged cross sectional view of the susceptor 70 showing how the substrate is supported therein. The susceptor 70 includes an opening 76 formed in the upper surface 72, the opening lip supporting the substrate 20 at the lower surface 21 near the edge 21 ( 78).

도 6은 MOCVD 서브시스템(96)에 동작상 연결된 리액터 챔버(100)를 갖는 MOCVD 리액터 시스템(90)을 도시한다. MOCVD 서브시스템(96)은 진공 펌프, 가스 공급원, 배기시스템, 바라트론(baratron) 등과 같은 다양한 MOCVD 시스템 구성요소들(도시되지 않음)을 포함한다. MOCVD 챔버(100)는 MOCVD 처리가 수행될 때 서셉터(70) 및 기판(20)이 위치하는 내부(104)를 구비한다. MOCVD 처리가 수행된 후, 기판(20)은 제품 웨이퍼(10)가 된다. MOCVD 리액터 시스템(90)은 MOCVD 서브시스템(96)에 동작상 연결된 제어기(110)를 포함한다. 제어기(110)는 리액터 내부(104)에서 일어나는 MOCVD 처리(화살표(105)로 표시된 것과 같은)를 제어하도록 구성된다.6 illustrates a MOCVD reactor system 90 having a reactor chamber 100 operatively connected to the MOCVD subsystem 96. The MOCVD subsystem 96 includes various MOCVD system components (not shown), such as a vacuum pump, gas source, exhaust system, baratron, and the like. The MOCVD chamber 100 has an interior 104 where the susceptor 70 and the substrate 20 are located when the MOCVD process is performed. After the MOCVD process is performed, the substrate 20 becomes a product wafer 10. The MOCVD reactor system 90 includes a controller 110 operatively connected to the MOCVD subsystem 96. Controller 110 is configured to control the MOCVD process (such as indicated by arrow 105) that takes place inside reactor 104.

구체적으로, 제어기(110)는, 실제 방출 파장((λE)이 MOCVD 성장 조건의 함수로서 현저히 변하기 때문에, 제품 웨이퍼(10)의 온도(T)를 신중히 제어하기 위해 사용된다. 도 7a 내지 도 7d는 각각 제품 웨이퍼 온도 T(x,y), 디바이스 치수 D(x,y), 디바이스 레이어 스트레스 S(x,y) 및 (실제) 방출 파장 λE(x,y)의 등가선(contours)의 실시예를 도시하는 제품 웨이퍼 실시예의 평면도이다. 여기서, 온도(T)는 기판 온도 또는 제품 웨이퍼 온도를 지칭하는데, 이는 기판(20)이 제품 웨이퍼(10)를 형성하기 위한 처리를 받기 때문이다. 이하의 설명은 설명의 편의를 위해 "제품 웨이퍼 온도"로 지칭한다.Specifically, the controller 110 is used to carefully control the temperature T of the product wafer 10 because the actual emission wavelength (λ E ) changes significantly as a function of the MOCVD growth conditions. 7d is the contours of product wafer temperature T (x, y), device dimension D (x, y), device layer stress S (x, y) and (actual) emission wavelength λ E (x, y), respectively. Is a top view of a product wafer embodiment showing an embodiment of where temperature T refers to the substrate temperature or product wafer temperature, because substrate 20 is subjected to processing to form product wafer 10. The following description is referred to as "product wafer temperature" for convenience of description.

제품 웨이퍼 온도 T(x,y)가 변함에 따라(도 7a) 디바이스 치수(dimension) D(x,y), 예를 들면 MOCVD 처리 동안에 형성된 복수양자웰 구조체(도시되지 않음)의 두께는 대응하는 방식으로 변한다(도 7b). 이것은 또한 제품 웨이퍼(10)에 대한 디바이스 레이어 스트레스 S(x,y)의 대응하는 변화로 해석되며(도 7c), 이것은 차례로 실제 방출 파장 λE(x,y)의 대응하는 변화를 초래한다(도 7d).As the product wafer temperature T (x, y) changes (FIG. 7A), the device dimension D (x, y), for example, the thickness of the multi-quantum well structure (not shown) formed during the MOCVD process is corresponding. In a way (Figure 7b). This is also interpreted as a corresponding change in device layer stress S (x, y) for the product wafer 10 (FIG. 7C), which in turn results in a corresponding change in the actual emission wavelength λ E (x, y) ( 7d).

어떤 경우에는, 제품 웨이퍼 온도(T)의 1°K의 변화는 방출 파장((λE)에서 약 1 nm의 천이(δλE)를 야기할 수 있다. 그러므로, 제품 웨이퍼 온도(T)의 적당한 제어를 보장하기 위해서는 MOCVD 리액터 시스템(90)에서 온도 비균일 및 온도 반복성을 먼저 검출하고 최종적으로 제어하는 것이 바람직하게 된다. 제품 웨이퍼 상의 온도 비균일은 성장 조건의 국지적 변화를 초래할 수 있고, 이것으로 인해 LED 방출 파장의 변화가 일어날 수 있다.In some cases, a change of 1 ° K in the product wafer temperature T may cause a transition (δλ E ) of about 1 nm at the emission wavelength (λ E ), therefore, appropriate for the product wafer temperature T To ensure control, it is desirable to first detect and finally control temperature non-uniformity and temperature repeatability in the MOCVD reactor system 90. Temperature non-uniformity on the product wafer can lead to local changes in growth conditions, thereby This can cause a change in the LED emission wavelength.

오늘날의 MOCVD기반 디바이스 구조체(40)의 제조에 있어서, 실제 방출 파장(λE) 및 대응하는 방출 균일성은, 디바이스 구조체(40)가 제품 웨이퍼(10)으로부터 다이싱되어 다이(42)를 형성하고, 그 다음 다이가 도 3의 LED 디바이스(50) 또는 균등한 테스트 구조체와 같은 발광 디바이스에 포함될 때까지 모른다.In the manufacture of today's MOCVD-based device structures 40, the actual emission wavelength λ E and the corresponding emission uniformity are such that the device structure 40 is diced from the product wafer 10 to form the die 42. Then, the die is not known until it is included in a light emitting device, such as the LED device 50 of FIG. 3 or an equivalent test structure.

현재, LED 방출 파장(λE)을 추정 또는 예측하기 위해, 기판들은 포토루미네선스(photoluminescence) 기법으로 검사되며, 이 기법에서는 단파장 소스(통상 248 nm)가 복수양자웰 영역에 입사되어 방출을 자극한다. 그러나, 이 기법의 심각한 한계는 이 기법이 포인트-바이-포인트(point-by-point) 기법이라는 것이다. 높은 공간 해상도로(예컨대, 다이 크기보다 작은 공간 해상도) 전체 제품 웨이퍼를 정확히 매핑(mapping)하기 위해서는, 제품 웨이퍼를 형성하기 위해 사용된 기판 크기에 따라서, 30분 내지 240분이 소요된다.Currently, in order to estimate or predict the LED emission wavelength (λ E ), the substrates are examined by photoluminescence technique, in which a short wavelength source (typically 248 nm) is incident on the quantum well region to emit the emission. Stimulate However, a serious limitation of this technique is that it is a point-by-point technique. In order to accurately map the entire product wafer at high spatial resolution (e.g., less than the die size), it takes between 30 and 240 minutes, depending on the substrate size used to form the product wafer.

이 기법에 대한 추가의 한계는 포토루미네선스의 방출 파장이 일반적으로 전기적 시뮬레이션 동안 LED로부터의 동일한 방출 파장이 아니라는 것이다. 이 차이는 LED가 포토루미네선스 검사와 최종 제품 사이에서 경험하는 추가적인 제조 단계들로부터 기인하는 것으로 믿어진다. 통상적으로, 생산 시 미리 측정되는 전기적으로 시뮬레이션된 LED 방출 파장과 포토루미네선스 방출 파장 사이에는 오프셋(offset)이 존재한다. 이것은 그 다음에 처리 모니터로서 사용된다. An additional limitation to this technique is that the emission wavelength of the photoluminescence is generally not the same emission wavelength from the LED during the electrical simulation. This difference is believed to result from the additional manufacturing steps that the LED experiences between photoluminescence inspection and the final product. Typically, there is an offset between the electrically simulated LED emission wavelength and the photoluminescence emission wavelength that are measured in advance in production. This is then used as a process monitor.

제품 웨이퍼(10) 위에 형성된 디바이스 구조체(40)들의 디바이스 레이어 스트레스 S(x,y)의 양은 제품 웨이퍼 온도 T(x,y)의 이력에 직접 관련된다. 즉, T(x,y,t)이고, 여기서 t는 시간이다. 근본적으로, 피착 처리 동안에 제품 웨이퍼 온도의 차이(즉, 비균일 가열)는 피착된 GaN 레이어들과 특히 복수양자웰 레이어들에서 두께 변화를 초래한다. 피착 후, 및 기판이 상온으로 복귀될 때, 디바이스 구조체(40)들을 구성하는 성분 재료들의 열팽창 계수의 차이는 열적 사이클 동안에 기판(20)에 대하여 디바이스 구조체(40)들의 상대적인 팽창 또는 수축을 초래한다. 비균일 가열은 비균일 디바이스 레이어 스트레스 및 비균일 방출 파장(λE)으로 이어진다.The amount of device layer stress S (x, y) of the device structures 40 formed on the product wafer 10 is directly related to the history of the product wafer temperature T (x, y). That is, T (x, y, t), where t is time. In essence, the difference in product wafer temperature (ie, non-uniform heating) during the deposition process results in a change in thickness in the deposited GaN layers and in particular the quantum well layers. After deposition and when the substrate returns to room temperature, the difference in the coefficient of thermal expansion of the component materials that make up the device structures 40 results in relative expansion or contraction of the device structures 40 relative to the substrate 20 during the thermal cycle. . Non-uniform heating leads to non-uniform device layer stress and non-uniform emission wavelength λ E.

이 상대적 팽창 또는 수축은 제품 웨이퍼(10) 위에 형성된 디바이스 구조체(40) 내에 스트레스를 일으켜서, 제품 웨이퍼에 전달된 열적 에너지가 디바이스 레이어(30) 내에 기계적 에너지로서 부분적으로 저장되게 한다. 피착 동안에 제품 웨이퍼 온도 T(x,y)의 비균일(즉, 변화)은 레이어 두께에서 그리고 궁극적으로 디바이스-레이어 스트레스 S(x,y)에서 비균일(변동)을 초래한다. 균일하지만 상이한 온도 T(x,y)를 갖는 제품 웨이퍼(10)는 균일하지만 상이한 디바이스-레이어 스트레스 S(x,y)를 가질 것이다.This relative expansion or contraction causes stress in the device structure 40 formed on the product wafer 10 such that thermal energy delivered to the product wafer is partially stored as mechanical energy in the device layer 30. Non-uniformity (ie, change) of the product wafer temperature T (x, y) during deposition results in non-uniformity (variation) in layer thickness and ultimately in device-layer stress S (x, y). The product wafer 10 with uniform but different temperatures T (x, y) will have a uniform but different device-layer stress S (x, y).

디바이스-레이어 스트레스 S(x,y)는 기판 곡률의 변화 △C(x,y)를 통해 모니터링될 수 있다. 가장 흔한 스트레스 계측 시스템은 디바이스-레이어 스트레스를 계산하기 위해 제품 웨이퍼 형상에서의 변화의 측정에 의존한다. 제품 웨이퍼(10)에 의해 지지된 디바이스 구조체(40) 내의 디바이스-레이어 스트레스 S(x,y)는 스토니(Stoney) 공식을 사용하여 곡률 변화 △C(x,y)로부터 계산된다:The device-layer stress S (x, y) can be monitored through the change ΔC (x, y) of the substrate curvature. The most common stress metrology system relies on the measurement of changes in product wafer geometry to calculate device-layer stress. The device-layer stress S (x, y) in the device structure 40 supported by the product wafer 10 is calculated from the curvature change ΔC (x, y) using the Stony formula:

S(x,y) = {MShS 2/6hF}△C(x,y) (식 1)S (x, y) = { M S h S 2 / 6h F} △ C (x, y) ( Equation 1)

여기서 M은 2축 모듈러스(biaxial modulus), h는 두께, 아래첨자 "F"는 피착된 필름(여기서는 GaN)이고 아래첨자 "s"는 기판(여기서는 사파이어 또는 실리콘)을 의미한다. 웨이퍼에 대한 C(x,y)의 변화는 비균일 디바이스-레이어 스트레스(S)를 표시한다.Where M is biaxial modulus, h is thickness, subscript "F" is deposited film (here GaN) and subscript "s" means substrate (here sapphire or silicon). Changes in C (x, y) for the wafer indicate non-uniform device-layer stress (S).

디바이스-레이어 스트레스(S)는 필름(즉, 디바이스 레이어(30))과 하부 기판(20) 사이의 온도 및 열 팽창계수(α)의 불일치로 인해 발생할 수 있다는 것을 알면, 디바이스-레이어 스트레스(S) 및 곡률(C)에 대하여 다음 식들을 도출하는 것이 가능하다:Knowing that device-layer stress S may occur due to a mismatch of temperature and coefficient of thermal expansion α between the film (ie device layer 30) and the underlying substrate 20, device-layer stress S ) And the curvature (C) it is possible to derive the following equations:

Figure pat00001
(식 2)
Figure pat00001
(Equation 2)

Figure pat00002
(식 3)
Figure pat00002
(Equation 3)

여기서 εm은 필름과 기판 사이의 불일치(mismatch) 또는 부적응(misfit) 스트레인이고, △T는 스트레스 없는 온도(T0)(즉, 필름과 기판이 매칭되는 온도)와의 온도 차이이다.Where ε m is the mismatch or misfit strain between the film and the substrate, and ΔT is the temperature difference from the stress-free temperature T 0 (ie, the temperature at which the film and substrate are matched).

상기 식들은 곡률 변화 △C(x,y)가 상기 피착 온도의 변화에 어떻게 관련되는 지를 보여준다. 그러므로, 이들 식으로부터, 제품 웨이퍼 곡률을 온도와 관련시킬 수 있으며, 이것은 LED의 방출 파장(λE)에 직접 관련된다.The above equations show how the curvature change ΔC (x, y) is related to the change in deposition temperature. Therefore, from these equations, the product wafer curvature can be related to temperature, which is directly related to the emission wavelength λ E of the LED.

위에 제공된 식들은 스트레스 및 변형 상태, 디바이스 구조체의 기하구조 및 성분 재료들의 열적-기계적 특성에 대하여 특정한 가정에 기초한다. 이들 식의 더욱 복잡한 형태 또는 버젼이 임의의 속성을 갖는 필름/기판 시스템에 대해 개발될 수 있다. 그렇지만, 임의의 특정 디바이스/기판 시스템에 대해서, 온도 변화에 대한 기판 곡률 변화를 방출 파장 변화에 관련시키기 위해 본 명세서에 제시된 라인들에 따라 적절한 관계가 개발될 수 있다.The equations provided above are based on certain assumptions about stress and strain states, the geometry of the device structure and the thermal-mechanical properties of the component materials. More complex forms or versions of these equations can be developed for film / substrate systems with arbitrary properties. However, for any particular device / substrate system, an appropriate relationship can be developed according to the lines presented herein to relate the substrate curvature change with temperature change to the emission wavelength change.

본 발명의 일 측면은, 제품 웨이퍼 스트레스(즉, 스트레스 텐서의 하나 이상의 성분) 및 곡률과 같은 적어도 하나의 제품 웨이퍼 특성을, 방출 파워, 효율, 파장, 스펙트럼 대역폭 등과 같은 적어도 하나의 LED 성능 특성과 상호 관련시키는 것이다. 일 실시예에서, 이것은 LED의 상기 적어도 하나의 측정된 성능 특성과 상기 적어도 하나의 제품 웨이퍼 특성 사이의 관계를 경험적으로 확립함으로써 달성된다. 이것은 일 실시예에서 제품 웨이퍼를 형성하기 위해 사용된 개별 처리 단계들에 대해 제품 웨이퍼로부터 획득된 LED의 적어도 하나의 성능 특성을 평가함으로써 달성 가능하다. 이것은 또한 제품 웨이퍼를 형성하기 위해 사용된 다수의 처리 단계들에 대해 적어도 하나의 LED 성능 특성을 평감함으로써 달성 가능하다.One aspect of the invention relates to at least one product wafer characteristic, such as product wafer stress (ie, one or more components of the stress tensor), and at least one LED performance characteristic such as emission power, efficiency, wavelength, spectral bandwidth, and the like. Correlated. In one embodiment, this is accomplished by empirically establishing a relationship between the at least one measured performance characteristic of the LED and the at least one product wafer characteristic. This can be achieved by evaluating at least one performance characteristic of the LED obtained from the product wafer for the individual processing steps used to form the product wafer in one embodiment. This is also achievable by reducing at least one LED performance characteristic for the multiple processing steps used to form the product wafer.

따라서, 본 발명의 일 측면은, 제품 웨이퍼의 개별 다이의 성능을 저장하거나(bin) 선별하는(cull) 품질 제어를 수행하기 위해 제품 웨이퍼 스트레스 및 제품 웨이퍼 곡률 중 적어도 하나를 처리 모니터로서 채용하는 방법을 포함한다. 상기 방법은 제품 웨이퍼 형성 동안에 피착 특성을 모니터링하고, 처리 최적화를 수행하는 것을 추가로 포함할 수 있다. 상기 방법은, 제품 웨이퍼들이 그리고 그것들의 LED 다이가 상이한 처리 툴에서 형성될 때 또한 매칭되도록 2개 이상의 동일한 타입의 처리 툴들의 세트의 성능을 매칭하는 것을 추가로 포함한다. 즉, 상기 매칭된 세트의 상이한 툴들에 의해 형성된 제품 웨이퍼들은 처리 툴들이 매칭되지 않은 경우보다 더욱 비슷하다.Accordingly, one aspect of the invention is a method of employing at least one of product wafer stress and product wafer curvature as a process monitor to perform quality control to store or bin the performance of individual dies of a product wafer. It includes. The method may further comprise monitoring deposition characteristics during product wafer formation and performing process optimization. The method further includes matching the performance of a set of two or more of the same type of processing tools such that product wafers and their LED dies are also matched when formed in different processing tools. That is, product wafers formed by the different sets of matched tools are more similar than when processing tools were not matched.

도 8a 내지 도 8c는 각각 곡률 C(x,y), 디바이스 레이어 스트레스 S(x,y) 및 실제 방출 파장 λE(x,y)의 등가선의 예를 도시하는 제품 웨이퍼(10) 예의 평면도이다. 본 발명의 일 측면은, 제품 웨이퍼 곡률 C(x,y)를 측정함으로써 디바이스 레이어 스트레스 S(x,y)를 결정하고, 그 다음, 결정된 디바이스 레이어 스트레스 S(x,y)를 사용하여, 제품 웨이퍼(10)의 대응하는 디바이스 구조체(40)들의 위치(x,y)의 함수로서, 형성된 (분리된) 다이(42)들의 실제 방출 파장(λE)을 예측하는 것을 포함한다.8A-8C are plan views of example product wafers 10 showing examples of equivalent lines of curvature C (x, y), device layer stress S (x, y), and the actual emission wavelength λ E (x, y), respectively. . One aspect of the invention is to determine the device layer stress S (x, y) by measuring the product wafer curvature C (x, y), and then using the determined device layer stress S (x, y), Predicting the actual emission wavelength λ E of the formed (separated) dies 42 as a function of the position (x, y) of the corresponding device structures 40 of the wafer 10.

도 8c에서, 위치(xi,yj)를 갖는 하나의 구체적인 디바이스 구조체(40)가 도시되어 있으며, 이 위치는 기준 위치, 예를 들면 제품 웨이퍼의 중심에 대하여 측정된다. 디바이스 구조체(40)들의 어레이(32)의 확대도는 실제 방출 파장(λE)의 더욱 상세한(즉, 조밀하게-이격된) 등가선(λE)을 1 nm 증분으로 보여준다. 일 실시예에서, 1 nm의 δλE 의 방출 파장의 변화(천이)가 예측될 수 있다.In FIG. 8C, one specific device structure 40 is shown having a location x i , y j , which is measured relative to a reference location, eg, the center of the product wafer. Enlarged view of the array 32 of the device structure 40 is a more detailed (i.e., closely-spaced) of the actual emission wavelength (λ E) shows a 1 nm increments the equivalent line (λ E). In one embodiment, the change (transition) of the emission wavelength of δλ E of 1 nm can be predicted.

도 8d는 가정된 제품 웨이퍼(10)의 평면도로서, 예측된 방출 파장(λEP)의 2 nm 등가선의 예를 도시하며, 여기서 제품 웨이퍼(10)는 오목한 또는 사발-형상의 곡률 C(x,y)를 갖는다. +/- 1 nm의 방출 파장 변화 공차(δλ)를 갖는 λED=456 nm의 원하는 방출 파장을 가정하면, 도 8d의 예측된-파장 등가선은, 제품 웨이퍼(10)를 다이싱하고, 실선으로 도시된(즉, 방출 파장 변화 공차(δλ) 내의) 455 nm 내지 457 nm의 예측된-파장 등가선 내에 (x,y) 위치들을 갖는 디바이스 구조체(40)로부터의 다이(42)들만을 최종 발광 디바이스(50)에서 사용하는 것을 가능하게 한다. 따라서, 일 실시예에서, 제1 다수의 LED 구조체(40)들은 455 nm 내지 457 nm 등가선 내에 속하고 제2 다수의 LED 구조체(40)들은 이들 등가선 밖에 속한다. 선택 규격(여기서는 방출 파장)에 기초한 이런 타입의 LED 구조체(40)의 선별은 제1 및 제2 응용 또는 제1 및 제2 타입의 LED 디바이스들을 위해 상기 형성된 LED 다이(42)를 피착하기 위해 사용될 수 있다.FIG. 8D is a top view of an assumed product wafer 10, showing an example of a 2 nm equivalent line of the predicted emission wavelength λ EP , where the product wafer 10 has a concave or bowl-shaped curvature C (x, y) Assuming the desired emission wavelength of λ ED = 456 nm with emission wavelength change tolerance (δλ) of +/− 1 nm, the predicted-wavelength equivalent of FIG. 8D dicing the product wafer 10, and the solid line Only dies 42 from device structure 40 having (x, y) positions within the predicted-wavelength equivalent line of 455 nm to 457 nm (ie, within emission wavelength change tolerance (δλ)) It is possible to use in the light emitting device 50. Thus, in one embodiment, the first plurality of LED structures 40 fall within the 455 nm to 457 nm equivalent line and the second plurality of LED structures 40 fall outside these equivalent lines. Selection of this type of LED structure 40 based on an optional specification, here the emission wavelength, may be used to deposit the formed LED die 42 for the first and second applications or for the first and second type of LED devices. Can be.

이 시점에서, 허용 파장 변화(즉, δλ= +/-1 nm) 내의 다이(42)의 수는 예측될 수 있다. 또한, 이 윈도우를 약간 벗어나지만 여전히 "오프-컬러" 응용에서 유용한 다이(42)들의 수도 예측 가능하다. 또한, 어떤 유용한 범위를 벗어나는, 그래서 고유의 가치를 갖지 않는 다이(42)들의 수를 예측하는 것도 가능하다. 각 파장 변화 범위 내의 다이(42)의 수로부터, 그리고 각 파장 변화 범위에 대한 다이(42)의 가치를 알게 되면, 제품 웨이퍼(10)의 고유의 가치를 예측하는 것이 가능하다. 이것은 LED 제조자가 특정 제품 웨이퍼(10)의 처리를 계속할 충분한 이유가 있는지 결정하는 것을 가능하게 한다. 예를 들면, 다이 어레이가 임의의 가치를 갖는 파장 범위 밖에 속하는 경우, 웨이퍼(10) 처리를 계속하여 추가 비용을 초래할 이유가 거의 없다.At this point, the number of dies 42 in the allowable wavelength change (i.e., δλ = +/- 1 nm) can be predicted. In addition, the number of dies 42 slightly out of this window but still useful in “off-color” applications is predictable. It is also possible to predict the number of dies 42 outside of any useful range and so not inherent in value. Knowing the value of the die 42 for each wavelength variation range and from the number of dies 42 within each wavelength variation range, it is possible to predict the inherent value of the product wafer 10. This makes it possible for the LED manufacturer to determine if there is sufficient reason to continue processing the particular product wafer 10. For example, if the die array falls outside of any valued wavelength range, there is little reason to continue processing wafer 10 and incur additional costs.

요약하면, LED 형성 중에 피착 온도의 변화들로 인해 LED의 방출 파장(λE)의 파장 천이가 발생한다. 이 동일한 온도 변화들에 의해 피착된 필름에서 스트레스에 변화가 발생하고, 이것으로 인해 웨이퍼 곡률에 변화가 일어난다. 그러므로, 웨이퍼 곡률(C)의 변화들은 상기 식들을 통해 파장 천이에 관련될 수 있다.In summary, changes in deposition temperature during LED formation result in wavelength transitions of the LED's emission wavelength λ E. These same temperature changes result in a change in stress in the deposited film, which results in a change in wafer curvature. Therefore, changes in wafer curvature C can be related to wavelength transition via the above equations.

실제에 있어서, MOCVD 처리 동안에 사용되는 상승된 온도에서 다양한 재료들에 대해 재료 상수들(열팽창 계수(α) 및 2축 계수(M)와 같은)에 대한 정확한 값을 아는 것은 어려울 수 있다. 예를 들면, MOCVD 처리에서 통상적인 온도는 종종 약 1000℃이다. 상기 식들을 실제의 LED 파장 천이에 분석적으로 관련시키는 것은 이들 재료 상수들과 기판(20)의 온도 이력의 정확한 지식을 요구한다. 이 정보는 가용하지 않을 수 있다.In practice, it may be difficult to know the exact values for the material constants (such as the coefficient of thermal expansion α and the biaxial coefficient M) for the various materials at elevated temperatures used during the MOCVD process. For example, typical temperatures in the MOCVD process are often about 1000 ° C. Analytically correlating the above equations to the actual LED wavelength transition requires accurate knowledge of these material constants and the temperature history of the substrate 20. This information may not be available.

그러므로 필요한 데이터를 경험적으로 얻고 하나 이상의 시제품 웨이퍼(10) 위의 모든 점들에 대해 곡률(C)의 정밀 측정을 실시하고 제품 웨이퍼(10)로부터 얻은 LED 다이(42)들의 LED 방출 파장(λE)을 측정함으로써 실제의 파장 천이를 위한 참조-테이블(lookup-table) 또는 상관 곡선(correlation curve)을 개발하는 것이 더 편리할 수 있다. 이 접근법은 측정된 기판 곡률(C)을 실제 디바이스 데이터에 상관시키는 것을 가능하게 하고, 또한 기판 곡률을 후속적인 대량의 LED 제조를 위한 처리 제어 및 검사 모니터로서 사용하는 것을 가능하게 한다.Therefore, empirically obtaining the necessary data and performing a precise measurement of the curvature (C) for all points on one or more prototype wafers 10 and the LED emission wavelengths λ E of the LED dies 42 obtained from the product wafers 10. It may be more convenient to develop a lookup-table or correlation curve for the actual wavelength transition by measuring. This approach makes it possible to correlate the measured substrate curvature C to the actual device data and also to use the substrate curvature as a process control and inspection monitor for subsequent high volume LED fabrication.

현재 사용되는 포토루미네선스 기법에 대해 방출 파장(λE)과 방출 균일성을 모니터하기 위해 웨이퍼 곡률(C)을 사용하는 주된 이점은, 웨이퍼 곡률이 아주 짧은 시간에 아주 높은 공간 주파수에서 측정 가능하다는 것이다. 코히런트-그래디언트 센싱 시스템(이하에서 설명됨)은, 1mm의 전형적인 다이 크기보다 낮은 수백 마이크론의 공간 샘플링으로 기판을 용이하게 샘플링하는 것이 가능하며, 200-mm의 웨이퍼를 약 1분에서 검사(측정)하는 것이 가능하다. 비교하면, 포토루미네선스 시스템을 사용하여 200-mm 웨이퍼에 대해 유사한 공간 정보를 얻는 것은 수 시간이 걸릴 것이다.The main advantage of using wafer curvature (C) to monitor emission wavelength (λ E ) and emission uniformity over current photoluminescence techniques is that wafer curvature can be measured at very high spatial frequencies in a very short time. It is. The coherent-gradient sensing system (described below) allows for easy sampling of substrates with spatial sampling of hundreds of microns, lower than a typical die size of 1mm, and inspection (measurement) of 200-mm wafers in about one minute. It is possible to In comparison, it would take several hours to obtain similar spatial information for a 200-mm wafer using a photoluminescence system.

도 9는 제품 웨이퍼(10) 곡률 C(x,y)을 측정하기 위해 사용될 수 있는 코히런트 그래디언트 센싱(CGS: coherent gradient sensing) 시스템(200)의 예를 도시한다. CGS 감지가 어떻게 작동하는가에 대한 상세는 미국 특허 제6,031,611호(이하, '611 특허라고 함)에 기재되어 있으며, 그 내용은 참조를 위해 본 명세서에 포함된다. 도 9는 '611 특허의 도 1에 기초한다.9 shows an example of a coherent gradient sensing (CGS) system 200 that can be used to measure the product wafer 10 curvature C (x, y). Details of how CGS sensing works are described in US Pat. No. 6,031,611 (hereinafter referred to as the '611 patent), the contents of which are incorporated herein by reference. 9 is based on FIG. 1 of the '611 patent.

CGS 시스템(200)은 A1축을 따라서 디지털 카메라(210), 필터링 렌즈(224)(예컨대, '611 특허에 설명되고 그것의 도 1에 도시된 렌즈와 조합된 필터), 제1 및 제2 축상 이격된 격자(G1, G2), 빔 스플리터(230), 및 웨이퍼 스테이지(240)를 포함한다. CGS 시스템(200)은 또한 빔 스플리터(230)에서 A1축과 교차하는 광학 축 A2를 따라 배열된 레이저(250)를 포함한다. CGS 시스템(200)은 또한 디지털 카메라(210) 및 레이저(250)에 동작상 연결된 제어기 또는 신호 처리기(260)를 포함한다. 신호 처리기(260)의 예는 프로세서(262) 및 컴퓨터 판독 가능 매체(메모리)(264)를 구비한 컴퓨터이거나 컴퓨터를 포함하며, 이것들은 '611 특허에 설명된 방법들에 따라서 제품 웨이퍼 곡률 C(x,y)의 측정을 수행하기 위해 CGS 시스템(200)의 동작을 매체에 기록된 지시에 의해 제어하도록 설정된다.The CGS system 200 includes a digital camera 210 along the A1 axis, a filtering lens 224 (eg, a filter combined with the lens described in the '611 patent and shown in FIG. 1 thereof), first and second axial spacing. Gratings G1 and G2, beam splitter 230, and wafer stage 240. The CGS system 200 also includes a laser 250 arranged along the optical axis A2 that intersects the A1 axis in the beam splitter 230. The CGS system 200 also includes a controller or signal processor 260 operatively connected to the digital camera 210 and the laser 250. Examples of signal processor 260 include a computer or computer having a processor 262 and a computer readable medium (memory) 264, which are product wafer curvature C (according to the methods described in the '611 patent). x, y) is set to control the operation of the CGS system 200 by the instructions recorded on the medium.

동작 시, 레이저(250)는 빔 스플리터(230)에 의해 제품 웨이퍼(10)에 조향되는 시준된 레이저 빔(252)을 발생시킨다. 시준된 레이저 빔은, 빔 스플리터(230)와 격자(G1, G2)를 통해 상방으로 진행하는 반사광(252R)으로서 제품 웨이퍼(10)(특히 디바이스 레이어(30))로부터 반사한다. 2개의 격자(G1, G2)는 이격되고 그렇지 않으면 시준된 레이저 빔을 전단(shearing)하도록 구성된다. 그 다음에 격자(G1, G2)를 통과하는 광은 필터링 렌즈(224)를 사용하여 디지털 카메라(210) 위에 집속된다.In operation, the laser 250 generates a collimated laser beam 252 which is steered to the product wafer 10 by the beam splitter 230. The collimated laser beam reflects from the product wafer 10 (particularly the device layer 30) as the reflected light 252R traveling upward through the beam splitter 230 and the gratings G1 and G2. The two gratings G1 and G2 are configured to shear apart and otherwise collimated laser beams. Light passing through gratings G1 and G2 is then focused onto digital camera 210 using filtering lens 224.

전단 및 필터링 처리는 제품 웨이퍼(10) 상의 일정한 표면 기울기의 등가선들인 무늬(fringes)를 디지털 카메라(210)에 생성한다. 그 결과, 기판 토포그래피(topography)를 재구성하기 위해 수치적으로 통합될 수 있는 또는 제품 웨이퍼 곡률 C(x,y)를 얻기 위해 수치적으로 미분 가능한 표면 기울기들을 특성분석하기 위해 직교하는 두 세트의 인터페로그램(interferogram)이 사용된다. '611 특허의 도 6에 도시된 것과 같은 CGS 시스템을 위한 2개의 카메라 구성 역시, 직교하는 두 세트의 인터페로그램을 캡처하는 것을 용이하게 하기 위해 채용될 수 있다.The shear and filtering process produces fringes in the digital camera 210 that are equivalent lines of constant surface tilt on the product wafer 10. As a result, two sets of orthogonal numbers to characterize surface gradients that can be numerically integrated to reconstruct substrate topography or that are numerically differential to obtain product wafer curvature C (x, y) Interferograms are used. Two camera configurations for the CGS system, such as shown in Figure 6 of the '611 patent, may also be employed to facilitate capturing two orthogonal sets of interferograms.

곡률 맵, 즉 제품 웨이퍼 곡률 C(x,y)이 그 다음에, 예를 들면 제어기(260)에서 수행되는 것과 같은 '611 특허에서 설명된 방법을 사용하여, 간섭무늬 패턴으로부터 생성된다. 일 실시예에서, 제품 웨이퍼(10)의 측정된 곡률 C(x,y)은 100 내지 300 마이크론 크기의 공간 분해능을 갖는다. 따라서, 1mm 크기의 치수(d)를 갖는 디바이스 구조체(40)에 있어서(도 3 참조), 디바이스당 적어도 하나의 곡률 데이터 포인트가 있을 수 있으며, 어떤 경우에는 디바이스(다이)당 다수의 데이터 포인트가 있을 수 있다. 일 실시예에서, 본 명세서에서 개시된 방법들은, 디바이스 구조체(40)의 치수(d)와 거의 같거나 보다 작은 치수까지 제품 웨이퍼에서 스트레스 S(x,y)의 공간 변화를 판정하는 것을 포함한다.The curvature map, ie, product wafer curvature C (x, y), is then generated from the interference fringe pattern, using the method described in the '611 patent, such as performed in controller 260, for example. In one embodiment, the measured curvature C (x, y) of the product wafer 10 has a spatial resolution of 100 to 300 microns in size. Thus, for a device structure 40 having a dimension d of size 1 mm (see FIG. 3), there may be at least one curvature data point per device, and in some cases multiple data points per device (die) There may be. In one embodiment, the methods disclosed herein include determining a spatial change in stress S (x, y) in the product wafer to a dimension that is approximately equal to or less than the dimension d of the device structure 40.

일 실시예에서, 기판(20)의 곡률 C0(x,y)은 제품 웨이퍼(10)을 형성하기 위해 기판을 처리하기에 앞서 측정된다. 이것은 곡률의 변화(△C(x,y) = C(x,y) - C0(x,y))가 계산되는 것을 가능하게 한다.In one embodiment, the curvature C 0 (x, y) of the substrate 20 is measured prior to processing the substrate to form the product wafer 10. This enables the change in curvature ΔC (x, y) = C (x, y)-C 0 (x, y) to be calculated.

일단 기판 및 제품 웨이퍼 곡률 C0(x,y) 및 C(x,y)가 측정되고 곡률의 변화 △C(x,y)가 계산되면, 디바이스-레이어 스트레스 S(x,y)는 결정될 수 있다. 일 실시예에서, 이것은 디바이스-레이어 스트레스 S(x,y)를 곡률의 변화(△C)에 관련시키는 스토니 식(식 1)을 사용하여 달성된다.Once the substrate and product wafer curvatures C 0 (x, y) and C (x, y) are measured and the change in curvature ΔC (x, y) is calculated, the device-layer stress S (x, y) can be determined. have. In one embodiment, this is accomplished using the Stony equation (Equation 1), which relates the device-layer stress S (x, y) to the change in curvature ΔC.

대부분의 제품 웨이퍼(10)에 대해, 곡률의 변화(△C(x,y))는 웨이퍼에 대하여 변화하고 또한 방위에 따라 변하며, 비균일 디바이스-레이어 스트레스 S(x,y)의 존재를 암시한다. 대안으로, 만일 각각의 온도에서 재료 특성이 알려지지 않으면, 샘플 기판(웨이퍼)에서 측정된 곡률(C) 대비 파장 천이(δλ)를 측정하는 것이 가능하고 제품 웨이퍼(10)에 대하여 미래의 측정을 위해 이들 측정을 함께 관련시키는 것이 가능하다. For most product wafers 10, the change in curvature ΔC (x, y) changes with respect to the wafer and also changes with orientation, suggesting the presence of non-uniform device-layer stress S (x, y). do. Alternatively, if the material properties at each temperature are unknown, it is possible to measure the wavelength shift δλ relative to the curvature C measured on the sample substrate (wafer) and for future measurements on the product wafer 10. It is possible to relate these measurements together.

C(x,y)의 결정을 가능하게 하는 측정을 위해 다른 방법이 사용될 수 있다. 그와 같은 방법들은 예를 들면 프로필로메트리(profilometry), 인터페로메트리(interferometry), 커패시턴스 게이지(capacitance guages), 및 레이저 빔 편향을 포함한다. 또한, 디바이스-레이어 스트레스 S(x,y)는 예를 들면 X-레이 회절 및 라만(Raman) 분광법을 사용함으로써 결정 격자의 디스토션(distortin)의 측정에 의해 결정될 수 있다.Other methods can be used for the measurements that enable the determination of C (x, y). Such methods include, for example, profilometry, interferometry, capacitance gauges, and laser beam deflection. In addition, the device-layer stress S (x, y) can be determined by measuring the distortion of the crystal lattice, for example by using X-ray diffraction and Raman spectroscopy.

따라서, 본 발명의 방법의 일 측면은 다음을 포함한다.Accordingly, one aspect of the method of the present invention includes the following.

- 처리하기 전에, 예를 들면 MOCVD를 실행하기 전에 기판(20)의 형상(곡률) C0(x,y)을 측정한다.Before processing, for example, before performing MOCVD, the shape (curvature) C 0 (x, y) of the substrate 20 is measured.

- 처리 후에 제품 웨이퍼(10)의 형상 C(x,y)을 측정한다.The shape C (x, y) of the product wafer 10 is measured after the treatment.

- 제품 웨이퍼를 생성하기 위해 기판(20)을 처리함으로써 유발된 제품 웨이퍼(10)와 관련된 곡률의 변화 △C를 결정하기 위해 △C(x,y) = C(x,y) - C0(x,y)을 계산한다.DELTA C (x, y) = C (x, y)-C 0 (to determine the change in curvature C associated with the product wafer 10 caused by processing the substrate 20 to produce a product wafer. x, y)

- △C(x,y)를 기초로 제품 웨이퍼에서 처리-유도된 디바이스-레이어 스트레스 S(x,y)를 계산하기 위해 스토니 공식 또는 관련 공식(예컨대, 블레이크 방정식(Blake's Equation))을 사용하여 제품 웨이퍼의 디바이스-레이어 스트레스 S(x,y)를 계산한다.Using a stony formula or related formula (e.g., Blake's Equation) to calculate the process-induced device-layer stress S (x, y) on the product wafer based on ΔC (x, y) The device-layer stress S (x, y) of the product wafer is calculated.

- 위치(xi,yj)에 위치된 디바이스 구조체(40)를 디바이스-레이어 스트레스 S(xi,yj)에 연관시킨다.Associate the device structure 40 located at position (x i , y j ) with the device-layer stress S (x i , y j ).

- 디바이스-레이어 스트레스 S(xi,yj)를 방출 파장 λE(xi,yj)과 연관시키며, 이것은 그 다음에 제품 웨이퍼가 다이스 될 때 LED 다이를 형성하는 LED 구조체(40)의 방출 파장을 예측하기 위한 제품 웨이퍼 곡률의 측정을 가능하게 한다.Associates the device-layer stress S (x i , y j ) with the emission wavelength λ E (x i , y j ), which then of the LED structure 40 forms the LED die when the product wafer is diced. Enables measurement of product wafer curvature to predict emission wavelengths.

위의 단계 6은 주어진 타입의 처리와 생산되는 디바이스 구조체(40)에 대해 실제 방출 파장(λE), 곡률 변경(△C) 및 디바이스-레이어 스트레스 S(x,y) 사이의 관계를 확립하는 것을 필요로 한다. 이것은 만일 모든 재료 특성이 잘 알려져 있고 온도와 피착 속도 사이의 관계가 잘 알려져 있는 경우라면 수행될 수 있다. 전술한 바와 같이, 이 양들은 잘 알려져 있지 않을 수 있고 측정된 곡률 변화를 방출 파장 변화에 상관시키기 위해 데이터를 실증적으로 생성하는 것이 필요하게 된다.Step 6 above establishes a relationship between the actual emission wavelength (λ E ), the curvature change (ΔC) and the device-layer stress S (x, y) for a given type of treatment and the device structure 40 produced. Needs one. This can be done if all material properties are well known and the relationship between temperature and deposition rate is well known. As mentioned above, these quantities may not be well known and it is necessary to empirically generate data to correlate the measured change in curvature to the emission wavelength change.

일 실시예에서, 이 실증적인 "지문감식(fingerprinting)" 처리는 다음과 같이 수행될 수 있다:In one embodiment, this empirical "fingerprinting" process may be performed as follows:

- 디바이스 구조체(40)를 형성하기 위한 특정 처리에 대해 하나 이상의 시제품 웨이퍼(10)에 대해 단계 1 내지 단계 4를 완료한다.Complete steps 1 through 4 for one or more prototype wafers 10 for a particular process to form device structure 40.

- 시제품 웨이퍼(10)로부터 얻어진 LED 다이들의 실제 방출 파장(λE)을 디바이스 구조체 위치(x,y)의 함수로서 측정하여 λE(x,y)를 확립한다.The actual emission wavelength λ E of the LED dies obtained from the prototype wafer 10 is measured as a function of the device structure position (x, y) to establish λ E (x, y).

- 디바이스-레이어 스트레스 S(x,y)와 실제 방출 파장 λE(x,y) 사이의 관계를 결정한다.Determine the relationship between the device-layer stress S (x, y) and the actual emission wavelength λ E (x, y).

본 발명의 방법들은 또한 제품 웨이퍼(10)가 다이싱 될 때 LED 다이(42)들이 생성하는 실제 방출 파장(λE)을 결정(예측)하기 위해 제품 웨이퍼(10)의 처리 모니터링 및 처리 제어를 수행하는 것을 포함한다. 이것은 동일한 처리(즉, 동일한 디바이스 구조체들)에 대해서 주어진 제품 웨이퍼에 대해 그리고 상이한 제품 웨이퍼들 사이에서 실행될 수 있다. 본 명세서에서 개시된 방법들을 사용하는 것을 특징으로 하는 선택된 LED 다이(42)들은 그 다음에 도 3에 도시된 것과 같은 선택된 타입들의 LED 디바이스(50)들에서 사용될 수 있다.The methods of the present invention also provide process monitoring and process control of the product wafer 10 to determine (predict) the actual emission wavelength λ E that the LED die 42 produce when the product wafer 10 is diced. Includes performing. This can be done for a given product wafer and between different product wafers for the same process (ie, the same device structures). Selected LED dies 42 characterized using the methods disclosed herein can then be used in selected types of LED devices 50 as shown in FIG. 3.

본 발명의 방법들은 또한 제품 웨이퍼(10)의 형성에 사용된 처리 변수들 중 적어도 하나를 조정함으로써 디바이스 구조체(40)를 형성하기 위한 처리 최적화를 수행하는 것을 포함한다. 이것은 예를 들면 다음을 포함한다:The methods of the present invention also include performing process optimization to form the device structure 40 by adjusting at least one of the process variables used to form the product wafer 10. This includes, for example:

- 처리 변수들(예컨대, 온도, 온도 균일도, 가스 부분압력, 가스 부분압력 균일도, 유량, 유량 균일도, 시간)과 처리-유발된 스트레스 특성들(예컨대, 평균 스트레스 및 스트레스 균일도) 사이의 관계를 확립하는 단계; 및Establish a relationship between process variables (eg temperature, temperature uniformity, gas partial pressure, gas partial pressure uniformity, flow rate, flow uniformity, time) and treatment-induced stress characteristics (eg average stress and stress uniformity) Making; And

- 방출 파장이 원하는 방출 파장에 가능한 가까워지는 것과 같이, 원하는 디바이스 특성을 제공하는 처리의 스트레스 특성을 최적화하기 위해 처리 변수들 중 적어도 하나를 변경하는 단계.Modifying at least one of the processing parameters to optimize the stress characteristics of the process providing the desired device characteristics, such that the emission wavelength is as close as possible to the desired emission wavelength.

처리 최적화를 지향하는 본 발명의 방법들은 또한 다음 단계들을 포함한다:The methods of the present invention directed to process optimization also include the following steps:

- 동일한 처리를 실행하기 위해 사용된 상이한 처리 도구들, 예컨대 상상이한 MOCVD 리액터 시스템과 관련된 스트레스 특성을 확립하는 단계.Establishing stress characteristics associated with the different processing tools used to carry out the same processing, such as the imagined MOCVD reactor system.

- 최소한의 바람직한 스트레스 특성, 즉 최대량의 디바이스 성능 변화(예컨대, 실제 방출 파장에서의 최대 변화)를 야기하는 스트레스 특성을 제공하는 특정 처리 도구를 식별하는 단계.Identifying a particular processing tool that provides a minimum desirable stress characteristic, that is, a stress characteristic that causes a maximum amount of device performance change (eg, a maximum change in the actual emission wavelength).

- 스트레스 특성(즉, 웨이퍼 온도, 웨이퍼 온도 균일도, 가스 부분압력, 가스 부분압력 균일도, 가스 유량, 가스 유량 균일도 등)에 영향을 주는 하드웨어 또는 제어 세팅, 조정 등과 같은 처리 도구 파라미터를 식별하는 단계.Identifying processing tool parameters such as hardware or control settings, adjustments, etc. that affect stress characteristics (ie wafer temperature, wafer temperature uniformity, gas partial pressure, gas partial pressure uniformity, gas flow rate, gas flow uniformity, etc.).

- 방출 파장(λE)에서 감소된 변화를 얻기 위해 처리 도구 파라미터를 조정하고, 특히 특정 예에서 LED 다이들의 방출 파장(λE)이 변화를 최소화하는 단계.Adjusting the processing tool parameters to obtain a reduced change in the emission wavelength λ E , in particular in the specific example the emission wavelength λ E of the LED dies minimizing the change.

도 10은 제품 웨이퍼를 형성하기 위해 사용된 기판 및 제품 웨이퍼의 곡률 측정에 기초하여 제품 웨이퍼(10)로부터 형성된 LED 다이(42)들에 대한 실제 방출 파장(λE)을 예측하는 방법의 예를 제시하는 흐름도(300)이다.10 illustrates an example of a method of predicting the actual emission wavelength λ E for LED dies 42 formed from the product wafer 10 based on the curvature measurements of the product wafer and the substrate used to form the product wafer. A flowchart 300 is presented.

흐름도(300)는 제품 웨이퍼(10) 위의 디바이스 구조체(40)로부터 형성된 다이(42)들에 대해 디바이스-레이어 스트레스 S(x,y)와 실제 방출 파장 λE(x,y) 사이의 관계를 확립하는 제1 단계(302)를 포함한다.Flowchart 300 shows the relationship between device-layer stress S (x, y) and the actual emission wavelength λ E (x, y) for dies 42 formed from device structure 40 on product wafer 10. The first step 302 of establishing a.

흐름도(300)는 전술한 바와 같이 기판 곡률 측정치 C0(x,y)에 기초하여 제품 웨이퍼(10)의 곡률 변화 △C(x,y)를 측정하는 제2 단계(304)를 포함한다.Flowchart 300 includes a second step 304 of measuring the curvature change ΔC (x, y) of the product wafer 10 based on the substrate curvature measurement C 0 (x, y) as described above.

흐름도(300)는 측정된 곡률 변화 △C(x,y)를 기초로 예를 들면 스토니 방정식을 사용하여 제품 웨이퍼(10)의 디바이스-레이어 스트레스 S(x,y)를 계산하는 제3 단계(306)를 포함한다.The flow chart 300 is based on the third step of calculating the device-layer stress S (x, y) of the product wafer 10 based on the measured curvature change ΔC (x, y), for example using the Stony equation. 306).

흐름도(300)는 다이(42)들이 형성되는 제품 웨이퍼(10) 위의 디바이스 구조체(40)를 상기 계산된 디바이스-레이어 스트레스 S(x,y)와 연관시키는 제4 단계(308)를 포함한다.Flowchart 300 includes a fourth step 308 of associating the device structure 40 on the product wafer 10 on which dies 42 are formed with the calculated device-layer stress S (x, y). .

흐름도(300)는 단계 302에서 확립된 디바이스-레이어 스트레스 S(x,y)를 기초로 실제 방출 파장(λE)을 다양한 다이(42)들과 연관시키는 제5 단계(310)를 포함한다.Flowchart 300 includes a fifth step 310 of associating the actual emission wavelength λ E with the various dies 42 based on the device-layer stress S (x, y) established in step 302.

흐름도(300)는 다이(42)들의 방출 파장(λE)의 변화를 감소시키기 위해 적어도 하나의 처리 변수를 조정하는 제6 단계(312)를 포함한다.Flowchart 300 includes a sixth step 312 of adjusting at least one processing variable to reduce the change in emission wavelength λ E of dies 42.

본 명세서에 개시된 방법들의 또 다른 예에서, 제품 웨이퍼 곡률 측정은 제품 웨이퍼 처리 완료의 상이한 스테이지(단계)에서 이루어질 수 있다. 이것은 제품 웨이퍼 곡률이 각 처리 단계에서 어떻게 변하는 지에 대한 통찰을 제공할 수 있다.In another example of the methods disclosed herein, product wafer curvature measurements can be made at different stages of product wafer processing completion. This can provide insight into how product wafer curvature changes with each processing step.

또한, 전술한 바와 같이, 흐름도(300)는, 웨이퍼들의 샘플(세트)에 대해 곡률(C)을 정밀하게 측정하고 그것들의 LED 방출 파장(λE)을 측정한 후 측정된 기판 곡률(C)과 실제 디바이스 데이터를 상관시킴으로써 실제 파장 천이에 대한 상관 곡선 또는 참조-테이블을 생성하기 위해 시제품 웨이퍼(10)로부터 필요한 데이터를 경험적으로 획득하는 서브-단계를, 단계 302의 일부로서 포함할 수 있다. 이것은 후속하는 대량의 LED 디바이스 제조를 위한 처리 제어 및 검사 모니터로서 제품 웨이퍼 곡률 측정의 사용을 가능하게 한다.Further, as described above, the flowchart 300 measures the substrate curvature C measured after precisely measuring the curvature C for a sample (set) of wafers and measuring their LED emission wavelength λ E. As part of step 302, a sub-step may be empirically obtained from the prototype wafer 10 to correlate the actual device data with a correlation curve for actual wavelength transition or to generate a reference-table. This enables the use of product wafer curvature measurements as process control and inspection monitors for subsequent high volume LED device fabrication.

본 발명의 범위와 사상을 벗어나지 않으면서 본 발명에 대해 다양한 변경 및 변형이 이루어질 수 있음은 당업자에게 명백할 것이다. 그러므로, 본 발명은 첨부된 청구항과 그 균등물의 범위 안에 있는 한 본 발명에 대한 변경과 변형을 포함하는 것으로 해석되어야 한다.It will be apparent to those skilled in the art that various changes and modifications can be made herein without departing from the scope and spirit of the invention. Therefore, it is intended that the present invention cover the modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.

10 제품 웨이퍼 20 기판
21 에지 22 상부면
24 하부면 30 디바이스 레이어
32 디바이스 구조체 어레이 40 디바이스 구조체
42 다이 50 발광 디바이스
52A 애노드 52C 캐소드
54 내부 56 외피
58 반사 캐비티 60 와이어 본드
62 광 70 서셉터
72 상부면 78 립(lip)
90 MOCVD 리액터 시스템 96 MOCVD 서브시스템
100 리액터 챔버 104 내부
110 제어기 210 카메라
230 빔 스플리터 224 필터링 렌즈
240 웨이퍼 스테이지 250 레이저
252 시준된 레이저 빔 252R 반사광
260 신호 처리기 262 프로세서
264 메모리 A1, A2 광학 축
G1, G2 격자
10 products wafers 20 substrates
21 Edge 22 Top
24 Bottom View 30 Device Layers
32 Device Structure Array 40 Device Structure
42 die 50 light emitting device
52A anode 52C cathode
54 inner 56 outer shell
58 Reflective Cavity 60 Wire Bond
62 Optical 70 Susceptor
72 Top face 78 Lip
90 MOCVD Reactor System 96 MOCVD Subsystem
100 reactor chamber 104 inside
110 Controller 210 Camera
230 beam splitter 224 filtering lens
240 wafer stage 250 laser
252 collimated laser beam 252R reflected light
260 signal processor 262 processor
264 memory A1, A2 optical axis
G1, G2 Grid

Claims (22)

기판을 구비하는 제품 웨이퍼의 반도체 발광 디바이스 구조체의 방출 파장을 특성분석하는 방법에 있어서,
시제품 웨이퍼의 디바이스-레이어 스트레스(S(x,y))를 측정하고, 다이들을 형성하기 위해 상기 시제품 웨이퍼를 다이싱하고, 그리고 이들의 디바이스-레이어 스트레스 및 대응하는 디바이스 구조체 위치(x,y)들의 함수로서 상기 다이들의 방출 파장을 측정함으로써, 상기 제품 웨이퍼 위에 형성된 디바이스 구조체들에 대해 디바이스-레이어 스트레스(S(x,y))와 방출 파장(λE(x,y)) 사이의 관계를 확립하는 단계;
상기 디바이스 구조체들을 형성하기 위한 기판 처리 전 및 후에 수행된 기판의 곡률 측정에 기초하여 상기 시제품 웨이퍼의 곡률 변화(△C(x,y))를 측정하는 단계;
측정된 상기 곡률 변화(△C)를 기초로 상기 시제품 웨이퍼의 디바이스-레이어 스트레스(S(x,y))를 계산하는 단계; 및
방출 파장(λE)에 대응하는 디바이스 구조체들에 대해 예측된 방출 파장을 확립하기 위해 상기 시제품 웨이퍼 위의 (x,y) 위치들과 디바이스-레이어 스트레스(S(x,y)) 사이의 관계를 기초로 실제 방출 파장(λE)과 디바이스 구조체들을 연관시키는 단계를 포함하는 방출 파장 특성분석 방법.
A method of characterizing an emission wavelength of a semiconductor light emitting device structure of a product wafer having a substrate, the method comprising:
Measure the device-layer stress (S (x, y)) of the prototype wafer, dice the prototype wafer to form dies, and their device-layer stress and corresponding device structure location (x, y) By measuring the emission wavelength of the dies as a function of the relationship between the device-layer stress (S (x, y)) and the emission wavelength λ E (x, y) for device structures formed on the product wafer Establishing;
Measuring a change in curvature (ΔC (x, y)) of the prototype wafer based on measurement of curvature of the substrate performed before and after substrate processing to form the device structures;
Calculating a device-layer stress (S (x, y)) of the prototype wafer based on the measured change in curvature ΔC; And
Relationship between (x, y) locations on the prototype wafer and device-layer stress (S (x, y)) to establish a predicted emission wavelength for device structures corresponding to emission wavelength λ E Associating the device structures with the actual emission wavelength [lambda] E based on the method.
제 1 항에 있어서,
측정된 상기 곡률 변화(△C)를 기초로 상기 시제품 웨이퍼의 스트레스(S(x,y))를 아래의 식에 의해 계산하는 단계를 추가로 포함하는 방출 파장 특성분석 방법.
S(x,y) = {MShS 2/6hF}△C(x,y)
여기서, MS는 기판의 2축 모듈러스(biaxial modulus), hS는 기판의 높이, hF는 디바이스 구조체의 두께임.
The method of claim 1,
And calculating the stress (S (x, y)) of the prototype wafer based on the measured change in curvature (ΔC) by the following equation.
S (x, y) = {M S h S 2 / 6h F } △ C (x, y)
Where M S is the biaxial modulus of the substrate, h S is the height of the substrate, and h F is the thickness of the device structure.
제 1 항에 있어서,
상기 디바이스 구조체들은 발광 다이오드(LED) 또는 레이저 다이오드 구조를 구비하는 방출 파장 특성분석 방법.
The method of claim 1,
Wherein said device structures have a light emitting diode (LED) or laser diode structure.
제 1 항에 있어서,
원하는 방출 파장을 확립하는 단계;
상기 디바이스 구조체로부터 다이를 형성하기 위해 제품 웨이퍼를 다이싱하는 단계; 및
상기 예측된 방출 파장을 기초로 상기 다이를 선별하는 단계를 추가로 포함하는 방출 파장 특성분석 방법.
The method of claim 1,
Establishing a desired emission wavelength;
Dicing a product wafer to form a die from the device structure; And
And selecting the die based on the predicted emission wavelength.
제 1 항에 있어서,
상기 방출 파장의 변화량에 공차(tolerance)를 정의하는 단계; 및
상기 예측된 방출 파장을 상기 공차와 비교하고, 상기 제품 웨이퍼의 폐기, 상기 제품 웨이퍼의 재작업, 또는 상기 제품 웨이퍼의 선택된 부분의 사용 중 어느 하나를 포함하는 작업 과정을 상기 비교로부터 결정하는 단계를 추가로 포함하는 방출 파장 특성분석 방법.
The method of claim 1,
Defining a tolerance in the amount of change in emission wavelength; And
Comparing the predicted emission wavelength with the tolerance and determining from the comparison a workflow comprising any one of discarding the product wafer, reworking the product wafer, or using a selected portion of the product wafer. Further comprising emission wavelength characterization method.
제 1 항에 있어서,
상기 기판 처리는 유기금속화학기상증착(MOCVD) 처리를 수행하는 단계를 포함하는 방출 파장 특성분석 방법.
The method of claim 1,
Wherein said substrate treatment comprises performing an organometallic chemical vapor deposition (MOCVD) process.
기판 및 디바이스 레이어를 구비하는 제품 웨이퍼의 반도체 발광 디바이스 구조체의 방출 파장을 특성분석하는 방법에 있어서,
a) 상기 제품 웨이퍼와 실질적으로 동일한 방식으로 형성된 시제품 웨이퍼의 하나 이상의 특성을 측정하는 단계;
b) 상기 시제품 웨이퍼 위의 위치와 관련된 LED 다이들을 형성하기 위해 상기 하나 이상의 시제품 웨이퍼를 다이싱하는 단계;
c) 상기 제품 웨이퍼 위의 위치에 따라 변하는 LED 방출 파장들의 세트를 확립하기 위해 각각의 상기 LED 다이에 대해 LED 방출 파장을 측정하는 단계;
d) 상기 하나 이상의 시제품 웨이퍼 특성, 상기 LED 방출 파장 세트, 및 상기 LED 다이들의 위치 사이의 관계를 결정하는 단계; 및
e) 상기 제품 웨이퍼 위에 형성된 LED 구조체들의 LED 방출 파장을 예측하기 위해 단계 d)에서 결정된 관계를 사용하는 단계를 포함하고,
단계 a)에서 상기 하나 이상의 특성은 디바이스 레이어 스트레스 및 제품 웨이퍼 곡률을 포함하는 특성 그룹에서 선택되는 방출 파장 특성분석 방법.
A method of characterizing an emission wavelength of a semiconductor light emitting device structure of a product wafer having a substrate and a device layer, the method comprising:
a) measuring one or more properties of a prototype wafer formed in substantially the same manner as the product wafer;
b) dicing the one or more prototype wafers to form LED dies associated with locations on the prototype wafer;
c) measuring the LED emission wavelength for each of the LED dies to establish a set of LED emission wavelengths that vary with location on the product wafer;
d) determining a relationship between the one or more prototype wafer characteristics, the LED emission wavelength set, and the location of the LED dies; And
e) using the relationship determined in step d) to predict the LED emission wavelength of the LED structures formed on the product wafer,
Wherein said at least one characteristic is selected from a group of characteristics comprising device layer stress and product wafer curvature.
제 7 항에 있어서,
단계 d)에서 결정된 관계를 기초로 상기 제품 웨이퍼의 LED 구조체들을 저장(bin)하는 단계를 추가로 포함하는 방출 파장 특성분석 방법.
The method of claim 7, wherein
And emitting the LED structures of the product wafer based on the relationship determined in step d).
제 7 항에 있어서,
상기 제품 웨이퍼는 기판을 포함하고,
상기 방법은,
상기 제품 웨이퍼를 형성하기에 앞서 상기 기판의 곡률을 측정하는 단계를 추가로 포함하는 방출 파장 특성분석 방법.
The method of claim 7, wherein
The product wafer comprises a substrate,
The method comprises:
And measuring curvature of the substrate prior to forming the product wafer.
제 9 항에 있어서,
코히런트 그래디언트 센싱(CGS: coherent gradient sensing)을 사용하여 상기 기판 곡률 및 제품 웨이퍼 곡률 중 적어도 하나를 측정하는 단계를 추가로 포함하는 방출 파장 특성분석 방법.
The method of claim 9,
And measuring at least one of the substrate curvature and the product wafer curvature using coherent gradient sensing (CGS).
제 9 항에 있어서,
상기 디바이스 구조체는 치수(dimension)를 갖고,
상기 방법은,
상기 디바이스 구조체 치수보다 실질적으로 같거나 작은 치수까지 상기 하나 이상의 시제품 웨이퍼 특성을 결정하는 단계를 포함하는 방출 파장 특성분석 방법.
The method of claim 9,
The device structure has a dimension,
The method comprises:
And determining the one or more prototype wafer characteristics up to a dimension substantially equal to or less than the device structure dimension.
반도체 발광 디바이스(LED)를 형성하는 방법에 있어서,
하나 이상의 처리 변수들을 갖는 처리에 의해 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계;
상기 기판 위에 상기 발광 디바이스 구조체들을 형성한 후 상기 제품 웨이퍼의 곡률(C(x,y))을 측정하고, 곡률 변화 △C(x,y) = C(x,y) - C0(x,y)를 결정하는 단계;
측정된 상기 곡률 변화 △C(x,y)를 기초로 상기 제품 웨이퍼의 스트레스 S(x,y)를 계산하는 단계;
계산된 상기 스트레스(S(x,y))와 상기 제품 웨이퍼 위의 발광 디바이스 구조체들의 (x,y) 위치들 사이의 관계를 기초로 상기 LED 구조체들의 방출 파장(λE)과 계산된 상기 스트레스 S(x,y)를 연관시키는 단계; 및
상기 방출 파장(λE)을 방출 파장 변화 공차와 비교하고 상기 공차를 기초로 상기 LED 구조체들을 하나 이상의 저장소(bin)에 저장하는 단계를 포함하고,
상기 제품 웨이퍼를 형성하는 단계에서, 상기 기판은 기판 위에 상기 LED 구조체를 형성하기 전에 공지된 초기 곡률 C0(x,y)을 갖는, 반도체 LED 형성 방법.
In the method of forming a semiconductor light emitting device (LED),
Forming a product wafer comprising LED structures formed over the substrate by a process having one or more processing variables;
After forming the light emitting device structures on the substrate, the curvature C (x, y) of the product wafer was measured, and the curvature change ΔC (x, y) = C (x, y)-C 0 (x, determining y);
Calculating the stress S (x, y) of the product wafer based on the measured curvature change ΔC (x, y);
The calculated emission wavelength λ E and the calculated stress based on the relationship between the calculated stress (S (x, y)) and the (x, y) positions of light emitting device structures on the product wafer Associating S (x, y); And
Comparing the emission wavelength λ E with an emission wavelength change tolerance and storing the LED structures in one or more bins based on the tolerance,
In the forming a product wafer, the substrate has a known initial curvature C 0 (x, y) prior to forming the LED structure on the substrate.
제 12 항에 있어서,
LED 디바이스를 형성하기 위해 하나 이상의 선택된 저장소 내의 LED 구조체만을 사용하는 단계를 추가로 포함하는, 반도체 LED 형성 방법.
13. The method of claim 12,
And using only LED structures in one or more selected reservoirs to form LED devices.
제 12 항에 있어서,
상기 제품 웨이퍼 위의 상기 LED 구조체의 (x,y) 위치의 함수로서 상기 LED 구조체의 방출 파장 변화량을 감소시키기 위해 상기 하나 이상의 처리 변수들 중 적어도 하나를 조정하는 단계를 추가로 포함하는, 반도체 LED 형성 방법.
13. The method of claim 12,
Further comprising adjusting at least one of the one or more processing variables to reduce the amount of emission wavelength variation of the LED structure as a function of the (x, y) position of the LED structure on the product wafer. Forming method.
제 14 항에 있어서,
상기 처리 변수들은 시간, 온도, 온도 균일도, 가스 부분압력, 가스 부분압력 균일도, 가스 유동 속도 및 가스 유동 균일도를 포함하는 처리 변수들의 세트로부터 선택되는, 반도체 LED 형성 방법.
15. The method of claim 14,
Wherein the processing variables are selected from a set of processing variables including time, temperature, temperature uniformity, gas partial pressure, gas partial pressure uniformity, gas flow rate and gas flow uniformity.
제 14 항에 있어서,
상기 제품 웨이퍼와 동일한 방식으로 형성된 하나 이상의 시제품 웨이퍼의 곡률 측정을 수행하는 단계;
LED 다이들을 형성하기 위해 상기 하나 이상의 시제품 웨이퍼를 다이싱하는 단계; 및
방출 파장에 대한 측정된 상기 시제품 웨이퍼 곡률에 대해 상기 하나 이상의 시제품 웨이퍼 위의 이들 (x,y) 위치의 함수로서 상기 LED 다이들의 방출 파장을 측정하는 단계를 추가로 포함하는, 반도체 LED 형성 방법.
15. The method of claim 14,
Performing curvature measurements of one or more prototype wafers formed in the same manner as the product wafers;
Dicing the one or more prototype wafers to form LED dies; And
And measuring the emission wavelength of the LED dies as a function of their (x, y) location on the one or more prototype wafers relative to the measured prototype wafer curvature relative to the emission wavelength.
제 16 항에 있어서,
새로운 제품 웨이퍼를 형성하는 단계;
상기 새로운 제품 웨이퍼의 곡률을 측정하는 단계; 및
상기 새로운 제품 웨이퍼의 측정된 곡률을 기초로 상기 새로운 제품 웨이퍼 위의 LED 구조체들의 LED 방출 파장을 결정하는 단계를 추가로 포함하는, 반도체 LED 형성 방법.
17. The method of claim 16,
Forming a new product wafer;
Measuring the curvature of the new product wafer; And
Determining the LED emission wavelength of the LED structures on the new product wafer based on the measured curvature of the new product wafer.
반도체 발광 디바이스(LED)를 형성하는 방법에 있어서,
하나 이상의 처리 변수를 갖는 처리에 의해 반도체 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계;
상기 기판 위에 LED 구조체를 형성한 후에 상기 제품 웨이퍼의 곡률 균일도를 측정하는 단계; 및
곡률 균일도 요건 및 스트레스 균일도 요건 중 적어도 하나를 충족시키기 위해 상기 하나 이상의 처리 변수들 중 적어도 하나를 조정하는 단계를 포함하는, 반도체 LED 형성 방법.
In the method of forming a semiconductor light emitting device (LED),
Forming a product wafer comprising LED structures formed over the semiconductor substrate by a process having one or more processing parameters;
Measuring the curvature uniformity of the product wafer after forming an LED structure on the substrate; And
Adjusting at least one of the one or more processing parameters to meet at least one of a curvature uniformity requirement and a stress uniformity requirement.
반도체 발광 디바이스(LED)를 형성하는 방법에 있어서,
하나 이상의 처리 변수를 갖는 처리에 의해 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계;
상기 기판 위에 상기 LED 구조체를 형성한 후에 상기 제품 웨이퍼의 곡률(C(x,y))을 측정하고, C(x,y) 및 C0(x,y)을 기초로 곡률 균일도를 결정하는 단계;
제1 곡률 균일도의 범위 내에 속하는 제1 다이의 수를 결정하는 단계;
제2 곡률 균일도의 범위 내에 속하는 제1 다이의 수를 결정하는 단계; 및
상기 제1 및 제2 수를 기초로 상기 제품 웨이퍼에 대해 품질 값을 부여하는 단계를 포함하고,
상기 제품 웨이퍼를 형성하는 단계에서, 상기 기판은 기판 위에 상기 LED 구조체를 형성하기 전에 공지된 초기 곡률 C0(x,y)을 갖는, 반도체 LED 형성 방법.
In the method of forming a semiconductor light emitting device (LED),
Forming a product wafer comprising LED structures formed over the substrate by a process having one or more processing parameters;
Measuring the curvature C (x, y) of the product wafer after forming the LED structure on the substrate, and determining the curvature uniformity based on C (x, y) and C 0 (x, y) ;
Determining a number of first dies that fall within a range of first curvature uniformity;
Determining a number of first dies that fall within a range of second curvature uniformities; And
Assigning a quality value to the product wafer based on the first and second numbers,
In the forming a product wafer, the substrate has a known initial curvature C 0 (x, y) prior to forming the LED structure on the substrate.
제 19 항에 있어서,
부여된 상기 품질 값을 기초로 상기 제품 웨이퍼를 처분하는 단계를 추가로 포함하는, 반도체 LED 형성 방법.
The method of claim 19,
And disposing the product wafer based on the imparted quality value.
제 19 항에 있어서,
상기 제1 및 제2 수와 관련된 LED 다이를 형성하기 위해 상기 제품 웨이퍼를 다이싱하는 단계; 및
상기 제1 수와 관련된 LED 다이를 제1 용도를 위해 사용하고 상기 제2 수와 관련된 LED 다이를 제2 용도를 위해 사용하는 단계를 추가로 포함하는, 반도체 LED 형성 방법.
The method of claim 19,
Dicing the product wafer to form an LED die associated with the first and second numbers; And
Using the LED die associated with the first number for a first use and using the LED die associated with the second number for a second use.
반도체 발광 디바이스(LED)를 형성하는 방법에 있어서,
하나 이상의 처리 변수를 갖는 처리에 의해 기판 위에 형성된 LED 구조체들을 포함하는 제품 웨이퍼를 형성하는 단계;
상기 기판 위에 상기 LED 구조체를 형성한 후에 상기 제품 웨이퍼의 곡률(C(x,y))을 측정하고, 곡률 변화 △C(x,y) = C(x,y) - C0(x,y)를 결정하는 단계;
상기 제품 웨이퍼 위의 LED 구조체의 (x,y) 위치와 계산된 상기 곡률 C(x,y) 사이의 관계를 기초로 계산된 상기 곡률(C(x,y))과 상기 LED 구조체의 방출 파장(λE)을 연관시키는 단계; 및
LED를 형성하기 위해 어느 LED 구조체가 사용될 수 있는 지를 결정하기 위해 상기 방출 파장(λE)을 방출 파장 변화 공차와 비교하는 단계를 포함하고,
상기 제품 웨이퍼를 형성하는 단계에서, 상기 기판은 기판 위에 상기 LED 구조체를 형성하기 전에 공지된 초기 곡률 C0(x,y)을 갖는, 반도체 LED 형성 방법.
In the method of forming a semiconductor light emitting device (LED),
Forming a product wafer comprising LED structures formed over the substrate by a process having one or more processing parameters;
After the LED structure is formed on the substrate, the curvature C (x, y) of the product wafer is measured, and the curvature change ΔC (x, y) = C (x, y)-C 0 (x, y Determining);
The curvature (C (x, y)) and the emission wavelength of the LED structure calculated based on the relationship between the (x, y) position of the LED structure on the product wafer and the calculated curvature C (x, y) associating (λ E ); And
Comparing the emission wavelength λ E with an emission wavelength change tolerance to determine which LED structure can be used to form an LED,
In the forming a product wafer, the substrate has a known initial curvature C 0 (x, y) prior to forming the LED structure on the substrate.
KR1020120129611A 2011-12-07 2012-11-15 Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics Abandoned KR20130064010A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161567820P 2011-12-07 2011-12-07
US61/567,820 2011-12-07

Publications (1)

Publication Number Publication Date
KR20130064010A true KR20130064010A (en) 2013-06-17

Family

ID=48464687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120129611A Abandoned KR20130064010A (en) 2011-12-07 2012-11-15 Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics

Country Status (5)

Country Link
JP (1) JP5581365B2 (en)
KR (1) KR20130064010A (en)
DE (1) DE102012023353A1 (en)
SG (1) SG191486A1 (en)
TW (1) TWI520245B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022740A1 (en) * 2018-07-23 2020-01-30 삼성전자주식회사 Electronic device including led transmission device, and control method therefor
US12009452B2 (en) 2018-07-23 2024-06-11 Samsung Electronics Co., Ltd. Electronic device including LED transmission device, and control method therefor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2017860B1 (en) 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
CN119965135B (en) * 2025-04-02 2025-09-05 杭州广立测试设备有限公司 Automatic testing method, device and electronic equipment for wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156454A (en) * 2004-11-25 2006-06-15 Sony Corp Crystal growth method and method for producing gallium nitride compound thin film
KR100714630B1 (en) * 2006-03-17 2007-05-07 삼성전기주식회사 Wavelength conversion type light emitting device by applying pressure
JP2009119677A (en) * 2007-11-14 2009-06-04 Suzuka Fuji Xerox Co Ltd Manufacturing method of led print head
JP2012513673A (en) * 2008-12-23 2012-06-14 クリー インコーポレイテッド Wafer level white LED color correction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129454A (en) * 1991-10-31 1993-05-25 Nec Kyushu Ltd Ic carrier
US6031611A (en) 1997-06-03 2000-02-29 California Institute Of Technology Coherent gradient sensing method and system for measuring surface curvature
US6600565B1 (en) * 2000-04-25 2003-07-29 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
EP1428242A2 (en) * 2000-04-27 2004-06-16 California Institute Of Technology Real-time evaluation of stress fields and properties in line features formed on substrates
US8111376B2 (en) * 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
JP2010177620A (en) * 2009-02-02 2010-08-12 Showa Denko Kk Production process of light-emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156454A (en) * 2004-11-25 2006-06-15 Sony Corp Crystal growth method and method for producing gallium nitride compound thin film
KR100714630B1 (en) * 2006-03-17 2007-05-07 삼성전기주식회사 Wavelength conversion type light emitting device by applying pressure
JP2009119677A (en) * 2007-11-14 2009-06-04 Suzuka Fuji Xerox Co Ltd Manufacturing method of led print head
JP2012513673A (en) * 2008-12-23 2012-06-14 クリー インコーポレイテッド Wafer level white LED color correction

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020022740A1 (en) * 2018-07-23 2020-01-30 삼성전자주식회사 Electronic device including led transmission device, and control method therefor
US12009452B2 (en) 2018-07-23 2024-06-11 Samsung Electronics Co., Ltd. Electronic device including LED transmission device, and control method therefor

Also Published As

Publication number Publication date
JP2013120935A (en) 2013-06-17
TW201324644A (en) 2013-06-16
SG191486A1 (en) 2013-07-31
DE102012023353A1 (en) 2013-06-13
JP5581365B2 (en) 2014-08-27
TWI520245B (en) 2016-02-01

Similar Documents

Publication Publication Date Title
JP5830026B2 (en) How to improve the performance of a substrate carrier
US8765493B2 (en) Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics
TWI782082B (en) Systems and methods for combining optical metrology with mass metrology
US8196545B2 (en) Device and method for manufacturing a semiconductor wafer
US7813895B2 (en) Methods for plasma matching between different chambers and plasma stability monitoring and control
JP2013513236A5 (en)
JP2018117116A (en) Characteristic constraint method from time sequence of spectrum for controlling end point in processing
TW202240734A (en) Machine-learning in multi-step semiconductor fabrication processes
EP2828628A1 (en) Methods and apparatus for spectral luminescence measurement
KR20130064010A (en) Methods of characterizing semiconductor light-emitting devices based on product wafer characteristics
US10619996B2 (en) Vapor phase growth rate measuring apparatus, vapor phase growth apparatus, and growth rate detection method
EP3502615A1 (en) A wafer surface curvature determining system
CN101369551B (en) Process control for improving wafer uniformity using combined or independent metrics
JP2013120935A5 (en)
US20180226535A1 (en) Methods of Forming Product Wafers Having Semiconductor Light-Emitting Devices To Improve Emission Wavelength Uniformity
Yan et al. In-Situ Temperature Monitoring and Deposition Induced Errors Calibration in Metal-Organic Chemical Vapor Deposition
Moore Optical reflectometry elucidates layer thicknesses

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20121115

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170911

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20121115

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180417

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181020

PC1904 Unpaid initial registration fee