[go: up one dir, main page]

KR20130049620A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20130049620A
KR20130049620A KR1020110114749A KR20110114749A KR20130049620A KR 20130049620 A KR20130049620 A KR 20130049620A KR 1020110114749 A KR1020110114749 A KR 1020110114749A KR 20110114749 A KR20110114749 A KR 20110114749A KR 20130049620 A KR20130049620 A KR 20130049620A
Authority
KR
South Korea
Prior art keywords
layer
zinc
semiconductor layer
tin
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020110114749A
Other languages
English (en)
Inventor
박재우
이제훈
안병두
박세용
박준현
김건희
임지훈
이경원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110114749A priority Critical patent/KR20130049620A/ko
Priority to US13/490,978 priority patent/US8743307B2/en
Priority to CN201210247010.6A priority patent/CN103094351B/zh
Publication of KR20130049620A publication Critical patent/KR20130049620A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Thin Film Transistor (AREA)

Abstract

표시 장치를 제공한다. 본 발명의 한 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하고, 소스 전극과 연결되어 있는 데이터선, 상기 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극, 상기 데이터선 위에 위치하는 보호막을 포함하고, 상기 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 형성하며, 상기 인듐의 원자 백분율이 50at%이하이고, 상기 주석에 대한 상기 아연의 비율은 1.38이상 3.88이하이다.

Description

표시 장치{display DEVICE}
본 발명은 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 및 전기 영동 표시 장치(electrophoretic display), 플라즈마 표시 장치(plasma display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치는 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치는 전기 광학 활성층으로 유기 발광층을 포함한다. 한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가 받고, 전기 광학 활성층은 이러한 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에는 박막 트랜지스터가 형성되는 표시판이 포함될 수 있다. 박막 트랜지스터 표시판에는 여러 층의 전극, 반도체 등이 패터닝되며, 일반적으로 패터닝 공정에 마스크(mask)를 이용한다.
한편, 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체는 비정질 실리콘(amorphous silicon)이 많이 사용되고 있지만, 전하 이동도가 낮기 때문에, 고성능 박막 트랜지스터를 제조하는데 한계가 있다. 또한, 다결정 실리콘(polysilicon)을 사용하는 경우, 전하 이동도가 높아 고성능 박막 트랜지스터의 제조가 용이하지만, 원가가 비싸고 균일도가 낮아 대형의 박막 트랜지스터 표시판을 제조하는데 한계가 있다.
이에 따라, 비정질 실리콘보다 전자 이동도가 높고 전류의 ON/OFF 비율이 높으면서, 다결정 실리콘보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 박막 트랜지스터에 대한 연구가 진행되고 있다.
산화물 반도체로 아연 산화물(ZnO), 주석 산화물(SnO2) 및 아연-주석 산화물(ZnSnO) 등을 사용하는 것에 대한 연구가 진행되고 있다. 하지만, 산화물 반도체를 형성하는 구성 물질의 조성에 따라 박막 트랜지스터의 특성 및 식각 특성이 달라질 수 있기 때문에 실제로 산화물 반도체를 사용하여 표시 장치를 제조하기 위해서는 그에 맞는 조건을 충족시킬 필요가 있다.
본 발명이 해결하고자 하는 과제는 구동 특성이 우수하고 4매 공정과 같은 실제 양산 가능한 조건을 만족하는 산화물 반도체를 포함하는 표시 장치를 제공하는데 있다.
본 발명의 한 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하고, 소스 전극과 연결되어 있는 데이터선, 상기 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극, 상기 데이터선 위에 위치하는 보호막을 포함하고, 상기 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 형성하며, 상기 인듐의 원자 백분율이 5 at% 이상 50 at% 이하이고, 상기 주석에 대한 상기 아연의 비율은 1.38이상 3.88이하이다.
상기 인듐의 원자 백분율은 10 at% 이상 30 at% 이하이고, 상기 주석에 대한 상기 아연의 비율은 1.78이상 2.95이하일 수 있다.
상기 반도체층의 식각률은 10 Å/second 이상 200 Å/second일 수 있다.
상기 반도체층은 채널 부분을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 모양을 가질 수 있다.
상기 반도체층의 문턱 전압(Vth)은 -10V 이상일 수 있다.
상기 반도체층의 전하 이동도는 5cm2/Vs 일 수 있다.
상기 게이트 절연막은 하부막 및 상부막으로 형성될 수 있다.
상기 하부막은 산화 규소로 형성할 수 있다.
상기 상부막은 질화 규소로 형성할 수 있다.
상기 보호막 위에 위치하는 화소 전극을 더 포함하고, 상기 보호막은 접촉 구멍을 갖고, 상기 접촉 구멍을 통해 상기 화소 전극과 상기 드레인 전극이 연결될 수 있다.
상기 제1 기판과 마주보는 제2 기판을 더 포함하고, 상기 제1 기판과 상기 제2 기판 사이에 액정층이 게재될 수 있다.
상기 반도체층의 식각률은 10 Å/second 이상 200 Å/second 일 수 있다.
상기 반도체층은 채널 부분을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 모양을 가질 수 있다.
상기 게이트 절연막은 하부막 및 상부막으로 형성될 수 있다.
상기 하부막은 산화 규소로 형성하고, 상기 상부막은 질화 규소로 형성할 수 있다.
상기 보호막 위에 위치하는 화소 전극을 더 포함하고, 상기 보호막은 접촉 구멍을 갖고, 상기 접촉 구멍을 통해 상기 화소 전극과 상기 드레인 전극이 연결될 수 있다.
상기 인듐의 원자 백분율은 10 at%이고, 상기 주석에 대한 상기 아연의 비율은 1.78이상 3.88이하일 수 있다.
상기 인듐의 원자 백분율은 20 at%이고, 상기 주석에 대한 상기 아연의 비율은 1.50이상 3.23이하일 수 있다.
상기 인듐의 원자 백분율은 30 at%이고, 상기 주석에 대한 상기 아연의 비율은 1.38이상 2.95이하일 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 위치하는 게이트 절연막, 상기 게이트 절연막 위에 위치하는 반도체층, 상기 반도체층 위에 위치하고, 소스 전극과 연결되어 있는 데이터선, 상기 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극, 상기 데이터선 위에 위치하는 보호막을 포함하고, 상기 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 형성하며, 상기 인듐의 원자 백분율이 5 at% 이상 50 at% 이하이고, 상기 아연의 원자 백분율은 25 at% 이상 71.6 at% 이하이고, 상기 주석의 원자 백분율은 16.1 at% 이상 33.3 at% 이하이다.
이와 같이 본 발명의 한 실시예에 따르면, 인듐, 아연, 주석을 포함하는 산화물 반도체를 사용하고 인듐, 아연, 주석의 원자 농도비를 조절하여 전하 이동도가 우수하고 금속 배선과 산화물 반도체를 일괄 식각할 수 있는 표시 장치를 구현할 수 있다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판을 나타내는 배치도이다.
도 2는 도 1의 절단선 II-II'을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 4는 주석과 아연의 비율에 따른 이동도 특성을 나타내는 그래프이다.
도 5는 인듐의 원자 백분율에 따른 문턱 전압의 특성을 나타내는 그래프이다.
도 6은 주석에 대한 아연의 비율에 따른 식각률을 나타내는 그래프이다.
도 7은 인듐의 원자 백분율에 따른 식각률을 나타내는 그래프이다.
도 8 및 도 9는 주석, 아연, 인듐의 비율에 따른 식각률을 나타내는 그래프이다.
도 10은 이동도 특성에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다.
도 11은 문턱 전압의 특성에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다.
도 12는 식각률의 상한선과 하한선의 범위에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다.
도 13은 이동도 특성, 문턱 전압의 특성 및 식각률의 특성에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 나타내는 배치도이다. 도 2는 도 1의 절단선 II-II'을 따라 잘라 도시한 단면도이다.
도 1 및 도 2를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어진 제1 기판(110) 위에 복수의 게이트선(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 게이트선(121)으로부터 돌출한 복수의 게이트 전극(124)을 포함한다.
게이트선(121) 및 게이트 전극(124)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나로 이루어질 수 있다.
본 실시예에서 게이트선(121) 및 게이트 전극(124)이 단일막으로 형성되는 것으로 설명하였으나, 이에 한정되지 않고, 이중막 또는 삼중막 형태 등으로 형성될 수 있다.
이중막 구조를 갖는 경우, 게이트선(121) 및 게이트 전극(124)은 하부막 및 상부막으로 형성될 수 있고, 하부막은 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중에서 선택된 하나로 이루어질 수 있다. 상부막은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중 선택된 하나로 이루어질 수 있다. 삼중막 구조의 경우, 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다.
게이트선(121) 위에는 게이트 절연막(140a, 140b)이 형성되어 있다. 게이트 절연막은 제1 절연막(140a) 및 제2 절연막(140b)을 포함할 수 있다. 제1 절연막은 대략 4000Å 두께의 질화 규소(SiNx)로 형성될 수 있고, 제2 절연막은 대략 500Å 두께의 산화 규소(SiO2)로 형성될 수 있다. 다른 실시예로 제1 절연막(140a)은 산질화 규소(SiON)이고, 제2 절연막(140b)은 산화 규소(SiO2)로 형성될 수 있다. 본 실시예에서는 게이트 절연막(140a, 140b)이 이중막 형태로 형성되는 것으로 설명하였으나, 단일막 형태 등으로 형성될 수도 있다.
게이트 절연막(140) 위에는 산화물 반도체로 만들어진 복수의 반도체층(151)이 형성되어 있다. 반도체층(151)은 주로 세로 방향으로 뻗으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection; 154)를 포함한다.
본 실시예에 따른 산화물 반도체는 인듐(In), 아연(Zn), 주석(Sn)을 포함한다. 산화물 반도체를 사용하여 전하 이동도 특성을 향상시키기 위해 인듐이 추가된다.
본 실시예에 따른 산화물 반도체를 구성하는 인듐의 원자 백분율(atomic percent)는 대략 5 at% 이상 50 at% 이하이다. 이것은 박막 트랜지스터를 구동하기 위해 요구되는 문턱 전압(Vth)을 최소 -10V를 확보하기 위한 수치 범위이다.
본 실시예에 따른 산화물 반도체의 비저항은 5*10-2 [Ωcm]이하이다. 이것은 현재 양산되고 있는 생산 라인의 스퍼터링 장비가 AC 스터퍼와 DC 스퍼터가 50 대 50으로 세팅되어 있기 때문에 인듐, 아연, 주석을 포함하는 산화물 반도체 타겟을 AC 스퍼터 또는 DC 스퍼터에 적용하기 위한 수치 범위이다.
또한, 반도체층(151) 위에 위치하는 복수의 데이터선(171), 복수의 소스 전극(173) 및 복수의 드레인 전극(175)과 반도체층(151)을 동일한 식각액을 사용하여 형성하기 위해 산화물 반도체에 포함된 주석에 대한 아연의 원자 농도비(atomic concentration ratio)는 대략 1.38이상 3.88이하 일 수 있다. 여기서, 주석에 대한 아연의 원자 농도비는 아연의 원자 백분율(at%)에서 주석의 원자 백분율(at%)를 나눈 값이다.
앞에서 설명한 주석에 대한 아연의 원자 농도비 관련하여 반도체층(151)의 식각률은 10 Å/second 이상 200 Å/second 이하이다. 이에 대해서는 이후 자세히 설명하기로 한다.
반도체층(151) 위에는 복수의 소스 전극(173) 각각과 연결되어 있는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 U자 형상을 가지는 복수의 소스 전극(173)과 연결되어 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 소스 전극(173)의 U자 형상의 가운데에서 상부를 향하여 연장되어 있다. 이러한 소스 전극(173) 및 드레인 전극(175)의 형상은 하나의 예시이며 다양하게 변형될 수 있다.
데이터선(171), 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 배선층(171, 173, 175)은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중에서 선택된 하나로 이루어질 수 있다.
본 실시예에서 데이터선(171), 소스 전극(173) 및 드레인 전극(175)이 단일막으로 형성되는 것으로 설명하였으나, 이에 한정되지 않고, 이중막 또는 삼중막 형태 등으로 형성될 수 있다.
이중막 구조를 갖는 경우, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)은 하부막 및 상부막으로 형성될 수 있고, 하부막은 몰리브덴(Mo)과 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 탄탈늄(Ta), 탄탈늄 합금, 망간(Mn), 망간 합금 중에서 선택된 하나로 이루어질 수 있고, 상부막은 알루미늄(Al)과 알루미늄 합금 등 알루미늄 계열의 금속, 은(Ag)과 은 합금 등 은 계열의 금속, 구리(Cu)와 구리 합금 등 구리 계열의 금속 중에서 선택된 하나로 이루어질 수 있다. 삼중막 구조의 경우, 서로 물리적 성질이 다른 막들이 조합되어 형성될 수 있다.
반도체층(151)의 돌출부(154)에는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다. 반도체층(151)은 돌출부(154)의 노출된 부분을 제외하고 데이터선(171), 소스 전극(173), 및 드레인 전극(175)과 실질적으로 동일한 평면 패턴을 가진다. 다시 말해, 데이터선(171), 소스 전극(173) 및 드레인 전극(175)의 측벽들은 이들 아래에 있는 반도체층(151)의 측벽들과 실질적으로 동일하게 정렬될 수 있다. 이러한 패턴을 형성하는 것은 데이터선(171), 소스 전극(173) 및 드레인 전극(175)을 포함하는 데이터 배선층(171, 173, 175)과 반도체층(151)을 동일한 마스크를 사용하고, 동일한 식각액을 사용하여 형성하기 때문이다. 데이터 배선층(171, 173, 175)은 습식 식각으로 형성하기 때문에 데이터 배선층(171, 173, 175)과 반도체층(151)을 일괄 식각하려면 반도체층(151)도 습식 식각을 해야 한다. 반도체층(151)을 습식 식각 하는 과정에서 하부에 위치하는 게이트 절연막 가운데 제2 절연막(140b)까지 식각되어 식각 프로파일이 나빠지는 것을 고려할 필요가 있다. 제2 절연막(140b)은 산화 규소(SiO2)로 형성되어 식각률이 대략 1.6 Å/second이기 때문에 반도체층(151)의 상부에 위치하는 데이터 배선층(171, 173, 175)의 과도 식각률(over etch rate)의 80% 이내에 반도체층(151)이 식각될 필요가 있다. 따라서, 본 실시예에서 반도체층(151)의 식각률은 10 Å/second 이상 200 Å/second 이하이다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체층의 돌출부(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
지금까지 인듐, 아연, 주석을 포함하는 산화물 반도체로 형성된 반도체층을 갖는 박막 트랜지스터 표시판에 대해 설명하였다. 이하에서는 도 3을 참고하여, 본 실시예에 따른 박막 트랜지스터 표시판(100)을 포함하는 일례로 액정 표시 장치에 대해 설명하기로 한다.
도 3은 본 발명의 다른 실시예에 따른 액정 표시 장치를 나타내는 단면도이다.
도 3을 참고하면, 제1 기판(110)과 마주하는 위치에 제2 기판(210)이 배치되어 있다. 제2 기판(210)은 투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판일 수 있다. 제2 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
제2 기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다.
차광 부재(220)와 색필터(230) 중 적어도 하나는 제1 표시판(100) 위에 형성될 수도 있다. 본 실시예에서 제1 표시판(100)은 박막 트랜지스터 표시판일 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 절연 물질로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자(31)의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
화소 전극(191)은 유지 전극선(도시하지 않음)과 중첩하여 유지 축전기(storage capacitor)를 이룰 수 있고, 이를 통해 액정 축전기의 전압 유지 능력을 강화할 수 있다.
화소 전극(191)은 ITO 또는 IZO 따위의 투명 도전체로 만들어질 수 있다.
앞에서 액정 표시 장치에 본 실시예에 따른 박막 트랜지스터 표시판을 적용하는 경우에 대해 설명하였으나, 본 실시예는 유기 발광 표시 장치 및 기타 박막 트랜지스터를 사용하여 스위칭 동작을 하는 표시 장치에 광범위하게 적용될 수 있다.
이하에서는 본 발명의 실시예에 따른 산화물 반도체에 대해 자세히 설명하기로 한다.
도 4는 주석과 아연의 비율에 따른 이동도 특성을 나타내는 그래프이다.
도 4를 참고하면, 인듐-갈륨-아연을 포함하는 산화물 반도체의 전하 이동도 5 cm2/Vs를 기준으로 할 때, 갈륨 대신 주석을 포함하는 본 실시예에서 박막 트랜지스터의 특성을 향상을 기대하기 위해 5 cm2/Vs 이상의 전하 이동도를 갖도록 산화물 반도체의 조성을 설정할 수 있다.
도 4의 가로축은 아연과 주석의 원자 백분율에서 아연이 차지하는 비율을 나타내고, 세로축은 전하 이동도를 나타낸다. 아연의 비율이 커짐에 따라 전하 이동도 값이 상승하다가 이후 하강한다. 그리고, 인듐의 원자 백분율이 증가함에 따라 전하 이동도가 5 cm2/Vs 이상이 되는 아연의 비율을 나타내는 범위가 커지는 경향을 나타낸다.
본 실시예에 따르면, 인듐의 원자 백분율이 5at% 이상일 때, 전하 이동도가 5 cm2/Vs 이상이 되도록 주석과 아연의 전체 함량에서 아연의 비율이 0.88 이하가 될 수 있다.
도 5는 인듐의 원자 백분율에 따른 문턱 전압의 특성을 나타내는 그래프이다.
도 5를 참고하면, 본 실시예에 따른 산화물 반도체에서 인듐의 원자 백분율이 증가함에 따라 문턱 전압(Vth)이 감소하는 것을 나타낸다. 도 5에 나타낸 바와 같이 문턱 전압을 나타내는 선을 연장하여 -10V의 문턱 전압을 나타내는 가로축과 만나는 지점에서 인듐의 원자 백분율은 50 at%이다.
본 발명의 실시예에 따른 표시 장치에 포함되는 박막 트랜지스터가 구동하기 위해 요구되는 문턱 전압(Vth)은 최소 -10V를 확보할 필요가 있다. 따라서, 본 실시예에 따른 산화물 반도체는 5at% 이상이고 50 at% 이하의 인듐 원자 백분율을 갖는다.
도 6은 주석에 대한 아연의 비율에 따른 식각률을 나타내는 그래프이다. 도 7은 인듐의 원자 백분율에 따른 식각률을 나타내는 그래프이다.
도 6 및 도 7은 인듐, 아연, 주석의 조성에 따라 변화하는 식각률을 나타낸다. 도 6은 인듐의 원자 백분율을 20 at%로 할 때, 주석에 대한 아연의 원자 농도비가 증가함에 따라 식각률은 지수 함수적(exponential)으로 증가하는 것을 나타내고, 도 7은 주석에 대한 아연의 원자 농도비가 1 일 때, 인듐의 원자 백분율이 증가함에 따라 식각률은 선형(linear)으로 증가하는 것을 나타낸다.
도 8 및 도 9는 주석, 아연, 인듐의 비율에 따른 식각률을 나타내는 그래프이다.
도 2, 도 8 및 도 9를 참고하면, 반도체층(151) 아래에 위치하는 게이트 절연막이 식각되는 것을 방지하고, 소스 전극(173) 및 드레인 전극(175) 자체의 CD skew 또는 언더컷이 발생하는 것을 방지하기 위해 반도체층(151)의 식각률이 10Å/second 이상이어야 한다. 그리고, 반도체층(151)의 식각률이 너무 큰 경우에는 반도체층(151) 자체의 CD skew(Cut dimension Skew) 및 언더컷 관점에서 문제가 될 수 있고, 양산 관점에서 공정 마진으로 생각할 수 있는 반송 시간 중에도 식각이 계속 진행되어 패턴 자체를 형성하기 어려운 문제가 있다. 따라서, 반도체층(151)의 식각률을 200 Å/second로 제한할 수 있다. 여기서, CD skew(Cut dimension Skew)는 데이터 배선층(171, 173, 175) 말단과 반도체층(151) 말단 사이의 거리를 가리키고, 언더컷은 피식각층 하단부가 상단부보다 더 많이 식각되는 것을 가리킨다.
도 8을 참고하면, 인듐의 원자 농도비가 10 at% 이상인 경우에 식각률 10 Å/second 이상이 되기 위해 본 실시예에서 주석에 대한 아연의 비율(Zn:Sn)이 1.38 이상일 수 있다.
도 9를 참고하면, 인듐의 원자 농도비가 10at% 이상인 경우에 식각률 200 Å/second 이하가 되기 위해 본 실시예에서 주석에 대한 아연의 비율(Zn:Sn)이 3.88 이상일 수 있다.
다른 실시예로 인듐의 원자 백분율은 10 at% 이상 30 at% 이하이고, 주석에 대한 아연의 비율은 1.78이상 2.95이하일 수 있다.
앞에서 설명한 식각률 조건은 식각액이 변경되거나 식각 공정 상의 온도 조건을 고려할 때 어느 정도 마진을 가질 수 있다.
도 10은 이동도 특성에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다. 구체적으로, 도 10은 전하 이동도가 5 cm2/Vs 이상이 되는 인듐, 주석, 아연의 비율을 나타낸다.
하기 표 1은 도 10의 그래프에서 인듐을 기준으로 전하 이동도가 5 cm2/Vs 이상이 되는 주석, 아연의 비율을 나타내는 데이터이다.
In/In+Zn+Sn Zn/In+Zn+Sn Sn/In+Zn+Sn Zn/In+Zn+Sn Sn/In+Zn+Sn
5at% 59at% 36at% 84at% 11at%
12at% 35at% 53at% 84at% 4at%
24at% 전영역 전영역 전영역 전영역
34at% 전영역 전영역 전영역 전영역
도 10을 참고하면, A영역에서 전하 이동도가 5 cm2/Vs 이상이 되는 것을 확인할 수 있다.
도 11은 문턱 전압의 특성에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다. 구체적으로, 도 11은 문턱 전압이 최소 -10V이상이 되는 인듐, 주석, 아연의 비율을 나타내는 그래프이다.
하기 표 2는 도 11의 그래프에서 문턱 전압이 최소 -10V이상이 되는 인듐, 주석, 아연의 비율을 나타내는 데이터이다.
In Zn Sn In/In+Zn+Sn Zn/In+Zn+Sn Sn/In+Zn+Sn
10.6 53.64 35.76 10.6at% 53.6at% 35.8at%
13.6 51.84 34.56 13.6at% 51.8at% 34.6at%
17.4 49.56 33.04 17.4at% 49.6at% 33.0at%
21.5 47.1 31.4 21.5at% 47.1at% 31.4at%
25.7 44.58 29.72 25.7at% 44.6at% 29.7at%
43.9 33.66 22.44 43.9at% 33.7at% 22.4at%
50 30 20 50.0at% 30.0at% 20.0at%
도 11을 참고하면, B영역에서 문턱 전압이 최소 -10V이 되는 것을 확인할 수 있다.
도 12는 식각률의 상한선과 하한선의 범위에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다. 구체적으로, 도 12는 반도체층의 식각률이 10 Å/second 이상 200 Å/second 이하인 인듐, 주석, 아연의 비율을 나타낸다.
하기 표 3은 도 12의 그래프에서 반도체층의 식각률이 10 Å/second 이상 200 Å/second 이하인 인듐, 주석, 아연의 비율을 나타내는 데이터이다. 하기 표 3에서 인듐, 주석, 아연의 비율을 나타내는 각 데이터는 도 12에 표기한 ① 내지 ⑮에 각각 대응한다.
In(at%) Zn(at%) Sn(at%)
10 60 30
10 71.6 18.4
20 46.6 33.3
20 61.8 18.2
30 38.2 31.8
30 53.3 16.7
40 30.7 29.3
40 43.8 16.2
50 25 25
50 33.9 16.1
60 20 20
60 22.6 17.4
70 15 15
80 10 10
90 5 5
도 12를 참고하면, C영역에서 반도체층의 식각률이 10 Å/second 이상 200 Å/second 이하인 것을 확인할 수 있다.
도 13은 이동도 특성, 문턱 전압의 특성 및 반도체층 식각률의 특성에 따른 인듐, 주석, 아연의 비율을 나타내는 그래프이다. 구체적으로, 도 13은 전하 이동도가 5 cm2/Vs 이상이고, 문턱 전압이 최소 -10V이상이 되며, 반도체층의 식각률이 10 Å/second 이상 200 Å/second 이하인 인듐, 주석, 아연의 비율을 나타낸다.
하기 표 4는 도 13의 그래프에서 전하 이동도가 5 cm2/Vs 이상이고, 문턱 전압이 최소 -10V이상이 되며, 반도체층의 식각률이 10 Å/second 이상 200 Å/second 이하인 인듐, 주석, 아연의 비율을 나타낸다.
In(at%) Zn(at%) Sn(at%)
10 60 30
10 71.6 18.4
20 46.6 33.3
20 61.8 18.2
30 38.2 31.8
30 53.3 16.7
40 30.7 29.3
40 43.8 16.2
50 25 25
50 33.9 16.1
도 13을 참고하면, D영역에서 전하 이동도가 5 cm2/Vs 이상이고, 문턱 전압이 최소 -10V이상이 되며, 반도체층의 식각률이 10 Å/second 이상 200 Å/second 이하인 것을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110 기판 121 게이트선
151 반도체층 154 반도체층의 돌출부
171 데이터선 173 소스 전극
175 드레인 전극 180 보호막

Claims (20)

  1. 제1 기판,
    상기 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하고, 소스 전극과 연결되어 있는 데이터선,
    상기 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극,
    상기 데이터선 위에 위치하는 보호막을 포함하고,
    상기 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 형성하며,
    상기 인듐의 원자 백분율이 5 at% 이상 50 at% 이하이고,
    상기 주석에 대한 상기 아연의 비율은 1.38이상 3.88이하인 표시 장치.
  2. 제1항에서,
    상기 인듐의 원자 백분율은 10 at% 이상 30 at% 이하이고,
    상기 주석에 대한 상기 아연의 비율은 1.78이상 2.95이하인 표시 장치.
  3. 제2항에서,
    상기 반도체층의 식각률은 10 Å/second 이상 200 Å/second인 표시 장치.
  4. 제3항에서,
    상기 반도체층은 채널 부분을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 모양을 갖는 표시 장치.
  5. 제4항에서,
    상기 반도체층의 문턱 전압(Vth)은 -10V 이상인 표시 장치.
  6. 제5항에서,
    상기 반도체층의 전하 이동도는 5cm2/Vs 인 표시 장치.
  7. 제6항에서,
    상기 게이트 절연막은 하부막 및 상부막으로 형성된 표시 장치.
  8. 제7항에서,
    상기 하부막은 산화 규소로 형성하는 표시 장치.
  9. 제8항에서,
    상기 상부막은 질화 규소로 형성하는 표시 장치.
  10. 제9항에서,
    상기 보호막 위에 위치하는 화소 전극을 더 포함하고,
    상기 보호막은 접촉 구멍을 갖고, 상기 접촉 구멍을 통해 상기 화소 전극과 상기 드레인 전극이 연결되는 표시 장치.
  11. 제10항에서,
    상기 제1 기판과 마주보는 제2 기판을 더 포함하고,
    상기 제1 기판과 상기 제2 기판 사이에 액정층이 게재되어 있는 표시 장치.
  12. 제1항에서,
    상기 반도체층의 식각률은 10 Å/second 이상 200 Å/second인 표시 장치.
  13. 제12항에서,
    상기 반도체층은 채널 부분을 제외하고 상기 소스 전극, 상기 드레인 전극 및 상기 데이터선과 동일한 평면 모양을 갖는 표시 장치.
  14. 제13항에서,
    상기 게이트 절연막은 하부막 및 상부막으로 형성된 표시 장치.
  15. 제14항에서,
    상기 하부막은 산화 규소로 형성하고, 상기 상부막은 질화 규소로 형성하는 표시 장치.
  16. 제15항에서,
    상기 보호막 위에 위치하는 화소 전극을 더 포함하고,
    상기 보호막은 접촉 구멍을 갖고, 상기 접촉 구멍을 통해 상기 화소 전극과 상기 드레인 전극이 연결되는 표시 장치.
  17. 제1항에서,
    상기 인듐의 원자 백분율은 10 at%이고,
    상기 주석에 대한 상기 아연의 비율은 1.78이상 3.88이하인 표시 장치.
  18. 제1항에서,
    상기 인듐의 원자 백분율은 20 at%이고,
    상기 주석에 대한 상기 아연의 비율은 1.50이상 3.23이하인 표시 장치.
  19. 제1항에서,
    상기 인듐의 원자 백분율은 30 at%이고,
    상기 주석에 대한 상기 아연의 비율은 1.38이상 2.95이하인 표시 장치.
  20. 제1 기판,
    상기 제1 기판 위에 위치하고, 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 위치하는 게이트 절연막,
    상기 게이트 절연막 위에 위치하는 반도체층,
    상기 반도체층 위에 위치하고, 소스 전극과 연결되어 있는 데이터선,
    상기 반도체층 위에 상기 소스 전극과 마주하는 드레인 전극,
    상기 데이터선 위에 위치하는 보호막을 포함하고,
    상기 반도체층은 인듐, 주석, 아연을 포함하는 산화물 반도체로 형성하며,
    상기 인듐의 원자 백분율이 5 at% 이상 50 at% 이하이고,
    상기 아연의 원자 백분율은 25 at% 이상 71.6 at% 이하이고,
    상기 주석의 원자 백분율은 16.1 at% 이상 33.3 at% 이하인 표시 장치.
KR1020110114749A 2011-11-04 2011-11-04 표시 장치 Ceased KR20130049620A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110114749A KR20130049620A (ko) 2011-11-04 2011-11-04 표시 장치
US13/490,978 US8743307B2 (en) 2011-11-04 2012-06-07 Display device
CN201210247010.6A CN103094351B (zh) 2011-11-04 2012-07-17 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114749A KR20130049620A (ko) 2011-11-04 2011-11-04 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190021067A Division KR20190020313A (ko) 2019-02-22 2019-02-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20130049620A true KR20130049620A (ko) 2013-05-14

Family

ID=48206713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114749A Ceased KR20130049620A (ko) 2011-11-04 2011-11-04 표시 장치

Country Status (3)

Country Link
US (1) US8743307B2 (ko)
KR (1) KR20130049620A (ko)
CN (1) CN103094351B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070777B2 (en) 2012-01-17 2015-06-30 Samsung Display Co., Ltd. Semiconductor device and method for forming the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102204110B1 (ko) * 2014-02-05 2021-01-18 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
US9806179B2 (en) * 2016-01-14 2017-10-31 Hon Hai Precision Industry Co., Ltd. Method for fabricating conducting structure and thin film transistor array panel
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
KR102805156B1 (ko) * 2019-06-19 2025-05-09 삼성디스플레이 주식회사 표시 장치

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039799B2 (ja) 1990-11-01 2000-05-08 三井化学株式会社 環状オレフィン系樹脂
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
DE69328197T2 (de) 1992-12-15 2000-08-17 Idemitsu Kosan Co. Ltd., Tokio/Tokyo Transparente, leitende schicht, transparentes, leitendes basismaterial und leitendes material
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4017054B2 (ja) 1998-10-28 2007-12-05 古河機械金属株式会社 さく孔機のジャミング防止装置
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
KR101002492B1 (ko) 2002-08-02 2010-12-17 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 소결체, 이들을 사용하여 제조한 도전막,유기 ｅｌ 소자, 및 이것에 사용하는 기판
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR101201304B1 (ko) * 2005-05-06 2012-11-14 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101376073B1 (ko) * 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101024244B1 (ko) 2009-11-30 2011-03-29 주식회사 하이닉스반도체 임피던스 조절 장치
KR20110124530A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070777B2 (en) 2012-01-17 2015-06-30 Samsung Display Co., Ltd. Semiconductor device and method for forming the same

Also Published As

Publication number Publication date
CN103094351A (zh) 2013-05-08
CN103094351B (zh) 2017-04-12
US8743307B2 (en) 2014-06-03
US20130114013A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
US8878181B2 (en) Oxide thin film transistor and method of fabricating the same
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
KR20110124530A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR102380647B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2013214701A (ja) 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法
KR20130126240A (ko) 박막 트랜지스터 표시판
CN104851888B (zh) 薄膜晶体管阵列面板
US20120146017A1 (en) Oxide thin film transistor and method of fabricating the same
KR102640164B1 (ko) 박막 트랜지스터 표시판
TW201417268A (zh) 薄膜電晶體陣列面板及包含其之有機發光二極體顯示器
KR102004398B1 (ko) 표시 장치 및 그 제조 방법
KR101891650B1 (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
KR20160128518A (ko) 표시장치 및 그 제조방법
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR20130049620A (ko) 표시 장치
KR20220030492A (ko) 표시 장치 및 표시 장치의 제조 방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR102338190B1 (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
US9716183B2 (en) Semiconductor device and method of manufacturing same
KR102201110B1 (ko) 표시 장치
KR101998124B1 (ko) 어레이 기판 및 그 제조방법
KR20190020313A (ko) 표시 장치
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR102065764B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111104

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20140507

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20161104

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20111104

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180528

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20181123

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180528

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

E601 Decision to refuse application
E801 Decision on dismissal of amendment
PE0601 Decision on rejection of patent

Patent event date: 20190122

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20180528

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20190122

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20181226

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20180727

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20161104

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20111121

A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20190222

Patent event code: PA01071R01D