[go: up one dir, main page]

KR20120133834A - Light emitting device and Manufacturing method for light emitting device - Google Patents

Light emitting device and Manufacturing method for light emitting device Download PDF

Info

Publication number
KR20120133834A
KR20120133834A KR1020110052709A KR20110052709A KR20120133834A KR 20120133834 A KR20120133834 A KR 20120133834A KR 1020110052709 A KR1020110052709 A KR 1020110052709A KR 20110052709 A KR20110052709 A KR 20110052709A KR 20120133834 A KR20120133834 A KR 20120133834A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting device
light
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020110052709A
Other languages
Korean (ko)
Inventor
한영훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110052709A priority Critical patent/KR20120133834A/en
Publication of KR20120133834A publication Critical patent/KR20120133834A/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/817Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는, 제1 반도체층과, 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물; 및 제2 반도체층 상에 형성된 제1 광 추출 구조;를 포함하며, 제1 광 추출 구조는 복수의 요철부를 포함하고, 요철부의 측 단면은, 양 측변의 기울기가 서로 상이한 비등성 삼각형을 형성한다.A light emitting device according to an embodiment includes a light emitting structure including a first semiconductor layer, a second semiconductor layer, and an active layer formed between the first semiconductor layer and the second semiconductor layer; And a first light extracting structure formed on the second semiconductor layer, wherein the first light extracting structure includes a plurality of uneven portions, and side cross-sections of the uneven portions form an effervescent triangle having different inclinations of both sides. .

Description

발광소자 및 발광소자 제조방법{Light emitting device and Manufacturing method for light emitting device}Light emitting device and manufacturing method for light emitting device

실시예는 발광소자 및 발광소자 제조방법에 관한 것이다. The embodiment relates to a light emitting device and a light emitting device manufacturing method.

LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts electrical signals into infrared, visible light or light using the characteristics of compound semiconductors. It is used in household appliances, remote controls, display boards, The use area of LED is becoming wider.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다. As the use area of the LED is widened as described above, it is important to increase the luminance of the LED as the brightness required for a lamp used in daily life and a lamp for a structural signal is increased.

실시예는 내부 양자효율 및 광 추출효율이 향상된 발광소자를 제공하는 데 있다. An embodiment is to provide a light emitting device having improved internal quantum efficiency and light extraction efficiency.

실시예에 따른 발광소자는, 제1 반도체층과, 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물; 및 제2 반도체층 상에 형성된 제1 광 추출 구조;를 포함하며, 제1 광 추출 구조는 복수의 요철부를 포함하고, 요철부의 측 단면은, 양 측변의 기울기가 서로 상이한 비등성 삼각형을 형성한다.A light emitting device according to an embodiment includes a light emitting structure including a first semiconductor layer, a second semiconductor layer, and an active layer formed between the first semiconductor layer and the second semiconductor layer; And a first light extracting structure formed on the second semiconductor layer, wherein the first light extracting structure includes a plurality of uneven portions, and side cross-sections of the uneven portions form an effervescent triangle having different inclinations of both sides. .

실시예에 따른 발광소자는, 서로 상이한 측변 기울기를 갖는 광 추출 구조가 형성됨으로써, 발광소자의 광 추출 효율이 개선될 수 있다.In the light emitting device according to the embodiment, since the light extraction structures having different side slopes are formed, the light extraction efficiency of the light emitting device can be improved.

또한, 광 추출 구조가 조밀하게 형성됨으로써, 발광소자의 광 추출 효율이 개선될 수 있다.In addition, since the light extraction structure is densely formed, the light extraction efficiency of the light emitting device can be improved.

또한, 반도체층 성장 과정에서 광 추출 구조의 형성이 함께 이루어지므로, 광 추출 구조의 형성을 위한 식각 공정이 생략될 수 있어서 제조 단가 및 제조 시간이 절감될 수 있고, 식각 공정에 의한 발광소자의 대미지 및 손상이 방지될 수 있다. In addition, since the light extraction structure is formed together during the growth of the semiconductor layer, the etching process for forming the light extraction structure can be omitted, thereby reducing manufacturing cost and manufacturing time, and damage to the light emitting device by the etching process. And damage can be prevented.

또한, 발광소자의 발광 구조물이 비극성 또는 반극성 성장면을 갖도록 형성됨으로써, 발광소자의 양자 효율 및 결정결함이 개선될 수 있다.In addition, since the light emitting structure of the light emitting device is formed to have a non-polar or semi-polar growth surface, quantum efficiency and crystal defects of the light emitting device can be improved.

또한, 발광 구조물의 측면이 극성을 갖게 형성되어 습식 식각 공정을 통해서 발광소자의 측면에 광 추출 구조를 용이하게 형성할 수 있어서 발광소자 및 발광소자 제조 공정의 경제성 및 신뢰성이 향상될 수 있다.In addition, since the side of the light emitting structure is formed to have a polarity, it is possible to easily form a light extraction structure on the side of the light emitting device through a wet etching process can be improved economic efficiency and reliability of the light emitting device and the light emitting device manufacturing process.

도 1a 내지 도 1d 는 기판, 및 질화물 반도체층의 결정 구조를 설명하기 위한 참조도면으로서 육방결정구조의 각 면을 도시한 도면,
도 2a 및 도 2b 는 제2 성장면을 갖는 성장 기판 상에 제1 성장면을 갖는 반도체층을 성장할 때 성장 형태를 나타낸 도면,
도 3a 는 실시예에 따른 발광소자를 나타낸 단면도,
도 3b 는 도 3a 의 A 영역을 나타낸 부분 확대도,
도 3c 는 실시예에 따른 발광소자의 광 추출 구조를 형성하는 요철부를 나타낸 개념도,
도 3d 는 실시예에 따른 발광소자를 나타낸 단면도,
도 4 는 종래기술에 따른 발광소자의 광 추출 구조를 나타낸 도,
도 5 는 실시예에 따른 발광소자의 광 추출 구조를 나타낸 도,
도 6a 는 실시예에 따른 발광소자를 나타낸 단면도,
도 6b 는 도 6a 의 B 영역을 나타낸 부분 확대도,
도 6c 는 실시예에 따른 발광소자의 광 추출 구조를 형성하는 요철부를 나타낸 개념도,
도 6d 는 실시예에 따른 발광소자를 나타낸 단면도,
도 6e 는 실시예에 따른 발광소자를 나타낸 단면도,
도 7 은 성장 기판상에 질화물 반도체층이 성장되어 발광 구조물이 형성된 단계를 나타낸 도,
도 8 은 발광 구조물 상에 제1 광 추출 구조가 형성된 단계를 나타낸 도,
도 9a 는 발광 구조물의 일부를 제거하여 전극을 형성한 단계를 나타낸 도,
도 9b 는 발광 구조물을 식각하여 제2 광 추출 구조를 형성한 단계를 나타낸 도,
도 10 은 성장 기판상에 질화물 반도체층이 성장되어 발광 구조물이 형성된 단계를 나타낸 도,
도 11 은 발광 구조물 상에 제1 광 추출 구조가 형성된 단계를 나타낸 도,
도 12 는 발광 구조물 상에 지지 기판을 본딩하고 성장 기판을 제거하는 단계를 나타낸 도,
도 13a 는 발광 구조물 상에 제2 전극층을 형성한 단계를 나타낸 도,
도 13b 는 발광 구조물 상에 제2 광 추출 구조를 형성한 단계를 나타낸 도,
도 13c 는 발광 구조물 상에 제3 광 추출 구조를 형성한 단계를 나타낸 도,
도 14a 는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 14b 는 도 14a 에 나타난 발광소자 패키지의 단면도,
도 15a 는 실시예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도,
도 15b 는 도 15a의 조명 시스템의 C-C' 단면을 도시한 단면도,
도 16 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도, 그리고
도 17 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
1A to 1D are diagrams illustrating each surface of a hexagonal crystal structure as a reference drawing for explaining the crystal structure of the substrate and the nitride semiconductor layer;
2A and 2B illustrate a growth pattern when growing a semiconductor layer having a first growth surface on a growth substrate having a second growth surface;
3A is a sectional view showing a light emitting device according to the embodiment;
3B is an enlarged fragmentary view of a region A of FIG. 3A;
3C is a conceptual diagram illustrating an uneven portion forming a light extraction structure of the light emitting device according to the embodiment;
3D is a sectional view showing a light emitting device according to the embodiment;
4 is a view showing a light extraction structure of a light emitting device according to the prior art;
5 is a view showing a light extraction structure of a light emitting device according to the embodiment;
6A is a sectional view showing a light emitting device according to the embodiment;
FIG. 6B is an enlarged view of a portion B of FIG. 6A;
6C is a conceptual diagram illustrating an uneven portion forming a light extraction structure of a light emitting device according to an embodiment;
6D is a sectional view showing a light emitting device according to the embodiment;
6E is a sectional view showing a light emitting device according to the embodiment;
7 is a view illustrating a step in which a nitride semiconductor layer is grown on a growth substrate to form a light emitting structure;
8 is a view illustrating a step in which a first light extracting structure is formed on a light emitting structure;
9A is a view illustrating a step of forming an electrode by removing a part of the light emitting structure;
9B is a view illustrating a step of forming a second light extracting structure by etching the light emitting structure;
10 is a view showing a step in which a nitride semiconductor layer is grown on a growth substrate to form a light emitting structure;
11 is a view showing a step in which a first light extracting structure is formed on a light emitting structure;
12 illustrates bonding the support substrate on the light emitting structure and removing the growth substrate;
13A is a view illustrating a step of forming a second electrode layer on a light emitting structure;
13B is a view showing a step of forming a second light extracting structure on a light emitting structure;
13C is a view showing a step of forming a third light extracting structure on a light emitting structure;
14A is a perspective view of a light emitting device package including a light emitting device according to the embodiment;
14B is a cross-sectional view of the light emitting device package shown in FIG. 14A;
15A is a perspective view of a lighting system including a light emitting device according to the embodiment;
FIG. 15B is a sectional view showing a section CC ′ of the lighting system of FIG. 15A; FIG.
16 is an exploded perspective view of a liquid crystal display device including a light emitting device according to the embodiment;
17 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment.

실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.In the description of embodiments, each layer, region, pattern, or structure is “under” a substrate, each layer (film), region, pad, or “on” of a pattern or other structure. In the case of being described as being formed on the upper or lower, the "on", "under", upper, and lower are "direct" "directly" or "indirectly" through other layers or structures.

또한 각 층, 또는 구조물들간의 위치관계에 대한 설명은 본 명세서, 또는 본 명세서에 첨부되는 도면을 참조하도록 한다.In addition, the description of the positional relationship between each layer or structure, please refer to this specification, or drawings attached to this specification.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.

이하, 첨부되는 도면을 참조하여 실시예에 따른 발광소자에 대해 설명하도록 한다.Hereinafter, a light emitting device according to an embodiment will be described with reference to the accompanying drawings.

도 1a 내지 1d 는 성장 기판, 및 질화물 반도체층의 결정 구조를 설명하기 위한 참조도면으로서, 육방결정구조의 C-면{0001}, A-면{11-20}, R-면{1-102}, M-면{1-100}을 도시한다. 1A to 1D are reference views for explaining a crystal structure of a growth substrate and a nitride semiconductor layer, and include C-plane {0001}, A-plane {11-20}, and R-plane {1-102 of a hexagonal crystal structure. }, The M-plane {1-100} is shown.

질화물 반도체층 및 그의 합금들은 육방정계 결정구조(특히, hexagonal wurzite structure)에서 가장 안정적이다. 이러한 결정구조는 도 1a 내지 도 1d에서 도시하는 바와 같이, 서로에 대하여 120도 회전 대칭을 가지고, 수직방향인 C-축[0001]에 대하여 모두 수직인 세 개의 기본 축[a1, a2, a3]들로 표시된다.The nitride semiconductor layer and its alloys are most stable in hexagonal crystal structure (especially hexagonal wurzite structure). This crystal structure has three basic axes [a 1 , a 2 , which have a rotational symmetry of 120 degrees with respect to each other, as shown in FIGS. 1a to 1d, and are all perpendicular to the vertical C-axis [0001]. a 3 ].

결정방향지수는 [0000], 한 결정방향지수와 등가인 결정방향지수의 Family지수는 <0000>로 표시하고, 면방향지수는 (0000), 한 면방향지수와 등가인 면방향지수의 Family지수는 {0000}로 표시한다.The decision direction index is [0000], the family index of the decision direction index equivalent to one decision direction index is indicated as <0000>, the face direction index is (0000), and the family index of the face direction index equivalent to the one direction direction index Is represented by {0000}.

따라서, 위에서 설명한 A-면{11-20}은 (11-20)면 뿐만 아니라, 육방정계 결정구조를 C-축[0001]을 축으로 60도씩 회전시켰을 때 나오는 결정면, 즉 (-1-120), (-12-10), (1-210), (-2110), (2-1-10) 면도 A-면{11-20}에 속한다. Therefore, the A-plane {11-20} described above is not only the (11-20) plane, but also the crystal plane that appears when the hexagonal crystal structure is rotated by 60 degrees about the C-axis [0001], that is, (-1-120). ), (-12-10), (1-210), (-2110), (2-1-10) shaving A-plane {11-20}.

마찬가지로, R-면{1-102}은 (1-102)면 뿐만 아니라, 육방정계 결정구조를 C-축[0001]을 축으로 60도씩 회전시켰을 때 나오는 결정면, 즉 (-1102), (10-12),(-1012), (01-12),(0-112) 면도 R-면{1-102} 에 속한다.Similarly, the R-plane {1-102} is not only the (1-102) plane, but also the crystal plane resulting from rotating the hexagonal crystal structure by 60 degrees about the C-axis [0001], that is, (-1102), (10 -12), (-1012), (01-12), (0-112) shaving R-plane {1-102}.

마찬가지로, M-면{1-100}은 (1-100)면 뿐만 아니라, 육방정계 결정구조를 C-축[0001]을 축으로 60도씩 회전시켰을 때 나오는 결정면, 즉 (-1100), (10-10), (-1010), (01-10), (0-110) 면도 R-면{1-102} 에 속한다.Similarly, the M-plane {1-100} is not only the (1-100) plane, but also the crystal plane that appears when the hexagonal crystal structure is rotated by 60 degrees about the C-axis [0001], that is, (-1100), (10 -10), (-1010), (01-10), and (0-110) shaving R-planes {1-102}.

도 1a 내지 도 1d 를 참조하면, 성장 기판과 질화물 반도체층은 육방결정구조를 갖는다. 즉, 성장 기판은 육방결정구조를 갖는 물질, 예를 들어 사파이어(Al2O3), SiC, GaAs, GaN, ZnO 등의 물질로 형성될 수 있다. 1A to 1D, the growth substrate and the nitride semiconductor layer have a hexagonal crystal structure. That is, the growth substrate may be formed of a material having a hexagonal crystal structure, for example, sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, or the like.

도시된 결정 구조의 기판에서 질화물 반도체층을 성장할 때, 질화물 반도체층을 C-면{0001} 방향으로 성장 시 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 하지만 C-면{0001} 방향으로 성장되는 질화물 반도체층은 분극효과(polarization effect)가 발생한다. 이러한 분극효과에는 갈륨층과 질소층이 반복되게 적층되면서 결정구조내에 포함된 대칭 요소들이 C축을 따라서 생성되는 자발분극(spontaneous polarizaion)과 이종접합 구조를 형성할 때 질화물 간의 격자상수 차이 및 같은 C축 배향성을 가진다는 특성으로 인한 응력이 발생하여 생기는 압전분극(piezoelectric polariziton)이 있다. 질화물의 압전계수는 거의 모든 반도체 재료에 비하여 큰 값을 가지므로 작은 변형(strain)에도 매우 큰 분극을 초래할 수 있다. 두 개의 분극으로 유발된 정전기장(electric field)은 양자우물 구조의 에너지 밴드 구조를 변화시켜 이에 따른 전자와 정공의 분포를 왜곡시키게 된다. 이러한 효과를 양자 구속 스타크 효과(quantum confined stark effect, QCSE)라고 하는데 이는 전자와 정공의 재결합으로 빛을 방생시키는 발광소자에 있어서 낮은 내부양자효율을 유발하고 발광 스펙트럼의 적색 편이(red shift) 등 발광소자의 전기적, 광학적 특성에 악영향을 끼칠 수 있다. 또한, C-면{0001}의 빠른 성장 속도는 질화물 반도체층의 결정 결함을 증가시키는 경향이 있다. When the nitride semiconductor layer is grown on the substrate having the crystal structure shown in the drawing, when the nitride semiconductor layer is grown in the C-plane {0001} direction, the nitride thin film is easily grown and is used as a substrate for nitride growth because it is stable at high temperatures. However, the nitride semiconductor layer grown in the C-plane {0001} direction has a polarization effect. This polarization effect includes the lattice constant difference between the nitrides and the same C-axis when forming a heterojunction structure with spontaneous polarizaion, in which symmetrical elements included in the crystal structure are formed along the C-axis while the gallium and nitrogen layers are repeatedly stacked. There is a piezoelectric polariziton caused by the generation of stress due to the property of orientation. The piezoelectric coefficient of nitride has a large value compared to almost all semiconductor materials, and can cause very large polarization even with small strains. The electric field caused by the two polarizations changes the energy band structure of the quantum well structure, thereby distorting the distribution of electrons and holes. This effect is called the quantum confined stark effect (QCSE), which causes low internal quantum efficiency in light emitting devices that generate light by recombination of electrons and holes, and emits light such as red shift in the emission spectrum. It may adversely affect the electrical and optical characteristics of the device. In addition, the fast growth rate of the C-plane {0001} tends to increase crystal defects in the nitride semiconductor layer.

육방 결정구조에서 A-면{11-20}, R-면{1-102}, 및 M-면{1-100}은 비극성 또는 반극성의 특징을 가지는 면으로서, C-면{0001}에 비해 질화물 반도체층의 성장이 어려우나, C-면{0001}에서 발생하는 분극 효과에 의한 정전기장을 생성하지 않거나 정전기장의 생성이 감소하는 특징이 있다.In the hexagonal crystal structure, the A-plane {11-20}, the R-plane {1-102}, and the M-plane {1-100} are non-polar or semipolar planes, and the C-plane {0001} The growth of the nitride semiconductor layer is difficult, but it does not generate an electrostatic field due to the polarization effect occurring in the C-plane {0001}, or the generation of the electrostatic field is reduced.

한편, 갈륨나이트라이드(GaN) 결정구조에서 비극성 면은 C-축[0001]에 평행한 M-면{1-100}과 A-면{11-20}이고, 반극성 면은 C-축[0001]과 경사를 갖는 R-면{1-102}이다.On the other hand, in the gallium nitride (GaN) crystal structure, the nonpolar planes are M-planes {1-100} and A-planes {11-20} parallel to the C-axis [0001], and the semipolar planes are C-axis [ 0001] and an R-plane {1-102} having an inclination.

도 2a 및 도 2b 는 제2 성장면을 갖는 성장 기판 상에 제1 성장면을 갖는 반도체층을 성장할 때 성장 형태를 나타낸 도면이다. 2A and 2B are views showing a growth pattern when growing a semiconductor layer having a first growth surface on a growth substrate having a second growth surface.

여기서 제2 성장면(240)은 질화물 반도체층(220)이 성장되는 성장 기판(210)의 일면을 의미하고, 제1 성장면(230)은 성장 기판(210) 상에 성장되는 질화물 반도체층(220)의 성장방향과 수직을 이루는 면을 의미한다.Here, the second growth surface 240 refers to one surface of the growth substrate 210 on which the nitride semiconductor layer 220 is grown, and the first growth surface 230 is a nitride semiconductor layer grown on the growth substrate 210 ( It means a plane perpendicular to the growth direction of 220).

실시예에서는 발광소자를 제조하기 위해 성장 기판(210)으로서 사파이어 기판을 사용하나 반드시 이에 한정되는 것은 아니며, 예컨대 SiC 등의 전도성 또는 절연성 기판이 사용될 수도 있다.In the embodiment, a sapphire substrate is used as the growth substrate 210 to manufacture the light emitting device, but is not limited thereto. For example, a conductive or insulating substrate such as SiC may be used.

도 2a 및 도 2b 를 참조하면, 제1 성장면(230)은 A-면{11-20}일 수 있으며, 제2 성장면(240)은 R-면{1-120}일 수 있다. 제1 성장면(230)은 제1 결정 방향 d1 을 형성하며, 제2 성장면(240)은 제2 결정 방향 d2 를 형성할 수 있다. 제1 성장면(230)이 A-면{11-20}임에 따라서, 제1 결정 방향 d1 은 <11-20>방향일 수 있다.2A and 2B, the first growth surface 230 may be an A-plane {11-20}, and the second growth surface 240 may be an R-plane {1-120}. The first growth surface 230 may form a first crystal direction d1, and the second growth surface 240 may form a second crystal direction d2. As the first growth surface 230 is the A-plane {11-20}, the first crystal direction d1 may be in the <11-20> direction.

질화물 반도체층(220)의 제1 성장면(230) 및 성장 기판(210)의 제2 성장면(240)이 비극성 또는 반극성 면이므로, 압전분극 효과가 억제되어 발광소자의 내부양자효율이 향상되고 결정 결함이 개선될 수 있다.Since the first growth surface 230 of the nitride semiconductor layer 220 and the second growth surface 240 of the growth substrate 210 are nonpolar or semipolar surfaces, the piezoelectric polarization effect is suppressed to improve internal quantum efficiency of the light emitting device. And crystal defects can be improved.

한편, 질화물 반도체층(220)의 제1 성장면(230)이 비극성 또는 반극성 결정면이므로, C-면{0001}이 질화물 반도체층(220)의 측면(226)에 형성될 수 있으며, 따라서 C-면{0001}의 Ga-face 또는 N-face가 질화물 반도체층(220)의 측면(226)에 형성될 수 있다.Meanwhile, since the first growth surface 230 of the nitride semiconductor layer 220 is a nonpolar or semipolar crystal surface, a C-plane {0001} may be formed on the side surface 226 of the nitride semiconductor layer 220, and thus C Ga-face or N-face of -plane {0001} may be formed on the side surface 226 of the nitride semiconductor layer 220.

C-면{0001}의 Ga-face 및 N-face는 습식 식각 공정을 통해서 용이하게 식각될 수 있으므로, 질화물 반도체층(220)의 제1 성장면(230)이 비극성 또는 반극성 결정면일 경우 질화물 반도체층(220)의 측면(226)은 습식 식각 공정을 통해서 용이하게 식각될 수 있으며, 따라서 요철 구조와 같은 광 추출 구조가 질화물 반도체층(220)의 측면(226)에 형성될 수 있다.Ga-face and N-face of the C-plane {0001} can be easily etched through a wet etching process, the nitride when the first growth surface 230 of the nitride semiconductor layer 220 is a non-polar or semi-polar crystal surface The side surface 226 of the semiconductor layer 220 may be easily etched through a wet etching process, and thus a light extraction structure such as an uneven structure may be formed on the side surface 226 of the nitride semiconductor layer 220.

한편, 질화물 반도체층(220)의 성장 공정 중, 성장 압력, 성장 온도, 소정의 첨가제 투입 조건, 및 소스 투입 조건 중 적어도 하나를 가변함으로써, 질화물 반도체층(220)의 상면은 도 2b 에 도시된 바와 같이 평탄하게 형성되거나, 또는 도 2a 에 도시된 바와 같이 제1 결정 방향 d1 으로 요철을 형성하는 첨두(224)가 돌출되게 형성될 수 있다. 한편, 도에 도시된 바와 같이 반도체층의 상면이 제1 결정 방향 d1 으로 요철을 형성하는 첨두(224)가 형성됨으로써, 질화물 반도체층(220)의 성장 과정에서 질화물 반도체층(220)의 상면이 거칠기를 가질 수 있게 되며 광 추출 구조를 형성하는 요철부가 형성될 수 있다. 이에 대해서는 후술한다.On the other hand, during the growth process of the nitride semiconductor layer 220, by varying at least one of the growth pressure, the growth temperature, the predetermined additive input conditions, and the source input conditions, the upper surface of the nitride semiconductor layer 220 is shown in Figure 2b As shown in FIG. 2A, a peak 224 that forms irregularities in the first crystal direction d1 may protrude. On the other hand, as shown in the figure, the top surface of the semiconductor layer is formed a peak 224 to form the unevenness in the first crystal direction d1, so that the top surface of the nitride semiconductor layer 220 during the growth process of the nitride semiconductor layer 220 It may have a roughness and an uneven portion may be formed to form a light extraction structure. This will be described later.

도 3a 는 실시예에 따른 발광소자를 나타낸 단면도이며, 도 3b 는 도 3a 의 A 영역을 나타낸 부분 확대도이고, 도 3c 는 실시예에 따른 발광소자의 광 추출 구조를 형성하는 요철부를 나타낸 개념도이며, 도 3d 및 도 3e 는 실시예에 따른 발광소자를 나타낸 단면도이다.3A is a cross-sectional view illustrating a light emitting device according to an embodiment, FIG. 3B is a partially enlarged view illustrating region A of FIG. 3A, and FIG. 3C is a conceptual view illustrating an uneven portion forming a light extraction structure of the light emitting device according to the embodiment. 3D and 3E are cross-sectional views showing light emitting devices according to the embodiment.

도 3a 를 참조하면, 발광소자(300)는 지지부재(310), 지지부재(310) 상에 배치되는 발광구조물(360)을 포함할 수 있으며, 발광구조물(360)은 제1 반도체층(320), 활성층(330), 중간층(340), 및 제2 반도체층(350)을 포함할 수 있다.Referring to FIG. 3A, the light emitting device 300 may include a support member 310 and a light emitting structure 360 disposed on the support member 310, and the light emitting structure 360 may include the first semiconductor layer 320. ), An active layer 330, an intermediate layer 340, and a second semiconductor layer 350.

지지부재(310)는 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 사파이어(Al2O3)에 비해 열전도성이 큰 SiC 지지부재일 수 있다. The support member 310 may be formed of a material having a light transmitting property, for example, any one of sapphire (Al 2 O 3 ), GaN, ZnO, AlO, but is not limited thereto. In addition, the SiC support member may have a higher thermal conductivity than sapphire (Al 2 O 3 ).

한편, 지지부재(310)의 상측 면에는 광 추출 효율을 높이기 위해 PSS(PSS : Patterned SubStrate) 구조가 마련될 수 있다. 본 명세서에서 언급되는 지지부재 (310)는 PSS 구조를 가지거나, 또는 가지지 않을 수 있다.Meanwhile, a PSS (Patterned SubStrate) structure may be provided on the upper surface of the support member 310 to increase light extraction efficiency. The support member 310 referred to herein may or may not have a PSS structure.

한편, 지지부재(310) 상에는 지지부재(310)와 제1 반도체층(320) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(미도시)이 위치할 수 있다. 버퍼층(미도시)은 저온 분위기에서 형성할 수 있으며, 반도체층과 지지부재와의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다. 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있으며 이에 한정되지 않는다. 버퍼층(미도시)은 지지부재(310)상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(미도시)은 버퍼층(미도시)상에 성장하는 제1 반도체층(320)의 결정성을 향상시킬 수 있다.Meanwhile, a buffer layer (not shown) may be disposed on the support member 310 to mitigate lattice mismatch between the support member 310 and the first semiconductor layer 320 and to easily grow the semiconductor layer. The buffer layer (not shown) may be formed in a low temperature atmosphere, and may be formed of a material capable of alleviating the difference in lattice constant between the semiconductor layer and the support member. For example, materials such as GaN, InN, AlN, AlInN, InGaN, AlGaN, and InAlGaN can be selected and not limited thereto. The buffer layer (not shown) may grow as a single crystal on the support member 310, and the buffer layer (not shown) grown as the single crystal may improve the crystallinity of the first semiconductor layer 320 grown on the buffer layer (not shown). Can be.

버퍼층(미도시) 상에는 제1 반도체층(320), 활성층(330), 및 제2 반도체층(350)을 포함한 발광 구조물(360)이 형성될 수 있다.The light emitting structure 360 including the first semiconductor layer 320, the active layer 330, and the second semiconductor layer 350 may be formed on the buffer layer (not shown).

버퍼층(미도시) 상에는 제1 반도체층(320)이 위치할 수 있다. 제1 반도체층(320)은 n형 반도체층으로 구현될 수 있으며, 활성층(330)에 전자를 제공할 수 있다. 제1 반도체층(320)은 예를 들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The first semiconductor layer 320 may be positioned on the buffer layer (not shown). The first semiconductor layer 320 may be implemented as an n-type semiconductor layer, and may provide electrons to the active layer 330. The first semiconductor layer 320 is, for example, In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) semiconductor material having a compositional formula of For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, etc. may be selected, and n-type dopants such as Si, Ge, Sn, and the like may be doped.

또한, 제1 반도체층(320)아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다. 언도프트 반도체층은 제1 반도체층(320)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(320)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(320)과 같을 수 있다.In addition, an undoped semiconductor layer (not shown) may be further included below the first semiconductor layer 320, but embodiments are not limited thereto. The undoped semiconductor layer is a layer formed to improve the crystallinity of the first semiconductor layer 320, except that the n-type dopant is not doped and thus has a lower electrical conductivity than the first semiconductor layer 320. It may be the same as the semiconductor layer 320.

상기 제1 반도체층(320) 상에는 활성층(330)이 형성될 수 있다. 활성층(330)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.An active layer 330 may be formed on the first semiconductor layer 320. The active layer 330 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of a group III-V group element.

활성층(330)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0=a=1, 0 =b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.For example, when the active layer 330 has a quantum well structure, a well having a composition formula of In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) Have a single or multiple quantum well structure having a layer and a barrier layer having a compositional formula of In a Al b Ga 1 -a- b N (0 = a = 1, 0 = b = 1, 0 = a + b = 1). Can be. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(330)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(330)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on or under the active layer 330. The conductive cladding layer (not shown) may be formed of an AlGaN-based semiconductor, and may have a band gap larger than that of the active layer 330.

제2 반도체층(350)은 활성층(330)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제2 반도체층(350)은 예를 들어, InxAlyGa1 -x- yN (0=x=1, 0=y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second semiconductor layer 350 may be implemented as a p-type semiconductor layer to inject holes into the active layer 330. A second semiconductor layer 350, for example, In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) semiconductor material having a compositional formula of For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, etc. may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

한편, 활성층(330)과 제2 반도체층(350) 사이에 중간층(340)이 형성될 수 있으며, 중간층(340)은 고 전류 인가시 제1 반도체층(320)으로부터 활성층(330)으로 주입되는 전자가 활성층(330)에서 재결합되지 않고, 제2 반도체층(350)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(340)은 활성층(330)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1 반도체층(330)으로부터 주입된 전자가 활성층(330)에서 재결합되지 않고 제2 반도체층(350)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(340)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.Meanwhile, an intermediate layer 340 may be formed between the active layer 330 and the second semiconductor layer 350, and the intermediate layer 340 is injected into the active layer 330 from the first semiconductor layer 320 when a high current is applied. The electron may be an electron blocking layer that prevents electrons from recombining in the active layer 330 and flows into the second semiconductor layer 350. The intermediate layer 340 has a band gap relatively larger than that of the active layer 330, so that electrons injected from the first semiconductor layer 330 are injected into the second semiconductor layer 350 without recombination in the active layer 330. Can be prevented. Accordingly, the probability of recombination of electrons and holes in the active layer 340 may be increased and leakage current may be prevented.

한편, 상술한 중간층(340)은 활성층(330)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.The intermediate layer 340 may have a band gap larger than that of the barrier layer included in the active layer 330, and may be formed of a semiconductor layer including Al, such as p-type AlGaN, but is not limited thereto. .

상술한 제1 반도체층(320), 활성층(330), 중간층(340), 및 제2 반도체층(350)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 320, the active layer 330, the intermediate layer 340, and the second semiconductor layer 350 may be, for example, metal organic chemical vapor deposition (MOCVD) or chemical vapor deposition (MOCVD). Chemical Vapor Deposition (CVD), Plasma-Enhanced Chemical Vapor Deposition (PECVD), Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), Sputtering It may be formed using a method such as, but is not limited thereto.

또한, 제1 반도체층(320) 및 제2 반도체층(350) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the first semiconductor layer 320 and the second semiconductor layer 350 may be uniformly or non-uniformly formed. That is, the plurality of semiconductor layers may be formed to have various doping concentration distributions, but the invention is not limited thereto.

또한, 제1 반도체층(320)이 p형 반도체층으로 구현되고, 제2 반도체층(350)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(350) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(300)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. In addition, the first semiconductor layer 320 may be implemented as a p-type semiconductor layer, the second semiconductor layer 350 may be implemented as an n-type semiconductor layer, and the n-type or p-type semiconductor is formed on the second semiconductor layer 350. A third semiconductor layer (not shown) including a layer may be formed. Accordingly, the light emitting device 300 may have at least one of np, pn, npn, and pnp junction structures.

한편, 활성층(330)과 제2 반도체층(350)은 일부가 제거되어 제1 반도체층(320)의 일부가 노출될 수 있고, 노출된 제1 반도체층(320) 상에는 제1 전극(372)이 형성될 수 있다. 즉, 제1 반도체층(320)은 활성층(330)을 향하는 상면과 지지부재(310)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(372)은 상면의 노출된 영역 상에 배치될 수 있다.Meanwhile, a portion of the active layer 330 and the second semiconductor layer 350 may be removed to expose a portion of the first semiconductor layer 320, and the first electrode 372 may be exposed on the exposed first semiconductor layer 320. This can be formed. That is, the first semiconductor layer 320 includes an upper surface facing the active layer 330 and a lower surface facing the support member 310, and the upper surface includes a region at least one region is exposed, and the first electrode 372 is It may be disposed on the exposed area of the upper surface.

한편, 제1 반도체층(320)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.Meanwhile, a method of exposing a portion of the first semiconductor layer 320 may use a predetermined etching method, but is not limited thereto. The etching method may be a wet etching method or a dry etching method.

또한, 제2 반도체층(350) 상에는 제2 전극(374), 및 제1 광 추출 구조(380)가 형성될 수 있다.In addition, a second electrode 374 and a first light extracting structure 380 may be formed on the second semiconductor layer 350.

한편, 제1 및 2 전극(372, 374)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 단층 또는 다층으로 형성될 수 있으며 이에 한정하지 아니한다.Meanwhile, the first and second electrodes 372 and 374 may be conductive materials, for example, In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W It may include a metal selected from Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and WTi, or may include an alloy thereof, may be formed in a single layer or multiple layers, but is not limited thereto. .

제1 광 추출 구조(380)는 제2 반도체층(350)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. The first light extracting structure 380 may be formed in a portion or the entire area of the upper surface of the second semiconductor layer 350.

제1 광 추출 구조(380)는 제2 반도체층(350)의 성장 과정에서 성장 온도, 성장 압력, 소스 투입 조건, 및 기타 첨가제 공급 조건 중 적어도 하나를 가변함으로써 형성될 수 있으며, 이에 한정하지 아니한다. 제2 반도체층(350)의 상부에 제1 광 추출 구조(380)가 형성됨으로써, 제2 반도체층(350)은 제1 광 추출 구조(380)를 형성하는 요철부를 포함할 수 있다.The first light extracting structure 380 may be formed by varying at least one of a growth temperature, a growth pressure, a source input condition, and other additive supply conditions during the growth of the second semiconductor layer 350, but is not limited thereto. . As the first light extracting structure 380 is formed on the second semiconductor layer 350, the second semiconductor layer 350 may include an uneven portion forming the first light extracting structure 380.

요철부는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 요철부는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.The uneven portion may be irregularly formed in a random size, but is not limited thereto. The uneven portion is an uneven upper surface and may include at least one of a texture pattern, an uneven pattern, and an uneven pattern.

제1 광 추출 구조(380)가 투광성 전극층(미도시)의 또는 제2 반도체층(350)의 상부면에 형성됨에 따라서 활성층(330)으로부터 생성된 빛이 제2 반도체층(350)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(300)의 광 추출 효율의 향상에 기여할 수 있다.As the first light extracting structure 380 is formed on the top surface of the transparent electrode layer (not shown) or the second semiconductor layer 350, the light generated from the active layer 330 is formed on the top surface of the second semiconductor layer 350. Since it can be totally reflected from the re-absorbed or scattered, it can contribute to the improvement of the light extraction efficiency of the light emitting device (300).

한편, 요철부는 도 3b에 도시된 바와 같이 양 측변의 기울기가 상이한 비등성 삼각형의 형태를 가질 수 있다. 즉, 각 θ1 과 θ2 는 서로 상이한 값을 가질 수 있다.On the other hand, the uneven portion may have the form of an effervescent triangle having different slopes of both sides as shown in FIG. 3B. That is, each of θ1 and θ2 may have a different value from each other.

양 측변의 기울기가 상이한 비등성 삼각형 형태의 단면을 갖는 요철부가 형성됨으로써, 활성층(330)에서 생성된 광의 전반사가 방지되는 입사각의 범위가 더욱 넓어질 수 있으며, 따라서 발광소자(300)의 광 추출 효율이 개선될 수 있다.By forming an uneven portion having an elongated triangular cross-section having different inclinations at both sides, the range of the incident angle at which total reflection of light generated in the active layer 330 is prevented can be wider, and thus light extraction of the light emitting device 300 is performed. Efficiency can be improved.

한편, 요철부의 측 변의 기울기 θ1 과 θ2 는 각각 30° 내지 60° 의 기울기를 가질 수 있으며, 요철부의 첨두 θ3 는 직각으로 형성될 수 있고, 이에 한정하지 아니한다.On the other hand, the inclination θ1 and θ2 of the side of the uneven portion may have a slope of 30 ° to 60 °, respectively, the peak θ3 of the uneven portion may be formed at a right angle, but is not limited thereto.

한편, 제1 광 추출 구조(380)를 형성하는 요철부의 높이 h1 은 100 nm 내지 500 nm 일 수 있으며, 요철부의 폭 w1 은 요철부의 높이 h1 의 1.5 내지 1.8 배의 값을 가질 수 있고, 이에 한정하지 아니한다.Meanwhile, the height h1 of the uneven portion forming the first light extracting structure 380 may be 100 nm to 500 nm, and the width w1 of the uneven portion may have a value of 1.5 to 1.8 times the height h1 of the uneven portion. Not.

한편, 도 3b 에 도시된 바와 같이 제1 광 추출 구조(380)를 형성하는 요철부는 일 방향으로 편향되게 형성될 수 있고, 또는 각각의 요철부는 서로 상이한 방향으로 편향되게 형성될 수 있으며, 이에 한정하지 아니한다. Meanwhile, as shown in FIG. 3B, the uneven parts forming the first light extracting structure 380 may be deflected in one direction, or each of the uneven parts may be deflected in different directions from each other. Not.

한편, 요철부는 도 3c에 도시된 바와 같이 밑면 S1 이 사각형의 형상을 가질 수 있다. 요철부의 밑면 S1 이 사각형의 형상을 갖게 형성됨으로써, 요철부는 예컨대 사각뿔, 사각 피라미드와 같은 형상을 가질 수 있다. Meanwhile, the uneven portion may have a bottom surface S1 as shown in FIG. 3C. Since the bottom surface S1 of the uneven portion is formed to have a rectangular shape, the uneven portion may have a shape such as a square pyramid and a square pyramid.

요철부의 밑면 S1 이 사각형으로 형성됨으로써, 더욱 조밀한 구조를 갖는 제1 광 추출 구조(380)가 형성될 수 있으며, 따라서 발광소자(300)의 광 추출 효율이 개선될 수 있다. 예컨대, 1 um2 의 면적에 4 내지 10 개의 요철부가 형성될 수 있다.Since the bottom surface S1 of the uneven portion is formed in a quadrangle, the first light extracting structure 380 having a more compact structure can be formed, and thus the light extraction efficiency of the light emitting device 300 can be improved. For example, 4 to 10 uneven parts may be formed in an area of 1 um 2 .

한편, 도 3d 에 도시된 바와 같이 발광 구조물(360)의 측면에 제2 광 추출 구조(382)가 형성될 수 있다.Meanwhile, as illustrated in FIG. 3D, a second light extracting structure 382 may be formed on the side surface of the light emitting structure 360.

상술한 바와 같이, 발광 구조물(360)을 형성하는 질화물 반도체층의 제1 성장면이 비극성 또는 반극성 결정면이므로, C-면{0001}이 발광 구조물(360)의 측면에 형성될 수 있으며, 따라서 C-면{0001}의 Ga-face 또는 N-face가 발광 구조물(360)의 측면에 형성될 수 있다.As described above, since the first growth surface of the nitride semiconductor layer forming the light emitting structure 360 is a nonpolar or semipolar crystal surface, the C-plane {0001} may be formed on the side surface of the light emitting structure 360, and thus Ga-face or N-face of the C-plane {0001} may be formed on the side of the light emitting structure (360).

C-면{0001}의 Ga-face 및 N-face는 습식 식각 공정을 통해서 용이하게 식각될 수 있으므로, 발광 구조물(360)의 측면은 습식 식각 공정을 통해서 용이하게 식각될 수 있으며, 따라서 요철부를 포함한 제2 광 추출 구조(382)가 발광 구조물(360)의 측면에 형성될 수 있다.Ga-face and N-face of the C-plane {0001} can be easily etched through the wet etching process, the side surface of the light emitting structure 360 can be easily etched through the wet etching process, thus the uneven portion A second light extracting structure 382 may be formed on the side surface of the light emitting structure 360.

도 4 는 종래 기술에 따른 발광소자의 광 추출 구조를 나타낸 도이며, 도 5 는 실시예에 따른 발광소자의 광 추출 구조를 나타낸 도이다.4 is a view showing a light extraction structure of the light emitting device according to the prior art, Figure 5 is a view showing a light extraction structure of the light emitting device according to the embodiment.

먼저, 도 4 를 참조하면, 종래 기술에 따른 발광소자의 광 추출 구조는 비교적 조밀하지 않은 분포를 가짐으로써, 발광 구조물 상의 평탄한 영역이 광범위하게 잔류함을 파악할 수 있다. 따라서, 활성층에서 생성된 광이 발광 구조물의 상의 계면에서 전반사되어 발광소자의 광 추출 효율 및 발광 효율이 저하될 수 있다.First, referring to FIG. 4, the light extracting structure of the light emitting device according to the related art has a relatively non-dense distribution, and thus it can be understood that a flat region on the light emitting structure remains extensively. Therefore, the light generated in the active layer is totally reflected at the interface of the light emitting structure to reduce the light extraction efficiency and the light emitting efficiency of the light emitting device.

이어서, 도 5 를 참조하면, 실시예에 따른 발광소자는 비교적 조밀한 분포를 갖는 요철부가 형성된 광 추출 구조를 확인할 수 있다. 따라서, 활성층에서 생성된 광이 발광 구조물 상의 계면에서 전반사되는 것이 방지되어 발광소자의 광 추출 효율 및 발광 효율이 개선될 수 있다.Subsequently, referring to FIG. 5, the light emitting device according to the embodiment may identify a light extraction structure in which the uneven portion having a relatively dense distribution is formed. Therefore, the light generated in the active layer is prevented from total reflection at the interface on the light emitting structure can be improved light extraction efficiency and luminous efficiency of the light emitting device.

도 6a 는 실시예에 따른 발광소자를 나타낸 단면도이며, 도 6b 는 도 6a 의 B 영역을 나타낸 부분 확대도이고, 도 6c 는 실시예에 따른 발광소자의 광 추출 구조를 형성하는 요철부를 나타낸 개념도이며, 도 6d 및 도 6e 는 실시예에 따른 발광소자를 나타낸 단면도이다.6A is a cross-sectional view showing a light emitting device according to the embodiment, FIG. 6B is a partially enlarged view showing a region B of FIG. 6D and 6E are cross-sectional views showing light emitting devices according to the embodiment.

도 6a를 참조하면, 실시예에 따른 발광소자(400)는 지지부재(410), 지지부재(410) 상에 배치되는 제1 전극층(420), 제1 반도체층(430), 활성층(450), 및 제2 반도체층(460)을 포함한 발광 구조물(470), 및 제2 전극층(480)을 포함할 수 있다.Referring to FIG. 6A, the light emitting device 400 according to the embodiment may include a support member 410, a first electrode layer 420, a first semiconductor layer 430, and an active layer 450 disposed on the support member 410. And a light emitting structure 470 including a second semiconductor layer 460, and a second electrode layer 480.

지지부재(410)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 금속 물질 또는 전도성 세라믹을 이용하여 형성할 수 있다. 지지부재(410)는 단일층으로 형성될 수 있고, 이중 구조 또는 그 이상의 다중 구조로 형성될 수 있다.The support member 410 may be formed using a material having excellent thermal conductivity, and may be formed of a conductive material, and may be formed using a metal material or a conductive ceramic. The support member 410 may be formed of a single layer and may be formed of a double structure or multiple structures.

즉, 지지부재(410)는 금속, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다. 또한 지지부재(410)는 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다.That is, the support member 410 may be formed of any one selected from a metal, for example, Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, or Cr, or may be formed of two or more alloys. The above materials can be laminated and formed. In addition, the support member 410 is Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga 2 O 3 It may be implemented as a carrier wafer such as.

이와 같은 지지부재(410)는 발광소자(400)에서 발생하는 열의 방출을 용이하게 하여 발광소자(400)의 열적 안정성을 향상시킬 수 있다.The support member 410 may facilitate the emission of heat generated from the light emitting device 400 to improve the thermal stability of the light emitting device 400.

한편, 지지부재(410) 상에는 제1 전극층(420)이 형성될 수 있으며, 제1 전극층(420)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(420)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(420)은 절연층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.The first electrode layer 420 may be formed on the supporting member 410, and the first electrode layer 420 may be an ohmic layer (not shown), a reflective layer (not shown), or a bonding layer. It may include at least one layer (bonding layer) (not shown). For example, the first electrode layer 420 may be a structure of an ohmic layer / reflective layer / bonding layer, a stacked structure of an ohmic layer / reflective layer, or a structure of a reflective layer (including ohmic) / bonding layer, but is not limited thereto. For example, the first electrode layer 420 may have a form in which a reflective layer and an ohmic layer are sequentially stacked on the insulating layer.

반사층(미도시)은 오믹층(미도시) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(470)(예컨대, 제1 반도체층(430))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.The reflective layer (not shown) may be disposed between the ohmic layer (not shown) and the insulating layer (not shown), and have excellent reflective properties such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg , Zn, Pt, Au, Hf, or a combination of these materials, or a combination of these materials or IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, to form a multi-layer using a transparent conductive material such as Can be. Further, the reflective layer (not shown) can be laminated with IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni and the like. In addition, when the reflective layer (not shown) is formed of a material in ohmic contact with the light emitting structure 470 (for example, the first semiconductor layer 430), the ohmic layer (not shown) may not be separately formed, and the like is limited thereto. I do not.

오믹층(미도시)은 발광 구조물(470)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제1 반도체층(430)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.The ohmic layer (not shown) is in ohmic contact with the bottom surface of the light emitting structure 470, and may be formed in a layer or a plurality of patterns. The ohmic layer (not shown) may be formed of a transparent electrode layer and a metal. For example, ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide) ), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IrO x , RuO x , RuO x / Ni, Ag, Ni / IrO x / Au, and Ni / IrO x / Au / ITO. The ohmic layer (not shown) is for smoothly injecting a carrier into the first semiconductor layer 430 and is not necessarily formed.

또한 제1 전극층(420)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.In addition, the first electrode layer 420 may include a bonding layer (not shown), wherein the bonding layer (not shown) may be a barrier metal or a bonding metal such as Ti, Au, Sn, and Ni. It may include, but is not limited to, at least one of Cr, Ga, In, Bi, Cu, Ag, or Ta.

발광 구조물(470)은 적어도 제1 반도체층(430), 활성층(450) 및 제2 반도체층(460)을 포함할 수 있고, 제1 반도체층(430)과 제2 반도체층(460) 사이에 활성층(450)이 게재된 구성으로 이루어질 수 있다. The light emitting structure 470 may include at least a first semiconductor layer 430, an active layer 450, and a second semiconductor layer 460, between the first semiconductor layer 430 and the second semiconductor layer 460. The active layer 450 may be formed in the configuration shown.

상기 제1 전극층(420) 상에는 제1 반도체층(430)이 형성될 수 있다. 상기 제1 반도체층(430)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1 -x- yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The first semiconductor layer 430 may be formed on the first electrode layer 420. The first semiconductor layer 430 may be implemented as a p-type semiconductor layer doped with a p-type dopant. The p-type semiconductor layer contains a semiconductor material, for example, having a compositional formula of In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like may be selected, and p-type dopants such as Mg, Zn, Ca, Sr, and Ba may be doped.

한편, 제1 반도체층(430) 하부에는 제1 광 추출 구조(492)가 형성될 수 있다. Meanwhile, a first light extracting structure 492 may be formed under the first semiconductor layer 430.

제1 광 추출 구조(492)는 제1 반도체층(430)의 하부 표면의 일부 또는 전체 영역에 형성될 수 있다. 제1 광 추출 구조(492)는 제1 반도체층(430)의 성장 과정에서 성장 온도, 성장 압력, 소스 투입 조건, 및 소정의 첨가제 투입 조건 중 적어도 하나를 가변함으로써 형성될 수 있으며, 이에 한정하지 아니한다. 제1 반도체층(430)의 하부에 제1 광 추출 구조(492)가 형성됨으로써, 제1 반도체층(430)은 제1 광 추출 구조(492)를 형성하는 요철부를 포함할 수 있다. The first light extracting structure 492 may be formed on a portion or the entire area of the lower surface of the first semiconductor layer 430. The first light extracting structure 492 may be formed by varying at least one of a growth temperature, a growth pressure, a source input condition, and a predetermined additive input condition during the growth of the first semiconductor layer 430, but is not limited thereto. No. As the first light extracting structure 492 is formed under the first semiconductor layer 430, the first semiconductor layer 430 may include an uneven portion forming the first light extracting structure 492.

요철부는 제1 반도체층(430)의 하부로 돌출되는 수개의 돌출부 및 돌출부 사이에 형성된 함몰부를 포함하며, 랜덤한 크기로 불규칙하게 형성될 수 있고, 이에 한정하지 아니한다. The uneven portion includes several protrusions protruding below the first semiconductor layer 430 and a depression formed between the protrusions, and may be irregularly formed in a random size, but are not limited thereto.

제1 반도체층(430)의 하부에 제1 광 추출 구조(492)가 형성됨으로써, 활성층(450)에서 생성된 광이 하부의 제1 반도체층(430)과 제1 전극층(420) 사이의 계면에서 흡수, 또는 소실되는 것이 방지될 수 있다. 또한 활성층(450)에서 생성된 광이 하방으로 진행할 때, 하부의 제1 광 추출 구조(492)에 의해서 더욱 큰 지향각을 가지며 반사될 수 있고, 또는 하부의 제1 전극층(420)에 의해 반사된 광이 제1 광 추출 구조(492)를 통과할 때 더욱 큰 지향각을 가질 수 있으므로, 발광소자(400)의 광 추출 효율, 발광 휘도 및 배광 분포가 개선될 수 있다.As the first light extracting structure 492 is formed under the first semiconductor layer 430, the light generated in the active layer 450 is an interface between the lower first semiconductor layer 430 and the first electrode layer 420. Can be prevented from being absorbed or lost. In addition, when the light generated in the active layer 450 proceeds downward, the light may be reflected by the lower first light extracting structure 492 with a larger direction angle, or reflected by the lower first electrode layer 420. When the light passes through the first light extracting structure 492, the light may have a larger directing angle, so that light extraction efficiency, light emission luminance, and light distribution of the light emitting device 400 may be improved.

한편, 요철부는 도 6b에 도시된 바와 같이 양 측변의 기울기가 상이한 비등성 삼각형 형태의 단면을 가질 수 있다. 즉, 각 θ4 와 θ5 는 서로 상이한 값을 가질 수 있다.On the other hand, the uneven portion may have a cross section in the form of an effervescent triangle having different inclinations of both sides as shown in FIG. 6B. That is, each of θ4 and θ5 may have a different value from each other.

양 측변의 기울기가 상이한 비등성 삼각형 형태의 단면을 갖는 요철부가 형성됨으로써, 활성층(450)에서 생성된 광의 전반사가 방지되는 입사각의 범위가 더욱 넓어질 수 있으며, 따라서 발광소자(400)의 광 추출 효율이 개선될 수 있다.By forming an uneven portion having an elongated triangular cross-section having different inclinations at both sides, the range of the incident angle at which total reflection of light generated in the active layer 450 is prevented can be wider, and thus light extraction of the light emitting device 400 is performed. Efficiency can be improved.

한편, 도 6b 에 도시된 바와 같이 제1 광 추출 구조(492)는 일 방향으로 편향되게 형성될 수 있고, 또는 서로 상이한 방향으로 편향되게 형성될 수 있으며, 이에 한정하지 아니한다. 한편, 각각의 요철부의 측 변의 기울기 θ4 와 θ5 는 각각 30° 내지 60° 의 기울기를 가질 수 있으며, 각각의 요철부의 첨두 θ6 은 직각으로 형성될 수 있고, 이에 한정하지 아니한다.Meanwhile, as illustrated in FIG. 6B, the first light extracting structure 492 may be formed to be deflected in one direction, or may be formed to be deflected in different directions from each other, but is not limited thereto. On the other hand, the inclination θ4 and θ5 of the side of each concave-convex portion may have an inclination of 30 ° to 60 °, respectively, and the peak θ6 of each concave-convex portion may be formed at right angles, but is not limited thereto.

한편, 요철부의 크기가 크거나, 또는 작을 경우 발광소자(400)의 광 추출 효율이 저하될 수 있으므로, 요철부의 높이 h2 는 100 nm 내지 500 nm 일 수 있으며, 요철부의 폭 w2 는 요철부의 높이 h2 의 1.5 내지 1.8 배의 값을 가질 수 있고, 이에 한정하지 아니한다.On the other hand, if the size of the uneven portion is large or small, since the light extraction efficiency of the light emitting device 400 may be reduced, the height h2 of the uneven portion may be from 100 nm to 500 nm, the width w2 of the uneven portion h2 is the height of the uneven portion It may have a value of 1.5 to 1.8 times, but is not limited thereto.

한편, 도 6c 에 도시된 바와 같이 각각의 요철부는 밑면 S2 가 사각형의 형상을 가질 수 있다. 요철부의 밑면 S2 가 사각형의 형상을 갖게 형성됨으로써, 요철부는 예컨대 뒤집어진 사각뿔, 사각 피라미드의 형태를 가질 수 있다. Meanwhile, as shown in FIG. 6C, each uneven portion may have a bottom surface S2 having a rectangular shape. Since the bottom surface S2 of the uneven portion is formed to have a quadrangular shape, the uneven portion may have, for example, an inverted square pyramid or a square pyramid.

요철부의 밑면 S2 가 사각형으로 형성됨으로써, 더욱 조밀한 구조를 갖는 제1 광 추출 구조(492)가 형성될 수 있으며, 따라서 발광소자(400)의 광 추출 효율이 개선될 수 있다. 예컨대, 1 um2 의 면적에 4 내지 10 개의 요철부가 형성될 수 있다.Since the bottom surface S2 of the uneven portion is formed in a quadrangle, the first light extracting structure 492 having a more compact structure can be formed, and thus the light extraction efficiency of the light emitting device 400 can be improved. For example, 4 to 10 uneven parts may be formed in an area of 1 um 2 .

한편, 제1 반도체층(430)의 하부에 요철부를 포함하는 제1 광 추출 구조(492)가 형성됨으로써, 제1 반도체층(430)과 제1 반도체층(430) 하부의 제1 전극층(420) 사이의 접촉 면적이 증가하여, 발광 구조물(470)과 제1 전극층(420) 사이의 본딩이 더욱 신뢰성있게 형성될 수 있다.Meanwhile, the first light extracting structure 492 including the uneven portion is formed under the first semiconductor layer 430, whereby the first semiconductor layer 430 and the first electrode layer 420 under the first semiconductor layer 430. ), The contact area between the?) Increases, so that the bonding between the light emitting structure 470 and the first electrode layer 420 can be more reliably formed.

또한, 제1 광 추출 구조(492)는 제1 반도체층(430) 성장 과정에서 형성되어 별도의 식각 공정이 생략될 수 있으므로, 발광소자(400)의 제조 공정 단가 및 제조 시간이 절감될 수 있다. 또한, 제1 광 추출 구조(492)의 형성을 위한 식각 공정에서 발생하는 대미지 및 손상이 방지되어 발광소자(400)의 신뢰성이 향상될 수 있다.In addition, since the first light extracting structure 492 is formed during the growth of the first semiconductor layer 430, a separate etching process may be omitted, thereby reducing the manufacturing cost and manufacturing time of the light emitting device 400. . In addition, damage and damage occurring in an etching process for forming the first light extracting structure 492 may be prevented, thereby improving reliability of the light emitting device 400.

제1 반도체층(430) 상에는 활성층(450)이 형성될 수 있다. 활성층(450)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.The active layer 450 may be formed on the first semiconductor layer 430. The active layer 450 may be formed of a single or multiple quantum well structure, a quantum-wire structure, a quantum dot structure, or the like using a compound semiconductor material of a group III-V group element.

활성층(450)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0=a=1, 0 =b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.Well active layer 450 has a composition formula in this case formed of a quantum well structure, for example, In x Al y Ga 1 -x- y N (0 = x = 1, 0 = y = 1, 0 = x + y = 1) It may have a single or quantum well structure having a layer and a barrier layer having a compositional formula of In a Al b Ga 1 -a- b N (0 = a = 1, 0 = b = 1, 0 = a + b = 1). have. The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

활성층(450)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 활성층(450)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on or under the active layer 450. The conductive clad layer (not shown) may be formed of an AlGaN-based semiconductor, and may have a band gap larger than that of the active layer 450.

한편, 활성층(450)과 제1 반도체층(430) 사이에 중간층(440)이 형성될 수 있으며, 중간층(440)은 고 전류 인가시 제2 반도체층(460)으로부터 활성층(450)으로 주입되는 전자가 활성층(450)에서 재결합되지 않고 제1 반도체층(430)으로 흐르는 현상을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(미도시)은 활성층(450)보다 상대적으로 큰 밴드갭을 가짐으로써, 제2 반도체층(460)으로부터 주입된 전자가 활성층(450)에서 재결합되지 않고 제1 반도체층(430)으로 주입되는 현상을 방지할 수 있다. 이에 따라 활성층(450)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.Meanwhile, an intermediate layer 440 may be formed between the active layer 450 and the first semiconductor layer 430, and the intermediate layer 440 may be injected into the active layer 450 from the second semiconductor layer 460 when a high current is applied. The electron blocking layer may be an electron blocking layer that prevents electrons from flowing back into the first semiconductor layer 430 without recombination in the active layer 450. The intermediate layer (not shown) has a band gap relatively larger than that of the active layer 450, whereby electrons injected from the second semiconductor layer 460 are injected into the first semiconductor layer 430 without being recombined in the active layer 450. The phenomenon can be prevented. Accordingly, the probability of recombination of electrons and holes in the active layer 450 may be increased and leakage current may be prevented.

한편, 상술한 중간층(440)은 활성층(450)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.Meanwhile, the above-described intermediate layer 440 may have a band gap larger than that of the barrier layer included in the active layer 450, and may be formed of a semiconductor layer including Al such as p-type AlGaN, but is not limited thereto. .

활성층(450) 상에는 제2 반도체층(460)이 형성될 수 있다. 제2 반도체층(460)은 n형 반도체층으로 구현될 수 있으며, n형 반도체층은 예컨데, InxAlyGa1 -x-yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑될 수 있다. The second semiconductor layer 460 may be formed on the active layer 450. The second semiconductor layer 460 may be implemented as an n-type semiconductor layer, and the n-type semiconductor layer may be, for example, In x Al y Ga 1 -xy N (0 = x = 1, 0 = y = 1, 0 = x semiconductor material having a compositional formula of + y = 1), for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like, for example, n, such as Si, Ge, Sn, Se, Te, etc. Type dopants may be doped.

제2 반도체층(460)상에는 제2 반도체층(460)과 전기적으로 연결된 제2 전극층(480)이 형성될 수 있으며, 제2 전극층(480)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(480)은 제2 반도체층(460)의 상면 중 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 한편, 제2 전극층(480)은 상기 제2 반도체층(460)의 위가 아닌 다른 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다. A second electrode layer 480 electrically connected to the second semiconductor layer 460 may be formed on the second semiconductor layer 460, and the second electrode layer 480 may include at least one pad or an electrode having a predetermined pattern. It may include. The second electrode layer 480 may be disposed in the center region, the outer region, or the corner region of the upper surface of the second semiconductor layer 460, but is not limited thereto. The second electrode layer 480 may be disposed in a region other than the second semiconductor layer 460, but is not limited thereto.

제2 전극층(480)은 전도성 물질, 예를들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.The second electrode layer 480 may be a conductive material such as In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr It may be formed in a single layer or multiple layers using a metal or an alloy selected from among Mo, Nb, Al, Ni, Cu, and WTi.

한편, 발광 구조물(470)은 제2 반도체층(460) 상에 제2 반도체층(460)과 반대의 극성을 갖는 제3 반도체층(미도시)을 포함할 수 있다. 또한 제1 반도체층(430)이 n 형 반도체층이고, 제2 반도체층(460)이 p 형 반도체층으로 구현될 수도 있다. 이에 따라 발광 구조층(470)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.The light emitting structure 470 may include a third semiconductor layer (not shown) having a polarity opposite to that of the second semiconductor layer 460 on the second semiconductor layer 460. In addition, the first semiconductor layer 430 may be an n-type semiconductor layer, and the second semiconductor layer 460 may be implemented as a p-type semiconductor layer. Accordingly, the light emitting structure layer 470 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

한편, 도 6d 에 도시된 바와 같이 발광 구조물(470)의 측면에 제2 광 추출 구조(494)가 형성될 수 있다.Meanwhile, as illustrated in FIG. 6D, a second light extracting structure 494 may be formed on the side surface of the light emitting structure 470.

상술한 바와 같이, 발광 구조물(470)을 형성하는 질화물 반도체층의 제1 성장면이 비극성 또는 반극성 결정면이므로, C-면{0001}이 발광 구조물(470)의 측면에 형성될 수 있으며, 따라서 C-면{0001}의 Ga-face 또는 N-face가 발광 구조물(470)의 측면에 형성될 수 있다.As described above, since the first growth surface of the nitride semiconductor layer forming the light emitting structure 470 is a nonpolar or semipolar crystal surface, the C-plane {0001} may be formed on the side surface of the light emitting structure 470, and thus Ga-face or N-face of the C-plane {0001} may be formed on the side of the light emitting structure 470.

C-면{0001}의 Ga-face 및 N-face는 습식 식각 공정을 통해서 용이하게 식각될 수 있으므로, 발광 구조물(470)의 측면은 습식 식각 공정을 통해서 용이하게 식각될 수 있으며, 따라서 요철부를 포함한 제2 광 추출 구조(494)가 발광 구조물(470)의 측면에 형성될 수 있다.Ga-face and N-face of the C-plane {0001} can be easily etched through a wet etching process, the side surface of the light emitting structure 470 can be easily etched through a wet etching process, thus the uneven portion A second light extracting structure 494 may be formed on the side surface of the light emitting structure 470.

한편, 도 6e 에 도시된 바와 같이 발광 구조물(470)의 상면에 제3 광 추출 구조(496)가 형성될 수 있다.Meanwhile, as illustrated in FIG. 6E, a third light extracting structure 496 may be formed on the upper surface of the light emitting structure 470.

제3 광 추출 구조(496)는 제2 반도체층(460)의 상부 표면의 일부 또는 전체 영역에 형성될 수 있다. 제3 광 추출 구조(496)는 제2 반도체층(460)의 상면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 않는다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 투광성 전극층(미도시)의 상면 또는 제2 반도체층(460)의 상면은 제3 광 추출 구조(496)를 형성하는 러프니스를 포함할 수 있다. 러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.The third light extracting structure 496 may be formed in a portion or the entire area of the upper surface of the second semiconductor layer 460. The third light extracting structure 496 may be formed by performing etching on at least one region of the upper surface of the second semiconductor layer 460, but is not limited thereto. The etching process may include a wet or / and dry etching process, and as the etching process is performed, an upper surface of the light transmissive electrode layer (not shown) or an upper surface of the second semiconductor layer 460 may be formed on the third light extracting structure 496. Roughness may be included. The roughness may be irregularly formed in a random size, but is not limited thereto. The roughness may be at least one of a texture pattern, a concave-convex pattern, and an uneven pattern, which is an uneven surface.

러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.The roughness may be formed to have various shapes such as a cylinder, a polygonal column, a cone, a polygonal pyramid, a truncated cone, a polygonal pyramid, and the like, preferably including a horn shape.

한편, 상기 제3 광 추출 구조(496)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 제3 광 추출 구조(496)가 투광성 제2 반도체층(460)의 상부면에 형성됨에 따라서 활성층(450)으로부터 생성된 빛이 투광성 전극층(미도시), 또는 제2 반도체층(460)의 상부면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(400)의 광 추출 효율의 향상에 기여할 수 있다.The third light extracting structure 496 may be formed by a method such as photo electrochemical (PEC), but is not limited thereto. As the third light extracting structure 496 is formed on the upper surface of the transparent second semiconductor layer 460, the light generated from the active layer 450 is formed on the transparent electrode layer (not shown) or the upper portion of the second semiconductor layer 460. Since total reflection from the surface may be prevented from being reabsorbed or scattered, it may contribute to the improvement of light extraction efficiency of the light emitting device 400.

한편, 제2 광 추출 구조(494), 및 제3 광 추출 구조(496)는 서로 선택적으로, 또는 중복해서 형성될 수 있으며, 이에 한정하지 아니한다.Meanwhile, the second light extracting structure 494 and the third light extracting structure 496 may be formed selectively or overlapping each other, but are not limited thereto.

도 7 내지 도 9b 는 실시예에 따른 발광소자의 제조 공정을 설명한 도면이다.7 to 9B are views illustrating a manufacturing process of the light emitting device according to the embodiment.

이하에서는, 도 7 내지 도 9b 를 참조하여 실시예에 따른 발광소자의 제조 공정을 설명한다.Hereinafter, a manufacturing process of a light emitting device according to an embodiment will be described with reference to FIGS. 7 to 9B.

도 7은 성장 기판(510)상에 반도체층이 성장되어 발광 구조물(520)이 형성된 단계를 나타낸 도면이다.7 illustrates a step in which a semiconductor layer is grown on a growth substrate 510 to form a light emitting structure 520.

성장 기판(510)상에 소정의 성장 압력, 및 성장 온도 분위기에서 소스를 공급하여 발광 구조물(520)이 성장될 수 있다. 한편, 발광 구조물(520)은 예컨대 질화물 반도체층으로 형성될 수 있으며, 제1 반도체층(522), 활성층(524), 및 제2 반도체층(526)을 포함할 수 있다. The light emitting structure 520 may be grown by supplying a source on a growth substrate 510 at a predetermined growth pressure and a growth temperature atmosphere. The light emitting structure 520 may be formed of, for example, a nitride semiconductor layer, and may include a first semiconductor layer 522, an active layer 524, and a second semiconductor layer 526.

또한, 발광 구조물(520)은 상술한 바와 같이 비극성 성장면을 가지며 성장될 수 있다.In addition, the light emitting structure 520 may be grown to have a non-polar growth surface as described above.

이어서 도 8 에 도시된 바와 같이, 제2 반도체층(526)의 성장면 상에 거칠기를 형성할 수 있으며, 상기 거칠기는 제2 반도체층(526) 성장 단계에서 성장 압력, 성장 온도, 소스 공급 조건 및 첨가제 투입 조건 등을 가변하여 형성할 수 있고, 이에 한정하지 아니한다.Subsequently, as shown in FIG. 8, roughness may be formed on the growth surface of the second semiconductor layer 526, and the roughness may include growth pressure, growth temperature, and source supply conditions at the growth stage of the second semiconductor layer 526. And additive input conditions and the like may be varied, but is not limited thereto.

예컨대, 제2 반도체층(526) 성장 중 성장 압력을 높여서 거칠기가 형성되도록 할 수 있다. 즉, 제2 반도체층(526) 성장 단계는 제1 성장 압력을 갖는 제1 단계, 및 제1 단계 후에 수행되며 제2 성장 압력을 갖는 제2 단계를 포함하며, 제2 성장 압력은 제1 성장 압력보다 높을 수 있다. For example, roughness may be formed by increasing a growth pressure during growth of the second semiconductor layer 526. That is, the growth step of the second semiconductor layer 526 includes a first step having a first growth pressure, and a second step performed after the first step and having a second growth pressure, wherein the second growth pressure is the first growth. It can be higher than the pressure.

또는, 예컨대 제2 반도체층(526) 성장 중 성장 온도를 낮춰서 거칠기가 형성되도록 할 수 있다. 즉, 제2 반도체층(526) 성장 단계는 제1 성장 온도를 갖는 제3 단계, 및 제3 단계 후에 수행되며 제2 성장 온도를 갖는 제4 단계를 포함하며, 제2 성장 온도는 제1 성장 온도보다 낮을 수 있다.Alternatively, for example, roughness may be formed by lowering a growth temperature during growth of the second semiconductor layer 526. That is, the growth step of the second semiconductor layer 526 includes a third step having a first growth temperature, and a fourth step performed after the third step and having a second growth temperature, wherein the second growth temperature is the first growth. It may be lower than the temperature.

또는, 예컨대 제2 반도체층(526) 성장 중 질화물 반도체층의 성장면을 균일하게 하는 소정의 첨가제, 예컨대 소정의 계면 활성제의 투입량을 가변함으로써 제2 반도체층(526)의 성장면에 거칠기가 형성되게 할 수 있으며, 이에 한정하지 아니한다.  Alternatively, for example, roughness is formed on the growth surface of the second semiconductor layer 526 by varying an input amount of a predetermined additive, such as a surfactant, which makes the growth surface of the nitride semiconductor layer uniform during the growth of the second semiconductor layer 526. It is possible to, but not limited to.

한편, 제2 반도체층(526)의 성장 온도, 성장 압력, 및 소정의 첨가제 투입 조건에 따라서 소스 투입 조건은 가변일 수 있으며, 이에 한정하지 아니한다.Meanwhile, the source loading condition may vary depending on the growth temperature, the growth pressure, and the predetermined additive loading condition of the second semiconductor layer 526, but is not limited thereto.

이에 따라서 소정의 거칠기를 갖는 제1 광 추출 구조(530)가 제2 반도체층(526) 상에 형성될 수 있으며, 제2 반도체층(526) 상에 형성된 제1 광 추출 구조(530)는 발광소자(500)의 광 추출 효율을 개선할 수 있다.Accordingly, a first light extracting structure 530 having a predetermined roughness may be formed on the second semiconductor layer 526, and the first light extracting structure 530 formed on the second semiconductor layer 526 emits light. The light extraction efficiency of the device 500 can be improved.

제2 반도체층(526) 성장 과정에서 제1 광 추출 구조(530)가 형성될 수 있으므로, 제1 광 추출 구조(530)의 형성을 위한 별도의 에칭 공정이 생략될 수 있고, 따라서 발광소자(500) 제조 공정이 단축되며 제조 단가가 절감될 수 있다. 또한 에칭 공정을 수행할 경우 발광 구조물(520)에 발생할 수 있는 대미지가 방지되어 발광소자(500)의 신뢰성이 개선될 수 있다. 아울러, 상술한 바와 같이 조밀한 구조를 갖는 제1 광 추출 구조(530)가 형성될 수 있으므로 발광소자(500)의 광 추출 효율 및 발광 효율이 향상될 수 있다.Since the first light extracting structure 530 may be formed during the growth of the second semiconductor layer 526, a separate etching process for forming the first light extracting structure 530 may be omitted, and thus a light emitting device ( 500) The manufacturing process can be shortened and manufacturing cost can be reduced. In addition, when the etching process is performed, damage that may occur to the light emitting structure 520 may be prevented, thereby improving reliability of the light emitting device 500. In addition, since the first light extraction structure 530 having a compact structure as described above may be formed, the light extraction efficiency and the light emission efficiency of the light emitting device 500 may be improved.

이어서, 도 9a 에 도시된 바와 같이 제2 반도체층(526) 및 활성층(524)의 일 영역을 제거하고, 제1 반도체층(522)의 일 영역을 노출시킨 후, 제2 반도체층(526) 상에 제2 전극(544)을 형성하며 제1 반도체층(522) 상에 제1 전극(542)을 형성할 수 있다. 이때, 제2 반도체층(526) 및 활성층(524)의 일 영역의 제거는 소정의 식각 공정을 통해 이루어질 수 있다.Subsequently, as shown in FIG. 9A, one region of the second semiconductor layer 526 and the active layer 524 is removed, and one region of the first semiconductor layer 522 is exposed, and then the second semiconductor layer 526 is removed. The second electrode 544 may be formed on the first electrode 542, and the first electrode 542 may be formed on the first semiconductor layer 522. In this case, one region of the second semiconductor layer 526 and the active layer 524 may be removed through a predetermined etching process.

한편, 도 9b 에 도시된 바와 같이 발광 구조물(520)을 식각하여 제2 광 추출 구조(532)를 형성할 수 있다.Meanwhile, as illustrated in FIG. 9B, the light emitting structure 520 may be etched to form the second light extracting structure 532.

제2 광 추출 구조(532)는 예컨대 수산화칼륨(KOH), 또는 수산화나트륨(NaOH)과 같은 식각액이 담겨져 있는 용기에 상기 결과물을 담금으로써 이루어지는 습식 식각 공정을 통해 형성될 수 있으며, 이에 한정하지 아니한다.The second light extracting structure 532 may be formed through a wet etching process in which the resultant is immersed in a container containing an etchant such as potassium hydroxide (KOH) or sodium hydroxide (NaOH), but is not limited thereto. .

상술한 바와 같이 C-면{0001}의 Ga-face 또는 N-face가 발광 구조물(520)의 측면에 형성되며, C-면{0001}의 Ga-face 및 N-face는 습식 식각 공정을 통해서 용이하게 식각될 수 있으므로, 발광 구조물(520)의 측면이 습식 식각 공정을 통해서 용이하게 식각될 수 있다.As described above, the Ga-face or N-face of the C-plane {0001} is formed on the side surface of the light emitting structure 520, and the Ga-face and N-face of the C-plane {0001} are subjected to a wet etching process. Since it can be easily etched, the side surface of the light emitting structure 520 can be easily etched through a wet etching process.

도 10 내지 도 13c 는 실시예에 따른 발광소자의 제조 공정을 설명한 도면이다.10 to 13C are views illustrating a manufacturing process of the light emitting device according to the embodiment.

다른 실시예에서, 먼저 도 10 에 도시된 바와 같이 성장 기판(610) 상에 제1 반도체층(622), 활성층(624) 및 제2 반도체층(626)을 포함한 발광 구조물(620)을 성장할 수 있으며, 도 11에 도시된 바와 같이 제2 반도체층(626)의 성장 과정에서 제2 반도체층(626) 상에 제1 광 추출 구조(632)를 형성할 수 있다.In another embodiment, first, the light emitting structure 620 including the first semiconductor layer 622, the active layer 624, and the second semiconductor layer 626 may be grown on the growth substrate 610 as shown in FIG. 10. 11, the first light extracting structure 632 may be formed on the second semiconductor layer 626 during the growth of the second semiconductor layer 626.

제1 광 추출 구조(632)는 상술한 바와 같이 성장 압력, 성장 온도, 소스 투입 조건 및 소정의 첨가제 투입 조건을 가변하여 형성할 수 있다.As described above, the first light extracting structure 632 may be formed by varying a growth pressure, a growth temperature, a source input condition, and a predetermined additive input condition.

이어서, 도 12에 도시된 바와 같이 제1 반도체층(622) 상에 금속 또는 도전성 재질의 지지 기판(650)을 형성하며, 성장 기판(610)을 제거할 수 있다. 지지 기판(650)은 별도의 시트(sheet)로 준비되어 본딩 방식에 의해 형성되거나, 도금 방식, 증착 방식 등에 의해 형성될 수도 있으며, 이에 대해 한정하지는 않는다. 한편, 지지 기판(650)과 제1 반도체층(622) 사이에는 제1 전극층(640)이 형성될 수 있다.Subsequently, as illustrated in FIG. 12, the support substrate 650 of metal or conductive material may be formed on the first semiconductor layer 622, and the growth substrate 610 may be removed. The support substrate 650 may be formed by a separate sheet and formed by a bonding method, or may be formed by a plating method, a deposition method, or the like, but is not limited thereto. Meanwhile, a first electrode layer 640 may be formed between the support substrate 650 and the first semiconductor layer 622.

한편, 성장 기판(610)은 레이저 리프트 오프(Laser Lift Off) 또는 에칭 중 적어도 하나의 방법에 의해 제거될 수 있으며, 이에 한정하지는 않는다. Meanwhile, the growth substrate 610 may be removed by at least one of laser lift off or etching, but is not limited thereto.

제2 반도체층(626) 상에 지지 기판(610)이 형성됨으로써, 제2 반도체층(626) 상에 형성된 제1 광 추출 구조(632)는 제2 반도체층(626)과 지지 기판(640) 사이에 배치될 수 있다. 제2 반도체층(626) 상에 형성된 제1 광 추출 구조(632)는 발광소자(600)의 광 추출 효율을 개선할 수 있다.As the supporting substrate 610 is formed on the second semiconductor layer 626, the first light extracting structure 632 formed on the second semiconductor layer 626 may include the second semiconductor layer 626 and the supporting substrate 640. It can be placed in between. The first light extracting structure 632 formed on the second semiconductor layer 626 may improve light extraction efficiency of the light emitting device 600.

한편, 도 13a 에 도시된 바와 같이 제2 반도체층(626) 상면에 제2 전극층(660)을 형성할 수 있다.Meanwhile, as illustrated in FIG. 13A, the second electrode layer 660 may be formed on the top surface of the second semiconductor layer 626.

한편, 도 13b 에 도시된 바와 같이 발광 구조물(620)의 측면에 제2 광 추출 구조(634)를 형성할 수 있다.Meanwhile, as illustrated in FIG. 13B, a second light extracting structure 634 may be formed on the side surface of the light emitting structure 620.

제2 광 추출 구조(634)는 예컨대 수산화칼륨(KOH), 또는 수산화나트륨(NaOH)과 같은 식각액이 담겨져 있는 용기에 상기 결과물을 담금으로써 이루어지는 습식 식각 공정을 통해 형성될 수 있으며, 이에 한정하지 아니한다.The second light extracting structure 634 may be formed through a wet etching process in which the resultant is immersed in a container containing an etchant such as potassium hydroxide (KOH) or sodium hydroxide (NaOH), but is not limited thereto. .

상술한 바와 같이 C-면{0001}의 Ga-face 또는 N-face가 발광 구조물(620)의 측면에 형성되며, C-면{0001}의 Ga-face 및 N-face는 습식 식각 공정을 통해서 용이하게 식각될 수 있으므로, 발광 구조물(620)의 측면이 습식 식각 공정을 통해서 용이하게 식각될 수 있다.As described above, the Ga-face or N-face of the C-plane {0001} is formed on the side of the light emitting structure 620, the Ga-face and N-face of the C-plane {0001} through a wet etching process Since it may be easily etched, the side surface of the light emitting structure 620 may be easily etched through a wet etching process.

한편, 도 13c 에 도시된 바와 같이 발광 구조물(620) 상면에 제3 광 추출 구조(636)를 형성할 수 있으며, 제3 광 추출 구조(636)는 소정의 식각공정을 통해서 형성될 수 있다.Meanwhile, as illustrated in FIG. 13C, the third light extracting structure 636 may be formed on the upper surface of the light emitting structure 620, and the third light extracting structure 636 may be formed through a predetermined etching process.

한편, 제2 광 추출 구조(634), 및 제3 광 추출 구조(636)는 선택적으로, 또는 중복하여 형성될 수 있으며, 이에 한정하지 아니한다.The second light extracting structure 634 and the third light extracting structure 636 may be selectively or overlapping with each other, but are not limited thereto.

도 14a 및 도 14b 는 실시예에 따른 발광소자 패키지를 나타낸 사시도 및 단면도이다.14A and 14B are a perspective view and a cross-sectional view of a light emitting device package according to an embodiment.

도 14a 및 도 14b 를 참조하면, 발광소자 패키지(700)는 캐비티(720)가 형성된 몸체(710), 몸체(710)에 실장되는 제1 및 제2 리드 프레임(740, 750)과, 제1 및 제2 리드 프레임(740, 750)과 전기적으로 연결되는 발광소자(730), 및 발광소자(730)를 덮도록 캐비티(720)에 형성되는 수지층(미도시)을 포함할 수 있다. 14A and 14B, the light emitting device package 700 includes a body 710 having a cavity 720, first and second lead frames 740 and 750 mounted on the body 710, and a first And a light emitting device 730 electrically connected to the second lead frames 740 and 750, and a resin layer (not shown) formed in the cavity 720 to cover the light emitting device 730.

몸체(710)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(710)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다. The body 710 is made of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), photosensitive glass (PSG), polyamide 9T (PA9T) ), Neo geotactic polystyrene (SPS), a metal material, sapphire (Al 2 O 3 ), beryllium oxide (BeO), may be formed of at least one of a printed circuit board (PCB, Printed Circuit Board). The body 710 may be formed by injection molding, etching, or the like, but is not limited thereto.

몸체(710)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(730)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. The inner surface of the body 710 may be formed inclined surface. The angle of reflection of the light emitted from the light emitting device 730 may vary according to the angle of the inclined surface, thereby adjusting the directing angle of the light emitted to the outside.

광의 지향각이 줄어들수록 발광소자(730)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(730)에서 외부로 방출되는 광의 집중성은 감소한다.As the directivity of light decreases, the concentration of light emitted from the light emitting device 730 to the outside increases. On the contrary, the greater the directivity of light, the less the concentration of light emitted from the light emitting device 730 to the outside.

한편, 몸체(710)에 형성되는 캐비티(720)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.On the other hand, the shape of the cavity 720 formed on the body 710 as viewed from above may be circular, rectangular, polygonal, elliptical, or the like, and may have a curved shape, but is not limited thereto.

발광소자(730)는 제1 리드 프레임(740) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(730)는 한 개 이상 실장될 수 있다.The light emitting device 730 is mounted on the first lead frame 740 and may be, for example, a light emitting device emitting light of red, green, blue, white or the like, or a UV (Ultra Violet) light emitting device emitting ultraviolet light. But it is not limited thereto. In addition, one or more light emitting devices 730 may be mounted.

또한, 발광소자(730)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.In addition, the light emitting device 730 may be a horizontal type in which all of its electrical terminals are formed on an upper surface, or a vertical type or flip chip formed on an upper and a lower surface. Applicable

한편, 실시예에 따른 발광소자(730)는 측변의 기울기가 상이한 요철부를 포함한 광 추출 구조(미도시)를 포함하여, 광 추출 효율이 개선될 수 있으며, 따라서 발광소자 패키지(700)의 발광 효율이 개선될 수 있다.On the other hand, the light emitting device 730 according to the embodiment includes a light extraction structure (not shown) including a concave-convex portion having different side inclinations, the light extraction efficiency can be improved, and thus the light emitting efficiency of the light emitting device package 700 This can be improved.

수지층(미도시)은 발광소자(730)를 덮도록 캐비티(720)에 충진될 수 있다.The resin layer (not shown) may be filled in the cavity 720 to cover the light emitting device 730.

수지층(미도시)은 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(720) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.The resin layer (not shown) may be formed of silicon, epoxy, and other resin materials, and may be formed by filling the cavity 720 and then UV or heat curing the same.

또한 수지층(미도시)은 형광체를 포함할 수 있으며, 형광체는 발광소자(730)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(700)가 백색광을 구현하도록 할 수 있다. In addition, the resin layer (not shown) may include a phosphor, and the phosphor may be selected from a wavelength of light emitted from the light emitting device 730 so that the light emitting device package 700 may realize white light.

이러한 형광체는 발광소자(730)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor is one of a blue light emitting phosphor, a blue green light emitting phosphor, a green light emitting phosphor, a yellow green light emitting phosphor, a yellow light emitting phosphor, a yellow red light emitting phosphor, an orange light emitting phosphor, and a red light emitting phosphor according to a wavelength of light emitted from the light emitting element 730. Can be applied.

즉, 형광체는 발광소자(730)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(730)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(700)는 백색 빛을 제공할 수 있다. That is, the phosphor may be excited by the light having the first light emitted from the light emitting device 730 to generate the second light. For example, when the light emitting element 730 is a blue light emitting diode and the phosphor is a yellow phosphor, the yellow phosphor may be excited by blue light to emit yellow light, and the blue light and blue light generated by the blue light emitting diode may be used. As the generated yellow light is mixed, the light emitting device package 700 may provide white light.

이와 유사하게, 발광소자(730)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(730)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.Similarly, when the light emitting element 730 is a green light emitting diode, a magenta phosphor or a mixture of blue and red phosphors is used. When the light emitting element 730 is a red light emitting diode, a cyan phosphor or a blue and green phosphor is used. For example,

이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.Such a fluorescent material may be a known fluorescent material such as a YAG, TAG, sulfide, silicate, aluminate, nitride, carbide, nitridosilicate, borate, fluoride or phosphate.

제1 및 제2 리드 프레임(740, 750)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(740, 750)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first and second lead frames 740 and 750 are made of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), chromium (Cr), and tantalum (Ta). , Platinum (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium (Ge) It may include one or more materials or alloys of hafnium (Hf), ruthenium (Ru), iron (Fe). In addition, the first and second lead frames 740 and 750 may be formed to have a single layer or a multilayer structure, but the embodiment is not limited thereto.

제1 제2 리드 프레임(740, 750)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(730)는 제1 및 제2 리드 프레임(740, 750)상에 실장되며, 제1 및 제2 리드 프레임(740, 750)은 발광소자(730)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(730)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(740, 750)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(740, 750)에 전원이 연결되면 발광소자(730)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(710)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(730)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.The first second lead frames 740 and 750 are spaced apart from each other and electrically separated from each other. The light emitting device 730 is mounted on the first and second lead frames 740 and 750, and the first and second lead frames 740 and 750 are in direct contact with the light emitting device 730 or a soldering member (not shown). May be electrically connected through a material having conductivity such as C). In addition, the light emitting device 730 may be electrically connected to the first and second lead frames 740 and 750 through wire bonding, but is not limited thereto. Therefore, when power is connected to the first and second lead frames 740 and 750, power may be applied to the light emitting device 730. Meanwhile, several lead frames (not shown) may be mounted in the body 710, and each lead frame (not shown) may be electrically connected to the light emitting device 730, but is not limited thereto.

실시 예에 따른 발광소자 패키지(700)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(700)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. A plurality of light emitting device packages 700 according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like, which is an optical member, may be disposed on an optical path of the light emitting device package 700. Such a light emitting device package, a substrate, and an optical member can function as a light unit. Another embodiment may be implemented as a display device, an indicator device, or a lighting system including the light emitting device or the light emitting device package described in the above embodiments, and for example, the lighting system may include a lamp or a street lamp.

도 15a 는 실시예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 15b 는 도 15a 의 조명장치의 C-C' 단면을 도시한 단면도이다.15A is a perspective view illustrating a lighting apparatus including a light emitting device package according to an embodiment, and FIG. 15B is a cross-sectional view illustrating a C-C 'cross section of the lighting apparatus of FIG. 15A.

도 15a 및 도 15b 를 참조하면, 조명장치(800)는 몸체(810), 몸체(810)와 체결되는 커버(830) 및 몸체(810)의 양단에 위치하는 마감캡(850)을 포함할 수 있다.15A and 15B, the lighting device 800 may include a body 810, a cover 830 fastened to the body 810, and a closing cap 850 located at both ends of the body 810. have.

몸체(810)의 하부면에는 발광소자 모듈(840)이 체결되며, 몸체(810)는 발광소자 패키지(844)에서 발생된 열이 몸체(810)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.The light emitting device module 840 is fastened to the lower surface of the body 810, and the body 810 is conductive so that heat generated in the light emitting device package 844 may be discharged to the outside through the upper surface of the body 810. And it may be formed of a metal material having an excellent heat dissipation effect.

발광소자 패키지(844)는 PCB(842) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(842)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.The light emitting device package 844 may be mounted on the PCB 842 in multiple colors and in multiple rows to form an array. The light emitting device package 844 may be mounted at the same interval or may be mounted with various separation distances as necessary to adjust brightness. As the PCB 842, a metal core PCB (MPPCB) or a PCB made of FR4 may be used.

한편, 실시예에 따른 발광소자 패키지(844)는 발광소자(미도시)를 포함하며,발광소자(미도시)는 측변의 기울기가 상이한 요철부를 포함한 광 추출 구조(미도시)를 포함하여, 광 추출 효율이 개선될 수 있으므로, 따라서 발광소자 패키지(844), 및 조명 장치(800)의 발광 효율이 개선될 수 있다.Meanwhile, the light emitting device package 844 according to the embodiment includes a light emitting device (not shown), and the light emitting device (not shown) includes a light extraction structure (not shown) including an uneven portion having different side slopes, Since the extraction efficiency may be improved, the luminous efficiency of the light emitting device package 844 and the lighting device 800 may be improved.

커버(830)는 몸체(810)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 830 may be formed in a circular shape to surround the lower surface of the body 810, but is not limited thereto.

커버(830)는 내부의 발광소자 모듈(840)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(830)는 발광소자 패키지(844)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(830)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(830)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 830 protects the light emitting device module 840 from the foreign matter and the like. In addition, the cover 830 may include diffusing particles to prevent glare of the light generated from the light emitting device package 844 and to uniformly emit light to the outside, and may further include at least one of an inner surface and an outer surface of the cover 830. A prism pattern or the like may be formed on either side. In addition, a phosphor may be applied to at least one of an inner surface and an outer surface of the cover 830.

한편, 발광소자 패키지(844)에서 발생한 광은 커버(830)를 통해 외부로 방출되므로 커버(830)는 광 투과율이 우수하여야 하며, 발광소자 패키지(844)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(830)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.On the other hand, since the light generated from the light emitting device package 844 is emitted to the outside through the cover 830, the cover 830 should have excellent light transmittance, and has sufficient heat resistance to withstand the heat generated by the light emitting device package 844. The cover 830 is preferably formed of a material including polyethylene terephthalate (PET), polycarbonate (PC), polymethyl methacrylate (PMMA), or the like. .

마감캡(850)은 몸체(810)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(850)에는 전원핀(852)이 형성되어 있어, 실시예에 따른 조명장치(800)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.Closing cap 850 is located at both ends of the body 810 may be used for sealing the power supply (not shown). In addition, the closing cap 850 is formed with a power pin 852, the lighting device 800 according to the embodiment can be used immediately without a separate device to the terminal from which the existing fluorescent lamps are removed.

도 16 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.16 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment.

도 16 은 에지-라이트 방식으로, 액정표시장치(900)는 액정표시패널(910)과 액정표시패널(910)로 빛을 제공하기 위한 백라이트 유닛(970)을 포함할 수 있다.FIG. 16 illustrates an edge-light method, and the liquid crystal display 900 may include a liquid crystal display panel 910 and a backlight unit 970 for providing light to the liquid crystal display panel 910.

액정표시패널(910)은 백라이트 유닛(970)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(910)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(912) 및 박막 트랜지스터 기판(914)을 포함할 수 있다.The liquid crystal display panel 910 may display an image using light provided from the backlight unit 970. The liquid crystal display panel 910 may include a color filter substrate 912 and a thin film transistor substrate 914 facing each other with the liquid crystal interposed therebetween.

컬러 필터 기판(912)은 액정표시패널(910)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 912 may implement a color of an image displayed through the liquid crystal display panel 910.

박막 트랜지스터 기판(914)은 구동 필름(917)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(918)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(914)은 인쇄회로 기판(918)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(918)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 914 is electrically connected to the printed circuit board 918 on which a plurality of circuit components are mounted through the driving film 917. The thin film transistor substrate 914 may apply a driving voltage provided from the printed circuit board 918 to the liquid crystal in response to a driving signal provided from the printed circuit board 918.

박막 트랜지스터 기판(914)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 914 may include a thin film transistor and a pixel electrode formed of a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(970)은 빛을 출력하는 발광소자 모듈(920), 발광소자 모듈(920)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(910)로 제공하는 도광판(930), 도광판(930)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(950, 966, 964) 및 도광판(930)의 후방으로 방출되는 빛을 도광판(930)으로 반사시키는 반사 시트(947)로 구성된다.The backlight unit 970 may convert the light provided from the light emitting device module 920, the light emitting device module 920 into a surface light source, and provide the light guide plate 930 and the light guide plate to the liquid crystal display panel 910. Reflective sheet reflecting the light emitted to the light guide plate 930 to the plurality of films 950, 966, 964 and the light guide plate 930 to uniform the luminance distribution of the light provided from the 930 and to improve the vertical incidence ( 947).

발광소자 모듈(920)은 복수의 발광소자 패키지(924)와 복수의 발광소자 패키지(924)가 실장되어 어레이를 이룰 수 있도록 PCB기판(922)을 포함할 수 있다.The light emitting device module 920 may include a PCB substrate 922 such that a plurality of light emitting device packages 924 and a plurality of light emitting device packages 924 are mounted to form an array.

한편, 실시예에 따른 발광소자 패키지(9224)는 발광소자(미도시)를 포함하며,발광소자(미도시)는 측변의 기울기가 상이한 요철부를 포함한 광 추출 구조(미도시)를 포함하여, 광 추출 효율이 개선될 수 있으므로, 따라서 발광소자 패키지(924), 및 백라이트 유닛(970)의 발광 효율이 개선될 수 있다.Meanwhile, the light emitting device package 9224 according to the embodiment includes a light emitting device (not shown), and the light emitting device (not shown) includes a light extraction structure (not shown) including an uneven portion having different side slopes, Since the extraction efficiency may be improved, the light emission efficiency of the light emitting device package 924 and the backlight unit 970 may be improved.

한편, 백라이트 유닛(970)은 도광판(930)으로부터 입사되는 빛을 액정 표시 패널(910) 방향으로 확산시키는 확산필름(966)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(950)으로 구성될 수 있으며, 프리즘필름(950)를 보호하기 위한 보호필름(964)을 포함할 수 있다.The backlight unit 970 includes a diffusion film 966 for diffusing light incident from the light guide plate 930 toward the liquid crystal display panel 910, and a prism film 950 for condensing the diffused light to improve vertical incidence. ), And may include a protective film 964 for protecting the prism film 950.

도 17 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 16 에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.17 is an exploded perspective view of a liquid crystal display including the light emitting device according to the embodiment. However, the parts illustrated and described in FIG. 16 will not be repeatedly described in detail.

도 17 은 직하 방식으로, 액정표시장치(1000)는 액정표시패널(1010)과 액정표시패널(1010)로 빛을 제공하기 위한 백라이트 유닛(1070)을 포함할 수 있다.17 illustrates a direct method, the liquid crystal display 1000 may include a liquid crystal display panel 1010 and a backlight unit 1070 for providing light to the liquid crystal display panel 1010.

액정표시패널(1010)은 도 16 에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 1010 is the same as that described with reference to FIG. 16, a detailed description thereof will be omitted.

백라이트 유닛(1070)은 복수의 발광소자 모듈(1023), 반사시트(1024), 발광소자 모듈(1023)과 반사시트(1024)가 수납되는 하부 섀시(1030), 발광소자 모듈(1023)의 상부에 배치되는 확산판(1040) 및 다수의 광학필름(1060)을 포함할 수 있다.The backlight unit 1070 may include a plurality of light emitting device modules 1023, a reflective sheet 1024, a lower chassis 1030 in which the light emitting device modules 1023 and the reflective sheet 1024 are accommodated, and an upper portion of the light emitting device module 1023. It may include a diffusion plate 1040 and a plurality of optical film 1060 disposed in the.

발광소자 모듈(1023) 복수의 발광소자 패키지(1022)와 복수의 발광소자 패키지(1022)가 실장되어 어레이를 이룰 수 있도록 PCB기판(1021)을 포함할 수 있다.LED Module 1023 A plurality of light emitting device packages 1022 and a plurality of light emitting device packages 1022 may be mounted to include a PCB substrate 1021 to form an array.

한편, 실시예에 따른 발광소자 패키지(1022)는 발광소자(미도시)를 포함하며,발광소자(미도시)는 측변의 기울기가 상이한 요철부를 포함한 광 추출 구조(미도시)를 포함하여, 광 추출 효율이 개선될 수 있으므로, 따라서 발광소자 패키지(1022), 및 백라이트 유닛(1070)의 발광 효율이 개선될 수 있다.Meanwhile, the light emitting device package 1022 according to the embodiment includes a light emitting device (not shown), and the light emitting device (not shown) includes a light extraction structure (not shown) including an uneven portion having different side slopes, Since the extraction efficiency may be improved, the light emission efficiency of the light emitting device package 1022 and the backlight unit 1070 may be improved.

반사 시트(1024)는 발광소자 패키지(1022)에서 발생한 빛을 액정표시패널(1010)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 1024 reflects the light generated from the light emitting device package 1022 in the direction in which the liquid crystal display panel 1010 is positioned to improve light utilization efficiency.

한편, 발광소자 모듈(1023)에서 발생한 빛은 확산판(1040)에 입사하며, 확산판(1040)의 상부에는 광학 필름(1060)이 배치된다. 광학 필름(1060)은 확산 필름(1066), 프리즘필름(1050) 및 보호필름(1064)를 포함하여 구성될 수 있다.Meanwhile, the light generated by the light emitting device module 1023 is incident on the diffuser plate 1040, and the optical film 1060 is disposed on the diffuser plate 1040. The optical film 1060 may include a diffuser film 1066, a prism film 1050, and a protective film 1064.

한편, 실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.Meanwhile, the light emitting device according to the embodiment is not limited to the configuration and method of the embodiments described above, but the embodiments may be modified so that all or some of the embodiments may be selectively And may be configured in combination.

또한, 이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, while the preferred embodiments have been shown and described, the present invention is not limited to the specific embodiments described above, and the present invention is not limited to the specific embodiments described above, and the present invention may be used in the art without departing from the gist of the invention as claimed in the claims. Various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

300 : 발광소자 310 : 지지 기판
320 : 제1 반도체층 330 : 활성층
340 : 중간층 350 : 제2 반도체층
360 : 발광 구조물 380 : 제1 광 추출 구조
300 light emitting element 310 support substrate
320: first semiconductor layer 330: active layer
340: intermediate layer 350: second semiconductor layer
360: light emitting structure 380: first light extraction structure

Claims (18)

제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 형성되는 활성층을 포함한 발광 구조물; 및
상기 발광구조물의 제1 성장면 상에 형성된 제1 광 추출 구조;를 포함하며,
상기 제1 광 추출 구조는 복수의 요철부를 포함하고,
상기 요철부의 측 단면은,
양 측변의 기울기가 서로 상이한 비등성 삼각형을 형성하는 발광소자.
A light emitting structure including a first semiconductor layer, a second semiconductor layer, and an active layer formed between the first semiconductor layer and the second semiconductor layer; And
And a first light extracting structure formed on the first growth surface of the light emitting structure.
The first light extraction structure includes a plurality of uneven parts,
The side cross section of the uneven part is
A light emitting device that forms an effervescent triangle having different inclinations on both sides.
제1항에 있어서,
상기 제1 성장면은
비극성 결정면 및 반극성 결정면 중 적어도 하나인 발광소자.
The method of claim 1,
The first growth surface is
A light emitting device comprising at least one of a nonpolar crystal plane and a semipolar crystal plane.
제2항에 있어서,
상기 제1 성장면은 A-면{11-20}, R-면{1102}, M-면{1-100}중 어느 하나인 발광소자
The method of claim 2,
The first growth surface is any one of the A-plane {11-20}, R-plane {1102}, M-plane {1-100}
제1항에 있어서,
상기 측변의 기울기는,
30°내지 60° 인 발광소자.
The method of claim 1,
The slope of the side,
Light emitting device 30 to 60 degrees.
제1항에 있어서,
상기 요철부의 높이는,
100 nm 내지 500 nm 인 발광소자.
The method of claim 1,
The height of the uneven portion,
100 nm to 500 nm light emitting device.
제5항에 있어서,
상기 요철부의 폭은,
상기 요철부의 높이의 1.5 배 내지 1.8 배인 발광소자.
The method of claim 5,
The width of the uneven portion,
Light emitting device is 1.5 times to 1.8 times the height of the uneven portion.
제1항에 있어서,
상기 요철부는,
1 um2 당 4 내지 10 개의 개수를 갖도록 형성된 발광소자.
The method of claim 1,
The uneven portion,
Light emitting device formed to have a number of 4 to 10 per 1 um 2 .
제1항에 있어서,
상기 제1 반도체층 및 상기 제2 반도체층 상에 형성된 지지 기판;을 더 포함한 발광소자.
The method of claim 1,
And a support substrate formed on the first semiconductor layer and the second semiconductor layer.
제1항에 있어서,
상기 발광 구조물 측면에 형성된 제2 광 추출 구조;를 더 포함한 발광소자.
The method of claim 1,
And a second light extracting structure formed on a side of the light emitting structure.
제9항에 있어서,
상기 발광 구조물은 질화물 반도체층으로 형성되며,
상기 질화물 반도체층은 C-면{0001} 을 포함하고,
상기 제2 광 추출 구조는,
상기 C-면{0001} 상에 형성되는 발광소자.
10. The method of claim 9,
The light emitting structure is formed of a nitride semiconductor layer,
The nitride semiconductor layer includes a C-plane {0001},
The second light extraction structure,
A light emitting device formed on the C-plane {0001}.
제10항에 있어서,
상기 제2 광 추출 구조는,
상기 질화물 반도체층의 Ga-face 또는 N-face 상에 형성되는 발광소자.
The method of claim 10,
The second light extraction structure,
A light emitting device formed on the Ga-face or N-face of the nitride semiconductor layer.
제1항에 있어서,
상기 발광 구조물의 상면에 형성된 제3 광 추출 구조;를 더 포함한 발광소자.
The method of claim 1,
And a third light extracting structure formed on an upper surface of the light emitting structure.
성장 기판을 마련하는 제1 단계;
상기 성장 기판상에 질화물 반도체층을 성장하는 제2 단계를 포함하며,
상기 제2 단계는,
상기 성장 기판상에 제1 반도체층을 성장하는 제3 단계;
상기 제1 반도체층 상에 활성층을 성장하는 제4 단계; 및
상기 활성층 상에 제2 반도체층을 성장하는 제5 단계;를 포함하며,
상기 제5 단계는,
제6단계, 및 제 7 단계를 포함하고,
상기 제6 단계 및 제 7 단계는,
성장온도, 성장압력, 첨가제 투입량, 및 소스 투입량 중 적어도 하나가 서로 상이한 발광소자 제조방법.
Preparing a growth substrate;
A second step of growing a nitride semiconductor layer on the growth substrate,
The second step comprises:
Growing a first semiconductor layer on the growth substrate;
A fourth step of growing an active layer on the first semiconductor layer; And
And a fifth step of growing a second semiconductor layer on the active layer.
The fifth step,
A sixth step and a seventh step,
The sixth and seventh steps,
A light emitting device manufacturing method in which at least one of a growth temperature, a growth pressure, an additive amount, and a source amount is different from each other.
제13항에 있어서.
제6 단계는 제1 성장온도를 갖고, 제7 단계는 제2 성장온도를 가지며,
상기 제2 성장온도는 상기 제1 성장온도보다 낮은 발광소자 제조방법.
The method of claim 13.
The sixth step has a first growth temperature, and the seventh step has a second growth temperature,
And the second growth temperature is lower than the first growth temperature.
제13항에 있어서,
제6 단계는 제1 성장압력을 갖고, 제7 단계는 제2 성장압력을 가지며,
상기 제2 성장압력은 상기 제1 성장압력보다 높은 발광소자 제조방법.
The method of claim 13,
The sixth step has a first growth pressure, and the seventh step has a second growth pressure,
And the second growth pressure is higher than the first growth pressure.
제13항에 있어서,
상기 질화물 반도체층은 제1 성장면을 포함하고, 상기 성장 기판은 제2 성장면을 포함하며,
상기 제1 성장면 및 상기 제2 성장면은 비극성 결정면 및 반극성 결정면 중 어느 하나인 발광소자 제조방법.
The method of claim 13,
The nitride semiconductor layer includes a first growth surface, and the growth substrate includes a second growth surface,
The first growth surface and the second growth surface is a light emitting device manufacturing method of any one of a non-polar crystal surface and a semi-polar crystal surface.
제16항에 있어서,
상기 제1 성장면은 A-면{11-20}, R-면{1102}, M-면{1-100}중 어느 하나인 발광소자 제조방법.
17. The method of claim 16,
The first growth surface is any one of the A-plane {11-20}, R-plane {1102}, M-plane {1-100}.
제16항에 있어서,
상기 제2 성장면은 A-면{11-20}, R-면{1102}, M-면{1-100}중 어느 하나인 발광소자 제조방법.
17. The method of claim 16,
The second growth surface is any one of the A-plane {11-20}, R-plane {1102}, M-plane {1-100}.
KR1020110052709A 2011-06-01 2011-06-01 Light emitting device and Manufacturing method for light emitting device Ceased KR20120133834A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110052709A KR20120133834A (en) 2011-06-01 2011-06-01 Light emitting device and Manufacturing method for light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052709A KR20120133834A (en) 2011-06-01 2011-06-01 Light emitting device and Manufacturing method for light emitting device

Publications (1)

Publication Number Publication Date
KR20120133834A true KR20120133834A (en) 2012-12-11

Family

ID=47517137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052709A Ceased KR20120133834A (en) 2011-06-01 2011-06-01 Light emitting device and Manufacturing method for light emitting device

Country Status (1)

Country Link
KR (1) KR20120133834A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782654A (en) * 2021-09-13 2021-12-10 錼创显示科技股份有限公司 Light emitting diode structure and manufacturing method thereof
US12009456B2 (en) 2021-09-13 2024-06-11 PlayNitride Display Co., Ltd. Light-emitting diode structure and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782654A (en) * 2021-09-13 2021-12-10 錼创显示科技股份有限公司 Light emitting diode structure and manufacturing method thereof
US12009456B2 (en) 2021-09-13 2024-06-11 PlayNitride Display Co., Ltd. Light-emitting diode structure and manufacturing method thereof
CN113782654B (en) * 2021-09-13 2025-02-07 錼创显示科技股份有限公司 Light emitting diode structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US8648384B2 (en) Light emitting device
US8669560B2 (en) Light-emitting device, light-emitting device package and lighting system
US8987757B2 (en) Light emitting device and lighting system having the same
KR101861997B1 (en) Manufacturing method for light emitting device
KR20130067821A (en) Light emitting device
KR20130061981A (en) Light emitting device
US8405093B2 (en) Light emitting device
KR20130067441A (en) Light emitting element
KR101843740B1 (en) Light emitting device
KR20120133834A (en) Light emitting device and Manufacturing method for light emitting device
KR102075119B1 (en) Light emitting device
KR20120110831A (en) Light emitting device
KR20120133836A (en) Light emitting device
KR20130043708A (en) Light emitting device
KR101913712B1 (en) Light emitting diode
KR102065778B1 (en) Light emitting device
KR102066610B1 (en) Light Emitting Device
KR20130040012A (en) Light emitting device
KR101855064B1 (en) Light emitting device
KR20130030084A (en) Light emitting device
KR20120099173A (en) Light emitting device and manufacturing method for light emitting device
KR20120108735A (en) Light emitting device and manufacturing method for light emitting device
KR102042444B1 (en) Light emitting device
KR20130050145A (en) Light emitting device
KR20130053344A (en) Light emitting device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20110601

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160523

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20110601

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170308

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170926

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20170308

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I